JPH09330650A

JPH09330650A - 電子放出素子、それを用いた電子源、画像形成装置、及びそれらの製造方法

Info

Publication number: JPH09330650A
Application number: JP17072596A
Authority: JP
Inventors: Hiroyoshi Kishi; 博義岸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-11
Filing date: 1996-06-11
Publication date: 1997-12-22

Abstract

(57)【要約】【課題】高品位画像形成装置を実現し得る電子ビーム
源としての電子放出素子を提供する。【解決手段】基板１上の素子電極２，３間に、電子放
出部５を有する導電性膜４を備える電子放出素子におい
て、導電性膜４が、基板１上での被覆形状が迷路図状の
Ｎｉ又はＮｉとＮｉ酸化物からなる膜であることを特徴
とする。【効果】低電力で形状の揃った電子放出部を形成で
き、素子毎の特性のバラツキを低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、及び該電子
源を用いて構成した表示装置や露光装置等の画像形成装
置に関する。

【０００２】

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（以下、「ＦＥ
型」と称す。）、金属／絶縁層／金属型（以下、「ＭＩ
Ｍ型」と称す。）や表面伝導型電子放出素子等が有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓ
ｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰｈｙｓｉｃａｌＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉ
ｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎＰｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ_２薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ_２Ｏ_３
／ＳｎＯ_２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａ
ｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図１
８に模式的に示す。同図において１は基板である。４は
導電性膜で、Ｈ型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部５が形成される。

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜４を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部５を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜４の両端に電圧を印加通電し、導電性膜４を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】

【発明が解決しようとする課題】上記の様な通電フォー
ミングによって電子放出部が形成される表面伝導型電子
放出素子においては、なるべく低電圧、低電流、即ち低
電力でフォーミング処理できることが望ましく、特に、
電子ビーム源や表示装置等として多数の素子を構成する
場合には重要である。

【００１３】また、通電フォーミングによって導電性膜
中に形成される亀裂は、フォーミングに必要な電力が大
きくなるほど、フォーミング時の爆発的なエネルギー集
中（熱発生）により、亀裂幅が局所的に大きくなった不
均一な形状になり易い。

【００１４】例えば、上述のカーボン薄膜を導電性膜と
して用いた研究［荒木久他：真空、第２６巻、第１
号、２２頁（１９８３）］では、フォーミング印加電圧
が５〜６Ｖ、フォーミング電流値が１００ｍＡを超え
（フォーミング電力が約６００ｍＷ）、導電性膜に形成
される亀裂の幅は５〜１０μｍとばらつき、局所的に亀
裂が不連続となっている領域がみられる。

【００１５】上記のような大きなフォーミング電力を必
要とする電子放出材料を使用した電子放出素子では、そ
の製造が容易ではなく、とりわけ、多数の素子を同時に
フォーミング処理するのは極めて困難である。更に、大
きなフォーミング電力により、電子放出部の亀裂幅が不
均一になった場合、亀裂幅の狭い領域ほど電子放出量が
多くなり、逆に亀裂幅の広い領域ほど電子放出量が少な
くなる傾向があるため、単一素子内及び各素子間の均一
性が低下し、電子放出のばらつきが大きくなる。また、
この様な電子放出素子を用いて画像形成装置を構成する
と、輝度のばらつきが生じ、高品位な画像を形成するこ
とはできない。

【００１６】本発明は、上記事情を鑑み、電子放出部が
より均一な電子放出素子、電子放出素子を複数備え各素
子の電子放出部が均一な電子源、かかる電子源を備えよ
り高品位な画像を形成し得る画像形成装置の提供を目的
とするものである。

【００１７】

【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。

【００１８】即ち、本発明の第一は、基体上の一対の電
極間に、電子放出部を有する導電性膜を備える電子放出
素子において、前記導電性膜は、基板上での被覆形状が
迷路図状のＮｉ又はＮｉとＮｉ酸化物からなることを特
徴とする電子放出素子にある。

【００１９】上記本発明第一の電子放出素子は、更にそ
の特徴として、「前記導電性膜は、Ｎｉ酸化物中のＮｉ
量が、該導電性膜中の全Ｎｉ量の０〜５ａｔｏｍｉｃ％
の範囲にあり、且つ前記電子放出部を除く基板上の被覆
面積率が、５０〜９５％の範囲にある」こと、「前記導
電性膜は、Ｎｉ酸化物中のＮｉ量が、該導電性膜中の全
Ｎｉ量の５〜９０ａｔｏｍｉｃ％の範囲にあり、且つ前
記電子放出部を除く基板上の被覆面積率が、５０〜９７
％の範囲にある」こと、「表面伝導型電子放出素子であ
る」こと、をも含むものである。

【００２０】また、本発明の第二は、基板上の一対の電
極間に、電子放出部を有する導電性膜を備える電子放出
素子の製造方法において、基板上での被覆形状が迷路図
状のＮｉ又はＮｉとＮｉ酸化物からなる導電性膜を形成
する成膜工程と、該導電性膜に通電処理を施して電子放
出部を形成するフォーミング工程とを有することを特徴
とする電子放出素子の製造方法にある。

【００２１】上記本発明第二の製造方法は、更にその特
徴として、「前記成膜工程で形成される導電性膜は、Ｎ
ｉ酸化物中のＮｉ量が、該導電性膜中の全Ｎｉ量の０〜
５ａｔｏｍｉｃ％の範囲にあり、且つ基板上の被覆面積
率が、５０〜９５％の範囲にある」こと、「前記成膜工
程で形成される導電性膜は、Ｎｉ酸化物中のＮｉ量が、
該導電性膜中の全Ｎｉ量の５〜９０ａｔｏｍｉｃ％の範
囲にあり、且つ基板上の被覆面積率が、５０〜９７％の
範囲にある」こと、をも含むものである。

【００２２】また、本発明の第三は、基板上に、複数の
電子放出素子が配列された電子源において、前記電子放
出素子が、上記本発明第一の電子放出素子であることを
特徴とする電子源にある。

【００２３】上記本発明第三の電子源は、更にその特徴
として、「前記複数の電子放出素子が、マトリクス状に
配線されている」こと、「前記複数の電子放出素子が、
梯子状に配線されている」こと、をも含むものである。

【００２４】また、本発明の第四は、基板上に、複数の
電子放出素子が配列された電子源の製造方法において、
前記電子放出素子を、上記本発明第二の方法により製造
することを特徴とする電子源の製造方法にある。

【００２５】また、本発明の第五は、基板上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置において、前記電子源が、上記
本発明第三の電子源であることを特徴とする画像形成装
置にある。

【００２６】更に、本発明の第六は、基板上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、前記電子
源を、上記本発明第四の方法により製造することを特徴
とする画像形成装置の製造方法にある。

【００２７】本発明者は鋭意研究を重ねた結果、特定の
導電性膜材料を用い、且つかかる導電性膜の成膜パター
ンを最終的に連続膜ではなく迷路図状（所謂、ｍａｚｅ
パターン）とすることにより、前述の問題点を解消し得
ることを見いだし本発明に至ったものである。

【００２８】即ち、本発明によれば、低電力フォーミン
グが可能となり、導電性膜に形成される亀裂形状の不均
一性を解消し、１素子内、更には複数素子間の電子放出
量のばらつきを低減することができる。これに加えて、
導電性膜として連続膜を用いる場合に必要であった基板
表面の改質が不要となり、更には熱的或は雰囲気的な制
約も低減され、素子の製造が極めて容易になる。

【００２９】

【発明の実施の形態】以下、本発明の好ましい実施態様
を示す。

【００３０】本発明の電子放出素子は、先述したような
冷陰極型の電子放出素子に分類される表面伝導型の電子
放出素子である。

【００３１】本発明の表面伝導型電子放出素子の基本的
な構成には大別して、平面型と垂直型の２つがある。ま
ず、平面型の表面伝導型電子放出素子について説明す
る。

【００３２】図１は、本発明の平面型の表面伝導型電子
放出素子の一構成例を示す模式図であり、図１（ａ）は
平面図、図１（ｂ）は縦断面図である。図１において、
１は基板、２と３は電極（素子電極）、４はＮｉ又はＮ
ｉとＮｉ酸化物からなる導電性膜、５は電子放出部であ
る。

【００３３】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、スパッタ
法等によりＳｉＯ₂ を積層したガラス基板及びアルミナ
等のセラミックス基板等を用いることができる。

【００３４】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ，Ｃ
ｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等
の金属或は合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ₂ ，Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。

【００３５】素子電極間隔Ｌ、素子電極幅Ｗ１、導電性
膜４の形状等は、応用される形態等を考慮して設計され
る。素子電極間隔Ｌは、好ましくは、数百ｎｍから数百
μｍの範囲であり、より好ましくは、素子電極間に印加
する電圧等を考慮して１μｍから１００μｍの範囲であ
る。素子電極幅Ｗ１は、電極の抵抗値、電子放出特性を
考慮して、数μｍから数百μｍの範囲とすることができ
る。素子電極２，３の膜厚ｄは、１０ｎｍから１μｍの
範囲とすることができる。また、導電性膜４の幅Ｗ２
は、素子電極幅Ｗ１以下とするのが望ましい。

【００３６】尚、図１に示した構成だけでなく、基板１
上に、導電性膜４、対向する素子電極２，３の順に積層
した構成とすることもできる。

【００３７】導電性膜４は、Ｎｉ又はＮｉとＮｉ酸化物
（ＮｉＯ、Ｎｉ₂ Ｏ₃ 等）からなる。ＮｉとＮｉ酸化物
の混合物で構成される場合には、例えば金属Ｎｉとその
表面酸化層、Ｎｉ酸化物とその表面還元Ｎｉ層等により
構成される。かかる導電性膜４は、成膜当初は連続膜や
島状膜であっても良いが、少なくとも後述するフォーミ
ング工程を行う際には、迷路図状の膜になっていなけれ
ばならない。

【００３８】本明細書で言う迷路図状の膜とは、隙間を
有するものの、全ての部分が孤立してはおらず、膜全体
としては導電性を示す膜を意味する。かかる迷路図状の
膜の例を図１３に模式的に示す。

【００３９】図１３（ａ）は、隙間６が比較的多い場合
の例であり、基板若しくは下地が見えており、導電性膜
４は線状に連結したように見える。図１３（ｂ）は、隙
間６が少ない場合の例であり、導電性膜４は膜割れを起
こしている様に見える。

【００４０】図１３（ａ）に示したような導電性膜４
は、薄く成膜した場合や、成膜後の熱的工程における温
度が高い場合、あるいは、加熱時間が長い場合等に形成
され易く、図１３（ｂ）に示したような導電性膜４は、
厚く成膜した場合や、成膜後の熱的工程における温度が
低い場合、あるいは、加熱時間が短い場合等に形成され
易い。

【００４１】導電性膜４の膜厚は、上述の熱的工程の条
件からの考慮だけでなく、素子電極２，３へのステップ
カバレージ、素子電極２，３間の抵抗値及び後述するフ
ォーミング条件等も考慮しなければならない。そのた
め、導電性膜４の膜厚は、一義的には決められないが、
通常は数ｎｍから数百ｎｍの範囲とするのが好ましく、
より好ましくは、１０ｎｍから１００ｎｍの範囲とする
のが良い。

【００４２】電子放出部５は、導電性膜４の一部に形成
された高抵抗の亀裂により構成され、導電性膜４の膜
厚、膜質（迷路図状膜の被覆状態）、材料（ＮｉとＮｉ
酸化物の組成比）及び後述する通電フォーミングの手法
等に依存したものとなる。電子放出部５の内部には、１
００ｎｍ以下の粒径の導電性微粒子が存在する場合もあ
る。この導電性微粒子は、導電性膜４を構成する材料の
元素、即ちＮｉ元素を含有するものとなる。電子放出部
５及びその近傍の導電性膜４には、後述する活性化工程
を経た場合、その活性化工程を行った気相中に含まれる
一部あるいは全ての元素からなる単体物質及び化合物を
有する場合もある。

【００４３】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。

【００４４】図２は、本発明の垂直型の表面伝導型電子
放出素子の一構成例を示す模式図であり、図１に示した
部位と同じ部位には図１に付した符号と同一の符号を付
している。２１は段差形成部である。基板１、素子電極
２及び３、導電性膜４、電子放出部５は、前述した平面
型の表面伝導型電子放出素子の場合と同様の材料で構成
することができる。段差形成部２１は、真空蒸着法、印
刷法、スパッタ法等で形成されたＳｉＯ₂ 等の絶縁性材
料で構成することができる。段差形成部２１の膜厚は、
先に述べた平面型の表面伝導型電子放出素子の素子電極
間隔Ｌに対応し、数百ｎｍから数十μｍの範囲とするこ
とができる。この膜厚は、段差形成部２１の製法、及
び、素子電極２，３間に印加する電圧を考慮して設定さ
れるが、数十ｎｍから数μｍの範囲が好ましい。

【００４５】導電性膜４は、素子電極２及び３と段差形
成部２１作製後に、該素子電極２，３の上に積層され
る。

【００４６】本発明の表面伝導型電子放出素子の製造方
法としては様々な方法があるが、その一例を図３に基づ
いて説明する。尚、図３においても図１に示した部位と
同じ部位には図１に付した符号と同一の符号を付してい
る。

【００４７】１）基板１を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
前述の素子電極材料を堆積後、例えばフォトリソグラフ
ィー技術を用いて基板１上に素子電極２，３を形成する
（図３（ａ））。

【００４８】２）素子電極２，３を設けた基板１上に、
Ｎｉ又はＮｉとＮｉ酸化物からなる導電性膜４を形成す
る（図３（ｂ））。

【００４９】この導電性膜４の形成には、金属Ｎｉ，Ｎ
ｉ酸化物，有機Ｎｉ化合物、その他のＮｉ化合物を用い
ることができ、その形成方法としては、真空蒸着法、ス
パッタ法、化学的気相堆積法、分散塗布法、ディッピン
グ法、スピンナー等がある。尚、迷路図状の膜を形成す
るには、金属Ｎｉを真空蒸着法，スパッタ法等で薄く積
層するか、有機Ｎｉ化合物を出発原料とするのが好適で
ある。そして、適当な酸化処理、還元処理等の活性雰囲
気処理や、真空処理、不活性ガス等による不活性雰囲気
処理、加熱、非加熱処理等を適宜組み合わせることで、
本発明に係るＮｉ又はＮｉとＮｉ酸化物からなる導電性
膜４が得られる。

【００５０】本発明においては、導電性膜４を、基板１
上での被覆形状が迷路図状のＮｉ又はＮｉとＮｉ酸化物
からなる膜としていることにより、金属Ｎｉの界面又は
Ｎｉ酸化物の狭い導電域において電界集中が容易に起こ
りやすく、そのため、後のフォーミング工程において低
電力フォーミングが可能になったものと推測される。

【００５１】通常、Ｎｉ酸化物の組成比が大きいと非常
に高抵抗な膜となって、通電フォーミングが不可能にな
ってしまう。そのため、本発明に係る導電性膜４は、Ｎ
ｉ酸化物中のＮｉ量が、導電性膜４中の全Ｎｉ量の９０
ａｔｏｍｉｃ％以下であることが望ましい。

【００５２】また、上記導電性膜４は、基板１上の被覆
面積率が５０％以上の迷路図状の膜であるのが望まし
い。かかる被覆面積率が５０％未満の場合には、安定し
て導電性の膜とはなりにくく、膜の途中で導電パスが切
れた部分が発生し始め、部分的に不均一な抵抗分布にな
ったり、非常に高抵抗な膜となる場合もあり、製造上の
歩留りが悪い。

【００５３】また、導電性膜４における金属Ｎｉの組成
比が特に大きく、Ｎｉ酸化物中のＮｉ量が、導電性膜４
中の全Ｎｉ量の０〜５ａｔｏｍｉｃ％の場合には、上記
被覆面積率が９５％を超えると、Ｎｉ連続膜と同じよう
なフォーミング挙動を示し、フォーミング電力の低減に
は寄与しないことが多い。このような導電性膜４の一部
では、少量の膜切れ部分（面積率で５％未満の、基板若
しくは下地が露出している部分）が引き金となって、低
電力フォーミングが可能となる場合もあるが、やはり製
造上の歩留りが悪い。一方、導電性膜４におけるＮｉ酸
化物の組成比が特に大きくはなく、Ｎｉ酸化物中のＮｉ
量が、導電性膜４中の全Ｎｉ量の５〜９０ａｔｏｍｉｃ
％の場合には、上記被覆面積率が９７％を超えると、や
はり連続膜と同じようなフォーミング挙動を示し、フォ
ーミング電力の低減には寄与しないことが多い。

【００５４】本発明において、導電性膜４の被覆面積率
の測定は、例えば、１万〜１０万倍の電子顕微鏡やその
写真から、画像処理により、導電性膜４の面積と、基板
や下地の面積を比較して行い、具体的には、下式によっ
て求められる。

【００５５】被覆面積率＝（導電性膜の占める面積／全
面積）×１００（％）（但し、全面積＝導電性膜の占める面積＋基板や下地の
見えている面積）

【００５６】また、上記被覆面積率の簡便な測定法とし
ては、電子顕微鏡写真の上に透明シートを載せ、導電性
膜４の部分あるいは基板や下地の部分を光を遮断する
色、例えば黒色マジック等により塗りつぶし、その透明
シートの透過光量変化から求めることもできる。

【００５７】３）次に、フォーミング処理を施す。素子
電極２，３間に、不図示の電源より通電すると、導電性
膜４に、局所的に破壊，変形もしくは変質等の構造の変
化した亀裂領域が形成される。この亀裂領域が電子放出
部５を構成する（図３（ｃ））。本発明に係る導電性膜
４は低電力でフォーミングされ、亀裂領域の形状は極め
て均一性の高いものとなる。通電フォーミングの電圧波
形の例を図４に示す。

【００５８】電圧波形は、特にパルス波形が好ましい。
これには、パルス波高値を定電圧としたパルスを連続的
に印加する図４（ａ）に示した手法と、パルス波高値を
増加させながらパルスを印加する図４（ｂ）に示した手
法がある。

【００５９】まず、パルス波高値を定電圧とした場合に
ついて図４（ａ）で説明する。図４（ａ）におけるＴ１
及びＴ２は電圧波形のパルス幅とパルス間隔であり、例
えば、Ｔ１を１μ秒〜１０ｍ秒、Ｔ２を１０μ秒〜１０
０ｍ秒とし、三角波の波高値（通電フォーミング時のピ
ーク電圧）は、表面伝導型電子放出素子の形態に応じて
適宜選択される。このような条件のもと、例えば、数秒
から数十分間電圧を印加する。パルス波形は、三角波に
限定されるものではなく、矩形波等の所望の波形を採用
することができる。

【００６０】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。
図４（ｂ）におけるＴ１及びＴ２は、図４（ａ）に示し
たのと同様とすることができる。三角波の波高値（通電
フォーミング時のピーク電圧）は、例えば０．１Ｖステ
ップ程度づつ、増加させることができる。

【００６１】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性膜４を局所的に破壊，変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば０．１Ｖ程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した
時、通電フォーミングを終了させる。

【００６２】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流Ｉｆ，放出電流Ｉｅが著
しく変化する工程である。

【００６３】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
にパルスの印加を繰り返すことで行うことができる。こ
の雰囲気は、例えば油拡散ポンプやロータリーポンプな
どを用いて真空容器内を排気した場合に雰囲気内に残留
する有機ガスを利用して形成することができる他、イオ
ンポンプなどにより一旦十分に排気した真空中に適当な
有機物質のガスを導入することによっても得られる。こ
のときの好ましい有機物質のガス圧は、前述の応用の形
態、真空容器の形状や、有機物質の種類などにより異な
るため、場合に応じ適宜設定される。適当な有機物質と
しては、アルカン、アルケン、アルキンの脂肪族炭化水
素類、芳香族炭化水素類、アルコール類、アルデヒド
類、ケトン類、アミン類、フェノール、カルボン、スル
ホン酸等の有機酸類等を挙げることが出来、具体的に
は、メタン、エタン、プロパンなどＣ_n Ｈ_2n+2で表され
る飽和炭化水素、エチレン、プロピレンなどＣ_n Ｈ_2n等
の組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ホルムアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が使用できる。この処理により、雰囲気中に
存在する有機物質から、炭素あるいは炭素化合物が素子
上に堆積し、素子電流Ｉｆ，放出電流Ｉｅが、著しく変
化するようになる。

【００６４】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。

【００６５】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。

【００６６】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。

【００６７】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素及び炭素化合物がほぼ新た
に堆積しない分圧で１×１０^-6Ｐａ以下が好ましく、さ
らには１×１０^-8Ｐａ以下が特に好ましい。さらに真空
容器内を排気するときには、真空容器全体を加熱して、
真空容器内壁や、電子放出素子に吸着した有機物質分子
を排気しやすくするのが好ましい。このときの加熱条件
は、８０〜２５０℃好ましくは１５０℃以上で、できる
だけ長時間処理するのが望ましいが、特にこの条件に限
るものではなく、真空容器の大きさや形状、電子放出素
子の構成などの諸条件により適宜選ばれる条件により行
う。真空容器内の圧力は極力低くすることが必要で、１
×１０^-5Ｐａ以下が好ましく、さらには１×１０^-6Ｐａ
以下が特に好ましい。

【００６８】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、また真空容器や基板などに吸着したＨ₂
Ｏ，Ｏ₂ なども除去でき、結果として素子電流Ｉｆ，放
出電流Ｉｅが、安定する。

【００６９】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図５，図６を参照しなが
ら説明する。

【００７０】図５は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図５においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。

【００７１】図５において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。また、５１は電子放出素子に素子電
圧Ｖｆを印加するための電源、５０は素子電極２，３間
の導電性膜４を流れる素子電流Ｉｆを測定するための電
流計、５４は素子の電子放出部５より放出される放出電
流Ｉｅを捕捉するためのアノード電極、５３はアノード
電極５４に電圧を印加するための高圧電源、５２は電子
放出部５より放出される放出電流Ｉｅを測定するための
電流計である。一例として、アノード電極５４の電圧を
１ｋＶ〜１０ｋＶの範囲とし、アノード電極５４と電子
放出素子との距離Ｈを２〜８ｍｍの範囲として測定を行
うことができる。

【００７２】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。

【００７３】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング以降の工程も行うことができる。

【００７４】図６は、図５に示した真空処理装置を用い
て測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電
圧Ｖｆとの関係を模式的に示した図である。図６におい
ては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。

【００７５】図６からも明らかなように、本発明の表面
伝導型電子放出素子は、放出電流Ｉｅに関して次の３つ
の特徴的性質を有する。

【００７６】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図６中のＶｔｈ）以上の素子電圧を印加する
と急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ以
下では放出電流Ｉｅが殆ど検出されない。つまり、放出
電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線形
素子である。

【００７７】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。

【００７８】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。

【００７９】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。

【００８０】図６においては、素子電流Ｉｆが素子電圧
Ｖｆに対して単調増加する（ＭＩ特性）例を示したが、
素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負性抵
抗特性（ＶＣＮＲ特性）を示す場合もある（不図示）。
これらの特性は、前述の工程を制御することで制御でき
る。

【００８１】次に、本発明の電子放出素子の応用例につ
いて以下に述べる。本発明の表面伝導型電子放出素子を
複数個基板上に配列し、例えば電子源や画像形成装置が
構成できる。

【００８２】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【００８３】本発明の表面伝導型電子放出素子について
は、前述した通り３つの特性がある。即ち、表面伝導型
電子放出素子からの放出電子は、閾値電圧以上では、対
向する素子電極間に印加するパルス状電圧の波高値と幅
で制御できる。一方、閾値電圧以下では、殆ど放出され
ない。この特性によれば、多数の電子放出素子を配置し
た場合においても、個々の素子にパルス状電圧を適宜印
加すれば、入力信号に応じて、表面伝導型電子放出素子
を選択して電子放出量を制御できる。

【００８４】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図７を用いて説明する。図７において、７１は電子
源基板、７２はＸ方向配線、７３はＹ方向配線である。
７４は表面伝導型電子放出素子、７５は結線である。

【００８５】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。

【００８６】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【００８７】表面伝導型電子放出素子７４を構成する一
対の素子電極（不図示）は、それぞれｍ本のＸ方向配線
７２とｎ本のＹ方向配線７３に、導電性金属等からなる
結線７５によって電気的に接続されている。

【００８８】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【００８９】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。

【００９０】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００９１】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図８と図９及び
図１０を用いて説明する。図８は、画像形成装置の表示
パネルの一例を示す模式図であり、図９は、図８の画像
形成装置に使用される蛍光膜の模式図である。図１０
は、ＮＴＳＣ方式のテレビ信号に応じて表示を行うため
の駆動回路の一例を示すブロック図である。

【００９２】図８において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用いて接続されている。８８は外囲器であり、例えば
大気中あるいは窒素中で、４００〜５００℃の温度範囲
で１０分間以上焼成することで、封着して構成される。

【００９３】７４は、図１に示したような電子放出素子
である。７２，７３は、表面伝導型電子放出素子の一対
の素子電極と接続されたＸ方向配線及びＹ方向配線あ
る。

【００９４】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【００９５】図９は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ（図９（ａ））あるいはブ
ラックマトリクス（図９（ｂ））等と呼ばれる黒色導電
材９１と蛍光体９２とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
９２間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜８４における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材９１
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。

【００９６】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。

【００９７】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【００９８】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【００９９】図８に示した画像形成装置は、例えば以下
のようにして製造される。

【０１００】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０^-5Ｐａ程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器８８の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１×１０^-5Ｐａ
以上の真空度を維持するものである。ここで、表面伝導
型電子放出素子のフォーミング処理以降の工程は適宜設
定できる。

【０１０１】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１０を用いて説明する。図１０において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。

【０１０２】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導
型電子放出素子群を１行（ｎ素子）づつ順次駆動する為
の走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、
前記走査信号により選択された１行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子８７には、直流電圧源Ｖａよ
り、例えば１０ｋＶの直流電圧が供給されるが、これは
表面伝導型電子放出素子から放出される電子ビームに、
蛍光体を励起するのに十分なエネルギーを付与する為の
加速電圧である。

【０１０３】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。

【０１０４】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。

【０１０５】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１０６】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。

【０１０７】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１０８】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【０１０９】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。

【０１１０】前述したように、本発明の電子放出素子は
放出電流Ｉｅに関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Ｖｔｈがあり、Ｖｔｈ
以上の電圧が印加された時のみ電子放出が生じる。電子
放出閾値以上の電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、本素子
にパルス状の電圧を印加する場合、例えば電子放出閾値
電圧以下の電圧を印加しても電子放出は生じないが、電
子放出閾値電圧以上の電圧を印加する場合には電子ビー
ムが出力される。その際、パルスの波高値Ｖｍを変化さ
せることにより、出力電子ビームの強度を制御すること
が可能である。また、パルスの幅Ｐｗを変化させること
により、出力される電子ビームの電荷の総量を制御する
ことが可能である。

【０１１１】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１１２】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１１３】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。

【０１１４】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。

【０１１５】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄｘ
１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電圧を印加す
ることにより、電子放出が生じる。高圧端子８７を介し
てメタルバック８５あるいは透明電極（不図示）に高圧
を印加し、電子ビームを加速する。加速された電子は、
蛍光膜８４に衝突し、発光が生じて画像が形成される。

【０１１６】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはＮ
ＴＳＣ方式を挙げたが、入力信号はこれに限られるもの
ではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、これらより
も多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方
式をはじめとする高品位ＴＶ）方式をも採用できる。

【０１１７】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１１及び図１２を用いて説明す
る。

【０１１８】図１１は、梯子型配置の電子源の一例を示
す模式図である。図１１において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３、Ｄ４とＤ５、
Ｄ６とＤ７、Ｄ８とＤ９とを夫々一体の同一配線とする
こともできる。

【０１１９】図１２は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図１２においては、図８、図１１に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図８に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。

【０１２０】図１２においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図１２に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。

【０１２１】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。

【０１２２】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１２３】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。

【０１２４】

【実施例】以下、実施例を用いて本発明を更に詳細に説
明する。

【０１２５】［実施例１］本実施例では、図１に示した
ような電子放出素子を作成した。以下、製造方法を順を
追って説明する。

【０１２６】．絶縁性基板１として石英ガラスを用
い、これに、スパッタ蒸着法により、Ｐｔからなる素子
電極２，３を製膜した。素子電極間隔Ｌは２０μｍ、素
子電極幅Ｗ１は３００μｍ、膜厚ｄは４００Åである。

【０１２７】．次に、レジスト膜を設け、パターニン
グし、これにスパッタ蒸着法により、Ｎｉ膜を２００Å
厚に製膜した。次に、レジスト膜を剥離することによ
り、素子電極２，３間の所定の位置にＮｉ膜４を形成し
た。

【０１２８】．次に、上記素子を、ロータリーポンプ
と油拡散ポンプを組み合わせた真空装置内に設置し、水
素（Ｈ₂ ）ガス圧５０Ｔｏｒｒの雰囲気下、温度３００
℃で１０分間加熱処理をすることにより、還元Ｎｉ膜４
を形成した。この状態で、倍率５万倍の電子顕微鏡で観
察したところ、迷路図状の膜になっていた。この電子顕
微鏡写真を画像処理することにより、還元Ｎｉ膜の被覆
面積率を測定した結果、（６２±２）％であった。

【０１２９】．次に、上記素子の電極２，３の間に、
パルス波高値を増加させながら、電圧パルスを印加する
手法によりフォーミング処理を行った。その結果、フォ
ーミング電圧Ｖｆは４．８Ｖ、フォーミング電流Ｉｆは
５．１ｍＡで、フォーミング電力Ｗｆは約２５ｍＷと見
積もられた。なお、フォーミングを行う前の素子抵抗値
は１．４ＫΩであった。

【０１３０】以上のようにして作成した電子放出素子の
特性評価を、同じ真空装置内で、素子電極２，３間に１
８Ｖ印加して行った。その結果、放出電流Ｉｅ＝０．９
μＡ、放出効率は約０．１％であった。

【０１３１】更に、同様な工程で作成した他の４素子
の、Ｗｆは１８〜３２ｍＷ、Ｉｅは０．９〜１．１μＡ
の範囲であった。尚、フォーミング後の電子放出部を除
いた被覆面積率は、６０〜６８％の範囲内であった。

【０１３２】［比較例１］実施例１において、工程の
Ｎｉスパッタ膜の膜厚を、１０００Åになるように製膜
した以外、同様な工程で作成したフォーミング前の素子
を、倍率５万倍の電子顕微鏡で観察したところ、完全な
連続膜（被覆面積率１００％）であった。このフォーミ
ング前の素子の抵抗値は、６０Ωであった。

【０１３３】上記素子を、実施例１の工程と同様にフ
ォーミング処理したところ、Ｖｆ＝１２Ｖ、Ｉｆ＝６５
ｍＡで、Ｗｆ≒６８０ｍＷと見積もられた。また、放出
電流Ｉｅ＝１．５μＡであったが、更に同様な工程で作
成した他の５素子を含めて、Ｗｆは５６０〜７００ｍ
Ｗ、Ｉｅは０．７〜１．５μＡの範囲であった。

【０１３４】以上の様に、比較例１においては、フォー
ミング電力が、実施例１に比較して非常に大きかった。
また、比較例１の計５素子の電子顕微鏡での観察結果で
は、各素子共、大きなフォーミング電力による亀裂形成
のためか、爆発的な亀裂が所々に見られた。この様な爆
発的な亀裂形成のため、同じ作成工程を経た素子でも、
電子放出量が均一にはならず、素子特性が安定しなかっ
たものと思われる。

【０１３５】［実施例２〜４、比較例２〜３］実施例１
において、工程及び工程のＮｉ膜厚や、加熱処理条
件を変えて、種々の被覆面積率の迷路図状の導電性膜を
有する素子を、各５素子ずつ作成した。そして、各素子
のフォーミング電力Ｗｆ、放出電流Ｉｅを含めて、実施
例１及び比較例１と共に、表１に示す。

【０１３６】

【表１】

【０１３７】表１に示したように、導電性の高いＮｉの
みの連続膜（比較例１）では、フォーミング時に電界集
中する場所が分散することで、亀裂形成に要するエネル
ギーが大きくなり、一部の電界集中した場所に大きなエ
ネルギーが集中したために、不均一な亀裂が形成された
ものと思われる。そのため、同一条件で作成した素子で
も、電子放出量が０．７〜１．５μＡと大きくばらつい
たものと思われる。

【０１３８】一方、被覆面積率が５０％未満（比較例２
及び３）の迷路図状の膜では、素子抵抗が極めて大きか
ったり、ほとんど絶縁状態であったため、フォーミング
が十分に行われなかった。即ち、比較例２においては、
５素子中２素子が、良好なフォーミングを行うことがで
きず、フォーミングが可能だった素子も、フォーミング
電力は低いが、放出電流Ｉｅが小さかった。また、比較
例３においては、ほとんど絶縁状態でフォーミングを行
えなかった。

【０１３９】これに対し、被覆面積率が５０％〜９５％
の導電性の高いＮｉ膜の迷路図状の膜を形成した素子
（実施例１〜４）では、迷路図状の狭い導電域に電界集
中が容易に起こりやすくなり、そのため、低電力フォー
ミングが可能となったと想像される。また、低電力でフ
ォーミングする結果、亀裂形状の不均一さも生ずる確率
が低く、そのため、電子放出量も安定したものと思われ
る。

【０１４０】［実施例５］ここまで述べてきた実施例及
び比較例は、金属Ｎｉからなる導電性膜を用いた例であ
るが、本実施例では、ＮｉとＮｉ酸化物からなる導電性
膜を用いた電子放出素子について詳細に説明する。

【０１４１】実施例１の工程と同様に実施した後、以
下の工程を実施した。

【０１４２】．レジスト膜を設け、パターニングし、
蟻酸Ｎｉ水溶液をスピンナー法により塗布し、乾燥加熱
した後、レジスト膜を剥離することにより、素子電極
２，３間の所定の位置に、幅Ｗ２が２００μｍ、膜厚８
００ÅのＮｉ化合物４を形成した。

【０１４３】．次に、上記素子を、ロータリーポンプ
と油拡散ポンプを組み合わせた排気装置を有する真空装
置内に設置し、水素（Ｈ₂ ）ガス圧５０Ｔｏｒｒの雰囲
気下、温度３５０℃で４０分間加熱処理をすることによ
り、膜厚約５００Åの還元Ｎｉ膜４を形成した。

【０１４４】．次に、６０℃で、Ｈ₂ の代わりに、酸
素（Ｏ₂ ）ガスを２０Ｔｏｒｒ導入し、表面酸化Ｎｉを
形成した。この導電性薄膜４が、ＮｉとＮｉ酸化物から
なることは、同様に作製した膜を、ＸＰＳ法（Ｘ線光電
子分光法）により、Ｎｉ（２Ｐ_3/2 ）の結合エネルギー
８５２ｅＶ付近、及び酸化物Ｎｉによる８５４ｅＶ，８
５６ｅＶ付近のピークを検出することにより確認した。
そして、この導電性膜４を、アルゴン（Ａｒ）ガスによ
りエッチングしながら、Ｎｉ及び酸化物Ｎｉの各々のス
ペクトルピーク面積を測定し、次に検量線をもとに、膜
厚方向のＮｉと酸化物Ｎｉの組成比を測定した。その結
果、Ｎｉ酸化物中のＮｉ量は、全Ｎｉ量の５３〜５６ａ
ｔｏｍｉｃ％と見積もられた。

【０１４５】更に、この導電性膜４を、倍率５万倍の電
子顕微鏡で観察したところ、迷路図状の膜になってい
た。この電子顕微鏡写真を画像処理することにより、上
記ＮｉとＮｉ酸化物からなる導電性膜４の被覆面積率を
測定した結果、（５８±２）％であった。

【０１４６】．次に、上記素子の電極２，３の間に、
パルス波高値を増加させながら、電圧パルスを印加する
手法によりフォーミング処理を行った。その結果、フォ
ーミング電圧Ｖｆは４．６Ｖ、フォーミング電流Ｉｆは
４．２ｍＡで、フォーミング電力Ｗｆは２０ｍＷと見積
もられた。なお、フォーミングを行う前の素子抵抗値は
８５０Ωであった。

【０１４７】以上のようにして作成した電子放出素子の
特性評価を、同じ真空装置内で、素子電極２，３間に１
８Ｖ印加して行った。その結果、放出電流Ｉｅ＝１．１
μＡ、放出効率は約０．１％であった。

【０１４８】更に、同様な工程で作成した他の４素子
の、Ｗｆは１２〜２２ｍＷ、Ｉｅは０．９〜１．１μＡ
の範囲であった。尚、フォーミング後の電子放出部を除
いた被覆面積率は、５５〜６１％の範囲内であった。

【０１４９】［実施例６〜１６、比較例４〜８］実施例
５において、工程〜のＮｉ化合物の膜厚、及び還
元、酸化条件を変えて、種々の条件の素子、即ち、Ｎｉ
酸化物中のＮｉ量が、全Ｎｉ中に占める組成比を変えた
素子、また、被覆面積率を変えた素子を、各５素子ずつ
作製した。そして、その結果を、組成比、被覆面積率、
フォーミング電力Ｗｆ、放出電流Ｉｅと共に、実施例５
と併せて表２に示す。

【０１５０】

【表２】

【０１５１】この結果、まず、Ｎｉ酸化物中のＮｉ量
が、全Ｎｉ量の５％未満で、かつ、被覆面積率が９５％
を超える素子（比較例８）では、フォーミング電力が極
めて大きい。また、放出電流値のバラツキも大きいこと
から、比較例１と同様なフォーミング挙動であったと思
われる。

【０１５２】また、Ｎｉ酸化物中のＮｉ量が、全Ｎｉ量
の９０％を超える素子（比較例６及び７）では、素子の
抵抗値が極めて大きくなり、良好なフォーミングができ
なかった。

【０１５３】また、被覆面積率が５０％未満の素子（比
較例４及び５）では、非常に高抵抗な素子になって、フ
ォーミングできなかったり（比較例５）、一部の素子で
はフォーミングが可能であったが、放出電流の小さい素
子しか得られなかった（比較例４）。即ち、被覆面積率
が５０％未満の迷路図状膜であると、膜中で導電パスが
切れた部分が発生し始め、導電性膜の一部にしか実際の
導電パスが存在しなくなり、更にほとんど導電パスが存
在しなくなって、フォーミングすらできない状態になっ
たものと思われる。

【０１５４】以上の比較例の結果及び実施例１〜１６の
結果から判るように、低電力フォーミングが可能であ
り、かつ、放出電流の安定した素子を作製するために
は、Ｎｉ酸化物中のＮｉ量が全Ｎｉ量の０〜５ａｔｏｍ
ｉｃ％の組成範囲であり、かつ、基板上の被覆面積率が
５０〜９７％の範囲であるか、又は、Ｎｉ酸化物中のＮ
ｉ量が全Ｎｉ量の５〜９０ａｔｏｍｉｃ％の組成範囲で
あり、かつ、基板上の被覆面積率が５０〜９５％の範囲
の迷路図状の膜であることが好ましい。

【０１５５】［実施例１７］本実施例では、実施例１の
図１に示したような本発明の表面伝導型電子放出素子の
多数個を、単純マトリクス配置（カラー３色を含めて６
０行×６０列）した図７（模式図）に示したような電子
源基板を用いて、図８に示したような画像形成装置を作
製した例を説明する。まず、図７の電子源基板の部分平
面図を図１４に示す。また、同図中のＡ−Ａ’断面図を
図１５に示す。ただし、図７，図８，図１４，図１５に
おいて、同じ符号は、同じ部材を示す。

【０１５６】ここで、７１は電子源基板、７２はＸ方向
配線（下配線とも呼ぶ）、７３はＹ方向配線（上配線と
も呼ぶ）、４は導電性膜、２，３は素子電極、４０１は
層間絶縁層、４０２は素子電極２と下配線７２との電気
的接続のためのコンタクトホールである。

【０１５７】まず、本実施例の電子源基板の製造方法
を、図１６及び図１７を用いて、工程順に従って、具体
的に説明する。なお、以下の工程ａ〜ｆは、図１６の
（ａ）〜（ｄ）、及び図１７の（ｅ）〜（ｆ）に対応す
る。

【０１５８】工程ａ：清浄化した青板ガラス上に厚さ
０．５μｍのシリコン酸化膜をスパッタ法で形成した基
板７１上に、真空蒸着により、厚さ５０ÅのＣｒ、厚さ
６０００ÅのＡｕを順次積層した後、レジストをスピン
ナーにより回転塗布し、ベークした後、フォトマスク像
を露光、現像して、下配線７２のレジストパターンを形
成し、Ａｕ／Ｃｒ堆積膜をウエットエッチングして、所
望の形状の下配線７２を形成した。

【０１５９】工程ｂ：次に厚さ１．０μｍのシリコン酸
化膜からなる層間絶縁層４０１をＲＦスパッタ法により
堆積した。

【０１６０】工程ｃ：工程ｂで堆積したシリコン酸化膜
に、コンタクトホール４０２を形成するためのレジスト
パターンを作り、これをマスクとして、層間絶縁層４０
１をエッチングして、コンタクトホール４０２を形成し
た。

【０１６１】工程ｄ：次に、実施例１の工程と同様
に、素子電極間隔Ｌとなるべきパターンを、レジストで
形成し、実施例１の工程と同様の素子電極２，３を形
成した。

【０１６２】工程ｅ：素子電極２，３の上に、上配線７
３のレジストパターンを形成した後、厚さ５０ÅのＴ
ｉ、厚さ５０００ÅのＡｕを順次、真空蒸着法により堆
積し、リフトオフにより、不要の部分を除去して、所望
の形状の上配線７３を形成した。

【０１６３】工程ｆ：素子電極間ギャップＬ、及びこの
近傍に開口を有するレジスト膜のパターンを設け、その
上に、実施例１の工程と同様に、スパッタ蒸着法によ
り、Ｎｉ膜を２００Å厚に製膜し、次に、レジスト膜を
剥離することにより、素子電極２，３間の所定の位置
に、幅２００μｍのＮｉ膜４を形成した。

【０１６４】以上の工程ａ〜ｆにより、絶縁性基板７１
上に、下配線７２、層間絶縁層４０１、上配線７３、素
子電極２，３、Ｎｉからなる導電性膜４を形成した。

【０１６５】次に、多数の導電性膜４を６０行×６０列
にマトリクス状に配線した上記電子源基板７１を用い
て、画像形成装置（図８）を作製した。

【０１６６】まず、上記電子源基板７１をリアプレート
８１に固定した後、基板７１の５ｍｍ上方に、フェース
プレート８６（ガラス基板８３の内面に、画像形成部材
であるところの蛍光膜８４と、メタルバック８５が形成
されて構成される）を支持枠８２を介して配置し、フェ
ースプレート８６、支持枠８２、リアプレート８１の接
合部に、フリットガラスを塗布し、大気中で、４１０℃
で焼成することで封着した。また、リアプレート８１へ
の基板７１の固定も、フリットガラスで行った。

【０１６７】画像形成部材であるところの蛍光膜８４
は、カラーを実現するために、ストライプ形状（図９
（ａ）参照）の蛍光体とし、先にブラックストライプを
形成し、その間隙部に、スラリー法により各色蛍光体９
２を塗布して、蛍光膜８４を作製した。

【０１６８】また、蛍光膜８４の内面側には、メタルバ
ック８５を設けた。メタルバック８５は、蛍光膜８４の
作製後、蛍光膜８４の内面側表面の平滑化処理（通常、
フィルミングと呼ばれる）を行い、その後、Ａｌを真空
蒸着することで作製した。

【０１６９】フェースプレート８６には、更に、蛍光膜
８４の導電性を高めるため、蛍光膜８４の外面側に透明
電極（不図示）を設けた。

【０１７０】前述の封着を行う際、カラーの場合は、各
色蛍光体９２と、表面伝導型電子放出素子７４とを対応
させなくてはいけないため、充分な位置合わせを行っ
た。

【０１７１】以上のようにして完成した外囲器８８内の
雰囲気を、排気管（不図示）を通じて、真空ポンプにて
排気し、充分な真空度に達した後、実施例１の工程と
同様の工程により還元Ｎｉの導電性膜４を形成した。こ
の導電性膜４は、画像形成装置を作製し、種々の測定を
終えた後、分解して電子顕微鏡で観察した結果、被覆面
積率が約６１％の迷路図状の膜であった。

【０１７２】還元Ｎｉの導電性膜４を形成した後、容器
外端子Ｄｘ１ないしＤｘ６０と、Ｄｙ１ないしＤｙ６０
を通じ、表面伝導型電子放出素子７４の素子電極２，３
間に、パルス波高値を増加させながら、電圧パルスを印
加する手法により、フォーミング処理を行った。この結
果、１素子当たりのフォーミング電力は、約２５ｍＷ
と、低電力でフォーミングが行えた。

【０１７３】この後、不図示の排気管を通じ、外囲器８
８内を１０^-5Ｐａ程度の真空度とし、該排気管を、ガス
バーナーで熱することで溶着し、外囲器８８の封止を行
った。最後に、封止後の真空度を維持するために、高周
波加熱法でゲッター処理を行った。

【０１７４】以上のようにして完成した表示パネル２０
１（図８参照）において、容器外端子Ｄｘ１乃至Ｄｘ６
０とＤｙ１乃至Ｄｙ６０を通じ、走査信号及び変調信号
を、不図示の信号発生手段により、各々の電子放出素子
７４に印加することにより、電子放出させると共に、高
圧端子８７を通じて、メタルバック８５、透明電極（不
図示）に１ｋＶ以上の高電圧を印加して、電子ビームを
加速し、蛍光膜８４に衝突させ、励起、発光させること
で、画像表示を行った。

【０１７５】その結果、輝度むらが少なく、品位の高い
画像の表示がなされた。これは、低電力でフォーミング
が可能となった結果、各素子のフォーミング時の亀裂形
状の不均一さを生ずる確率が低く、そのため、各素子の
電子放出量のバラツキも少なく、安定したためと思われ
る。

【０１７６】以上は、画像形成装置の作製法であるが、
図８のフェースプレート８６の代わりにグリッド電極
（不図示）を配置すると、かかるグリッド電極に電圧を
印加することにより、放出電子を引き出すことのできる
電子発生装置を作製することができる。

【０１７７】［実施例１８］実施例１７における工程ｅ
までは、同様な方法により作製した後、工程ｆにおいて
は、実施例５の工程と同様にして、膜厚８００ÅのＮ
ｉ化合物４を形成した。

【０１７８】以上の工程ａ〜ｆにより、絶縁性基板７１
上に、下配線７２、層間絶縁層４０１、上配線７３、素
子電極２，３、導電性膜４を形成した。

【０１７９】次に、多数の導電性膜４を６０行×６０列
にマトリクス状に配線した上記電子源基板７１を用い
て、画像形成装置（図８）を作製した。

【０１８０】まず、上記電子源基板７１をリアプレート
８１に固定した後、基板７１の５ｍｍ上方に、フェース
プレート８６（ガラス基板８３の内面に、画像形成部材
であるところの蛍光膜８４と、メタルバック８５が形成
されて構成される）を支持枠８２を介して配置し、フェ
ースプレート８６、支持枠８２、リアプレート８１の接
合部に、フリットガラスを塗布し、大気中で、４１０℃
で焼成することで封着した。また、リアプレート８１へ
の基板７１の固定も、フリットガラスで行った。

【０１８１】画像形成部材であるところの蛍光膜８４
は、カラーを実現するために、ストライプ形状（図９
（ａ）参照）の蛍光体とし、先にブラックストライプを
形成し、その間隙部に、スラリー法により各色蛍光体９
２を塗布して、蛍光膜８４を作製した。

【０１８２】フェースプレート８６には、更に、蛍光膜
８４の導電性を高めるため、蛍光膜８４の外面側に透明
電極（不図示）を設けた。

【０１８３】前述の封着を行う際、カラーの場合は、各
色蛍光体９２と、表面伝導型電子放出素子７４とを対応
させなくてはいけないため、充分な位置合わせを行っ
た。

【０１８４】以上のようにして完成した外囲器８８内の
雰囲気を、排気管（不図示）を通じて、真空ポンプにて
排気し、充分な真空度に達した後、実施例５の工程及
び工程と同様の工程により、Ｎｉ酸化物中のＮｉ量
が、全Ｎｉ量の５３〜５６ａｔｏｍｉｃ％、上記Ｎｉと
Ｎｉ酸化物の膜の被覆面積率が、約５８％の導電性膜４
を得た。

【０１８５】そして、容器外端子Ｄｘ１乃至Ｄｘ６０
と、Ｄｙ１乃至Ｄｙ６０を通じ、表面伝導型電子放出素
子７４の素子電極２，３間に、パルス波高値を増加させ
ながら、電圧パルスを印加する手法により、フォーミン
グ処理を行った。この結果、１素子当たりのフォーミン
グ電力は約１８ｍＷと、低電力でフォーミングが行え
た。

【０１８６】その後、実施例１７と同様にして、画像表
示を行った結果、やはり、輝度むらが少なく、品位の高
い画像の表示がなされた。これも、低電力でフォーミン
グが可能となった結果、各素子のフォーミング時の亀裂
形状の不均一さを生ずる確率が低く、そのため、各素子
の電子放出量のバラツキも少なく、安定したためと思わ
れる。

【０１８７】

【発明の効果】以上説明したように、本発明によれば、
特定の導電性膜材料を用い、且つかかる導電性膜の成膜
パターンを最終的に連続膜ではなく迷路図状としたこと
により、低電力フォーミングが可能となり、導電性膜に
形成される亀裂形状の不均一性を解消し、１素子内、更
には複数素子間の電子放出量のばらつきを低減すること
ができる。これに加えて、導電性膜として連続膜を用い
る場合に必要であった基板表面の改質が不要となり、更
には熱的或は雰囲気的な制約も低減され、素子の製造が
極めて容易になった。

【０１８８】そのため、本発明の電子放出素子を同一基
板上に多数配列形成した本発明の電子源においては、低
電力フォーミングが可能で製造が極めて容易であるばか
りでなく、素子特性のバラツキの少ない安定した電子線
発生装置となる。また、本発明の電子源を用いた本発明
の画像形成装置は、輝度むらの少ない高品位な画像を安
定して表示することができ、高品位なカラーフラットテ
レビ等が実現される。

【図面の簡単な説明】

【図１】本発明の電子放出素子の一例である平面型の表
面伝導型電子放出素子を模式的に示した平面図及び縦断
面図である。

【図２】本発明の電子放出素子の一例である垂直型の表
面伝導型電子放出素子を模式的に示した図である。

【図３】図１の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。

【図４】フォーミング処理に用いる電圧波形の例であ
る。

【図５】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。

【図６】本発明の表面伝導型電子放出素子の放出電流Ｉ
ｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な
例を示す図である。

【図７】本発明の単純マトリクス配置の電子源の概略構
成図である。

【図８】本発明の単純マトリクス配置の電子源を用いた
画像形成装置に用いる表示パネルの概略構成図である

【図９】図８の表示パネルにおける蛍光膜を示す図であ
る。

【図１０】図８の表示パネルにＮＴＳＣ方式のテレビ信
号に応じて表示を行うための駆動回路の一例を示すブロ
ック図である。

【図１１】本発明の梯子型配置の電子源の概略平面図で
ある。

【図１２】本発明の梯子型配置の電子源を用いた画像形
成装置に用いる表示パネルの概略構成図である。

【図１３】本発明に係る迷路図状の膜を説明するための
模式図である。

【図１４】本発明の実施例１７及び実施例１８に係る単
純マトリクス配置の電子源基板の部分平面図である。

【図１５】図１４の電子源基板の部分断面図である。

【図１６】図１４の電子源基板の製造工程を説明するた
めの断面図である。

【図１７】図１４の電子源基板の製造工程を説明するた
めの断面図である。

【図１８】従来例の表面伝導型電子放出素子の平面図で
ある。

【符号の説明】

１基板２，３素子電極４導電性膜５電子放出部６迷路図状膜の隙間２１段差形成部５０導電性膜４を流れる素子電流Ｉｆを測定するため
の電流計５１電子放出素子に素子電圧Ｖｆを印加するための電
源５２電子放出部５より放出される放出電流Ｉｅを測定
するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部５より放出される電子を捕捉するため
のアノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４表面伝導型電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器Ｖｘ，Ｖａ直流電圧源１１０電子源基板１１１電子放出素子１１２電子放出素子を配線するための共通配線１２０グリッド電極１２１電子が通過するための開口４０１層間絶縁層４０２コンタクトホール

Claims

【特許請求の範囲】

【請求項１】基体上の一対の電極間に、電子放出部を
有する導電性膜を備える電子放出素子において、前記導電性膜は、基板上での被覆形状が迷路図状のＮｉ
又はＮｉとＮｉ酸化物からなることを特徴とする電子放
出素子。
【請求項２】前記導電性膜は、Ｎｉ酸化物中のＮｉ量
が、該導電性膜中の全Ｎｉ量の０〜５ａｔｏｍｉｃ％の
範囲にあり、且つ前記電子放出部を除く基板上の被覆面
積率が、５０〜９５％の範囲にあることを特徴とする請
求項１に記載の電子放出素子。
【請求項３】前記導電性膜は、Ｎｉ酸化物中のＮｉ量
が、該導電性膜中の全Ｎｉ量の５〜９０ａｔｏｍｉｃ％
の範囲にあり、且つ前記電子放出部を除く基板上の被覆
面積率が、５０〜９７％の範囲にあることを特徴とする
請求項１に記載の電子放出素子。
【請求項４】前記電子放出素子が、表面伝導型電子放
出素子であることを特徴とする請求項１〜３のいずれか
に記載の電子放出素子。
【請求項５】基板上の一対の電極間に、電子放出部を
有する導電性膜を備える電子放出素子の製造方法におい
て、基板上での被覆形状が迷路図状のＮｉ又はＮｉとＮｉ酸
化物からなる導電性膜を形成する成膜工程と、該導電性
膜に通電処理を施して電子放出部を形成するフォーミン
グ工程とを有することを特徴とする電子放出素子の製造
方法。
【請求項６】前記成膜工程で形成される導電性膜は、
Ｎｉ酸化物中のＮｉ量が、該導電性膜中の全Ｎｉ量の０
〜５ａｔｏｍｉｃ％の範囲にあり、且つ基板上の被覆面
積率が、５０〜９５％の範囲にあることを特徴とする請
求項５に記載の電子放出素子の製造方法。
【請求項７】前記成膜工程で形成される導電性膜は、
Ｎｉ酸化物中のＮｉ量が、該導電性膜中の全Ｎｉ量の５
〜９０ａｔｏｍｉｃ％の範囲にあり、且つ基板上の被覆
面積率が、５０〜９７％の範囲にあることを特徴とする
請求項５に記載の電子放出素子の製造方法。
【請求項８】基板上に、複数の電子放出素子が配列さ
れた電子源において、前記電子放出素子が、請求項１〜
４のいずれかに記載の電子放出素子であることを特徴と
する電子源。
【請求項９】前記複数の電子放出素子が、マトリクス
状に配線されていることを特徴とする請求項８に記載の
電子源。
【請求項１０】前記複数の電子放出素子が、梯子状に
配線されていることを特徴とする請求項８に記載の電子
源。
【請求項１１】基板上に、複数の電子放出素子が配列
された電子源の製造方法において、前記電子放出素子
を、請求項５〜７のいずれかに記載の方法により製造す
ることを特徴とする電子源の製造方法。
【請求項１２】基板上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置において、前記電子源が、請求項８〜１０のいずれ
かに記載の電子源であることを特徴とする画像形成装
置。
【請求項１３】基板上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置の製造方法において、前記電子源を、請求項１１に
記載の方法により製造することを特徴とする画像形成装
置の製造方法。