JPH09330646A - 電子放出素子、それを用いた電子源、画像形成装置及びそれらの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高品位画像形成装置を実現し得る電子ビーム
源としての電子放出素子を提供する。 【解決手段】 絶縁層７，８を介して上下に位置する素
子電極２，３間に、電子放出部５を有する導電性膜４を
備える電子放出素子の製造に際し、予め絶縁層７，８の
側面部分に表出するエッチング部材を形成しておき、か
かるエッチング部材を除去して形成した空隙部６に対応
する導電性膜４の領域に亀裂を形成して電子放出部５と
する。 【効果】 電子放出部５の位置と形状を精度良く制御で
き、素子特性の均一化が実現される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びこれらの製造方法に関する。

【０００２】

【従来の技術】従来より、電子放出素子には大別して熱
電子放出素子と冷陰極電子放出素子の２種類が知られて
いる。冷陰極電子放出素子には電界放出型（以下、「Ｆ
Ｅ型」と称す。）、金属／絶縁層／金属型（以下、「Ｍ
ＩＭ型」と称す。）や表面伝導型電子放出素子等が有
る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄ Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍｉｓ
ｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ Ｐｒｏｐｅｒ
ｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍｆｉｅｌｄ ｅｍ
ｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍｉ
ｓｓｉｏｎ Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎ Ｐｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ_２薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ_２Ｏ_３
／ＳｎＯ_２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａ
ｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久 他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図２
０に模式的に示す。同図において１は基板である。４は
導電性膜で、Ｈ型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部５が形成される。尚、図中の
間隔Ｌは、０．５〜１ｍｍ、Ｗ’は、０．１ｍｍで設定
されている。

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜４を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部５を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜４の両端に電圧を印加通電し、導電性膜４を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】

【発明が解決しようとする課題】上記電子放出素子を利
用した表示装置において、高品位・高精細な画像を大画
面で得るためには、電子放出素子の行・列の数がそれぞ
れ数百〜数千となり、非常に多くの電子放出素子を配列
する必要がある。従って、各電子放出素子の電気特性が
均一で制御しやすいことが望まれる。

【００１３】また、画像形成装置等に用いられる電子放
出素子については、明るい表示画像を安定して提供でき
るよう更に安定な電子放出特性及び電子放出の効率向上
が要望されている。電子放出の効率とは、例えば前述の
表面伝導型電子放出素子であれば、導電性膜の両端に電
圧を印加した際に、これに流れる電流（以下、「素子電
流」と呼ぶ。）と真空中に放出される電流（以下、「放
出電流」と呼ぶ。）との比で評価されるものであり、素
子電流が小さく、放出電流が大きい電子放出素子が望ま
れている。

【００１４】安定的に制御し得る電子放出特性と効率の
より一層の向上がなされれば、例えば蛍光体を画像形成
部材とする画像形成装置においては、低電流で明るい高
品位な画像形成装置、例えばフラットテレビが実現され
る。また、低電流化に伴い、画像形成装置を構成する駆
動回路等のローコスト化も図れる。

【００１５】しかしながら、上述のＭ．ハートウェルの
電子放出素子にあっては、次のような問題があるため、
均一で安定な電子放出特性及び電子放出効率について、
必ずしも満足のゆくものが得られておらず、これを用い
て高輝度で動作安定性に優れた画像形成装置を提供する
ことは極めて難しいというのが実状である。

【００１６】（１）すなわち、通電フォーミングによっ
て導電性膜に形成される電子放出部は、素子電流によっ
て発生するジュール熱が起因となって生ずるものである
ため、導電性膜の膜厚にばらつきがある場合には、上記
電子放出部の幅が場所によって大きく異なってしまう場
合がある。この幅がある程度以上大きくなると電子放出
を行えなくなり、結果として、素子の特性は本来得られ
るべき特性より大幅に低いものになってしまう。このよ
うな電子放出部の幅のばらつきは、フォーミング時に特
別な制御を行わず、簡単な工程を用いた場合に起こり易
い。従って、上記のフォーミングにより電子放出部を形
成する場合には、理想的には、均一な狭い幅の電子放出
部が形成されるよう、フォーミング時に素子毎の導電性
膜の膜厚の微妙なばらつきなどに対応した電気的制御を
行うか、導電性膜の膜厚のばらつきを厳密に制御した成
膜方法を用いる必要がある。しかしながら、前者は実際
の生産工程として実施が困難であり、後者は生産コスト
の上昇をもたらすおそれがある。

【００１７】（２）また、電子放出部は、実際には蛇行
して形成され、その蛇行の幅は素子毎にかなり変化し、
導電性膜の形成条件あるいはフォーミング処理の通電条
件等によっては、電子放出部の実効的な長さが設計でき
ないばかりではなく、複数の電子放出素子間において特
性のばらつきを生じてしまう。例えば、多数の素子でＸ
Ｙマトリクスを構成した電子源において、１ラインずつ
纏めてフォーミング処理する場合、１ラインの素子数が
多くなると配線抵抗がフォーミング前の個々の素子の抵
抗に比べて無視できなくなり、当該配線抵抗による電圧
降下によって、各素子に印加される電圧が素子の配線位
置によって異なり、特定の位置の素子の特性が他の素子
よりも低くなる危険性がある。このため、複数の電子放
出素子を用いて均一で動作安定性に優れた画像形成装置
を提供することは極めて困難であった。

【００１８】本発明の目的は、上述した解決すべき技術
的課題を解決し、安定で均一な電子放出特性を有し、且
つ電子放出の効率向上を図った電子放出素子を提供する
ことにある。本発明の別の目的は、高輝度で動作安定性
に優れた画像形成装置を提供することにある。

【００１９】

【課題を解決するための手段】上記の目的を達成する本
発明の構成は、以下の通りである。

【００２０】すなわち、本発明の第一は、絶縁層を介し
て上下に位置する素子電極間に、電子放出部を有する導
電性膜を備える電子放出素子において、前記絶縁層の側
面に空隙部を有し、該空隙部に対応する前記導電性膜の
領域に電子放出部が形成されていることを特徴とする電
子放出素子にある。

【００２１】上記本発明第一の電子放出素子は、更にそ
の特徴として、「前記空隙部は、前記絶縁層内に形成さ
れたエッチアウト部材を除去して形成されたものであ
る」こと、「前記空隙部は、前記絶縁層内に形成された
エッチアウト層の一部を除去して形成されたものであ
る」こと、「前記絶縁層の下側に位置する素子電極が、
駆動時における高電位側素子電極となる」こと、「表面
伝導型電子放出素子である」こと、をも含むものであ
る。

【００２２】また、本発明の第二は、絶縁層を介して上
下に位置する素子電極間に、電子放出部を有する導電性
膜を備える電子放出素子の製造方法において、少なくと
も、前記絶縁層内に該絶縁層の側面に表出するエッチン
グ部材を形成する工程と、前記素子電極間を連絡し前記
絶縁層の側面を覆う導電性膜を形成した後に、前記エッ
チング部材を除去すると共に、該除去部分に対応する前
記導電性膜の領域に亀裂を形成する工程を有することを
特徴とする電子放出素子の製造方法にある。

【００２３】また、本発明の第三は、絶縁層を介して上
下に位置する素子電極間に、電子放出部を有する導電性
膜を備える電子放出素子の製造方法において、少なくと
も、前記絶縁層内にエッチング層を形成する工程と、前
記素子電極間を連絡し前記絶縁層の側面を覆う導電性膜
を形成した後に、前記エッチング層の一部を除去すると
共に、該除去部分に対応する前記導電性膜の領域に電子
放出部を形成する工程を有することを特徴とする電子放
出素子の製造方法にある。

【００２４】また、本発明の第四は、基体上に、複数の
電子放出素子が配列された電子源において、前記電子放
出素子が、上記本発明第一の電子放出素子であることを
特徴とする電子源にある。

【００２５】上記本発明第四の電子源は、更にその特徴
として、「前記複数の電子放出素子が、マトリクス状に
配線されている」こと、「前記複数の電子放出素子が、
梯子状に配線されている」こと、をも含むものである。

【００２６】また、本発明の第五は、基体上に、複数の
電子放出素子が配列された電子源の製造方法において、
前記電子放出素子が、上記本発明第二または本発明第三
の方法にて製造されることを特徴とする電子源の製造方
法にある。

【００２７】また、本発明の第六は、基体上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置において、前記電子源が、上記
本発明第四の電子源であることを特徴とする画像形成装
置にある。

【００２８】更に、本発明の第七は、基体上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、前記電子
源が、上記本発明第五の方法にて製造されることを特徴
とする画像形成装置の製造方法にある。

【００２９】本発明においては、予め絶縁層内に形成し
たエッチング部材またはエッチング層を除去する際に、
かかる除去部分に対応する導電性膜の領域に電子放出部
を形成するものである。このため、通電により電子放出
部を形成する場合のように特別な電気的制御を行うこと
なく、エッチング部材またはエッチング層の厚みや形状
を制御することで、容易に亀裂の幅や形状を制御するこ
とができる。これにより、均一且つ高効率で安定な電子
放出特性を有する電子放出素子を実現でき、さらには動
作安定性に優れ、高品位・高精細な画像を形成し得る画
像形成装置を実現できる。

【００３０】

【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。

【００３１】本発明を適用し得る電子放出素子は、先述
したような冷陰極型の電子放出素子に分類されるもの
で、それらの中でも表面伝導型の電子放出素子である。

【００３２】図１は、本発明の表面伝導型電子放出素子
の一構成例を示す模式図であり、図１（ａ）は平面図、
図１（ｂ）は縦断面図である。図１において、１は基
板、２と３は電極（素子電極）、４は導電性膜、５は亀
裂領域を含む電子放出部、６は空隙部、７と８は絶縁層
である。

【００３３】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００３４】素子電極２，３の材料としては、一般的な
導体材料を用いることができ、例えばＮｉ、Ｃｒ、Ａ
ｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属
或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ−Ａｇ
等の金属或は金属酸化物とガラス等から構成される印刷
導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及びポリシ
リコン等の半導体導体材料等から適宜選択される。

【００３５】素子電極間隔、素子電極長さＷ、導電性膜
４の形状等は、応用される形態等を考慮して、設計され
る。ここで素子電極間隔とは、絶縁層７及び８に沿った
素子電極２，３間の距離である。

【００３６】素子電極間隔は、好ましくは、数百ｎｍか
ら数百μｍの範囲とすることができ、より好ましくは、
素子電極間に印加する電圧等を考慮して数μｍから数十
μｍの範囲とすることができる。

【００３７】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２，３の膜厚は、数十ｎｍから数
μｍの範囲とすることができる。

【００３８】導電性膜４を構成する材料は、例えばＰ
ｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃ
ｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐｄ
Ｏ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の酸
化物、ＨｆＢ₂ ，ＺｒＢ₂ ，ＬａＢ₆ ，ＣｅＢ₆ ，ＹＢ
₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔ
ａＣ，ＳｉＣ，ＷＣなどの炭化物、ＴｉＮ，ＺｒＮ，Ｈ
ｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等の
中から、後述のエッチング部材またはエッチング層の除
去操作及び電子放出部形成に支障のないものを適宜選択
する。

【００３９】導電性膜４には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極３へのステップカバレー
ジ、素子電極２，３間の抵抗値及び後述のエッチング部
材またはエッチング層の除去操作の容易性等を考慮して
適宜設定されるが、通常は、数Å〜数百ｎｍの範囲とす
るのが好ましく、より好ましくは１ｎｍ〜５０ｎｍの範
囲とするのが良い。その抵抗値は、Ｒｓが１０² Ω／□
から１０⁷ Ω／□の値であるのが好ましい。なお、Ｒｓ
は、幅がｗで長さがｌの薄膜の長さ方向に測定した抵抗
Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）と置いたときの値である。

【００４０】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む）をとっ
ている。微粒子の粒径は、数Å〜数百ｎｍの範囲、好ま
しくは、１ｎｍ〜２０ｎｍの範囲である。

【００４１】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００４２】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。

【００４３】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００４４】例えば、「実験物理学講座１４ 表面・微
粒子」（木下是雄 編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ ２２〜２６行目）と記述されて
いる。

【００４５】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。

【００４６】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａ ｆｉｎｅ ｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸ 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編；三田出版 １９８８年 ２ページ１〜４行目）／
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される１個の粒子は、ふつうクラスター
と呼ばれる」（同書２ページ１２〜１３行目）。

【００４７】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。

【００４８】電子放出部５は、導電性膜４の一部に形成
された高抵抗の亀裂により構成され、予め絶縁層７と絶
縁層８の間に設けたエッチング部材を除去することで形
成した空隙部６のパターンに依存するものである。電子
放出部５の内部には、数Åから数十ｎｍの範囲の粒径の
導電性微粒子が存在する場合もある。この導電性微粒子
は、導電性膜４を構成する材料の元素の一部、あるいは
全ての元素を含有するものとなる。電子放出部５及びそ
の近傍の導電性膜４には、炭素あるいは炭素化合物を有
する場合もある。

【００４９】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図３及び図４
に基づいて説明する。尚、図３及び図４においても図１
に示した部位と同じ部位には図１に付した符号と同一の
符号を付している。

【００５０】１）基板１を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板１上に素子電極２を形成する（図３
（ａ））。

【００５１】２）素子電極２を設けた基板１上に、ＣＶ
Ｄ法、真空蒸着法、印刷法、スパッタ法等により絶縁層
７を形成する（図３（ｂ））。

【００５２】３）続いて、エッチング部材３１を形成す
るために、例えばフォトリソグラフィー技術を用いてリ
フトオフ用のパターニングを行い、ＣＶＤ法、真空蒸着
法等によりエッチング部材となる膜を厚さ３ｎｍ〜１０
０ｎｍ、好ましくは５ｎｍ〜３０ｎｍの範囲で形成す
る。その後、リフトオフにより所望の厚みと形状を有す
るエッチング部材３１を形成する（図３（ｃ））。

【００５３】４）続いて、ＣＶＤ法、真空蒸着法、印刷
法、スパッタ法等により絶縁層８を形成する（図３
（ｄ））。

【００５４】なお、上記の絶縁層７と８は、例えばＳｉ
Ｏ₂ 等の絶縁性材料で構成することができ、エッチング
部材３１はＣｒ等の金属やリン濃度の高いＰＳＧ膜等で
構成することができる。

【００５５】５）続いて、例えばフォトリソグラフィー
技術を用いてレジストのパターニングを行い、エッチン
グにより、絶縁層７，８間のエッチング部材３１を、こ
れらの側面に表出させる（図３（ｅ））。

【００５６】６）スパッタ法等により素子電極材料を堆
積後、例えばフォトリソグラフィー技術を用いて絶縁層
８上に素子電極３を形成する（図４（ｆ））。

【００５７】７）スパッタ法等により導電性膜材料を堆
積後、例えばフォトリソグラフィー技術を用いて導電性
膜４を形成する（図４（ｇ））。ここでは、スパッタ法
を挙げて説明したが、導電性膜４の形成法はこれに限ら
れるものではなく、真空蒸着法、有機金属溶液の塗布
法、化学的気相堆積法、分散塗布法、ディッピング法、
スピンナー法等を用いることもできる。

【００５８】８）ウエットエッチング等によりエッチン
グ部材３１を除去し、空隙部６を形成すると共に、これ
と接する導電性膜４の部分も除去して、電子放出部５を
形成する（図４（ｈ））。

【００５９】上記のように、予め絶縁層７，８内に形成
したエッチング部材３１を除去することにより、かかる
除去部分に対応する導電性膜４の領域に電子放出部を形
成することができる。すなわち、エッチング部材を所望
の位置に所望の膜厚で形成することにより、導電性膜４
に形成される電子放出部の位置及び形状，幅を任意に制
御できる。更に、一様に狭い電子放出部が形成されるよ
うに、エッチング部材３１の厚さを薄く制御することに
より、結果的に電子放出しない部分ができることを防い
で電子放出特性を向上させることができる。

【００６０】本発明においては、本質的には従来の通電
フォーミングを不要とするが、導電性膜４に良好な電子
放出部が形成されていることを確認する目的などの為
に、通電処理を施しても良い。尚、本明細書では、通電
フォーミングという言葉を、上記確認の為だけにする通
電処理を含有させた意味で用いるものとする。

【００６１】通電フォーミングの電圧波形の例を図５に
示す。

【００６２】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図５（ａ）に示した手法と、パルス波高値を増
加させながらパルスを印加する図５（ｂ）に示した手法
がある。

【００６３】まず、パルス波高値を定電圧とした場合に
ついて図５（ａ）で説明する。図５（ａ）におけるＴ１
及びＴ２は電圧波形のパルス幅とパルス間隔である。三
角波の波高値（ピーク電圧）は、表面伝導型電子放出素
子の形態に応じて適宜選択される。このような条件のも
と、例えば、数秒から数十分間電圧を印加する。パルス
波形は、三角波に限定されるものではなく、矩形波等の
所望の波形を採用することができる。

【００６４】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図５（ｂ）で説明する。
図５（ｂ）におけるＴ１及びＴ２は、図５（ａ）に示し
たのと同様とすることができる。三角波の波高値（通電
フォーミング時のピーク電圧）は、例えば０．１Ｖステ
ップ程度づつ、増加させることができる。

【００６５】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性膜４を局所的に破壊，変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば０．１Ｖ程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した
時、通電フォーミングを終了させる。始めから、抵抗値
が１ＭΩ以上であれば、実質的な通電処置は行わないま
ま終了して良い。

【００６６】上記電子放出部を形成し終えた素子（図４
（ｈ）参照）には活性化工程と呼ばれる処理を施すのが
好ましい。この活性化工程により、素子電流Ｉｆ，放出
電流Ｉｅを、著しく変化させることができる。

【００６７】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
電極２，３間にパルスの印加を繰り返すことで行うこと
ができる。この雰囲気は、例えば油拡散ポンプやロータ
リーポンプなどを用いて真空容器内を排気した場合に雰
囲気内に残留する有機ガスを利用して形成することがで
きる他、イオンポンプなどにより一旦十分に排気した真
空中に適当な有機物質のガスを導入することによっても
得られる。このときの好ましい有機物質のガス圧は、前
述の素子の形態、真空容器の形状や、有機物質の種類な
どにより異なるため、場合に応じ適宜設定される。適当
な有機物質としては、アルカン、アルケン、アルキンの
脂肪族炭化水素類、芳香族炭化水素類、アルコール類、
アルデヒド類、ケトン類、アミン類、フェノール、カル
ボン、スルホン酸等の有機酸類等を挙げることが出来、
具体的には、メタン、エタン、プロパンなどＣ_n Ｈ_2n+2
で表される飽和炭化水素、エチレン、プロピレンなどＣ
_n Ｈ_2n等の組成式で表される不飽和炭化水素、ベンゼ
ン、トルエン、メタノール、エタノール、ホルムアルデ
ヒド、アセトアルデヒド、アセトン、メチルエチルケト
ン、メチルアミン、エチルアミン、フェノール、蟻酸、
酢酸、プロピオン酸等が使用できる。この処理により、
雰囲気中に存在する有機物質から、炭素あるいは炭素化
合物が素子上に堆積し、素子電流Ｉｆ，放出電流Ｉｅ
が、著しく変化するようになる。

【００６８】炭素あるいは炭素化合物とは、例えばグラ
ファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するも
ので、ＨＯＰＧはほぼ完全なグラファイト結晶構造、Ｐ
Ｇは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたも
の、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れが
さらに大きくなったものを指す。）、非晶質カーボン
（アモルファスカーボン及び、アモルファスカーボンと
前記グラファイトの微結晶の混合物を指す。）であり、
その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、
３０ｎｍ以下の範囲とすることがより好ましい。

【００６９】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。

【００７０】このような工程を経て得られた電子放出素
子は、安定化工程を行うことが好ましい。この工程は、
真空容器内の有機物質を排気する工程である。真空容器
を排気する真空排気装置は、装置から発生するオイルが
素子の特性に影響を与えないように、オイルを使用しな
いものを用いるのが好ましい。具体的には、ソープショ
ンポンプ、イオンポンプ等の真空排気装置を挙げること
が出来る。

【００７１】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１×１０^-6Ｐａ以下が好まし
く、さらには１×１０^-8Ｐａ以下が特に好ましい。さら
に真空容器内を排気するときには、真空容器全体を加熱
して、真空容器内壁や、電子放出素子に吸着した有機物
質分子を排気しやすくするのが好ましい。このときの加
熱条件は、８０〜２５０℃好ましくは１５０℃以上で、
できるだけ長時間処理するのが望ましいが、特にこの条
件に限るものではなく、真空容器の大きさや形状、電子
放出素子の構成などの諸条件により適宜選ばれる条件に
より行う。真空容器内の圧力は極力低くすることが必要
で、１×１０^-5Ｐａ以下が好ましく、さらには１×１０
^-6Ｐａ以下が特に好ましい。

【００７２】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅ
が、安定する。

【００７３】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図６，図７を参照しなが
ら説明する。

【００７４】図６は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図６においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。

【００７５】図６において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。また、５１は電子放出素子に素子電
圧Ｖｆを印加するための電源、５０は素子電極２，３間
の導電性膜４を流れる素子電流Ｉｆを測定するための電
流計、５４は素子の電子放出部５より放出される放出電
流Ｉｅを捕捉するためのアノード電極、５３はアノード
電極５４に電圧を印加するための高圧電源、５２は電子
放出部５より放出される放出電流Ｉｅを測定するための
電流計である。一例として、アノード電極５４の電圧を
１ｋＶ〜１０ｋＶの範囲とし、アノード電極５４と電子
放出素子との距離Ｈを２〜８ｍｍの範囲として測定を行
うことができる。尚、素子の駆動の際には、電子放出特
性の面を考慮すると、絶縁層７，８の下側（すなわち基
板１側）に位置する素子電極２が、駆動時における高電
位側素子電極となるように、駆動電圧を印加するのが好
ましい。

【００７６】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。

【００７７】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。従っ
て、この真空処理装置を用いると、前述の亀裂形成以降
の工程も行うことができる。

【００７８】図７は、図６に示した真空処理装置を用い
て測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電
圧Ｖｆとの関係を模式的に示した図である。図７におい
ては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。

【００７９】図７からも明らかなように、本発明を適用
可能な表面伝導型電子放出素子は、放出電流Ｉｅに関し
て次の３つの特徴的性質を有する。

【００８０】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図７中のＶｔｈ）以上の素子電圧を印加する
と急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ以
下では放出電流Ｉｅが殆ど検出されない。つまり、放出
電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線形
素子である。

【００８１】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。

【００８２】第３に、アノード電極５４（図６参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。

【００８３】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。

【００８４】図７においては、素子電流Ｉｆが素子電圧
Ｖｆに対して単調増加する（ＭＩ特性）例を示したが、
素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負性抵
抗特性（ＶＣＮＲ特性）を示す場合もある（不図示）。
これらの特性は、前述の工程を制御することで制御でき
る。

【００８５】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明を適用可能な表面伝導型
電子放出素子を複数個基板上に配列し、例えば電子源あ
るいは、画像形成装置が構成できる。

【００８６】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【００８７】本発明を適用可能な表面伝導型電子放出素
子については、前述した通り３つの特性がある。即ち、
表面伝導型電子放出素子からの放出電子は、閾値電圧以
上では、対向する素子電極間に印加するパルス状電圧の
波高値と幅で制御できる。一方、閾値電圧以下では、殆
ど放出されない。この特性によれば、多数の電子放出素
子を配置した場合においても、個々の素子にパルス状電
圧を適宜印加すれば、入力信号に応じて、表面伝導型電
子放出素子を選択して電子放出量を制御できる。

【００８８】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図８を用いて説明する。図８において、７１は電子
源基板、７２はＸ方向配線、７３はＹ方向配線である。
７４は表面伝導型電子放出素子、７５は結線である。

【００８９】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。

【００９０】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【００９１】表面伝導型電子放出素子７４を構成する一
対の素子電極（不図示）は、それぞれｍ本のＸ方向配線
７２とｎ本のＹ方向配線７３に、導電性金属等からなる
結線７５によって電気的に接続されている。

【００９２】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【００９３】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。

【００９４】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００９５】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図９と図１０及
び図１１を用いて説明する。図９は、画像形成装置の表
示パネルの一例を示す模式図であり、図１０は、図９の
画像形成装置に使用される蛍光膜の模式図である。図１
１は、ＮＴＳＣ方式のテレビ信号に応じて表示を行うた
めの駆動回路の一例を示すブロック図である。

【００９６】図９において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用いて接続されている。８８は外囲器であり、例えば
大気中あるいは窒素中で、４００〜５００℃の温度範囲
で１０分間以上焼成することで、封着して構成される。

【００９７】７４は、図１に示したような電子放出素子
である。７２，７３は、表面伝導型電子放出素子の一対
の素子電極と接続されたＸ方向配線及びＹ方向配線あ
る。

【００９８】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【００９９】図１０は、蛍光膜を示す模式図である。蛍
光膜８４は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ（図１０（ａ））あるい
はブラックマトリクス（図１０（ｂ））等と呼ばれる黒
色導電材９１と蛍光体９２とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体９２間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜８４における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材９１の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。

【０１００】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。

【０１０１】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【０１０２】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【０１０３】図９に示した画像形成装置は、例えば以下
のようにして製造される。

【０１０４】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０^-5Ｐａ程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器８８の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１×１０^-5Ｐａ
以上の真空度を維持するものである。ここで、表面伝導
型電子放出素子のフォーミング処理または活性化処理以
降の工程は、適宜設定できる。

【０１０５】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１１を用いて説明する。図１１において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。

【０１０６】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導
型電子放出素子群を１行（ｎ素子）づつ順次駆動する為
の走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、
前記走査信号により選択された１行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子８７には、直流電圧源Ｖａよ
り、例えば１０Ｋ［Ｖ］の直流電圧が供給されるが、こ
れは表面伝導型電子放出素子から放出される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。

【０１０７】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。

【０１０８】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。

【０１０９】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１１０】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。

【０１１１】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１１２】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【０１１３】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。

【０１１４】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに関して以下の基本特性を有し
ている。即ち、電子放出には明確な閾値電圧Ｖｔｈがあ
り、Ｖｔｈ以上の電圧が印加された時のみ電子放出が生
じる。電子放出閾値以上の電圧に対しては、素子への印
加電圧の変化に応じて放出電流も変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、例えば電
子放出閾値電圧以下の電圧を印加しても電子放出は生じ
ないが、電子放出閾値電圧以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させることにより、出力電子ビームの強度を制
御することが可能である。また、パルスの幅Ｐｗを変化
させることにより、出力される電子ビームの電荷の総量
を制御することが可能である。

【０１１５】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１１６】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１１７】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。

【０１１８】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。

【０１１９】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
８７を介してメタルバック８５あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜８４に衝突し、発光が生じて画像が形
成される。

【０１２０】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはＮＴＳＣ方式を挙げたが、入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、
これらよりも多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１２１】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１２及び図１３を用いて説明す
る。

【０１２２】図１２は、梯子型配置の電子源の一例を示
す模式図である。図１２において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３，Ｄ４とＤ５，
Ｄ６とＤ７，Ｄ８とＤ９を夫々一体の同一配線とするこ
ともできる。

【０１２３】図１３は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図１３においては、図９、図１２に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図９に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。

【０１２４】図１３においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図１３に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。

【０１２５】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。

【０１２６】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１２７】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。

【０１２８】

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内での各要素の置
換や設計変更がなされたものをも包含する。

【０１２９】［実施例１及び比較例１］本実施例に係る
電子放出素子の構成は図１と同様であり、その製造法は
基本的には図３及び図４と同様である。以下、図１，図
３及び図４を用いて、本実施例に係る素子の構成及び製
造法を順を追って説明する。

【０１３０】工程−ａ 石英からなる絶縁性基板１に、素子電極用薄膜としてＴ
ｉ５０Å，Ｐｔ２５０Åを成膜した。これにレジストを
スピンコートし、電極パターン用マスクを用いて露光、
現像処理し、レジストの電極パターンを形成した。エッ
チングにより余分な薄膜を除去した後、レジストを除去
し、素子電極２を得た（図３（ａ））。

【０１３１】工程−ｂ 素子電極２を設けた基板１に、ＣＶＤ法により絶縁層７
としてＰＳＧ膜を５０００Å形成した（図３（ｂ））。

【０１３２】工程−ｃ 絶縁層７上にレジストをスピンコートし、エッチング部
材３１用のマスクを用いて露光、現像処理し、リフトオ
フ用パターンを形成した。続いて、真空蒸着法っでエッ
チング部材としてＣｒを３００Å成膜して、リフトオフ
によりＣｒからなるエッチング部材３１を形成した（図
３（ｃ））。

【０１３３】工程−ｄ 続いて、絶縁層８としてＰＳＧ膜を５０００Å形成した
（図３（ｄ））。

【０１３４】工程−ｅ レジストをスピンコートし、絶縁層７，８内のエッチン
グ部材３１をこれらの側面に表出させるためのマスクを
用いて露光、現像処理し、所定のレジストパターンを形
成した。ドライエッチングにより余分な絶縁層７及び絶
縁層８を除去した後、レジストを除去し、エッチング部
材３１を絶縁層７，８の側面に表出させた（図３
（ｅ））。

【０１３５】工程−ｆ レジストをスピンコートし、素子電極３用のマスクを用
いて露光、現像処理し、リフトオフ用パターンを形成し
た。続いて、素子電極用薄膜としてＴｉ５０Å，Ｐｔ２
５０Åを成膜し、リフトオフにより素子電極３を得た
（図４（ｆ））。

【０１３６】工程−ｇ スパッタ法により導電性膜材料としてＴｉを３０Å堆積
後、フォトリソグラフィー技術を用いて導電性膜４を形
成した（図４（ｇ））。

【０１３７】工程−ｈ ウエットエッチングによりエッチング部材３１のＣｒを
除去すると共に、これと接する部分の導電性膜４のＴｉ
も除去して、電子放出部５を得た（図４（ｈ））。尚、
エッチャントには硝酸第二セリウムアンモニウムを使用
した。

【０１３８】工程−ｉ 活性化処理として、真空度１．３×１０^-3Ｐａのアセト
ンを含む雰囲気下において、パルス幅１ｍ秒、パルス間
隔１０ｍ秒、波高値２０Ｖ（ピーク電圧）の三角波パル
スの電圧を素子電極２，３間に３０分間印加した。これ
により炭素を主成分とする化合物を素子上に堆積させた
（不図示）。

【０１３９】比較例１の素子として、素子電極並びに導
電性膜の材料及び膜厚，形状を実施例１と同様にして、
次のように作製した。

【０１４０】先ず、上記工程−ｂにおいて、絶縁層７と
してＰＳＧ膜を１００００Åの厚さに成膜して、工程−
ｃ，ｄを行わずに工程−ｅ〜工程−ｇを行った。次い
で、工程−ｈの代わりに通電フォーミングを施すことに
より導電性膜４に亀裂を形成した。印加した電圧はパル
ス幅１ｍ秒、パルス間隔１０ｍ秒の三角波パルスであ
り、その波高値は０Ｖ〜１４Ｖまで５Ｖ／分で上昇させ
た。続いて、上記工程−ｉの活性化処理を施し、比較例
１の素子を完成させた。

【０１４１】上記のようにして実施例１及び比較例１の
素子をそれぞれ複数個作製し、各素子の放出電流Ｉｅ及
び素子電流Ｉｆを、図６に示した測定系により測定し
た。このとき印加した電圧は１４Ｖの矩形波パルスで、
パルス幅０．１ｍ秒、パルス間隔１０ｍ秒である。ま
た、アノード電極５４と素子の距離Ｈは２ｍｍ、引き出
し電圧（アノード電極の電位）は１ｋＶである。

【０１４２】Ｉｅ，Ｉｆの値は素子毎に少しずつ異なる
が、実施例１が比較例１に比べてＩｅで約１．６倍、Ｉ
ｆで約１．２倍程度大きな値を示した。Ｉｅの向上がＩ
ｆの向上を上回るということは、少ない消費電力で十分
な性能の電子放出素子を設計できるということであり、
極めて望ましい結果が得られた。また、各素子間のＩ
ｅ，Ｉｆにおいては、実施例１では、比較例１と比較し
て１／３程度のばらつきしか無く、均一性に優れてい
た。これらの結果は、実施例１の亀裂幅が電子放出に有
効であると同時に、一様に制御されており、電子放出量
の増大と均一性の向上に寄与していることを示すものと
理解される。

【０１４３】尚、比較例１で行った通電フォーミング
は、１素子毎にフォーミングする場合にはあまり問題に
ならないが、複数素子を並べて配線電極で接続してフォ
ーミングを行う場合には、１素子のフォーミング電流値
が大きいと、配線電極に過大な電流が流れるため、発熱
により基板の割れを引き起こすなどの問題がある。ま
た、前述したように、配線抵抗による電圧降下によっ
て、各素子に印加される電圧にばらつきが生じ、同一条
件で通電フォーミングすることが困難となる。

【０１４４】一方、実施例１の素子では通電フォーミン
グを行っておらず、基板の割れを引き起こすなどの問題
がなく、さらには電子放出量が大きく且つ均一性が高
い。

【０１４５】［実施例２］本実施例に係る電子放出素子
の構成を図２に示す。本実施例では、実施例１における
エッチング部材３１の代わりにエッチング層２１を形成
し、当該エッチング層２１の一部を除去したものであ
る。以下、本実施例に係る素子の構成及び製造法を順を
追って説明する。

【０１４６】工程−ａ 石英からなる絶縁性基板１に、素子電極用薄膜としてＴ
ａ５０Å，Ｐｔ２５０Åを成膜した。これにレジストを
スピンコートし、電極パターン用マスクを用いて露光、
現像処理し、レジストの電極パターンを形成した。エッ
チングにより余分な薄膜を除去した後、レジストを除去
し、素子電極２を得た。

【０１４７】工程−ｂ 素子電極２を設けた基板１に、ＣＶＤ法により絶縁層７
としてＳｉＯ₂ を５０００Å形成した。

【０１４８】工程−ｃ 絶縁層７上にエッチング層２１としてＰ濃度が１０重量
％のＰＳＧ膜を３００Å成膜した。

【０１４９】工程−ｄ 続いて、絶縁層８としてＳｉＯ₂ を５０００Å形成し
た。

【０１５０】工程−ｅ以降の製造方法は、基本的に実施
例１と同様である。但し、工程−ｇにおいて、導電性膜
４としてＴａを３０Å形成した。また、工程−ｈにおい
て、フッ酸と硝酸と水が１対１対４０のエッチャントを
用いた。これにより、エッチング層２１の一部を除去す
ると共に、これと接する部分の導電性膜４のＴａも除去
して、電子放出部５を得た。尚、上記エッチングにおい
ては、エッチング時間を適切に選択することにより、Ｓ
ｉＯ₂ 膜（絶縁層７，８）がエッチングによりダメージ
を受ける前に本工程を終了させることが可能であった。

【０１５１】上記のようにして実施例２の素子を複数個
作製し、実施例１と同様に測定評価したところ、Ｉｅ，
Ｉｆの値は素子毎に少しずつ異なるが、実施例２が前記
の比較例１に比べてＩｅで約１．５倍、Ｉｆで約１．２
倍程度大きな値を示した。また、各素子間のＩｅ，Ｉｆ
においては、実施例２では、比較例１と比較して１／３
程度のばらつきしか無く、均一性に優れていた。これら
の結果は、実施例２の亀裂幅が電子放出に有効であると
同時に、一様に制御されており、電子放出量の増大と均
一性の向上に寄与していることを示すものであり、実施
例１と同様の、大変好ましい結果が得られた。

【０１５２】［実施例３］本実施例では、実施例２にお
ける工程−ｆ及び工程−ｇを以下のように変更した以外
は、実施例２と同様にして図２に示したような電子放出
素子を作製した。 工程−ｆ及び工程−ｇ 先ず、素子電極用薄膜としてＴａ５０Å，Ｐｔ２５０Å
を成膜し、レジストをスピンコートし、素子電極３用の
マスクを用いて露光、現像処理し、Ｐｔのみを除去する
ようにドライエッチングを行った。この結果、Ｔａが約
４０Å残り、これを導電性膜４として活用し、フォトリ
ソグラフィー技術を用いて所定のパターンを有する導電
性膜４を形成した。すなわち、本実施例では、素子電極
３の下びき層であるＴａを導電性膜４として活用してい
る。

【０１５３】上記のようにして実施例３の素子を複数個
作製し、実施例１と同様に測定評価したところ、Ｉｅ，
Ｉｆの値は素子毎に少しずつ異なるが、実施例３が前記
の比較例１に比べてＩｅで約１．５倍、Ｉｆで約１．２
倍程度大きな値を示した。また、各素子間のＩｅ，Ｉｆ
においては、実施例３では、比較例１と比較して１／３
程度のばらつきしか無く、均一性に優れていた。これら
の結果は、実施例３の電子放出部の幅が電子放出に有効
であると同時に、一様に制御されており、電子放出量の
増大と均一性の向上に寄与していることを示すものであ
り、実施例１と同様の、大変好ましい結果が得られた。

【０１５４】［実施例４及び比較例２］実施例４は、図
２に示したような電子放出素子の多数個を単純マトリク
ス配置した電子源基板を用いて、画像形成装置を作製し
た例である。

【０１５５】複数の電子放出素子がマトリクス配線され
た電子源基板の一部の平面図を図１４に示す。また、同
図中のＡ−Ａ’断面図を図１５に示す。但し、図１４、
図１５で同じ符号で示したものは、同じ部材を示す。こ
こで７１は電子源基板、７２は図８のＤｘｍに対応する
Ｘ方向配線（下配線とも呼ぶ）、７３は図８のＤｙｎに
対応するＹ方向配線（上配線とも呼ぶ）、１４１は絶縁
層７，８及びエッチング層２１からなる層間絶縁層、１
４２は素子電極２と下配線７２との電気的接続のための
コンタクトホールである。

【０１５６】先ず、実施例４の電子源基板の製造方法
を、図１６及び図１７を用いて工程順に従って具体的に
説明する。尚、以下に説明する工程−ａ〜ｇは、それぞ
れ図１６の（ａ）〜（ｄ）及び図１７の（ｅ）〜（ｇ）
に対応する。

【０１５７】工程−ａ 清浄化した青板ガラス上に厚さ５０ÅのＣｒ膜、厚さ６
０００ÅのＡｕを順次積層し、フォトレジスト（ＡＺ１
３７０；ヘキスト社製）をスピンナーにより回転塗布、
ベークした後、フォトマスク像を露光現像して、下配線
７２のレジストパターンを形成し、Ａｕ／Ｃｒ堆積膜を
ウエットエッチングして、所望の形状の下配線７２を形
成した。

【０１５８】工程−ｂ 次に、厚さ４０００ÅのＳｉＯ₂ 膜からなる絶縁層７、
厚さ３００Åのリン濃度が１０重量％のＰＳＧ膜からな
るエッチング層２１、厚さ４０００ÅのＳｉＯ₂ 膜から
なる絶縁層８を順次ＣＶＤ法により積層し、層間絶縁層
１４１を形成した。

【０１５９】工程−ｃ 上記工程で堆積した層間絶縁層１４１にコンタクトホー
ル１４２を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層１４１をエッチング
してコンタクトホール１４２を形成した。エッチングは
ＣＦ₄ とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）法によった。

【０１６０】工程−ｄ 真空蒸着法によって厚さ５０ÅのＴａ、厚さ１０００Å
のＰｔを順次積層した後、素子電極２，３を形成するた
めのフォトレジストパターンを形成し、これをマスクと
してＰｔのみを除去するようにドライエッチングを行
い、素子電極２，３を形成した。尚、素子電極２，３間
の基板に平行な距離は２μｍとした。

【０１６１】工程−ｅ 導電性膜４を形成するために、工程−ｄで残したＴａの
不要部分を除去するようにフォトレジストパターンを形
成し、ＨＢｒとＢＣｌ₃ を用いたＲＩＥ法により、不要
なＴａを除去した。

【０１６２】工程−ｆ 素子電極３の上に上配線７３のフォトレジストパターン
を形成した後、厚さ５０ÅのＴａ、厚さ３０００ÅのＡ
ｕを順次真空蒸着により堆積し、リフトオフにより不要
の部分を除去して、所望の形状の上配線７３を形成し
た。

【０１６３】工程−ｇ 実施例２及び３と同様に、フッ酸と硝酸と水が１対１対
４０のエッチャントを用いて、エッチング層２１の一部
を除去すると共に、これと接する部分の導電性膜４のＴ
ａも除去して亀裂を形成し、電子放出部５を得た。

【０１６４】次に、図１８に示すように、Ｙ方向配線
（上配線）７３を共通接続し、Ｘ方向配線（下配線）７
２に接続された素子に１ラインずつ通電して、電子放出
部５が十分高抵抗に形成されていることを確かめた。同
図中、１８１は上配線７３を共通接続した共通電極であ
り、グランドに落とされている。１８２はパルス発生器
であり、正極は下配線７２の一つに接続されており、負
極はシャント抵抗１８３を介してグランドに落とされて
いる。１８４はパルス電流をモニターするためのオシロ
スコープである。本実施例で印加した電圧はパルス幅１
ｍ秒、パルス間隔１０ｍ秒の三角波パルスであり、その
波高値は０Ｖ〜１０Ｖまで５Ｖ／分で上昇させた。その
結果、すべての下配線７２において、一素子あたり１Ｍ
Ω以上の抵抗を示し、良好な亀裂が形成されていること
を確認できた。

【０１６５】工程−ｈ（不図示） 活性化処理として、真空度１．３×１０^-3Ｐａのアセト
ンを含む雰囲気下において、パルス幅１ｍ秒、パルス間
隔１０ｍ秒、波高値２０Ｖ（ピーク電圧）の三角波パル
スの電圧を各電子放出素子の素子電極２，３間に３０分
間印加した。これにより炭素を主成分とする化合物を各
素子上に堆積させた。

【０１６６】以上の工程により、基板７１上に下配線７
２、絶縁層７，８及びエッチング層２１からなる層間絶
縁層１４１、上配線７３、素子電極２，３、導電性膜
４、電子放出部を形成した。

【０１６７】次に、上記工程−ｂにおいて、層間絶縁層
１４１としてＳｉＯ₂ 膜を８０００Åの厚さに成膜し、
工程−ｇにおいて、通電フォーミングを施すことにより
導電性膜４に電子放出部を形成した以外は、実施例４と
同様にして比較例２の電子源基板を作製した。尚、比較
例２の通電フォーミングにおいて印加した電圧は、パル
ス幅１ｍ秒、パルス間隔１０ｍ秒の三角波パルスであ
り、その波高値は０Ｖ〜１５Ｖまで５Ｖ／分で上昇させ
た。

【０１６８】上記実施例４及び比較例２の電子源を、図
１９の測定系を用いて駆動させた。先ず、この測定系を
説明する。１９１は真空槽であり、不図示の排気系によ
り６．７×１０^-5Ｐａ以下に排気されている。７１は電
子源基板、１９５及び１９６はそれぞれＸ方向ライン及
びＹ方向ラインの駆動用配線である。１９７は駆動用配
線１９５，１９６に適当なパルスを印加するドライバー
である。１９８は引き出し電極で、アルミ製の枠にＩＴ
Ｏ薄膜からなる透明電極を形成したガラスを嵌め込み、
その下面に蛍光体を塗布したものである。１９９は引き
出し電極１９８に引き出し電圧を印加する電源である。

【０１６９】上記の測定系を用いて電子源基板７１上の
全ての素子を時間順次に走査駆動した。本発明による電
子放出素子は、印加電圧が一定の閾値以下ではほとんど
電流が流れず、電子放出も示さないという非線形な特性
を示す性質を利用し、駆動中にＸ方向配線に駆動パルス
を印加し、電子放出するべき素子につながるＹ方向配線
をグランドレベルに、他のＹ方向配線をグランドレベル
と駆動パルスの最大電圧の中程（半選択電圧）に設定す
ることにより、所望の位置の素子のみに電子を放出させ
ることができる。具体的には、駆動パルスの最大電圧を
１４Ｖ、半選択電圧を７Ｖとなるように、ドライバー１
９７で矩形波パルスを印加した。引き出し電圧は５ｋＶ
とした。

【０１７０】上記の条件で電子源基板７１上の全ての素
子を時間順次に走査駆動し、窓１９２を通して電子放出
による蛍光体の発光を目視で観察したところ、実施例４
の電子源は比較例２の電子源に比べて各素子の輝度が高
く、且つ均一であり、極めて望ましい結果が得られた。

【０１７１】次に、実施例４の電子源（但し活性化処理
を行っていないもの）を用いて図９に示す表示パネルを
構成し、本発明の画像形成装置を作製した。作製手順を
図９と図１０を用いて説明する。

【０１７２】先ず、実施例４の電子源基板７１をリアプ
レート８１上に固定した後、電子源基板７１の５ｍｍ上
方に、フェースプレート８６（ガラス基板８３の内面に
蛍光膜８４とメタルバック８５が形成されて構成され
る）を支持枠８２を介して十分に位置合わせをして配置
し、フェースプレート８６、支持枠８２、リアプレート
８１の接合部にフリットガラスを塗布し、大気中で４３
０℃で１０分以上焼成することで封着した。なお、リア
プレート８１への電子源基板７１の固定もフリットガラ
スで行った。

【０１７３】蛍光膜８４は、カラーを実現するために、
ストライプ形状（図１０（ａ）参照）の蛍光体とし、先
にブラックストライプを形成し、その間隙部にスラリー
法により各色蛍光体９２を塗布して蛍光膜８４を作製し
た。ブラックストライプの材料としては、黒鉛を主成分
とする材料を用いた。

【０１７４】また、蛍光膜８４の内面側にはメタルバッ
ク８５を設けた。メタルバック８５は、蛍光膜８４の作
製後、蛍光膜８４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸
着することで作製した。

【０１７５】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極を設ける場合もあるが、本実施例ではメタルバック８
５のみで十分な導電性が得られたので省略した。

【０１７６】以上のようにして完成した外囲器８８内の
雰囲気を排気管（不図示）を通じ真空ポンプにて排気し
た。次に、活性化処理として、真空度１．３×１０^-3Ｐ
ａのアセトンを含む雰囲気下において、容器外端子Ｄｘ
１乃至ＤｘｍとＤｙ１乃至Ｄｙｎを通じ各電子放出素子
の素子電極２，３間に、パルス幅１ｍ秒、パルス間隔１
０ｍ秒、波高値２０Ｖ（ピーク電圧）の三角波パルスの
電圧を３０分間印加した。これにより炭素を主成分とす
る化合物を各素子上に堆積させた。

【０１７７】その後、不図示の排気管を通じ、外囲器８
８内を約６．７×１０^-5Ｐａ程度の真空度まで排気し、
該排気管をガスバーナーで熱することで融着し、外囲器
８８の封止を行った。最後に、封止後の真空度を維持す
るために、高周波加熱法でゲッター処理を行った。

【０１７８】以上のようにして作製した表示パネルの容
器外端子Ｄｘ１乃至ＤｘｍとＤｙ１乃至Ｄｙｎ、及び高
圧端子８７を夫々必要な駆動系に接続し、画像形成装置
を完成した。各電子放出素子に、容器外端子Ｄｘ１乃至
ＤｘｍとＤｙ１乃至Ｄｙｎを通じて、走査信号及び変調
信号を不図示の信号発生手段より夫々印加することによ
り電子放出させ、高圧端子８７を通じてメタルバック８
５に数ｋＶ以上の高圧を印加して、電子ビームを加速
し、蛍光膜８４に衝突させ、励起・発光させることで画
像を表示した。

【０１７９】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。更に、本発明による電子源は、電子放出素子
間での電子放出特性の均一性に優れ、同時に個々の電子
放出素子の電子放出特性にも優れているため、形成され
る画像の画質が高く、また高精細な画像の表示も可能で
ある。

【０１８０】

【発明の効果】以上説明した様に、本発明によれば、均
一で且つ優れた電子放出特性を有する電子放出素子を、
煩雑な電気的制御手段を用いることなく得ることができ
る。

【０１８１】また、多数の電子放出素子を配列形成し、
入力信号に応じて電子を放出する電子源においては、通
電処理を用いることなく電子放出部となる亀裂を形成で
きるため、配線抵抗によって生ずるフォーミング電圧の
違いに起因する各素子間の特性変動を無くすることがで
きる。よって、各電子放出素子の電子放出特性の均一化
が実現され、かかる電子源を用いた画像形成装置におい
ては、輝度むら・輝度低下等の画像品位の低下の問題も
解消され、高品位な画像形成装置、例えばカラーフラッ
トテレビが実現される。

【図面の簡単な説明】

【図１】本発明の表面伝導型電子放出素子の一例を模式
的に示した平面図及び縦断面図である。

【図２】本発明の表面伝導型電子放出素子の別の例を模
式的に示した縦断面図である。

【図３】図１の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。

【図４】図１の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。

【図５】本発明の電子放出素子の製造に際して採用でき
る通電処理における電圧波形の一例を示す模式図であ
る。

【図６】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。

【図７】本発明に好適な表面伝導型電子放出素子の放出
電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典
型的な例を示す図である。

【図８】単純マトリクス配置の本発明の電子源の概略構
成図である。

【図９】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略構成図である

【図１０】図９の表示パネルにおける蛍光膜を示す図で
ある。

【図１１】図９の表示パネルを駆動する駆動回路の一例
を示す図である。

【図１２】梯子型配置の本発明の電子源の概略平面図で
ある。

【図１３】梯子型配置の電子源を用いた本発明の画像形
成装置に用いる表示パネルの概略構成図である。

【図１４】実施例４にて示す単純マトリクス配置の電子
源基板の部分平面図である。

【図１５】図１４の電子源基板の部分断面図である。

【図１６】図１４の電子源基板の製造方法を説明するた
めの図である。

【図１７】図１４の電子源基板の製造方法を説明するた
めの図である。

【図１８】実施例４の電子源のフォーミング時における
配線接続の形態を示す模式図である。

【図１９】実施例４の電子源の測定系を示す模式図であ
る。

【図２０】従来例の表面伝導型電子放出素子の平面図で
ある。

【符号の説明】

１ 基板 ２，３ 素子電極 ４ 導電性膜 ５ 電子放出部 ６ 空隙部 ７，８ 絶縁層 ２１ エッチング層 ３１ エッチング部材 ５０ 導電性膜４を流れる素子電流Ｉｆを測定するため
の電流計 ５１ 電子放出素子に素子電圧Ｖｆを印加するための電
源 ５２ 電子放出部５より放出される放出電流Ｉｅを測定
するための電流計 ５３ アノード電極５４に電圧を印加するための高圧電
源 ５４ 電子放出部５より放出される電子を捕捉するため
のアノード電極 ５５ 真空容器 ５６ 排気ポンプ ７１ 電子源基板 ７２ Ｘ方向配線 ７３ Ｙ方向配線 ７４ 表面伝導型電子放出素子 ７５ 結線 ８１ リアプレート ８２ 支持枠 ８３ ガラス基板 ８４ 蛍光膜 ８５ メタルバック ８６ フェースプレート ８７ 高圧端子 ８８ 外囲器 ９１ 黒色導電材 ９２ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ 制御回路 １０４ シフトレジスタ １０５ ラインメモリ １０６ 同期信号分離回路 １０７ 変調信号発生器 １１０ 電子源基板 １１１ 電子放出素子 １１２ 電子放出素子を配線するための共通配線 １２０ グリッド電極 １２１ 電子が通過するための開口 １４１ 層間絶縁層 １４２ コンタクトホール １８１ 共通電極 １８２ パルス発生器 １８３ シャント抵抗 １８４ オシロスコープ １９１ 真空槽 １９２ 窓 １９５ Ｘ方向駆動用配線 １９６ Ｙ方向駆動用配線 １９７ ドライバー １９８ 引き出し電極 １９９ 電源

Claims (13)

【特許請求の範囲】
1. 【請求項１】 絶縁層を介して上下に位置する素子電極
   間に、電子放出部を有する導電性膜を備える電子放出素
   子において、 前記絶縁層の側面に空隙部を有し、該空隙部に対応する
   前記導電性膜の領域に電子放出部が形成されていること
   を特徴とする電子放出素子。
2. 【請求項２】 前記空隙部は、前記絶縁層内に形成され
   たエッチアウト部材を除去して形成されたものであるこ
   とを特徴とする請求項１に記載の電子放出素子。
3. 【請求項３】 前記空隙部は、前記絶縁層内に形成され
   たエッチアウト層の一部を除去して形成されたものであ
   ることを特徴とする請求項１に記載の電子放出素子。
4. 【請求項４】 前記絶縁層の下側に位置する素子電極
   が、駆動時における高電位側素子電極となることを特徴
   とする請求項１〜３のいずれかに記載の電子放出素子。
5. 【請求項５】 前記電子放出素子が、表面伝導型電子放
   出素子であることを特徴とする請求項１〜４のいずれか
   に記載の電子放出素子。
6. 【請求項６】 絶縁層を介して上下に位置する素子電極
   間に、電子放出部を有する導電性膜を備える電子放出素
   子の製造方法において、 少なくとも、前記絶縁層内に該絶縁層の側面に表出する
   エッチング部材を形成する工程と、前記素子電極間を連
   絡し前記絶縁層の側面を覆う導電性膜を形成した後に、
   前記エッチング部材を除去すると共に、該除去部分に対
   応する前記導電性膜の領域に亀裂を形成する工程を有す
   ることを特徴とする電子放出素子の製造方法。
7. 【請求項７】 絶縁層を介して上下に位置する素子電極
   間に、電子放出部を有する導電性膜を備える電子放出素
   子の製造方法において、 少なくとも、前記絶縁層内にエッチング層を形成する工
   程と、前記素子電極間を連絡し前記絶縁層の側面を覆う
   導電性膜を形成した後に、前記エッチング層の一部を除
   去すると共に、該除去部分に対応する前記導電性膜の領
   域に電子放出部を形成する工程を有することを特徴とす
   る電子放出素子の製造方法。
8. 【請求項８】 基体上に、複数の電子放出素子が配列さ
   れた電子源において、前記電子放出素子が、請求項１〜
   ５のいずれかに記載の電子放出素子であることを特徴と
   する電子源。
9. 【請求項９】 前記複数の電子放出素子が、マトリクス
   状に配線されていることを特徴とする請求項８に記載の
   電子源。
10. 【請求項１０】 前記複数の電子放出素子が、梯子状に
    配線されていることを特徴とする請求項８に記載の電子
    源。
11. 【請求項１１】 基体上に、複数の電子放出素子が配列
    された電子源の製造方法において、前記電子放出素子
    が、請求項６または７に記載の方法にて製造されること
    を特徴とする電子源の製造方法。
12. 【請求項１２】 基体上に、複数の電子放出素子が配列
    された電子源と、該電子源から放出される電子線の照射
    により画像を形成する画像形成部材とを有する画像形成
    装置において、前記電子源が、請求項８〜１０のいずれ
    かに記載の電子源であることを特徴とする画像形成装
    置。
13. 【請求項１３】 基体上に、複数の電子放出素子が配列
    された電子源と、該電子源から放出される電子線の照射
    により画像を形成する画像形成部材とを有する画像形成
    装置の製造方法において、前記電子源が、請求項１１に
    記載の方法にて製造されることを特徴とする画像形成装
    置の製造方法。