JPH09327169A - 3相電力制御装置 - Google Patents
3相電力制御装置Info
- Publication number
- JPH09327169A JPH09327169A JP14559496A JP14559496A JPH09327169A JP H09327169 A JPH09327169 A JP H09327169A JP 14559496 A JP14559496 A JP 14559496A JP 14559496 A JP14559496 A JP 14559496A JP H09327169 A JPH09327169 A JP H09327169A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- power
- output
- power element
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
供。 【解決手段】位相制御に基づいて制御手段3が導通制御
するパワー素子21〜23を安価なトライアックから構成
したうえで、パワー素子21〜23にトリガー用ダイオー
ド17を並列に接続し、かつ、パワー素子21〜23のゲ
ードをトリガー用ダイオード17の一端側に接続するこ
とで、位相角の変動に正確に追随できるようにした。
Description
御装置といった負荷に供給する電力を位相制御により制
御する3相電力制御装置に関する。
トスタート制御に用いられる3相電力制御装置は、交流
電源のゼロクロスポイントに同期して生成した三角波信
号と、時系列に沿って変化する指令信号とのレベル比較
に基づいて開閉パルスを生成したうえで、交流電源と負
荷との間に設けられたパワー素子を、開閉パルスにより
位相制御し、これによって交流電源の導通制御を行って
負荷に対してソフトスタートを行うようになっている。
パワー素子として、従来から、図9に示すものが用いら
れていた。
式と呼ばれるものであって、ソフトスタート等の電力制
御を必要としない一般的な交流電源に用いられるACス
イッチ50をそのまま3相電力制御装置用のパワー素子
として用いたものである。ACスイッチ50はU,V,
Wの各相に対応したトライアック51A,51B,51
Cを一つの回路基板52上に実装して構成されている。
ルアーム方式と呼ばれるものであって、U,V,Wの各
相毎に一対のサイリスタ(逆阻止3端子サイリスタ)5
5A,55B,56A,56B,57A,57Bを計6
個設けるとともに、各相において、サイリスタ(55
A,55B),(56A,56B),(57A,57B)
を互いに逆並列に接続して構成されている。
と呼ばれるものであって、各相毎にサイリスタ(逆阻止
3端子サイリスタ)60A〜60Cおよびダイオード6
1A〜61Cを設けるとともに、U,V,Wの各相にお
いて、サイリスタ60A〜60Cとダイオード61A〜
61Cとを互いに逆並列に接続して構成されている。
を備えた従来の3相電力制御装置には次のような問題が
あった。
れているACスイッチ50を流用できるうえに、ACス
イッチ50そのものも比較的安価であるため、安価に構
成できる。また、汎用部品であって、ワンチップ化され
ているACスイッチ50をそのまま流用できるため、パ
ワー素子を別途作製する手間が要らないといった利点が
ある。
素子には、位相角が狭い(0〜150度)という問題が
あった。また、トライアック方式のパワー素子には、三
角波信号を基にした一般的な位相制御方法でトライアッ
ク方式のパワー素子の導通制御を行うと、位相角が所定
の角度(90度)付近に達すると、図10,図11に示
すように、急激に出力が増大してしまうという不都合が
あった。すなわち、図10は位相角(90−α度)にお
ける出力の変動を示しており、図11は位相角(90+
α度)における出力の変動を示している。また、図10
(a),図11(a)において、横軸は位相角を示し、
縦軸は各相の電圧および各相どうしの電位差を示してい
る。そして、これらの図において、符号VUはU相の電
圧変化を示し、VVはV相の電圧変化を示し、VWはW相
の電圧変化を示している。また、符号VU-Vは電位差
(VU−VV)を示し、VV-Wは電位差(VV−VW)を示
し、VW-Uは電位差(VW-U)を示しており、さらに、符
号Pはこれら各相の電圧変化および相間の電位差に基づ
く出力の変化を示している。一方、図10(b),図1
1(b)は、U,V,W各相のパワー素子のオンオフタ
イミングを示しており、図中、斜線領域がオンタイミン
グの期間を示している。これらの図から明らかなよう
に、トライアック方式のパワー素子には、位相角90度
前後で、急激に出力が増大しているのが理解できる。
ト制御等において制御の根本的な欠陥となるので都合が
悪い。しかしながら、トライアック方式において、この
ような急激な出力変動を抑制しようとすると制御手段の
構成が複雑化してしまい、コストアップの要因になるう
え、回路設計が面倒なものになってしまう。
は位相制御角が(0〜180°)と広く高精度なスイッ
チング制御が行えるという利点がある。しかしながら、
サイリスタ55A,55B,56A,56B,57A,
57Bの各ゲートに対してそれぞれ制御信号を作製して
与えなければならず、制御手段の構成が複雑化しまい、
コストアップの要因になるうえ、回路設計が面倒なもの
になる。また、高価なサイリスタを計6個設ける必要が
あるうえ、ワンチップ化された汎用ACスイッチ50
(図9(a)参照)を流用することができず、専用のパ
ワー素子を別途作製する必要があり、このこともコスト
アップと製造の煩雑化を招く要因となっていた。
角が(0〜210°)と広く高精度なスイッチング制御
が行える。また、各相毎に設けた計3個のサイリスタ6
0A〜60Cのゲート制御によってスイッチング制御を
行うためには、スイッチング制御が比較的簡単になると
いう利点がある。しかしながら、ワンチップ化された汎
用ACスイッチ50(図9(a)参照)を流用すること
ができず、専用のパワー素子を作製する必要があり、こ
のことがコストアップと製造の煩雑化を招く要因となっ
ていた。
3相電力制御装置を安価に提供することを課題としてい
る。
段によって、上述した課題の解決を達成している。
の出力各相それぞれとの間に介装されたパワー素子と、
このパワー素子を位相制御に基づいて導通制御する制御
手段とを備えた3相電力制御装置であって、前記パワー
素子をトライアックから構成するとともに、パワー素子
にトリガー用ダイオードを並列に接続し、かつ、パワー
素子のゲートを前記トリガー用ダイオードの一端側に接
続した。
面を参照して詳細に説明する。
フトスタート制御に用いられる3相電力制御装置1の構
成を示すブロック図である。この3相電力制御装置1
は、U,V,Wの各相毎に設けられて3相モータMに対
して3相AC電源Nから電力を供給するパワー素子21
〜23と、パワー素子21〜23の導通制御を行う制御手
段3と、指令信号Sを生成する指令信号生成手段4とを
備えている。
ントを検出する相信号検出回路5と、相信号検出回路5
が検出したゼロクロスポイントに同期した三角波信号T
を生成する三角波生成回路61〜63と、三角波生成回路
61〜63が生成した三角波信号Tと指令信号生成手段4
が生成した指令信号Sとのレベルを比較する比較回路7
1〜73と、比較回路71〜73の比較結果Eおよび出力禁
止信号Dに基づいてパワー素子21〜23の導通制御信号
である開閉パルスPを生成するゲートドライブ回路81
〜83とを備えている。
れの具体的な回路構成を図2を参照して説明する。
9とトリガー回路10とを有している。本体回路9は比
較回路71〜73の出力によって出力制御される第1トラ
ンジスタ12と、出力禁止信号(各相の出力禁止期間に
同期して制御手段3が出力している)Dによって出力制
御される第2トランジスタ13と、第1,第2トランジ
スタ12,13の出力により出力制御される第3トラン
ジスタ14と、第3トランジスタ14によって入切制御
される発光素子15とを備えている。
に光結合した受光素子16と、トリガー用ダイオード1
7とを備えている。受光素子16は前記した発光素子1
5と組み合わさってホトカプラを構成している。そし
て、ホトカプラはトライアックカプラやトランジスタカ
プラから構成されている。
とは互いに並列に接続されており、さらには、受光素子
16とトリガー用ダイオード17とから構成されたトリ
ガー回路17はパワー素子21〜23に対して並列に接続
されている。
から構成されており、そのゲートはトリガー用ダイオー
ド17のアノード側に接続されている。
23をトライアックから構成しているため、トライアッ
クからなりワンチップ化された汎用のACスイッチをそ
のまま、パワー素子21〜23として用いることができ
る。また、ワンチップ化されたACスイッチにトリガー
用ダイオード17を接続するだけで、パワー素子側回路
10を構成できるので、その製造も簡単になっている。
制御操作を図3,図4を参照して説明する。
LV,LW(図4(a)参照)のゼロクロスポイントを相
信号検出回路5で検出し、検出したゼロクロスポイント
に同期した三角波信号T(図4(b)参照)を各三角波
生成回路61〜63で生成する。一方、指令信号生成手段
4により、時間とともに出力レベルが下降する指令信号
S(図4(b)参照)を生成する。そして、比較回路7
1〜73において、三角波信号Tと指令信号Sとの信号レ
ベルを比較し、指令信号S>三角波信号Tの場合のみH
IGHとなる比較結果E(図4(c)参照)をゲートド
ライブ回路81〜83に入力する。ゲートドライブ回路8
1〜83には比較結果Eとともに、出力禁止信号D(図4
(d)参照)も入力される。出力禁止信号Dは、ゲート
ドライブ回路81〜83にそれぞれ接続されたパワー素子
21〜23の出力禁止期間を指定する信号であって、各パ
ワー素子21〜23の出力を禁止する期間のみHIGHと
なる信号である。
基づいたゲートドライブ回路81〜83の動作を説明す
る。まず、ゲートドライブ回路81〜83を構成する回路
本体8の動作を説明する。
第2トランジスタ13は非導通の状態を維持している。
この状態で、第1トランジスタ12のゲートに入力され
る比較結果EがHIGHになる(指令信号S>三角波信
号T)と、第1トランジスタ12は導通する。そのた
め、第1トランジスタ13の入力側に並列に接続されて
いる第3トランジスタ14のベース電圧BはLOWとな
る(図4(e)参照)。したがって、第3トランジスタ
14は導通せず、発光素子15は発光しない。
力される比較結果EがLOWになる(指令信号S<三角
波信号T)と、第1トランジスタ12は非導通の状態に
なる。そのため、第1トランジスタ13の入力側に並列
に接続されている第3トランジスタ14のベース電圧B
はHIGHとなる(図4(e)参照)。したがって、第
3トランジスタ14は導通し、発光素子15は発光す
る。
である状態では、第2トランジスタ13が導通状態を維
持するので、第3トランジスタ14のベースは、第1ト
ランジスタ12の導通・非導通にかかわりなくLOWに
なって、第3トランジスタ14は非導通となり、発光素
子15は発光しない。
るパワー素子側回路10の動作を図3に基づいて説明す
る。
イオードのアノード側がAC出力の−極性になる第1の
モード(図3(a)参照)と、トリガー用ダイオードの
アノード側がAC出力の+極性になる第2のモード(図
3(b)参照)とがある。パワー素子側回路10では、
これら第1,第2モードに応じて、パワー素子21〜23
の導通制御を変更している。
回路10の導通制御動作を説明する。 第1のモードに
おいて、発光素子15が発光すると、受光素子16が導
通する。すると、受光素子16を流れる信号がトリガー
信号T1となって、トライアックからなるパワー素子2
1〜23が導通して、3相モータMに電力を供給する。こ
のとき、パワー素子21〜23の導通期間F1〜n(図4
(f)参照)は、第3トランジスタ14のベース電圧B
がLOWレベルからHIGHレベルになる点から各相の
出力波形LU,LV,LWのゼロクロスポイントまでの期
間となり、導通期間F1〜nは第1のモードの間中、徐々
に増加していく。したがって、3相モータMに供給され
る電力も徐々に増加していく。なお、第1のモードで
は、トリガー用ダイオード17は3相AC電源Nに対し
て逆極性になるため、電流は流れない。
回路10の導通制御動作を説明する。第2のモードにお
いては、トリガー用ダイオード17が3相AC電源Nに
対して正の極性になる(アノードが+極性になる)た
め、トリガー用ダイオード17に電流が流れる。する
と、トリガー用ダイオード17を流れる信号がトリガー
信号T2となって、トライアックからなるパワー素子2
1〜23が導通して、3相モータMに電力を供給する。こ
のとき、パワー素子21〜23は、第3トランジスタ15
のベース電圧BのHIGHレベル期間に関係なく、第2
のモードの期間中常時導通する。すなわち、第2のモー
ドでのパワー素子21〜23の導通期間G(図4(f)参
照)は、ゼロクロスポイントから次のゼロクロスポイン
トまでとなって変動しない。
通制御は、出力禁止信号Dが出力されるまで行われ、出
力禁止信号Dが出力されると、パワー素子21〜23に対
する導通制御は停止する。このとき、第2のモードの期
間では、トリガー用ダイオード17の働きによって3相
モータMに電流が流れようとする。しかしながら、3相
AC電源では、一つの相(例えばU相)において、トリ
ガー用ダイオード17の働きによって電流が流れようと
しても、他の相(例えば、V,W相)のトリガー用ダイ
オード17がその電流の流れを阻止するように機能す
る。したがって、出力禁止信号Dが出力されているにも
かかわらず、電流が漏れるといった不都合は起きない。
に、第1のモードにおいて電力を徐々に増加させるよう
に導通制御する一方、第2のモードにおいて導通制御を
行わずそのまま出力する、という電力制御を行ってい
る。そのため、図5〜図7に示すような特性が得られ
る。すなわち、図5は位相角(90−α度)における出
力の変動を示しており、図6は位相角(90+α度)に
おける出力の変動を示している。また、図5(a),図
6(a)において、横軸は位相角を示し、縦軸は各相の
電圧および各相どうしの電位差を示している。そして、
これら図において、符号VUはU相の電圧変化を示し、
VVはV相の電圧変化を示し、VWはW相の電圧変化を示
している。また、符号VU-Vは電位差(VU−VV)を示
し、VV-Wは電位差(VV−VW)を示し、VW-Uは電位差
(VW-U)を示しており、さらに、符号Pはこれら各相
の電圧変化および相間の電位差に基づく出力の変化を示
している。一方、図5(b),図6(b)は、U,V,
W各相のパワー素子のオンオフタイミングを示してお
り、図中、斜線領域がオンタイミングの期間を示してい
る。また、斜線領域内に記載された1ないし2の番号は
第1のモード、第2のモードを示している。
電力制御装置1では、トライアックを用いた汎用のAC
スイッチをパワー素子21〜23として用いているのもか
かわらず、位相角90度前後での出力変化はほとんどな
い。したがって、その出力は、図7に示すように、位相
角の変動に正確に追随したものとなっている。
の位相角175度における出力変動を示している。この
図については説明は第5,第6と同様であるので省略す
る。図8から明らかなように、この3相電力制御装置1
では、位相角175度という、従来のトライアック方式
のパワー素子(ACスイッチ)では位相制御が不可能で
あった位相角においても位相制御が可能になっているこ
とがわかる。
ックからなるパワー素子21〜23のゲートをトリガー用
ダイオード17のアノード側に接続していたが、反対
に、パワー素子21〜23のゲートをトリガー用ダイオー
ド17のカソード側に接続する、言い換えれば、トリガ
ー用ダイオード17を上述した実施の形態の場合とは逆
方向に接続しても、同様の効果が得られる。この場合、
第2のモードにおいて電力を徐々に増加させるように導
通制御する一方、第1のモードにおいて導通制御を行わ
ずそのまま出力する、という電力制御になる。
な効果が得られる。
子として用いることができ、コストダウンが図れる。
いるACスイッチをそのままパワー素子として用いるた
め、パワー素子を別途作製する手間が要らなくなった。
もとすることができ、精度の高い電力制御を行うことが
できる。
イアック方式のパワー素子に比べて格段に位相制御角を
拡張することができる。
の全体構成を示すブロック図である。
成を示す回路図である。
明する回路図である。
関係を示すタイムチャートである。
(90−α度)における出力の状態を示す図である。
(90+α度)における出力の状態を示す図である。
相角と出力と関係を示す図である。
75度における出力の状態を示す図である。
ぞれ示す図である。
α度)における出力の状態を示す図である。
α度)における出力の状態を示す図である。
Claims (1)
- 【請求項1】 負荷と3相交流電源の出力各相それぞれ
との間に介装されたパワー素子と、このパワー素子を位
相制御に基づいて導通制御する制御手段とを備えた3相
電力制御装置であって、 前記パワー素子をトライアックから構成するとともに、
パワー素子にトリガー用ダイオードを並列に接続し、か
つ、パワー素子のゲートを前記トリガー用ダイオードの
一端側に接続したことを特徴とする3相電力制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14559496A JP3402067B2 (ja) | 1996-06-07 | 1996-06-07 | 3相電力制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14559496A JP3402067B2 (ja) | 1996-06-07 | 1996-06-07 | 3相電力制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09327169A true JPH09327169A (ja) | 1997-12-16 |
JP3402067B2 JP3402067B2 (ja) | 2003-04-28 |
Family
ID=15388694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14559496A Expired - Lifetime JP3402067B2 (ja) | 1996-06-07 | 1996-06-07 | 3相電力制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3402067B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100324131B1 (ko) * | 1999-07-26 | 2002-02-20 | 장덕인 | 3상 보정기 |
JP2008226002A (ja) * | 2007-03-14 | 2008-09-25 | Omron Corp | 電力調整装置 |
-
1996
- 1996-06-07 JP JP14559496A patent/JP3402067B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100324131B1 (ko) * | 1999-07-26 | 2002-02-20 | 장덕인 | 3상 보정기 |
JP2008226002A (ja) * | 2007-03-14 | 2008-09-25 | Omron Corp | 電力調整装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3402067B2 (ja) | 2003-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110323991B (zh) | 向多相负载提供多相电流的功率模块和方法 | |
US6069809A (en) | Resonant inverter apparatus | |
US6066930A (en) | Synchronous driving method for inductive load and synchronous controller for H-bridge circuit | |
US20070126383A1 (en) | Motor drive device and drive method | |
US11038448B2 (en) | Motor driving circuit and method thereof | |
US20060267541A1 (en) | Motor drive inverter that includes III-nitride based power semiconductor devices | |
JP2001161071A (ja) | 3相ac/dc電力回生変換器 | |
JP2003333851A (ja) | 直接形電力変換器の転流方法 | |
JP3402067B2 (ja) | 3相電力制御装置 | |
JP3824189B2 (ja) | Pwmサイクロコンバータおよびその駆動方法 | |
US11515826B2 (en) | Motor drive control device, motor system, and air blowing device | |
US11128294B1 (en) | Isolation barrier communication system in a package for isolated gate driver communication | |
JPH0993948A (ja) | モータの制御装置 | |
KR100216868B1 (ko) | 전압형 인버터의 스위칭 회로 및 그 제어 방법 | |
JPH07297698A (ja) | 半導体素子のオンオフ制御回路 | |
JP3815034B2 (ja) | 共振形インバータ装置 | |
JPH0374175A (ja) | 電圧形インバータの電流制限方式 | |
JPH04289781A (ja) | パルス幅変調制御インバータの制御回路 | |
JP3352646B2 (ja) | モータ駆動装置 | |
JP3756353B2 (ja) | 半導体素子駆動回路 | |
JP4239072B2 (ja) | 交流−交流直接変換形電力変換器の制御装置 | |
JP7466787B2 (ja) | 電力変換装置 | |
KR20080057970A (ko) | 비대칭 pwm 방식을 위한 3상 비대칭 인버터회로 | |
JP3322069B2 (ja) | 中性点クランプ形インバータのpwm制御回路 | |
KR100202577B1 (ko) | 센서리스 브러시리스 직류전동기의 구동 제어방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |