JPH09326945A - 画面歪補正方式 - Google Patents

Abstract

(57)【要約】 【課題】ＣＲＴディスプレイモニタの画面歪補正に関す
るもので、平面化が進んだＣＲＴの映像歪を防止する。 【解決手段】フレームメモリ６と、入力同期信号に応じ
てフレームメモリ６への書き込みクロック生成手段と、
水平周期単位で記憶表示データの読み出し開始時間と速
度可変制御手段と、水平リニアリティの補正ディジタル
制御データの記憶保持手段２０と、入力同期信号に対応
した水平リニアリティの補正ディジタル制御データを読
みだし記憶表示データの読出し時間間隔を変調制御する
手段１３とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣＲＴディスプレイ
モニタの画面歪補正に関する。

【０００２】

【従来の技術】近年、ＣＲＴディスプレイモニタは画面
の平面化が進むとともに、１台のＣＲＴディスプレイ装
置で、多種の水平、垂直周波数に追従しながら表示を行
うマルチスキャンタイプが主流となっており、特に、超
高精細ディスプレイでは歪の少ない画面の要求が高い。

【０００３】画面歪補正は、水平リニアリティ歪補正お
よびサイドピン歪補正（左右糸巻歪）があげられる。水
平リニアリティ歪補正は、ＣＲＴの蛍光面の曲率の中心
と偏向中心が異なるために発生する、画面中央で縮み、
左右両端で伸び、また、出力回路内の直列抵抗による時
定数によって偏向電流の直線性が失われるために生じ
る、画面左側が伸び、画面右側が縮む歪を補正するする
ものであり、サイドピン歪補正はラスタの左右の振幅が
中央部で不足する歪を補正する。

【０００４】従来の技術として、特開昭６３−２８６０
７１号公報を挙げることが出来る。従来の技術について
以下説明する。ＣＲＴ表示器に置ける左右糸巻き歪の補
正用データ、水平幅調整データ及び水平リニアリティ補
正データの少なくとも一部を格納する記憶手段を備えて
いるとともに、外部からの垂直同期信号および水平信号
の入力に基づいて、これら垂直同期信号、水平信号のタ
イミングに合致させて前記左右糸巻き歪の補正用デー
タ、水平幅調整データ及び水平リニアリティ補正データ
の一部又は少なくとも一組を合成したデジタル信号とし
て記憶手段から出力させる制御手段を備えている。ま
た、この合成データを階段状のアナログ信号に変換する
Ｄ／Ａ変換回路を備えているとともに、このＤ／Ａ変換
回路から出力された階段状のアナログ信号を制御巻線に
入力し一次巻線から水平偏向コイルに合成補正電流を流
す可飽和リアクタを備えている。

【０００５】垂直同期信号および水平信号の入力に基づ
いて、これら垂直同期信号、水平信号のタイミングに合
致させて左右糸巻き歪の補正用データ、水平幅調整デー
タ及び水平リニアリティ補正データの一部又は少なくと
も一組を合成したデジタル信号として記憶手段から出力
させ、出力された合成データはＤ／Ａ変換回路により、
階段状のアナログ信号に変換され、この階段状のアナロ
グ信号は可飽和リアクタの制御巻線に出力される。階段
状のアナログ波形に応じて一次巻線から水平偏向コイル
に対して左右糸巻き歪の補正用電流、水平幅調整電流及
び水平リニアリティ補正電流を合成した合成電流を与
え、左右糸巻き歪の補正、水平幅調整及び水平方向のリ
ニアリティ調整が行なわれる。

【０００６】

【発明が解決しようとする課題】上述した水平方向のリ
ニアリティ歪補正で、従来の水平偏向回路では、Ｓ字コ
ンデンサによる補正量はＳ字コンデンサの容量に依存
し、また、水平リニアリティコイルの特性は、可変する
ことが出来ない為、対応する水平周波数範囲の広いマル
チスキャンタイプのディスプレイモニタでは全周波数帯
について良好な補正を行うことが出来ないという問題が
あった。

【０００７】一方、左右糸巻き歪補正は、水平偏向周波
数が単一であれば垂直周期の放物線状（パラボラ状）電
流の振幅は一定で良く、垂直の鋸波を垂直の放物線状
（パラボラ状）波形電流に変換する積分回路および水平
偏向電流に重畳する変調度は最適値を選択することが出
来るが、対応する周波数範囲の広いマルチスキャンタイ
プのディスプレイモニタでは受動素子だけでは各周波数
に対し最適な補正状態を得ることは困難であるという問
題があった。

【０００８】また、従来の技術では水平偏向コイルに流
れる電流を制御する為、制御回路規模が大きくなり、ま
た、発熱、消費電力の増大が問題となる。

【０００９】本発明の目的は、回路構成が簡素で、発
熱、電力消費が少なく、画面左右の歪に対し対応範囲の
広い画面歪補正方式を提供することにある。

【００１０】

【課題を解決するための手段】表示画面を記憶するフレ
ームメモリと、入力同期信号に応じてフレームメモリへ
の書き込みクロックを生成する手段と、水平周期単位で
記憶表示データの読み出し開始時間と速度を可変制御す
る手段と、水平リニアリティの補正ディジタル制御デー
タを記憶保持する手段と、入力同期信号に対応した水平
リニアリティの補正ディジタル制御データを読みだし記
憶表示データの読出し時間間隔を変調制御する手段を有
し、垂直方向に対して読み出し開始時間と速度を可変制
御し、生成された読み出しクロックを水平リニアリティ
の補正デジタル制御データを基に変調し、フレームメモ
リからの記憶表示データの読出し時間間隔を変調制御す
る。

【００１１】

【発明の実施の形態】以下、本発明の一実施例について
説明する。図１は本発明の一実施例の全体を示すブロッ
ク図である。図中、１は映像信号、２は垂直同期信号、
３は水平同期信号、４は入力された映像信号１をＡ／Ｄ
変換するＡ／Ｄ変換回路、５はＡ／Ｄ変換回路４から出
力されるデジタル信号、６は映像信号１をＡ／Ｄ変換し
て得られるディジタルデータ（表示データ）を記憶する
フレームメモリ、７は入力同期信号２、３に応じてフレ
ームメモリ６への書き込み速度を決定する基準クロック
制御回路、８は基準クロック制御回路７から出力される
書き込み速度ディジタルデータを伝える信号、９は基準
クロック制御回路７から出力される書き込み速度ディジ
タルデータをＤ／Ａ変換するＤ／Ａ変換回路、１０はＤ
／Ａ変換回路９から出力されるアナログ信号、１１は入
力電圧に比例してクロック周波数を可変するオシレータ
であるＶＣＯ、１２はＶＣＯ１１から出力されるクロッ
ク信号であり、書き込みクロックとしてフレームメモリ
６に入力され、一方、読み出しクロックとして水平リニ
アリティ補正メモリ２０に入力される。１３は水平周期
単位でフレームメモリ６への読み出しクロックの出力を
禁止／許可を制御して、データ読出し開始時間を可変制
御する読出し開始制御回路、１４は水平周期単位でフレ
ームメモリ６からのデータ読出し速度を補正制御する基
準クロック補正回路、１５は基準クロック補正回路１４
から出力される読み出し速度補正ディジタルデータ信
号、１６は基準クロック補正回路１４から出力される読
み出し速度補正ディジタルデータをＤ／Ａ変換するＤ／
Ａ変換回路、１７はＤ／Ａ変換回路１６から出力される
アナログ信号、１８は加算器、１９は書き込み速度制御
電圧と補正電圧を加算して生成された読み出し基準クロ
ック制御電圧、２０は水平周期間でフレームメモリ６か
らの表示データの読み出し時間間隔を変調制御するため
の変調制御データを記憶保持する水平リニアリティ補正
メモリ、２１はフレームメモリ６から読み出される変調
制御データ信号、２２は水平リニアリティ補正メモリ２
０から読出させたデータをＤ／Ａ変換するＤ／Ａ変換回
路、２３はＤ／Ａ変換回路２２から出力されるアナログ
信号、２４は乗算器、２５は読み出し基準クロック制御
電圧と水平リニアリティ補正制御電圧を重畳して生成さ
れた読み出しクロック制御電圧、２６はフィルタ、２７
はフィルタ２６でフィルタリングされたアナログ信号、
２８は入力電圧に比例してクロック周波数を可変するオ
シレータであるＶＣＯ、２９はフレームメモリ６からの
データの読み出しクロック、３０は読み出しクロック２
９の出力を制御するゲート回路、３１は読み出しクロッ
ク２９の出力の禁止／許可を制御する出力禁止／許可信
号、３２はフレームメモリ６の読み出しクロック、３３
は、フレームメモリ６から読出されたデジタルデータ信
号、３４はフレームメモリ６から読出されたデジタルデ
ータをＤ／Ａ変換するＤ／Ａ変換回路、３５はＤ／Ａ変
換回路３３から出力されるアナログ信号、３６はビデオ
出力回路、３７は垂直偏向回路、３８は水平偏向回路、
３９は高圧回路、４０は垂直偏向コイル、４１は水平偏
向コイル、４２はＣＲＴである。

【００１２】以下、図１の回路動作について説明する。

【００１３】基準クロック制御回路７は、入力同期信号
２、３に応じてフレームメモリ６への表示データの書き
込み速度を決定し、書き込み速度制御データ８をＤ／Ａ
変換回路９に出力する。Ｄ／Ａ変換回路９は、この書き
込み速度制御データ８を電圧レベルに変換しＶＣＯ１１
に与える。ＶＣＯ１１では、この入力電圧に対応したク
ロック１２を生成する。生成されたクロック１２は、フ
レームメモリ６と水平リニアリティ補正メモリ２０に入
力される。フレームメモリ６は入力されたクロック１２
に同期して、入力された映像信号１をＡ／Ｄ変換回路４
でＡ／Ｄ変換してえられたデータを逐次記憶する。

【００１４】一方、読み出し開始時間制御回路１３は、
水平同期信号３に同期して水平同期信号から一定時間、
ＶＣＯ２８の出力を禁止する禁止信号３１をゲート回路
３０に出力する。そして、この禁止時間幅を制御する。

【００１５】次に、読み出しクロック３２について説明
する。本実施例では読み出しクロック３２は書き込みク
ロック１２を基に生成する。基準クロック補正回路１４
は、水平周期単位でフレームメモリ６からのデータ読み
出し速度を補正するための補正量を決定する。補正量
は、書き込み速度に応じて決定される。補正データは、
Ｄ／Ａ変換回路１６で電圧データ１７に変換され、この
変換電圧１７と書き込みクロック生成電圧１０を加算器
１８で加算することにより水平方向の読み出しクロック
制御電圧１９が得られる。

【００１６】一方、水平リニアリティ補正メモリ２０か
らは基準クロック１２に同期して水平リニアリティ補正
データ２１が読出され、Ｄ／Ａ変換回路２２に入力され
る。水平リニアリティ補正メモリ２０には、水平方向の
リニアリティ歪によって発生する画素間隔の差を補正す
る為の、フレームメモリ６からの表示データ読出し速度
補正データが、予め、記憶保持されている。Ｄ／Ａ変換
回路２２では、受け取ったデータをＤ／Ａ変換し、読み
出しクロック制御電圧と乗算器２４で乗算し、フィルタ
２６でフィルタリングし、ＶＣＯ２８に入力される。Ｖ
ＣＯ２８では、入力電圧に対応した周波数のクロック２
９を生成される。フレームメモリ６への出力は読み出し
開始時間制御回路からの出力禁止／許可信号３１により
制御される。

【００１７】このクロック３２に同期してフレームメモ
リ６から表示データが読出される。読み出されたデータ
３３はＤ／Ａ変換回路３４でＤ／Ａ変換されビデオ出力
回路３６に送出される。

【００１８】次に、本構成での歪補正制御についてサイ
ドピン歪補正を例にとり説明する。サイドピン歪補正は
ＣＲＴ４２の管面の曲率の中心と偏向中心が異なるため
に発生する、ラスタの左右の振幅が中央部で不足する歪
を補正する。補正をかけなかった場合、図２に示すラス
タ画面４３の形状になり表示画像も点線の形状４４とな
る。この表示画像を実線の形状に補正する方式について
図２を使い述べる。図中、２、３、１７、３１、３２は
図１と同じであり、４４は、サイドピン歪を受けた表示
画像、４５は、サイドピン歪補正をかけた表示画像、４
６は、フレームメモリ６への読み出しクロック２９の出
力を禁止する時間を示す。

【００１９】サイドピン歪を補正するには、ＣＲＴの上
下部でフレームメモリ６からのデータの読み出し開始時
間を遅延させるとともに１水平周期期間分のデータの読
み出し時間が短くなるよう補正し（図２（ｂ）（１）、
（３））、中央部ほど、データの読み出し開始時間の遅
延時間を小さくするとともに１水平周期期間分のデータ
の読み出し時間の補正を少なくするよう（図２（ｂ）
（２））制御する。また、水平リニアリティに関して
は、ラスタに対する画像表示開始位置とサイズが変化す
るため、補正後の表示位置、サイズに対応した水平リニ
アリティ補正データ部分を設定する様にする。この結
果、画像表示開始位置、サイズを可変しても表示画像
は、水平リニアリティを保持することが出来る。垂直周
期で、水平同期信号３から読み出し開始までの時間をパ
ラボラ状の間隔になるように読み出し開始時間制御回路
から、禁止信号３１を出力しゲート回路３０からのクロ
ック出力３２を制御する。一方、基準クロック補正回路
１４は、読み出し速度がパラボラ状の速度になるように
Ｄ／Ａ変換回路を介し補正電圧１７を出力し加算器１８
にて書き込み速度制御電圧１０と加算され読み出し基準
速度制御電圧１９を得る。この電圧に、水平リニアリテ
ィ補正メモリ２０から読出したデータをＤ／Ａ変換して
得られる補正電圧２３を乗算器２４にて重畳し、フレー
ムメモリ読み出しクロックを生成する。このクロックの
フレームメモリへの出力を禁止信号３１で制御し、１水
平周期で画像の水平表示開始位置と終了位置を補正する
ことが出来、サイドピン歪補正を実現できる。

【００２０】同様に、台形歪、平行四辺形歪などの画面
左右での歪に対して、読み出し開始時間と速度を垂直方
向に対して可変制御することにより補正可能である。。

【００２１】尚、本補正で水平周期期間の表示期間を可
変制御する為、周知の如く、輝度は暗くなるが、可変制
御に使用したデータを使って輝度補正を行えば充分改善
可能である。

【００２２】

【発明の効果】垂直方向で水平周期単位でフレームメモ
リからの表示データの読み出し開始時間を可変制御する
ことにより水平位置を制御しラスタの左側の歪補正を行
い、また、読み出し速度を可変制御することにより水平
サイズを制御しラスタの右側歪を補正できる。一方、水
平方向では、水平リニアリティの補正ディジタル制御デ
ータを基に、生成された読み出し速度を変調し、フレー
ムメモリからの記憶表示データの読出し時間間隔を変調
制御し水平リニアリティ歪によって発生する表示画素間
隔の不均一を補正できる。これにより、水平リニアリテ
ィを保ちながら、画面左右の歪を補正でき、良好な画面
歪補正を行うことが出来る。

【００２３】本方式では、水平偏向コイルに供給する電
流を制御しないため、回路構成が簡素で発熱や消費電力
の増大を抑えることが出来る。

【図面の簡単な説明】

【図１】実施例の全体を示すブロック図。

【図２】実施例のサイドピン歪補正の説明図。

【符号の説明】

４…Ａ／Ｄ変換回路、 ６…フレームメモリ、 ７…基準クロック制御回路、 ９…Ｄ／Ａ変換回路、 １１…ＶＣＯ、 １３…読出し開始制御回路、 １４…基準クロック補正回路、 １６…Ｄ／Ａ変換回路、 １８…加算器、 ２０…水平リニアリティ補正メモリ、 ２２…Ｄ／Ａ変換回路、 ２４…乗算器、 ２６…フィルタ、 ２８…ＶＣＯ、 ３０…ゲート回路、 ３４…Ｄ／Ａ変換回路、 ３６…ビデオ出力回路、 ３７…垂直偏向回路、 ３８…水平偏向回路、 ３９…高圧回路、 ４０…垂直偏向コイル、 ４１…水平偏向コイル、 ４２…ＣＲＴ、 ４３…ラスタ画面、 ４４…表示画像、 ４５…表示画像、 ４６…読み出しクロック出力禁止時間。

Claims (1)

【特許請求の範囲】
1. 【請求項１】表示画面を記憶するフレームメモリと、入
   力同期信号に応じて前記フレームメモリへの書き込みク
   ロックを生成する手段と、水平周期単位で記憶表示デー
   タの読み出し開始時間と速度を可変制御する手段と、水
   平リニアリティの補正ディジタル制御データを記憶保持
   する手段と、入力同期信号に対応した前記水平リニアリ
   ティの補正ディジタル制御データを読みだし記憶表示デ
   ータの読出し時間間隔を変調制御する手段を有し、垂直
   方向に対して水平周期単位で読み出し開始時間と速度を
   可変制御し、水平方向に対して、生成された読み出しク
   ロックを水平リニアリティの補正デジタル制御データを
   基に変調し、前記フレームメモリからの記憶表示データ
   の読出し時間間隔を変調制御して前記水平リニアリティ
   を保持し画面歪補正を行うことを特徴とする画面歪補正
   方式。