JPH09326641A - モノリシック集積周波数復調回路 - Google Patents
モノリシック集積周波数復調回路Info
- Publication number
- JPH09326641A JPH09326641A JP8351446A JP35144696A JPH09326641A JP H09326641 A JPH09326641 A JP H09326641A JP 8351446 A JP8351446 A JP 8351446A JP 35144696 A JP35144696 A JP 35144696A JP H09326641 A JPH09326641 A JP H09326641A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- pulse
- output side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/06—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators
- H03D3/14—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators by means of semiconductor devices having more than two electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 周波数復調回路を、所要の集積回路に集積す
ることできるように構成することである。 【解決手段】 回路の入力信号の各パルスエッジを少な
くとも１つ高さについて時間積分し、各積分されたエッ
ジの高さの積分時間τは最大で１/２ｆｍａｘであるよ
うに構成する。
ることできるように構成することである。 【解決手段】 回路の入力信号の各パルスエッジを少な
くとも１つ高さについて時間積分し、各積分されたエッ
ジの高さの積分時間τは最大で１/２ｆｍａｘであるよ
うに構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、周波数変調信号、
すなわち最低周波数ｆｍｉｎと最高周波数ｆｍａｘとの
間を変動する信号の瞬時周波数の復調回路（３０、２
４、６０、２４’、２４”）であって、当該回路は少な
くとも１つの入力側（１４、１４’、１４”）を有し、
該入力側はパルス列によって形成される入力信号を受信
し、該パルス列の各パルスは上昇エッジと下降エッジを
有し、入力信号のパルスの高さは、上昇エッジまたは下
降エッジの前の信号のレベルと当該上昇エッジまたは下
降エッジの後の信号のレベルとの差に等しく、当該回路
（３０、２４、６０、２４’、２４”）は回路出力側
（２１、３４）に信号を形成し、該信号の時間に関する
瞬時積分値は入力信号を形成するパルスの瞬時周波数に
比例する値を有する形式の復調回路に関する。
すなわち最低周波数ｆｍｉｎと最高周波数ｆｍａｘとの
間を変動する信号の瞬時周波数の復調回路（３０、２
４、６０、２４’、２４”）であって、当該回路は少な
くとも１つの入力側（１４、１４’、１４”）を有し、
該入力側はパルス列によって形成される入力信号を受信
し、該パルス列の各パルスは上昇エッジと下降エッジを
有し、入力信号のパルスの高さは、上昇エッジまたは下
降エッジの前の信号のレベルと当該上昇エッジまたは下
降エッジの後の信号のレベルとの差に等しく、当該回路
（３０、２４、６０、２４’、２４”）は回路出力側
（２１、３４）に信号を形成し、該信号の時間に関する
瞬時積分値は入力信号を形成するパルスの瞬時周波数に
比例する値を有する形式の復調回路に関する。
【０００２】
【従来の技術】周波数変調波を復調するためには、この
変調波の周波数に依存して同じ固有の持続時間とこの周
波数に比例する周波数を有するパルスを発生し、このパ
ルスを変調すべき周波数に比例するレベルを得るために
統合すれば十分であることは公知である。
変調波の周波数に依存して同じ固有の持続時間とこの周
波数に比例する周波数を有するパルスを発生し、このパ
ルスを変調すべき周波数に比例するレベルを得るために
統合すれば十分であることは公知である。
【０００３】多くの装置は、この機能を実施することが
できる。これらの１つが図１に示されており、制限回路
１を使用する。この制限回路は単安定ラッチ回路２およ
びローパスフィルタ３と直列に接続されている。制限回
路１は周波数変調信号をクリップする。この回路は従っ
て、２つの振幅レベルＯ／Ｅにより表される信号を送出
し、この信号に基づいて単安定ラッチ回路２は、可変反
復周波数の持続時間τ＝ＣSTのパルスを送出する。この
パルスからローパスフィルタ３は平均値を取り出す。使
用する単安定回路の性能によって、この分解能が最大動
作周波数≦１０ＭＨｚに制限される。これがビデオ信号
の搬送には不十分であることは明白である。
できる。これらの１つが図１に示されており、制限回路
１を使用する。この制限回路は単安定ラッチ回路２およ
びローパスフィルタ３と直列に接続されている。制限回
路１は周波数変調信号をクリップする。この回路は従っ
て、２つの振幅レベルＯ／Ｅにより表される信号を送出
し、この信号に基づいて単安定ラッチ回路２は、可変反
復周波数の持続時間τ＝ＣSTのパルスを送出する。この
パルスからローパスフィルタ３は平均値を取り出す。使
用する単安定回路の性能によって、この分解能が最大動
作周波数≦１０ＭＨｚに制限される。これがビデオ信号
の搬送には不十分であることは明白である。
【０００４】図１には、リミッタ１、単安定ラッチ回路
２およびローパスフィルタ３のブロックに加えて、各回
路の入力側と出力側の信号波形が示されている。電気量
の瞬時平均値Ａ０、例えばローパスフィルタ３の出力側
で取り出される電圧または電流は次式に等しい。
２およびローパスフィルタ３のブロックに加えて、各回
路の入力側と出力側の信号波形が示されている。電気量
の瞬時平均値Ａ０、例えばローパスフィルタ３の出力側
で取り出される電圧または電流は次式に等しい。
【０００５】Ａ０＝Ｅτｆ またはＡ０＝Ｉτｆ ここでＥとＩは電気量の所定値、ｆは復調すべき周波数
変調波の周波数の瞬時値である。
変調波の周波数の瞬時値である。
【０００６】信号の瞬時平均値は信号振幅の時間に関す
る積分値と信号積分時間との商である。周期的信号に対
しては、この値は次式により表される。
る積分値と信号積分時間との商である。周期的信号に対
しては、この値は次式により表される。
【０００７】
【数１】
【０００８】ここでＴは信号の瞬時期間であり、ｆ
（ｔ）は瞬時０からＴまで測定された時間関数としての
信号振幅である。
（ｔ）は瞬時０からＴまで測定された時間関数としての
信号振幅である。
【０００９】第２の公知の装置は２つの出力側を有する
リミッタを使用する。遅延τを発生する遅延線はリミッ
タ段の出力側の１つに挿入されている。“ＥＸＯＲ”回
路（または混合段）はその入力側の１つにリミッタから
の出力を、遅延された出力を他方の入力側に受け取る。
次にこの回路の出力はローパスフィルタに供給される。
“ＥＸＯＲ”回路によって行われる組合せ論理演算は持
続時間τ＝ＣSTのパルスの積の形を取り、したがってパ
ルス反復周波数の逓倍の現象に有利であり、ローパスフ
ィルタによって実行される平均値計算を促進する。従っ
て遅延線が高性能である限りは（遅延線が同軸ケーブル
またはマイクロストリップ線からなる）、パルス処理に
厳しい予防措置をとることによって高性能の周波数復調
器を製作することもできる。しかしこのような解決手段
はモノリシック集積回路ではとくに低周波で適さない。
リミッタを使用する。遅延τを発生する遅延線はリミッ
タ段の出力側の１つに挿入されている。“ＥＸＯＲ”回
路（または混合段）はその入力側の１つにリミッタから
の出力を、遅延された出力を他方の入力側に受け取る。
次にこの回路の出力はローパスフィルタに供給される。
“ＥＸＯＲ”回路によって行われる組合せ論理演算は持
続時間τ＝ＣSTのパルスの積の形を取り、したがってパ
ルス反復周波数の逓倍の現象に有利であり、ローパスフ
ィルタによって実行される平均値計算を促進する。従っ
て遅延線が高性能である限りは（遅延線が同軸ケーブル
またはマイクロストリップ線からなる）、パルス処理に
厳しい予防措置をとることによって高性能の周波数復調
器を製作することもできる。しかしこのような解決手段
はモノリシック集積回路ではとくに低周波で適さない。
【００１０】１００ＭＨｚのオーダーの高周波に対して
は、遅延線をＡＳＩＣに集積できるような形態で構成す
る解決手段が公知である。“High-performance integra
tedreceiver circuit for optical fiber transmission
of wideband FM video signals”,L.P. de Jong and C
MCJ Hooghiemstra, IEEE Transaction on ConsumerElec
tronics, volume CE-33 No. 3, August 1987。
は、遅延線をＡＳＩＣに集積できるような形態で構成す
る解決手段が公知である。“High-performance integra
tedreceiver circuit for optical fiber transmission
of wideband FM video signals”,L.P. de Jong and C
MCJ Hooghiemstra, IEEE Transaction on ConsumerElec
tronics, volume CE-33 No. 3, August 1987。
【００１１】このような遅延線の構成は、上記刊行物の
第３．３章に図４と関連して記載されている。基本的に
上記刊行物の図４に示されたような複数の回路は直列に
接続されている。各回路は遅延τ０を生じ、全遅延時間
τはｎτ０に等しい。ｎは回路の数を表す。
第３．３章に図４と関連して記載されている。基本的に
上記刊行物の図４に示されたような複数の回路は直列に
接続されている。各回路は遅延τ０を生じ、全遅延時間
τはｎτ０に等しい。ｎは回路の数を表す。
【００１２】このような構成は、モノリシック形態で実
現できる限りは有利である。しかし遅延時間τが直列に
接続された回路素子の数によって定められてしまい、必
要に応じて変更することができない。一方本発明によれ
ば、τの値は Ｔｍｉｎ/２ に達するように調整することができる。Ｔｍｉｎは変調
によって得られる最高周波数の周期期間である。この特
性は本発明にとって、とくに低周波を含む広帯域信号の
観点から有利である。上記Ａ０の値はＡ０＝Ｅτｆによ
って得られる。ここでτは遅延時間、Ｅは例えば単安定
回路によって形成されたパルスの振幅、ｆは瞬時周波数
である。従ってＡ０の値は、２つの値、Ａ１＝Ｅτｆｍ
ｉｎとＡ２＝Ｅτｆｍａｘとの間にある。従ってＡ０の
遅延範囲はＡ２−Ａ１＝Ｅτ（ｆｍａｘ−ｆｍｉｎ）に
等しい。低搬送周波数では、ｆｍａｘとｆｍｉｎの差は
減少する。この差は搬送周波数の増大関数である。本発
明により達成されるτの値とは反対に Ｔｍｉｎ/２ i.e. １/２ｆｍａｘ は、それがΔＡ０＝Ａ２−Ａ１の減少（これは搬送周波
数の値の降下による）を補償する点まで上昇することが
ある。
現できる限りは有利である。しかし遅延時間τが直列に
接続された回路素子の数によって定められてしまい、必
要に応じて変更することができない。一方本発明によれ
ば、τの値は Ｔｍｉｎ/２ に達するように調整することができる。Ｔｍｉｎは変調
によって得られる最高周波数の周期期間である。この特
性は本発明にとって、とくに低周波を含む広帯域信号の
観点から有利である。上記Ａ０の値はＡ０＝Ｅτｆによ
って得られる。ここでτは遅延時間、Ｅは例えば単安定
回路によって形成されたパルスの振幅、ｆは瞬時周波数
である。従ってＡ０の値は、２つの値、Ａ１＝Ｅτｆｍ
ｉｎとＡ２＝Ｅτｆｍａｘとの間にある。従ってＡ０の
遅延範囲はＡ２−Ａ１＝Ｅτ（ｆｍａｘ−ｆｍｉｎ）に
等しい。低搬送周波数では、ｆｍａｘとｆｍｉｎの差は
減少する。この差は搬送周波数の増大関数である。本発
明により達成されるτの値とは反対に Ｔｍｉｎ/２ i.e. １/２ｆｍａｘ は、それがΔＡ０＝Ａ２−Ａ１の減少（これは搬送周波
数の値の降下による）を補償する点まで上昇することが
ある。
【００１３】
【発明が解決しようとする課題】本発明の課題は、冒頭
に述べた形式の周波数復調回路を、所要の集積回路に集
積することできるように構成することである。
に述べた形式の周波数復調回路を、所要の集積回路に集
積することできるように構成することである。
【００１４】
【課題を解決するための手段】この課題は本発明によ
り、解決される。
り、解決される。
【００１５】
【発明の実施の形態】本発明による回路は、遅延線およ
び“ＥＸＯＲ”回路が使用される復調原理に従って動作
する。しかし本発明によれば、遅延線を使用することな
く遅延時間τの数学的等価が形成される。
び“ＥＸＯＲ”回路が使用される復調原理に従って動作
する。しかし本発明によれば、遅延線を使用することな
く遅延時間τの数学的等価が形成される。
【００１６】本発明は、係数Ａ０＝Ｅτｆに対する表現
で係数τが時間の次元を有するという事実に由来する。
それ故に、形成されるいずれの信号およびその平均値は
周波数に比例し、この信号を周波数変調信号の復調に使
用することができる。本発明によればこのような初期復
調信号は、パルス出力の上昇エッジをリミッタによって
時間について積分することにより得られる。この積分は
次式によって実行される。
で係数τが時間の次元を有するという事実に由来する。
それ故に、形成されるいずれの信号およびその平均値は
周波数に比例し、この信号を周波数変調信号の復調に使
用することができる。本発明によればこのような初期復
調信号は、パルス出力の上昇エッジをリミッタによって
時間について積分することにより得られる。この積分は
次式によって実行される。
【００１７】
【数２】
【００１８】ここで、ｔは各パルスエッジのスタート、
すなわち上昇エッジからの経過時間である。従って本発
明によれば、リミッタによるパルス出力のエッジ（この
エッジは振幅Ｅを有する）を使用する回路が使用され
る。これはリミッタの出力側の信号存在を非対称積分を
実行するためである。従って本発明は、周波数変調信
号、すなわち最低周波数ｆｍｉｎと最高周波数ｆｍａｘ
との間を変化する信号の瞬時周波数の復調回路に関し、
この回路はパルス列によって形成された入力信号を受信
する少なくとも１つの入力側を有し、各パルスは上昇エ
ッジと下降エッジとを有し、入力信号のパルスの高さは
上昇エッジまたは下降エッジの前の信号のレベル間の差
と等しく、回路は回路の出力側に信号を形成し、この信
号の時間に関する瞬時積分値は入力信号を形成するパル
スの瞬時周波数に比例する値を有しており、この回路は
それぞれの入力信号パルスの少なくとも１つエッジの高
さを時間に関して積分する。
すなわち上昇エッジからの経過時間である。従って本発
明によれば、リミッタによるパルス出力のエッジ（この
エッジは振幅Ｅを有する）を使用する回路が使用され
る。これはリミッタの出力側の信号存在を非対称積分を
実行するためである。従って本発明は、周波数変調信
号、すなわち最低周波数ｆｍｉｎと最高周波数ｆｍａｘ
との間を変化する信号の瞬時周波数の復調回路に関し、
この回路はパルス列によって形成された入力信号を受信
する少なくとも１つの入力側を有し、各パルスは上昇エ
ッジと下降エッジとを有し、入力信号のパルスの高さは
上昇エッジまたは下降エッジの前の信号のレベル間の差
と等しく、回路は回路の出力側に信号を形成し、この信
号の時間に関する瞬時積分値は入力信号を形成するパル
スの瞬時周波数に比例する値を有しており、この回路は
それぞれの入力信号パルスの少なくとも１つエッジの高
さを時間に関して積分する。
【００１９】本発明の実施例が図４に示されている。こ
こでは少なくとも１つの回路が使用され、この回路でパ
ルスエッジについての積分がキャパシタンスの線形変化
によって得られる。キャパシタンス変化の時間τはロー
パスフィルタによる信号出力の瞬時値と変調信号の瞬時
周波数との比例係数である。この実施例では、本発明の
回路に加えて有利にはパルス発生回路が使用され、この
パルス発生回路は積分された信号出力を本発明の第１の
実施例による回路の出力側から受け取り、この信号を矩
形パルス列に伝送する。矩形パルス列はすべてが同じ幅
と周波数を有し、これは変調波の周波数と等しいかまた
はその倍数である。
こでは少なくとも１つの回路が使用され、この回路でパ
ルスエッジについての積分がキャパシタンスの線形変化
によって得られる。キャパシタンス変化の時間τはロー
パスフィルタによる信号出力の瞬時値と変調信号の瞬時
周波数との比例係数である。この実施例では、本発明の
回路に加えて有利にはパルス発生回路が使用され、この
パルス発生回路は積分された信号出力を本発明の第１の
実施例による回路の出力側から受け取り、この信号を矩
形パルス列に伝送する。矩形パルス列はすべてが同じ幅
と周波数を有し、これは変調波の周波数と等しいかまた
はその倍数である。
【００２０】この実施例の利点は、従来技術で公知の回
路を使用できることである。また例えば温度変動による
振幅ドリフトを回避するように較正することができる。
路を使用できることである。また例えば温度変動による
振幅ドリフトを回避するように較正することができる。
【００２１】図６に関連する有利な実施例では、本発明
による２つの回路が使用され、パルス周波数を逓倍する
のに有利である。
による２つの回路が使用され、パルス周波数を逓倍する
のに有利である。
【００２２】本発明の複数あるうちのもっとも一般的で
有利な実施例を図面に基づいて説明する。
有利な実施例を図面に基づいて説明する。
【００２３】
【実施例】本発明の復調器の動作原理を理解するため
に、以下図２と図３に関連して説明する。
に、以下図２と図３に関連して説明する。
【００２４】図２は、本発明の回路の構成を従来技術と
関連して概略的に示すものである。
関連して概略的に示すものである。
【００２５】本発明による非対称積分回路４は、例えば
従来技術の単安定ラッチ回路に似ており、リミッタ回路
１とローパスフィルタ３との間に配置されている。リミ
ッタ回路１は入力信号ｅ1（ｔ）（図３の１に示されて
いる）を受信する。この信号は復調すべき周波数変調波
である。この波形に基づいて公知のように、リミッタ回
路は信号ｅ2（ｔ）（図３の２）を形成する。この信号
はローレベルとハイレベルの連続によって形成されてい
る。
従来技術の単安定ラッチ回路に似ており、リミッタ回路
１とローパスフィルタ３との間に配置されている。リミ
ッタ回路１は入力信号ｅ1（ｔ）（図３の１に示されて
いる）を受信する。この信号は復調すべき周波数変調波
である。この波形に基づいて公知のように、リミッタ回
路は信号ｅ2（ｔ）（図３の２）を形成する。この信号
はローレベルとハイレベルの連続によって形成されてい
る。
【００２６】本発明の実施例によれば、非対称積分器は
図３の３に示された信号ｅ4（ｔ）を形成する。この信
号の瞬時平均値は、復調すべき信号ｅ1（ｔ）の瞬時周
波数の絶対値に比例する。従来技術で信号Ａ０を形成す
るためにローパスフィルタ３に供給されたのはこの信号
である。
図３の３に示された信号ｅ4（ｔ）を形成する。この信
号の瞬時平均値は、復調すべき信号ｅ1（ｔ）の瞬時周
波数の絶対値に比例する。従来技術で信号Ａ０を形成す
るためにローパスフィルタ３に供給されたのはこの信号
である。
【００２７】次式による非対称積分を実行する積分回路
の実施例を以下に図４と図５に関連して説明する。
の実施例を以下に図４と図５に関連して説明する。
【００２８】
【数３】
【００２９】図４には、リミッタ回路１とローパスフィ
ルタ３との間に積分回路４の実施例が示されている。
ルタ３との間に積分回路４の実施例が示されている。
【００３０】図５は同じ尺度に、図４に示された回路の
種々の回路点における信号波形を示す。信号ｅ1（ｔ）
とｅ2（ｔ）はリミッタ回路１の入力と出力であり、図
５の１と２にそれぞれしめされている。これらの信号は
図５で、非対称積分器４に発生する種々の信号との同期
を示すように図示されている。
種々の回路点における信号波形を示す。信号ｅ1（ｔ）
とｅ2（ｔ）はリミッタ回路１の入力と出力であり、図
５の１と２にそれぞれしめされている。これらの信号は
図５で、非対称積分器４に発生する種々の信号との同期
を示すように図示されている。
【００３１】図４に示された回路は変形された差動構造
体３０を有する。この差動構造体３０は例えば２つのト
ランジスタＱ1６とＱ2７によって形成される。これらの
トランジスタはそれぞれコレクタ８と９、ベース１０と
１１、およびエミッタ１２と１３を有する。
体３０を有する。この差動構造体３０は例えば２つのト
ランジスタＱ1６とＱ2７によって形成される。これらの
トランジスタはそれぞれコレクタ８と９、ベース１０と
１１、およびエミッタ１２と１３を有する。
【００３２】以下の説明はＮＰＮトランジスタについて
行うが、当業者であればＰＮＰトランジスタを使用する
回路に容易に適合することができる。
行うが、当業者であればＰＮＰトランジスタを使用する
回路に容易に適合することができる。
【００３３】差動構造体３０の２つの入力側は、それぞ
れのトランジスタＱ1６とＱ2７のベース１０と１１に接
続されたリンク１４と１５である。トランジスタＱ1６
の第１のリンク１４はリミッタ１から発生した信号ｅ２
（ｔ）を受信する。変形差動構造体３０の第２のリンク
１５はユニット・ゲイン・セパレータ段１６からの出力
を受信する。このセパレータ段の入力側１７は、一方で
は電流発生器１８およびキャパシタ２０の端子１９と、
他方でＱ2７の端子９と接続されている。素子１６、１
８および２０によって、厳密な意味ではトランジスタＱ
１６とＱ２７を含んでいるだけである差動構造体３０が
変形差動構造体と称される。キャパシタンス２０は、と
くに高周波の場合には物理的に存在しない。というのは
これが漂遊容量だからである。これはいわば、回路素子
自体によって形成されるキャパシタンスである。キャパ
シタンス２０は有利には、本発明の回路を含む専用集積
回路の一部を形成する。しかしこの回路の外部にあって
も良い。電流発生器１８は電流Ｉ1を、キャパシタ２０
の端子１９、電流発生器１８およびユニット・ゲイン・
セパレータ段１６の入力側１７の共通のリンクアップポ
イントＢに送出する。変形差動構造体３０の出力側２１
はトランジスタＱ1６とＱ2７のエミッタ１２と１３の共
通の接続点２１からなる。電流発生器２２が共通の接続
点２１に接続されている。電流発生器２２は強度Ｉ2の
電流を送出する。この電流は電流発生器１８からの電流
Ｉ1の２倍である。変形差動構造体３０は６から２２の
素子によって構成される。
れのトランジスタＱ1６とＱ2７のベース１０と１１に接
続されたリンク１４と１５である。トランジスタＱ1６
の第１のリンク１４はリミッタ１から発生した信号ｅ２
（ｔ）を受信する。変形差動構造体３０の第２のリンク
１５はユニット・ゲイン・セパレータ段１６からの出力
を受信する。このセパレータ段の入力側１７は、一方で
は電流発生器１８およびキャパシタ２０の端子１９と、
他方でＱ2７の端子９と接続されている。素子１６、１
８および２０によって、厳密な意味ではトランジスタＱ
１６とＱ２７を含んでいるだけである差動構造体３０が
変形差動構造体と称される。キャパシタンス２０は、と
くに高周波の場合には物理的に存在しない。というのは
これが漂遊容量だからである。これはいわば、回路素子
自体によって形成されるキャパシタンスである。キャパ
シタンス２０は有利には、本発明の回路を含む専用集積
回路の一部を形成する。しかしこの回路の外部にあって
も良い。電流発生器１８は電流Ｉ1を、キャパシタ２０
の端子１９、電流発生器１８およびユニット・ゲイン・
セパレータ段１６の入力側１７の共通のリンクアップポ
イントＢに送出する。変形差動構造体３０の出力側２１
はトランジスタＱ1６とＱ2７のエミッタ１２と１３の共
通の接続点２１からなる。電流発生器２２が共通の接続
点２１に接続されている。電流発生器２２は強度Ｉ2の
電流を送出する。この電流は電流発生器１８からの電流
Ｉ1の２倍である。変形差動構造体３０は６から２２の
素子によって構成される。
【００３４】変形差動構造体３０の動作を以下説明す
る。この変形差動構造体３０のリンク１４は、リンク１
５が入力側ｅ(-)を形成するリンク１５のループ形の入
力側ｅ(+)と等価である。もちろんこのような系では、
入力側ｅ(-)は妨害を受けなければリンク１４に供給さ
れる信号ｅ(+)の信頼できるコピーとなる。ここで、ε
の瞬時にリンクｅ(-)１５はリンクｅ(+)１４に供給され
る電位の正確なコピーであると仮定する。このような仮
定の下で、電流発生器２２からの電流Ｉ2＝２Ｉ1はトラ
ンジスタＱ1６とＱ2７に等しく供給される。
る。この変形差動構造体３０のリンク１４は、リンク１
５が入力側ｅ(-)を形成するリンク１５のループ形の入
力側ｅ(+)と等価である。もちろんこのような系では、
入力側ｅ(-)は妨害を受けなければリンク１４に供給さ
れる信号ｅ(+)の信頼できるコピーとなる。ここで、ε
の瞬時にリンクｅ(-)１５はリンクｅ(+)１４に供給され
る電位の正確なコピーであると仮定する。このような仮
定の下で、電流発生器２２からの電流Ｉ2＝２Ｉ1はトラ
ンジスタＱ1６とＱ2７に等しく供給される。
【００３５】トランジスタＱ2７のコレクタ９電流Ｉ(c)
は同じトランジスタのエミッタ電流ＩEに等しい。した
がって、電流発生器１８の電流Ｉ１はトランジスタＱ2
７のコレクタ９によって吸い込まれる。
は同じトランジスタのエミッタ電流ＩEに等しい。した
がって、電流発生器１８の電流Ｉ１はトランジスタＱ2
７のコレクタ９によって吸い込まれる。
【００３６】ｔ０の時点で正の遷移ΔＶがリミッタ回路
１の出力側における信号ｅ2（ｔ）の上昇エッジの形で
現れると仮定する。この遷移は変形差動構造体３０のリ
ンクｅ(+)１４に現れる。この遷移は公知のようにトラ
ンジスタＱ1６のエミッタ１２にコピーされる。トラン
ジスタＱ1６はフォロワ段である。キャパシタンス２０
の存在によって、リンクｅ(-)１５は瞬時にはリンクｅ
(+)１４に供給される電位をコピーすることができな
い。リンクｅ(-)１５は一時的に、ｔ０より前のローレ
ベルを維持する。トランジスタＱ２７はそのエミッタ１
３とベース１１との間に供給される正の遷移ΔＶの作用
によってターンオフする。トランジスタＱ2７のターン
オフにより、電流Ｉ２＝２Ｉ１は完全にトランジスタＱ
１６のエミッタ１２に向けられる。トランジスタＱ2７
のコレクタ９電流Ｉ(c)の値はゼロであり、電流Ｉ1はキ
ャパシタンス２０に注入される。キャパシタンスは線形
に正の電位に充電される。キャパシタンス２０の端子で
降下する電圧の変動は、リンクｅ(-)１５にユニット・
ゲイン・セパレータ段１６を介してリンクｅ(-)１５に
伝達される。
１の出力側における信号ｅ2（ｔ）の上昇エッジの形で
現れると仮定する。この遷移は変形差動構造体３０のリ
ンクｅ(+)１４に現れる。この遷移は公知のようにトラ
ンジスタＱ1６のエミッタ１２にコピーされる。トラン
ジスタＱ1６はフォロワ段である。キャパシタンス２０
の存在によって、リンクｅ(-)１５は瞬時にはリンクｅ
(+)１４に供給される電位をコピーすることができな
い。リンクｅ(-)１５は一時的に、ｔ０より前のローレ
ベルを維持する。トランジスタＱ２７はそのエミッタ１
３とベース１１との間に供給される正の遷移ΔＶの作用
によってターンオフする。トランジスタＱ2７のターン
オフにより、電流Ｉ２＝２Ｉ１は完全にトランジスタＱ
１６のエミッタ１２に向けられる。トランジスタＱ2７
のコレクタ９電流Ｉ(c)の値はゼロであり、電流Ｉ1はキ
ャパシタンス２０に注入される。キャパシタンスは線形
に正の電位に充電される。キャパシタンス２０の端子で
降下する電圧の変動は、リンクｅ(-)１５にユニット・
ゲイン・セパレータ段１６を介してリンクｅ(-)１５に
伝達される。
【００３７】時間
【００３８】
【数４】
【００３９】後に、変形差動構造体３０のリンクｅ(-)
１５はリンクｅ(+)１４に供給される電位をコピーす
る。電流Ｉ2＝Ｉ1が再びトランジスタＱ1６とＱ2７に対
して対称に割り当てられる。これによりキャパシタ２０
のチャージ電流はゼロから外れる。
１５はリンクｅ(+)１４に供給される電位をコピーす
る。電流Ｉ2＝Ｉ1が再びトランジスタＱ1６とＱ2７に対
して対称に割り当てられる。これによりキャパシタ２０
のチャージ電流はゼロから外れる。
【００４０】ｔ０＋Ｔ/２の時点で、信号ｅ2（ｔ）の下
降エッジに相応する負の遷移ΔＶが変形差動構造体３０
のリンクｅ(+)１４に供給される。使用されるトランジ
スタの形式と、トランジスタＱ2７のエミッタ１３にキ
ャパシタンス２０によって蓄積された電圧のコピー現象
によって、トランジスタＱ1６はターンオフする。電流
発生器２２からの電流Ｉ2＝２Ｉ1はトランジスタＱ2７
のエミッタ１３に完全に向けられる。トランジスタＱ2
７のコレクタ９電流Ｉcの値は実質的に同じトランジス
タのエミッタ電流の値Ｉeに等しい。単に電流Ｉ1を送出
する電流発生器１８により、このことは外部電流がキャ
パシタンス２０から発するのと同じようＩ1に等しい電
流によって供給されることを意味する。キャパシタンス
２０は電流Ｉ1により負の電圧に放電する。キャパシタ
ンス２０の端子での電圧の変動は正確に、一方ではトラ
ンジスタＱ2７のベース１１にリンクｅ(-)１５によっ
て、他方ではトランジスタＱ2７のエミッタ１３に伝送
される。
降エッジに相応する負の遷移ΔＶが変形差動構造体３０
のリンクｅ(+)１４に供給される。使用されるトランジ
スタの形式と、トランジスタＱ2７のエミッタ１３にキ
ャパシタンス２０によって蓄積された電圧のコピー現象
によって、トランジスタＱ1６はターンオフする。電流
発生器２２からの電流Ｉ2＝２Ｉ1はトランジスタＱ2７
のエミッタ１３に完全に向けられる。トランジスタＱ2
７のコレクタ９電流Ｉcの値は実質的に同じトランジス
タのエミッタ電流の値Ｉeに等しい。単に電流Ｉ1を送出
する電流発生器１８により、このことは外部電流がキャ
パシタンス２０から発するのと同じようＩ1に等しい電
流によって供給されることを意味する。キャパシタンス
２０は電流Ｉ1により負の電圧に放電する。キャパシタ
ンス２０の端子での電圧の変動は正確に、一方ではトラ
ンジスタＱ2７のベース１１にリンクｅ(-)１５によっ
て、他方ではトランジスタＱ2７のエミッタ１３に伝送
される。
【００４１】時間τ＝Ｃ・ΔＶ/Ｉ1 の後、リンクｅ(-)１５はリンクｅ(+)１４に供給される
電位に達する。ネガティブフィードバックループが再び
動作する。変形差動構造体３０は再び平衡状態で安定す
る。トランジスタＱ2７のコレクタ９電流Ｉcの値はＩ1
に等しくなる。キャパシタンス２０の放電電流は消失す
る。サイクルが完成する。
電位に達する。ネガティブフィードバックループが再び
動作する。変形差動構造体３０は再び平衡状態で安定す
る。トランジスタＱ2７のコレクタ９電流Ｉcの値はＩ1
に等しくなる。キャパシタンス２０の放電電流は消失す
る。サイクルが完成する。
【００４２】それぞれアースと、キャパシタンス２０、
電流発生器１８およびセパレータ段１６の入力側１７の
共通の接続点Ｂとの間でそれぞれ使用可能な電圧ｅ
3（ｔ）の値は図５の３に示されている。アースと変形
差動構造体３０の出力側２１との間の電圧ｅ4（ｔ）は
図５の４に示されている。
電流発生器１８およびセパレータ段１６の入力側１７の
共通の接続点Ｂとの間でそれぞれ使用可能な電圧ｅ
3（ｔ）の値は図５の３に示されている。アースと変形
差動構造体３０の出力側２１との間の電圧ｅ4（ｔ）は
図５の４に示されている。
【００４３】ｅ3（ｔ）を表す曲線は時間τの間に線形
上昇を示す。この時間τはキャパシタンス２０の充電時
間に等しい。時間Ｔ/２−τは、変形差動構造体３０が
リンクｅ(+)１４に現れた信号をそのリンクｅ(-)１５に
コピーする間の時間である。この時間Ｔ/２−τの間の
は平坦である。最後にこの曲線は線形に時間τの間下降
する。この時間τはキャパシタンス２０がＩ1に等しい
電流を下回る放電時間である。従って定数τがＩ1とＣ
の値によって調整される。
上昇を示す。この時間τはキャパシタンス２０の充電時
間に等しい。時間Ｔ/２−τは、変形差動構造体３０が
リンクｅ(+)１４に現れた信号をそのリンクｅ(-)１５に
コピーする間の時間である。この時間Ｔ/２−τの間の
は平坦である。最後にこの曲線は線形に時間τの間下降
する。この時間τはキャパシタンス２０がＩ1に等しい
電流を下回る放電時間である。従って定数τがＩ1とＣ
の値によって調整される。
【００４４】符号を別にすれば、トランジスタＱ1６と
Ｑ2７のエミッタ１２と１３で得られる信号ｅ4（ｔ）の
変動規則は、図３の３に示された周波数復調原理を説明
するための信号の変動規則と完全に一致している。この
信号を送出する出力側２１は従来技術と同じようにロー
パスフィルタ３の入力側に破線で示した経路２３を介し
て接続されている。
Ｑ2７のエミッタ１２と１３で得られる信号ｅ4（ｔ）の
変動規則は、図３の３に示された周波数復調原理を説明
するための信号の変動規則と完全に一致している。この
信号を送出する出力側２１は従来技術と同じようにロー
パスフィルタ３の入力側に破線で示した経路２３を介し
て接続されている。
【００４５】電流スイッチ２４の機能はエミッタ１２と
１３の出力側２１に現れる信号ｅ4（ｔ）を矩形パルス
からなるパルス信号に変換しすることである。この信号
のろ波により値Ａ０が得られる。この変換の利点は２つ
ある。１つには、信号ｅ4（ｔ）に影響を与える負の直
流オフセットを除去できることである。このオフセット
はローパスフィルタにより処理される直流信号の振幅を
増加させ、従って他に有利な点なしに処理をさらに困難
にする。２つめは、信号ｅ４（ｔ）の有用部分の振幅Ｅ
における変動をついでに回避できるようにすることであ
る。この変動は例えば温度ドリフトによるものである。
実施例および電流スイッチ２４の動作モードを図４に関
連して説明する。
１３の出力側２１に現れる信号ｅ4（ｔ）を矩形パルス
からなるパルス信号に変換しすることである。この信号
のろ波により値Ａ０が得られる。この変換の利点は２つ
ある。１つには、信号ｅ4（ｔ）に影響を与える負の直
流オフセットを除去できることである。このオフセット
はローパスフィルタにより処理される直流信号の振幅を
増加させ、従って他に有利な点なしに処理をさらに困難
にする。２つめは、信号ｅ４（ｔ）の有用部分の振幅Ｅ
における変動をついでに回避できるようにすることであ
る。この変動は例えば温度ドリフトによるものである。
実施例および電流スイッチ２４の動作モードを図４に関
連して説明する。
【００４６】信号ｅ4（ｔ）は電流スイッチ２４の入力
側に供給される。この電流スイッチは例えば差動構造体
を有し、この差動構造体は２つのトランジスタＱ3２５
とＱ4２６を有する。これらトランジスタのエミッタ２
７と２８はそれぞれ他方に接続されている。エミッタ２
７と２８の共通の接続点は電流源２９に接続されてお
り、この電流源は電流Ｉ3を送出する。
側に供給される。この電流スイッチは例えば差動構造体
を有し、この差動構造体は２つのトランジスタＱ3２５
とＱ4２６を有する。これらトランジスタのエミッタ２
７と２８はそれぞれ他方に接続されている。エミッタ２
７と２８の共通の接続点は電流源２９に接続されてお
り、この電流源は電流Ｉ3を送出する。
【００４７】トランジスタＱ3２５のベース３１は信号
ｅ4（ｔ）を受信する。トランジスタＱ4２６のベース３
２は基準電圧源Ｖrefに接続されてる。この基準電圧源
の値は信号ｅ4（ｔ）のローレベルよりも大きく、ハイ
レベルよりも小さくなければならない。トランジスタＱ
3２５のコレクタ３３は例えばアースに接続されてい
る。トランジスタＱ4２６のコレクタ３４はローパスフ
ィルタ３に接続されている。
ｅ4（ｔ）を受信する。トランジスタＱ4２６のベース３
２は基準電圧源Ｖrefに接続されてる。この基準電圧源
の値は信号ｅ4（ｔ）のローレベルよりも大きく、ハイ
レベルよりも小さくなければならない。トランジスタＱ
3２５のコレクタ３３は例えばアースに接続されてい
る。トランジスタＱ4２６のコレクタ３４はローパスフ
ィルタ３に接続されている。
【００４８】本発明の動作は次のとおりである。トラン
ジスタＱ3２５に供給される電圧が電圧Ｖrefより小さい
限り、電流Ｉ3はトランジスタＱ4２６によってローパス
フィルタ３に切り替えられる。なぜならトランジスタＱ
3２５がお札からである。トランジスタＱ3２５のベース
３１に供給される電圧が基準電圧Ｖrefより大きくなる
と、トランジスタＱ3２５が導通する。電流Ｉ３はトラ
ンジスタＱ3２５に切り替えられる。トランジスタＱ4２
６はオフである。
ジスタＱ3２５に供給される電圧が電圧Ｖrefより小さい
限り、電流Ｉ3はトランジスタＱ4２６によってローパス
フィルタ３に切り替えられる。なぜならトランジスタＱ
3２５がお札からである。トランジスタＱ3２５のベース
３１に供給される電圧が基準電圧Ｖrefより大きくなる
と、トランジスタＱ3２５が導通する。電流Ｉ３はトラ
ンジスタＱ3２５に切り替えられる。トランジスタＱ4２
６はオフである。
【００４９】したがって、振幅がＩ３に等しく、持続時
間がＴ/２−τ1に等しい電流パルスがローパスフィルタ
３に供給される。ここでτ1は信号ｅ4（ｔ）がハイレベ
ルから値Ｖrefに変化するのに要する時間である。
間がＴ/２−τ1に等しい電流パルスがローパスフィルタ
３に供給される。ここでτ1は信号ｅ4（ｔ）がハイレベ
ルから値Ｖrefに変化するのに要する時間である。
【００５０】このように形成された電流パルスの平均値
が信号ｅ4（ｔ）の平均値、つまり復調すべき周波数の
値に比例することが示された。ローパスフィルタ３の入
力側に存在する信号ｅ5（ｔ）はトランジスタＱ4２６の
コレクタ３４により供給される。これは図５の５に示さ
れている。これはパルス列である。パルス列の各パルス
はＴ/２−τ1に等しい持続時間を有する。この周波数は
復調すべき信号の瞬時周波数に比例する。
が信号ｅ4（ｔ）の平均値、つまり復調すべき周波数の
値に比例することが示された。ローパスフィルタ３の入
力側に存在する信号ｅ5（ｔ）はトランジスタＱ4２６の
コレクタ３４により供給される。これは図５の５に示さ
れている。これはパルス列である。パルス列の各パルス
はＴ/２−τ1に等しい持続時間を有する。この周波数は
復調すべき信号の瞬時周波数に比例する。
【００５１】本発明の有利な実施例を以下、図６と図７
に基づいて説明する。
に基づいて説明する。
【００５２】図６は、本発明による回路６０の回路図を
示す。図７は、図６の回路の種々の点に発生する信号の
波形を同じタイムスケールで示す。
示す。図７は、図６の回路の種々の点に発生する信号の
波形を同じタイムスケールで示す。
【００５３】図６に示された回路は、図４の回路と同じ
ように、リミッタ１’から出力された信号ｅ2（ｔ）を
受信する回路である。リミッタ１’は復調すべき信号ｅ
1（ｔ）を受信する。回路６０と共に使用されるリミッ
タ１’は２つの対称出力側、１４’と１４”を有する。
第１の出力側１４’に発生する信号は正のパルスｅ’2
（ｔ）であり、これは前に図３の２に関連して説明し
た。第２の出力側１４”に発生する信号ｅ”2（ｔ）は
信号ｅ’2（ｔ）に対称のパルスである。“対称”と
は、信号ｅ”2（ｔ）のパルスがローレベルである時点
で、信号ｅ’2（ｔ）がハイレベルであることを意味す
る。信号ｅ’2（ｔ）とｅ”2（ｔ）とのローレベルとハ
イレベルの差が相互に等しいか否かは重要でない。ここ
に示された実施例では差は相互に等しい。信号ｅ
1（ｔ）、ｅ’2（ｔ）およびｅ”2（ｔ）は図７の１か
ら３にぞれぞれ示されてる。
ように、リミッタ１’から出力された信号ｅ2（ｔ）を
受信する回路である。リミッタ１’は復調すべき信号ｅ
1（ｔ）を受信する。回路６０と共に使用されるリミッ
タ１’は２つの対称出力側、１４’と１４”を有する。
第１の出力側１４’に発生する信号は正のパルスｅ’2
（ｔ）であり、これは前に図３の２に関連して説明し
た。第２の出力側１４”に発生する信号ｅ”2（ｔ）は
信号ｅ’2（ｔ）に対称のパルスである。“対称”と
は、信号ｅ”2（ｔ）のパルスがローレベルである時点
で、信号ｅ’2（ｔ）がハイレベルであることを意味す
る。信号ｅ’2（ｔ）とｅ”2（ｔ）とのローレベルとハ
イレベルの差が相互に等しいか否かは重要でない。ここ
に示された実施例では差は相互に等しい。信号ｅ
1（ｔ）、ｅ’2（ｔ）およびｅ”2（ｔ）は図７の１か
ら３にぞれぞれ示されてる。
【００５４】回路６０の出力側３４は、図４に関連して
説明した実施例と同じようにローパスフィルタ３に接続
されている。
説明した実施例と同じようにローパスフィルタ３に接続
されている。
【００５５】信号６０を次に説明する。この回路は、２
つの変形差動構造体３０’と３０”を有する。変形差動
構造体３０’と３０”は同じように接続された同じ素子
を有する。これらの素子は図４に関連して説明した回路
３０と同じであり、相互に同じように接続されている。
図６では、図４の変形差動構造体３０と同じ参照番号が
使用されており、それぞれ’と”が付されている。図６
の変形差動構造体３０’は図６の左側に、３０”は右側
に示されている。
つの変形差動構造体３０’と３０”を有する。変形差動
構造体３０’と３０”は同じように接続された同じ素子
を有する。これらの素子は図４に関連して説明した回路
３０と同じであり、相互に同じように接続されている。
図６では、図４の変形差動構造体３０と同じ参照番号が
使用されており、それぞれ’と”が付されている。図６
の変形差動構造体３０’は図６の左側に、３０”は右側
に示されている。
【００５６】変形差動構造体３０’はリミッタ１’の第
１の出力側１４’と接続されている。変形差動構造体３
０”はリミッタ１’の第２の出力側１４”と接続されて
いる。変形差動構造体３０’、３０”の出力側３１’、
３１”は相互に接続してローパスフィルタ３に給電する
ことができる。有利には出力側３０’、３１”のそれぞ
れは電流スイッチ２４’、２４”にそれぞれ接続されて
いる。
１の出力側１４’と接続されている。変形差動構造体３
０”はリミッタ１’の第２の出力側１４”と接続されて
いる。変形差動構造体３０’、３０”の出力側３１’、
３１”は相互に接続してローパスフィルタ３に給電する
ことができる。有利には出力側３０’、３１”のそれぞ
れは電流スイッチ２４’、２４”にそれぞれ接続されて
いる。
【００５７】電流スイッチ２４’、２４”のそれぞれは
同じ素子を有し、図４の電流スイッチ２４と同じように
相互に接続されている。従って電流スイッチ２４’、２
４”の素子には図４の回路と同じ参照番号が付してあ
る。
同じ素子を有し、図４の電流スイッチ２４と同じように
相互に接続されている。従って電流スイッチ２４’、２
４”の素子には図４の回路と同じ参照番号が付してあ
る。
【００５８】変形差動構造体３０’、３０”の各出力側
３１’、３１”は電流スイッチ２４’と２４”に給電す
る。電流スイッチ２４’、２４”のコレクタ３４’、３
４”は、相互に接続されてローパスフィルタ３に給電す
る。
３１’、３１”は電流スイッチ２４’と２４”に給電す
る。電流スイッチ２４’、２４”のコレクタ３４’、３
４”は、相互に接続されてローパスフィルタ３に給電す
る。
【００５９】回路６０を形成する変形差動構造体３
０’、３０”および電流スイッチ２４’、２４”の動作
と詳細は繰り返し説明しない。図４に関連する変形差動
構造体３０と電流スイッチ２４の説明を参照されたい。
０’、３０”および電流スイッチ２４’、２４”の動作
と詳細は繰り返し説明しない。図４に関連する変形差動
構造体３０と電流スイッチ２４の説明を参照されたい。
【００６０】この二重構造の利点を、図７の４から８に
関連して説明する。図７の４と５はそれぞれ変形差動構
造体３０’の出力側３１’の信号と、変形差動構造体３
０”の出力側３１”の信号を示す。
関連して説明する。図７の４と５はそれぞれ変形差動構
造体３０’の出力側３１’の信号と、変形差動構造体３
０”の出力側３１”の信号を示す。
【００６１】それぞれの回路の入力側１４’と１４”に
おける信号ｅ’2（ｔ）とｅ”2（ｔ）の対称性は、変形
差動構造体３０’と３０”の出力側３１’と３１”にお
ける信号ｅ’4（ｔ）とｅ”4（ｔ）の形状に半周期のオ
フセットをもたらす。このオフセットは図７の４と５の
曲線に示されている。
おける信号ｅ’2（ｔ）とｅ”2（ｔ）の対称性は、変形
差動構造体３０’と３０”の出力側３１’と３１”にお
ける信号ｅ’4（ｔ）とｅ”4（ｔ）の形状に半周期のオ
フセットをもたらす。このオフセットは図７の４と５の
曲線に示されている。
【００６２】このオフセットによって、回路６０の入力
側における変調周波数ｅ1（ｔ）の半期間に等しいオフ
セットが電流スイッチ２４’と２４”のコレクタ３４’
と３４”の間に発生する。電流スイッチ２４’と２４”
のコレクタ３４’と３４”に発生する信号ｅ’5（ｔ）
とｅ”5（ｔ）もまた時間的にオフセットしており、相
互に半周期ずれている。これは図７の６と７に示されて
いる。
側における変調周波数ｅ1（ｔ）の半期間に等しいオフ
セットが電流スイッチ２４’と２４”のコレクタ３４’
と３４”の間に発生する。電流スイッチ２４’と２４”
のコレクタ３４’と３４”に発生する信号ｅ’5（ｔ）
とｅ”5（ｔ）もまた時間的にオフセットしており、相
互に半周期ずれている。これは図７の６と７に示されて
いる。
【００６３】二重構造体２４’と２４”のコレクタ３４
の信号は、コレクタ３４’と３４”に発生する信号ｅ’
5（ｔ）とｅ”5（ｔ）に加算される。従って図７の８に
示されたパルスが回路６０の出力側に得られる。その周
波数は回路６０の入力側における瞬時周波数の２倍であ
る。この逓倍の利点は当業者には周知であるが、下に付
記する。
の信号は、コレクタ３４’と３４”に発生する信号ｅ’
5（ｔ）とｅ”5（ｔ）に加算される。従って図７の８に
示されたパルスが回路６０の出力側に得られる。その周
波数は回路６０の入力側における瞬時周波数の２倍であ
る。この逓倍の利点は当業者には周知であるが、下に付
記する。
【００６４】ローパスフィルタ３の出力側で検知された
信号の振幅を係数２で増大させるだけでなく、さらに重
要なことはベース周波数を逓倍し、従ってこの逓倍され
た周波数の第１高調波の周波数を逓倍することである。
これによりローパスフィルタ３の構造が簡単になる。
信号の振幅を係数２で増大させるだけでなく、さらに重
要なことはベース周波数を逓倍し、従ってこの逓倍され
た周波数の第１高調波の周波数を逓倍することである。
これによりローパスフィルタ３の構造が簡単になる。
【００６５】本発明による回路は専用集積回路で完全に
実現することができるという利点を有する。しかしいく
つかの場合では、とくにキャパシタンス２０の値が大き
い場合には、１つ以上のキャパシタンス２０または２
０’または２０”と接続するための端子を回路に設ける
と有利である。
実現することができるという利点を有する。しかしいく
つかの場合では、とくにキャパシタンス２０の値が大き
い場合には、１つ以上のキャパシタンス２０または２
０’または２０”と接続するための端子を回路に設ける
と有利である。
【００６６】図４に関連して説明した実施例による回路
では１つのキャパシタンス２０しなない。
では１つのキャパシタンス２０しなない。
【００６７】図６に関連して説明した実施例では２つの
キャパシタンス２０’、２０”がある。この場合、集積
回路とキャパシタンスは共に本発明の回路を形成する。
キャパシタンス２０’、２０”がある。この場合、集積
回路とキャパシタンスは共に本発明の回路を形成する。
【図面の簡単な説明】
【図１】従来技術の周波数変調信号の復調回路の概略図
である。
である。
【図２】本発明の復調回路の概略図である。
【図３】本発明を説明するための波形図である。
【図４】本発明の第１実施例の回路図である。
【図５】図４の種々の回路点で発生する信号の波形図で
ある。
ある。
【図６】本発明の第２実施例の回路図である。
【図７】図６の種々の回路点で発生する信号の波形図で
ある。
ある。
１ リミッタ回路 ２ 単安定ラッチ回路 ３ ローパスフィルタ
Claims (19)
- 【請求項１】 周波数変調信号、すなわち最低周波数ｆ
ｍｉｎと最高周波数ｆｍａｘとの間を変動する信号の瞬
時周波数の復調回路（３０、２４、６０、２４’、２
４”）であって、 当該回路は少なくとも１つの入力側（１４、１４’、１
４”）を有し、 該入力側はパルス列によって形成される入力信号を受信
し、 該パルス列の各パルスは上昇エッジと下降エッジを有
し、 入力信号のパルスの高さは、上昇エッジまたは下降エッ
ジの前の信号のレベルと当該上昇エッジまたは下降エッ
ジの後の信号のレベルとの差に等しく、 当該回路（３０、２４、６０、２４’、２４”）は回路
出力側（２１、３４）に信号を形成し、 該信号の時間に関する瞬時積分値は入力信号を形成する
パルスの瞬時周波数に比例する値を有する形式の復調回
路において、 当該回路の入力信号の各パルスエッジを少なくとも１つ
高さについて時間積分し、 各積分されたエッジの高さの積分時間τは最大で１/２
ｆｍａｘである、ことを特徴とする復調回路。 - 【請求項２】 キャパシタンス（２０）を有し、該キャ
パシタンスの充電は定電流で時間τの間で行われ、これ
により積分されたエッジの積分が行われる、請求項１記
載の回路（３０、２４、６０、２４’、２４”）。 - 【請求項３】 少なくとも１つの変形差動構造体（３
０）を有し、該構造体は少なくとも２つの能動素子
（６、７）を有し、該能動素子は対称に配置されてお
り、 各能動素子は少なくとも１つの接続部を有し、 能動素子（７）の接続部（１５）の１つはユニット・ゲ
イン・セパレータ段（１６）からの出力を受信し、 前記セパレータ段は入力側（１７）を有し、該入力側
（１７）はポイントＢ（１９）と接続されており、 該ポイントＢは積分キャパシタンス（２０）および定電
流発生器（１８）と接続されている、請求項２記載の回
路（３０、２４、６０、２４’、２４”）。 - 【請求項４】 ２つの能動素子は、第１（６）と第２
（７）のトランジスタであり、各トランジスタ（６、
７）はエミッタ（１２、１３）、コレクタ（８、９）お
よびベース（１０、１１）を有する、請求項３記載の回
路（３０、２４、６０、２４’、２４”）。 - 【請求項５】 前記接続部（１５）は、ユニット・ゲイ
ン・セパレータ段（１６）からの出力を受信し、該セパ
レータ段はトランジスタの１つ（７）のコレクタ（９）
と接続されている、請求項４記載の回路（３０、２４、
６０、２４’、２４”）。 - 【請求項６】 各トランジスタ（６、７）のエミッタ
（１２、１３）は共に電流発生器（２２）の接続されて
いる回路点（２１）に接続されている、請求項４または
５記載の回路（３０、２４、６０、２４’、２４”）。 - 【請求項７】 各エミッタ（１２、１３）の共通の接続
点（２１）は、回路（３０、６０）の出力側（２１）を
形成する、請求項６記載の回路（３０、２４、６０、２
４’、２４”）。 - 【請求項８】 回路（３０）はさらに電流スイッチ（２
４）を有し、 該電流スイッチは入力側（３１）と出力側（３２）を有
し、 電流スイッチ（２４）の入力側（３１）はトランジスタ
（６、７）のエミッタ（１２、１３）の共通接続点に接
続されており、 電流スイッチ（２４）の出力側（３４）は回路（３０、
２４）の出力側を形成する、請求項６記載の回路（３
０、２４、６０、２４’、２４”）。 - 【請求項９】 電流スイッチ（２４）は、対称に接続さ
れた２つの能動素子（２５、２６）からなる差動構造体
である、請求項８記載の回路（３０、２４、６０、２
４’、２４”）。 - 【請求項１０】 電流スイッチ（２４）の２つの能動素
子（２５、２６）は、それぞれベース（３１、３２）、
コレクタ（３３、３４）およびエミッタ（２７、２８）
を有する２つのトランジスタ（２５、２６）である、請
求項９記載の回路（３０、２４、６０、２４’、２
４”）。 - 【請求項１１】 電流スイッチ（２４）のトランジスタ
（２５、２６）のコレクタ（２７、２８）は相互に接続
されており、その共通の接続点は電流発生器（２９）に
接続されている、請求項１０記載の回路（３０、２４、
６０、２４’、２４”）。 - 【請求項１２】 電流スイッチ（２４）の入力側（３
１）は、一方のトランジスタ（２５）のベース（３１）
に形成されており、 出力側は他方のトランジスタ（２６）のコレクタ（３
４）に形成されており、当該他方のトランジスタ（２
６）のベース（３２）は基準電圧に接続されている、請
求項１１記載の回路（３０、２４、６０、２４’、２
４”）。 - 【請求項１３】 ２つの差動構造体を有し、該差動構造
体の各々は相互の同じ素子を有し、同じように接続され
ており、 各構造体（３０’、３０”）は入力側と出力側を有し、
各構造体の出力側（３１’、３１”）は相互に接続され
ている、請求項３から８までのいずれか１項記載の回路
（３０、２４、６０、２４’、２４”）。 - 【請求項１４】 ２つの回路（３０’、３０”、２
４’、２４”）を有し、該２つの回路の各々は同じ素子
を有し、同じように接続されており、 各回路は入力側（１４’、１４”）と出力側（３４’、
３４”）を有し、出力側は相互に接続されている、請求
項８から１２までのいずれか１項記載の回路（３０、２
４、６０、２４’、２４”）。 - 【請求項１５】 請求項１から１４までのいずれか１項
記載の回路を含む集積回路。 - 【請求項１６】 請求項１から１４までのいずれか１項
記載の回路を共に形成する集積回路とキャパシタンス
（２０）。 - 【請求項１７】 リミッタ回路（１）とローパスフィル
タ（３）を有し、 前記リミッタ回路は周波数変調信号を受信する入力側を
有し、さらに少なくとも１つの出力側（１４、１４’、
１４”）にパルス列を形成し、 該パルス列の発生周波数は入力信号の瞬時周波数の関数
であり、 前記ローパスフィルタ（３）は出力側と入力側を有し、 該出力側は、周波数変調信号の変調度を表す信号を送出
する形式の復調器において、 請求項１から１４までのいずれか１項記載の回路を有
し、 当該回路はリミッタ回路（１）の出力側（１４、１
４’、１４”）におけるパルス列を受信し、ローパスフ
ィルタ（３）に給電する、ことを特徴とする復調器。 - 【請求項１８】 集積回路の実現されている請求項１７
記載の復調器。 - 【請求項１９】 集積回路に部分的に実現され、当該部
分とこれに接続された少なくとも１つのキャパシタンス
は共に請求項１７記載の復調回路を形成する復調器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9515746A FR2743227B1 (fr) | 1995-12-29 | 1995-12-29 | Dispositif demodulateur de frequence monolithiquement integrable |
| FR9515746 | 1995-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326641A true JPH09326641A (ja) | 1997-12-16 |
| JP4026879B2 JP4026879B2 (ja) | 2007-12-26 |
Family
ID=9486154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35144696A Expired - Fee Related JP4026879B2 (ja) | 1995-12-29 | 1996-12-27 | モノリシック集積周波数復調回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5903187A (ja) |
| EP (1) | EP0778669B1 (ja) |
| JP (1) | JP4026879B2 (ja) |
| DE (1) | DE69634471T2 (ja) |
| FR (1) | FR2743227B1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US6694128B1 (en) | 1998-08-18 | 2004-02-17 | Parkervision, Inc. | Frequency synthesizer using universal frequency translation technology |
| US6091940A (en) | 1998-10-21 | 2000-07-18 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US6049706A (en) | 1998-10-21 | 2000-04-11 | Parkervision, Inc. | Integrated frequency translation and selectivity |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6813485B2 (en) | 1998-10-21 | 2004-11-02 | Parkervision, Inc. | Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same |
| US6061555A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for ensuring reception of a communications signal |
| US6560301B1 (en) | 1998-10-21 | 2003-05-06 | Parkervision, Inc. | Integrated frequency translation and selectivity with a variety of filter embodiments |
| US6542722B1 (en) | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6704558B1 (en) | 1999-01-22 | 2004-03-09 | Parkervision, Inc. | Image-reject down-converter and embodiments thereof, such as the family radio service |
| US6704549B1 (en) | 1999-03-03 | 2004-03-09 | Parkvision, Inc. | Multi-mode, multi-band communication system |
| US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3594588A (en) * | 1969-04-01 | 1971-07-20 | Motorola Inc | Frequency detection system |
| CA959947A (en) * | 1971-06-21 | 1974-12-24 | Toshiaki Tanaka | Frequency to voltage converter with means for prescribing pulse width against fluctuations |
| JPS6233363Y2 (ja) * | 1979-04-20 | 1987-08-26 | ||
| US4280100A (en) * | 1979-09-20 | 1981-07-21 | Bell & Howell Company | Time modulation pulse averaging demodulator |
| JPS639211A (ja) * | 1986-06-28 | 1988-01-14 | Nec Corp | Ｆｍ復調回路 |
-
1995
- 1995-12-29 FR FR9515746A patent/FR2743227B1/fr not_active Expired - Fee Related
-
1996
- 1996-12-26 DE DE69634471T patent/DE69634471T2/de not_active Expired - Lifetime
- 1996-12-26 EP EP96402899A patent/EP0778669B1/fr not_active Expired - Lifetime
- 1996-12-27 JP JP35144696A patent/JP4026879B2/ja not_active Expired - Fee Related
- 1996-12-30 US US08/777,044 patent/US5903187A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0778669B1 (fr) | 2005-03-16 |
| DE69634471D1 (de) | 2005-04-21 |
| FR2743227B1 (fr) | 1998-03-06 |
| DE69634471T2 (de) | 2006-01-26 |
| EP0778669A1 (fr) | 1997-06-11 |
| FR2743227A1 (fr) | 1997-07-04 |
| US5903187A (en) | 1999-05-11 |
| JP4026879B2 (ja) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09326641A (ja) | モノリシック集積周波数復調回路 | |
| GB2062998A (en) | Capacitance coupled isolation amplifier and method | |
| US2262407A (en) | Variable frequency response system | |
| US4749949A (en) | Self biasing diode microwave frequency multiplier | |
| JP3155585B2 (ja) | 周波数倍増装置 | |
| US4169248A (en) | Oscillating circuit | |
| US2323966A (en) | Amplifier | |
| CN110739937B (zh) | 一种采用并联基准电压源的开关式方波发生器 | |
| JPS5942489B2 (ja) | 周波数弁別回路 | |
| JPS6351416B2 (ja) | ||
| US3268834A (en) | Oscillator with negative feedback loop | |
| JPS6248956B2 (ja) | ||
| US3947777A (en) | Circuit arrangement for the demodulation of a phase-modulated signal | |
| US4242601A (en) | Circuit arrangement for frequency division | |
| SU794708A1 (ru) | Генератор радиоимпульсов счАСТОТНО-МОдулиРОВАННОй НЕСущЕйчАСТОТОй | |
| FI76467C (fi) | System foer tillvaratagande av videosignaler. | |
| EP0086334A1 (en) | Pulse duty conversion circuit | |
| KR930006544Y1 (ko) | Fm 복조회로 | |
| US3303435A (en) | Sinewave oscillator with automatic frequency control | |
| KR830000985B1 (ko) | 빔 인덱스형 칼러텔레비젼 수상기 | |
| US4079321A (en) | Dual diode high conversion efficiency signal mixer | |
| JPS6110386Y2 (ja) | ||
| SU1211764A1 (ru) | Устройство дл интегрировани произведени двух сигналов | |
| JPS61145905A (ja) | Ｆｍ復調回路 | |
| SU708485A1 (ru) | Амплитудный модул тор |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070223 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070327 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |