JPH09312452A - Ｌｓｉピン番号識別付き基板 - Google Patents
Ｌｓｉピン番号識別付き基板Info
- Publication number
- JPH09312452A JPH09312452A JP12809896A JP12809896A JPH09312452A JP H09312452 A JPH09312452 A JP H09312452A JP 12809896 A JP12809896 A JP 12809896A JP 12809896 A JP12809896 A JP 12809896A JP H09312452 A JPH09312452 A JP H09312452A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- pin
- specific
- identification
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 特定のピンを適確に識別するための構造の製
造コストの低減を図る。 【解決手段】 パッド１ａ，１ｂ，２はパッケージ上に
形成され、特定のパッド１ａ，１ｂを他のパッド２より
も長めにすることで、所定間隔毎に配置された特定のパ
ッド１ａ，１ｂの形状を他のパッド２の形状と異なるよ
うにする。 【効果】 マスクフィルムを変えるだけで、特定のパッ
ド１ａ，１ｂの形状を容易に変えることができ、特定の
パッド１ａ，１ｂによって任意のピンを容易にかつ短時
間で検索することが可能となる。
造コストの低減を図る。 【解決手段】 パッド１ａ，１ｂ，２はパッケージ上に
形成され、特定のパッド１ａ，１ｂを他のパッド２より
も長めにすることで、所定間隔毎に配置された特定のパ
ッド１ａ，１ｂの形状を他のパッド２の形状と異なるよ
うにする。 【効果】 マスクフィルムを変えるだけで、特定のパッ
ド１ａ，１ｂの形状を容易に変えることができ、特定の
パッド１ａ，１ｂによって任意のピンを容易にかつ短時
間で検索することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩピン番号識別
付き基板に関し、特に基板上に実装されたＬＳＩ（大規
模集積回路）のＬＳＩピンの識別方法に関する。
付き基板に関し、特に基板上に実装されたＬＳＩ（大規
模集積回路）のＬＳＩピンの識別方法に関する。
【０００２】
【従来の技術】従来、ＬＳＩパッケージには同一形状の
多数のリードフレーム（以下、ピンとする）が設けられ
ており、それら多数のピンの中から任意のピンを検索す
る場合、マークやシルク表示が施された基準となるピン
（１番ピン）から昇順に数えている。
多数のリードフレーム（以下、ピンとする）が設けられ
ており、それら多数のピンの中から任意のピンを検索す
る場合、マークやシルク表示が施された基準となるピン
（１番ピン）から昇順に数えている。
【０００３】しかしながら、ピン数が多くなると、任意
のピンの検索に時間が掛かってしまうため、特定のピン
の形状を変えたり、あるいはそのピンに対応するＬＳＩ
パッケージ部分に識別マーク等を施したりする方法が提
案されている。
のピンの検索に時間が掛かってしまうため、特定のピン
の形状を変えたり、あるいはそのピンに対応するＬＳＩ
パッケージ部分に識別マーク等を施したりする方法が提
案されている。
【０００４】すなわち、図５に示すように、パッケージ
１１から突出する特定のピン１２の傾斜部１４の角度を
通常の傾斜部１３の角度よりも大きくして多数の通常の
ピン１２から判別できるような構造としている［図５
（ａ），（ｂ）参照］。
１１から突出する特定のピン１２の傾斜部１４の角度を
通常の傾斜部１３の角度よりも大きくして多数の通常の
ピン１２から判別できるような構造としている［図５
（ａ），（ｂ）参照］。
【０００５】また、特定のピン１２に凹部１５を設けた
り［図５（ｃ）参照］、特定のピン１２に凸部１６を設
けたり［図５（ｄ）参照］、特定のピン１２に金メッキ
を施したりすることで［図５（ｅ）参照］、特定のピン
１２を多数の通常のピン１２から判別できるような構造
としている。
り［図５（ｃ）参照］、特定のピン１２に凸部１６を設
けたり［図５（ｄ）参照］、特定のピン１２に金メッキ
を施したりすることで［図５（ｅ）参照］、特定のピン
１２を多数の通常のピン１２から判別できるような構造
としている。
【０００６】さらに、図６に示すように、パッケージ２
１から突出する特定のピン２２（５番目のピン）に対応
するパッケージ２１の表面端部に「▲」マーク２３を表
示したり［図６（ａ）参照］、凸部２５を突設したり
［図６（ｂ）参照］、凹部２６を穿設したりして特定の
ピン２２を多数の通常のピン２４から判別できるような
構造としている［図６（ｃ）参照］。
１から突出する特定のピン２２（５番目のピン）に対応
するパッケージ２１の表面端部に「▲」マーク２３を表
示したり［図６（ａ）参照］、凸部２５を突設したり
［図６（ｂ）参照］、凹部２６を穿設したりして特定の
ピン２２を多数の通常のピン２４から判別できるような
構造としている［図６（ｃ）参照］。
【０００７】上記の特定のピンの識別方法については、
実開平６−２７０６号公報に詳述されている。
実開平６−２７０６号公報に詳述されている。
【０００８】
【発明が解決しようとする課題】上述した従来のＬＳＩ
ピンの識別方法では、ＬＳＩパッケージから突出するピ
ンのうち特定のピンの形状を変えたり、あるいは特定の
ピンに金メッキ等を施したりして他のピンから判別して
いる。
ピンの識別方法では、ＬＳＩパッケージから突出するピ
ンのうち特定のピンの形状を変えたり、あるいは特定の
ピンに金メッキ等を施したりして他のピンから判別して
いる。
【０００９】ここで、例えば多数のピンを有するＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型パッケージ
ではピン幅が０．２２ｍｍと極細になっており、ピン間
隔も０．５ｍｍとなっている。
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型パッケージ
ではピン幅が０．２２ｍｍと極細になっており、ピン間
隔も０．５ｍｍとなっている。
【００１０】このＱＦＰ型パッケージに上記のような特
定のピンに対する加工を施そうとする場合にはピン幅や
ピン間隔にあった型、特にピン形状を変えるための型を
用意しなければならず、巨額な設備投資が必要となり、
コスト高になってしまう。その場合にはピン数（例え
ば、１００ピン、１２０ピン、１４４ピン等）に応じた
型が必要となる。
定のピンに対する加工を施そうとする場合にはピン幅や
ピン間隔にあった型、特にピン形状を変えるための型を
用意しなければならず、巨額な設備投資が必要となり、
コスト高になってしまう。その場合にはピン数（例え
ば、１００ピン、１２０ピン、１４４ピン等）に応じた
型が必要となる。
【００１１】また、ＬＳＩパッケージから突出する特定
のピンに対応するパッケージの表面端部にマーク表示し
たり、凸部や凹部を設けて多数の通常のピンから判別す
る場合にも、上記と同様に、それにあった型、特にパッ
ケージ形状を変えるための型を用意しなければならず、
精密な設備の投資が必要となり、コスト高になってしま
う。
のピンに対応するパッケージの表面端部にマーク表示し
たり、凸部や凹部を設けて多数の通常のピンから判別す
る場合にも、上記と同様に、それにあった型、特にパッ
ケージ形状を変えるための型を用意しなければならず、
精密な設備の投資が必要となり、コスト高になってしま
う。
【００１２】そこで、本発明の目的は上記の問題点を解
消し、特定のピンを適確に識別するための構造の製造コ
ストの低減を図ることができるＬＳＩピン番号識別付き
基板を提供することにある。
消し、特定のピンを適確に識別するための構造の製造コ
ストの低減を図ることができるＬＳＩピン番号識別付き
基板を提供することにある。
【００１３】
【課題を解決するための手段】本発明によるＬＳＩピン
番号識別付き基板は、集積回路の複数の外部端子各々が
電気的に接続される複数のパッドが前記集積回路の搭載
位置に形成されたＬＳＩピン番号識別付き基板であっ
て、前記複数の外部端子のうちの特定の外部端子に対応
するパッドを識別するための識別構造を備えている。
番号識別付き基板は、集積回路の複数の外部端子各々が
電気的に接続される複数のパッドが前記集積回路の搭載
位置に形成されたＬＳＩピン番号識別付き基板であっ
て、前記複数の外部端子のうちの特定の外部端子に対応
するパッドを識別するための識別構造を備えている。
【００１４】本発明による他のＬＳＩピン番号識別付き
基板は、上記の構成において、前記識別構造を、前記外
部端子に対応するパッドの形状を他のパッドの形状と異
なるようにして実現している。
基板は、上記の構成において、前記識別構造を、前記外
部端子に対応するパッドの形状を他のパッドの形状と異
なるようにして実現している。
【００１５】本発明による別のＬＳＩピン番号識別付き
基板は、上記の構成において、前記識別構造を、前記外
部端子に対応するパッド近傍に当該パッドを識別するた
めのマークをシルク捺印して実現している。
基板は、上記の構成において、前記識別構造を、前記外
部端子に対応するパッド近傍に当該パッドを識別するた
めのマークをシルク捺印して実現している。
【００１６】本発明によるさらに別のＬＳＩピン番号識
別付き基板は、上記の構成において、前記識別構造を、
前記外部端子に対応するパッド近傍に当該パッドを識別
するためのマークをエッジング捺印して実現している。
別付き基板は、上記の構成において、前記識別構造を、
前記外部端子に対応するパッド近傍に当該パッドを識別
するためのマークをエッジング捺印して実現している。
【００１７】本発明によるさらにまた別のＬＳＩピン番
号識別付き基板は、上記の構成において、前記識別構造
を予め設定された一定間隔毎に配置するようにしてい
る。
号識別付き基板は、上記の構成において、前記識別構造
を予め設定された一定間隔毎に配置するようにしてい
る。
【００１８】
【発明の実施の形態】まず、本発明の作用について以下
に述べる。
に述べる。
【００１９】ＬＳＩパッケージの特定のピンに対応する
パッドの形状を他のパッドの形状とは異なるようにす
る。これによって、特定のピンを適確に識別するための
構造の製造コストの低減を図ることが可能となる。
パッドの形状を他のパッドの形状とは異なるようにす
る。これによって、特定のピンを適確に識別するための
構造の製造コストの低減を図ることが可能となる。
【００２０】また、特定のパッド近傍にシルク捺印加工
またはエッジング加工により識別マークを形成する。こ
れによって、特定のピンを適確に識別するための構造の
製造コストの低減を図ることが可能となる。
またはエッジング加工により識別マークを形成する。こ
れによって、特定のピンを適確に識別するための構造の
製造コストの低減を図ることが可能となる。
【００２１】次に、本発明の実施例について図面を参照
して説明する。図１は本発明の一実施例の平面図であ
る。図において、パッド１ａ，１ｂ，２はパッケージ
（図示せず）上に形成され、所定間隔（例えば、１本目
及び５本間隔等）毎に配置された特定のパッド１ａ，１
ｂの形状を他のパッド２の形状と異なるようにしてい
る。
して説明する。図１は本発明の一実施例の平面図であ
る。図において、パッド１ａ，１ｂ，２はパッケージ
（図示せず）上に形成され、所定間隔（例えば、１本目
及び５本間隔等）毎に配置された特定のパッド１ａ，１
ｂの形状を他のパッド２の形状と異なるようにしてい
る。
【００２２】ここで、パッケージは通常、図４に示すよ
うに、搭載するＬＳＩパッケージ（図示せず）のピンに
対応してパッド７が配置されている。但し、従来のパッ
ケージ６ではパッド７の形状が全て同じになっている。
うに、搭載するＬＳＩパッケージ（図示せず）のピンに
対応してパッド７が配置されている。但し、従来のパッ
ケージ６ではパッド７の形状が全て同じになっている。
【００２３】これに対して、本実施例では特定のパッド
１ａ，１ｂを他のパッド２よりも長めにすることで、他
のパッド２から判別できるようにしている。よって、こ
れらのパッド１ａ，１ｂ，２上にＬＳＩパッケージのピ
ンを電気的に接続すると、パッド１ａ，１ｂ，２の違い
によって任意のピンを容易にかつ短時間で検索すること
が可能となる。
１ａ，１ｂを他のパッド２よりも長めにすることで、他
のパッド２から判別できるようにしている。よって、こ
れらのパッド１ａ，１ｂ，２上にＬＳＩパッケージのピ
ンを電気的に接続すると、パッド１ａ，１ｂ，２の違い
によって任意のピンを容易にかつ短時間で検索すること
が可能となる。
【００２４】図２は本発明の他の実施例の平面図であ
る。図２（ａ）は本発明の他の実施例によるシルク捺印
の一例を示し、図２（ｂ）は本発明の他の実施例による
シルク捺印の他の例を示している。
る。図２（ａ）は本発明の他の実施例によるシルク捺印
の一例を示し、図２（ｂ）は本発明の他の実施例による
シルク捺印の他の例を示している。
【００２５】これらの図において、「▲」の識別マーク
３ａ，３ｂ及び「→」の識別マーク４ａ，４ｂは所定間
隔毎に配置された特定のパッド近傍にマスクフィルムを
用いてシルク捺印加工されて形成されている。
３ａ，３ｂ及び「→」の識別マーク４ａ，４ｂは所定間
隔毎に配置された特定のパッド近傍にマスクフィルムを
用いてシルク捺印加工されて形成されている。
【００２６】これによって、これら識別マーク３ａ，３
ｂ，４ａ，４ｂが指す特定のパッド及び他のパッド２上
にＬＳＩパッケージのピンを電気的に接続すると、識別
マーク３ａ，３ｂ，４ａ，４ｂによって任意のピンを容
易にかつ短時間で検索することが可能となる。
ｂ，４ａ，４ｂが指す特定のパッド及び他のパッド２上
にＬＳＩパッケージのピンを電気的に接続すると、識別
マーク３ａ，３ｂ，４ａ，４ｂによって任意のピンを容
易にかつ短時間で検索することが可能となる。
【００２７】図３は本発明の別の実施例の平面図であ
る。図において、「●」の識別マーク５ａ，５ｂは所定
間隔毎に配置された特定のパッド近傍にマスクフィルム
を用いてエッジング加工されて形成されている。
る。図において、「●」の識別マーク５ａ，５ｂは所定
間隔毎に配置された特定のパッド近傍にマスクフィルム
を用いてエッジング加工されて形成されている。
【００２８】これによって、これら識別マーク５ａ，５
ｂが指す特定のパッド及び他のパッド２上にＬＳＩパッ
ケージのピンを電気的に接続すると、識別マーク５ａ，
５ｂによって任意のピンを容易にかつ短時間で検索する
ことが可能となる。
ｂが指す特定のパッド及び他のパッド２上にＬＳＩパッ
ケージのピンを電気的に接続すると、識別マーク５ａ，
５ｂによって任意のピンを容易にかつ短時間で検索する
ことが可能となる。
【００２９】上記の本発明では特定のパッド１ａ，１ｂ
の形状を変える場合、あるいは識別マーク３ａ，３ｂ，
４ａ，４ｂ，５ａ，５ｂを形成する場合にマスクフィル
ムを変えるだけで、それらを容易に形成することができ
る。
の形状を変える場合、あるいは識別マーク３ａ，３ｂ，
４ａ，４ｂ，５ａ，５ｂを形成する場合にマスクフィル
ムを変えるだけで、それらを容易に形成することができ
る。
【００３０】また、本発明の他の実施例及び別の実施例
ではパッケージ上にパッドを形成する工程の中に、識別
マーク３ａ，３ｂ，４ａ，４ｂ，５ａ，５ｂの露光、シ
ルク捺印加工またはエッジング加工を組込んで一括処理
することが可能である。よって、特定のピンを適確に識
別するための構造の製造コストを従来よりも低減するこ
とができる。
ではパッケージ上にパッドを形成する工程の中に、識別
マーク３ａ，３ｂ，４ａ，４ｂ，５ａ，５ｂの露光、シ
ルク捺印加工またはエッジング加工を組込んで一括処理
することが可能である。よって、特定のピンを適確に識
別するための構造の製造コストを従来よりも低減するこ
とができる。
【００３１】このように、ＬＳＩパッケージの特定のピ
ンに対応するパッド１ａ，１ｂの形状を他のパッド２の
形状とは異なるようにすることによって、特定のピンを
適確に識別するための構造の製造コストの低減を図るこ
とができる。
ンに対応するパッド１ａ，１ｂの形状を他のパッド２の
形状とは異なるようにすることによって、特定のピンを
適確に識別するための構造の製造コストの低減を図るこ
とができる。
【００３２】また、特定のパッド近傍にシルク捺印加工
またはエッジング加工により識別マーク３ａ，３ｂ，４
ａ，４ｂ，５ａ，５ｂを形成することによって、特定の
ピンを適確に識別するための構造の製造コストの低減を
図ることができる。
またはエッジング加工により識別マーク３ａ，３ｂ，４
ａ，４ｂ，５ａ，５ｂを形成することによって、特定の
ピンを適確に識別するための構造の製造コストの低減を
図ることができる。
【００３３】
【発明の効果】以上説明したように本発明によれば、集
積回路の複数の外部端子各々が電気的に接続される複数
のパッドが集積回路の搭載位置に形成されたＬＳＩピン
番号識別付き基板において、複数の外部端子のうちの特
定の外部端子に対応するパッドを識別するための識別構
造を配設することによって、特定のピンを適確に識別す
るための構造の製造コストの低減を図ることができると
いう効果がある。
積回路の複数の外部端子各々が電気的に接続される複数
のパッドが集積回路の搭載位置に形成されたＬＳＩピン
番号識別付き基板において、複数の外部端子のうちの特
定の外部端子に対応するパッドを識別するための識別構
造を配設することによって、特定のピンを適確に識別す
るための構造の製造コストの低減を図ることができると
いう効果がある。
【図１】本発明の一実施例の平面図である。
【図２】（ａ）は本発明の他の実施例によるシルク捺印
の一例を示す図、（ｂ）は本発明の他の実施例によるシ
ルク捺印の他の例を示す図である。
の一例を示す図、（ｂ）は本発明の他の実施例によるシ
ルク捺印の他の例を示す図である。
【図３】本発明の別の実施例の平面図である。
【図４】従来例によるパッケージのパッドの構成を示す
図である。
図である。
【図５】（ａ）〜（ｅ）は従来例によるＬＳＩピンの形
状を示す図である。
状を示す図である。
【図６】（ａ）〜（ｃ）は従来例によるＬＳＩパッケー
ジの形状を示す図である。
ジの形状を示す図である。
【符号の説明】 １ａ，１ｂ 特定のパッド ２ 通常のパッド ３ａ，３ｂ，４ａ，４ｂ シルク捺印による識別マーク ５ａ，５ｂ エッジング捺印による識別マーク
Claims (5)
- 【請求項１】 集積回路の複数の外部端子各々が電気的
に接続される複数のパッドが前記集積回路の搭載位置に
形成されたＬＳＩピン番号識別付き基板であって、前記
複数の外部端子のうちの特定の外部端子に対応するパッ
ドを識別するための識別構造を有することを特徴とする
ＬＳＩピン番号識別付き基板。 - 【請求項２】 前記識別構造は、前記外部端子に対応す
るパッドの形状を他のパッドの形状と異なるようにした
ことを特徴とする請求項１記載のＬＳＩピン番号識別付
き基板。 - 【請求項３】 前記識別構造は、前記外部端子に対応す
るパッド近傍に当該パッドを識別するためのマークをシ
ルク捺印したことを特徴とする請求項１記載のＬＳＩピ
ン番号識別付き基板。 - 【請求項４】 前記識別構造は、前記外部端子に対応す
るパッド近傍に当該パッドを識別するためのマークをエ
ッジング捺印したことを特徴とする請求項１記載のＬＳ
Ｉピン番号識別付き基板。 - 【請求項５】 前記識別構造を予め設定された一定間隔
毎に配置するようにしたことを特徴とする請求項１から
請求項４のいずれか記載のＬＳＩピン番号識別付き基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12809896A JPH09312452A (ja) | 1996-05-23 | 1996-05-23 | Ｌｓｉピン番号識別付き基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12809896A JPH09312452A (ja) | 1996-05-23 | 1996-05-23 | Ｌｓｉピン番号識別付き基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312452A true JPH09312452A (ja) | 1997-12-02 |
Family
ID=14976353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12809896A Pending JPH09312452A (ja) | 1996-05-23 | 1996-05-23 | Ｌｓｉピン番号識別付き基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09312452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105188257A (zh) * | 2015-08-31 | 2015-12-23 | 广东欧珀移动通信有限公司 | 电路板及其电子产品和芯片识别方法 |
-
1996
- 1996-05-23 JP JP12809896A patent/JPH09312452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105188257A (zh) * | 2015-08-31 | 2015-12-23 | 广东欧珀移动通信有限公司 | 电路板及其电子产品和芯片识别方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW558806B (en) | Manufacturing method for semiconductor device | |
| US5643835A (en) | Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs | |
| US5541447A (en) | Lead frame | |
| KR100546698B1 (ko) | 반도체 패키지의 서브스트레이트 | |
| JPH09312452A (ja) | Ｌｓｉピン番号識別付き基板 | |
| JPS6114739A (ja) | 半導体装置 | |
| US5347709A (en) | Method of making lead frame | |
| JP2595962B2 (ja) | 半導体装置 | |
| US6540927B2 (en) | Semiconductor packaging part and method producing the same | |
| JPS6343392A (ja) | 回路基板の製造方法 | |
| EP1478022A1 (en) | Integrated circuit package marked with product tracking information | |
| JPH062706U (ja) | Ｌｓｉピン番号識別構造 | |
| JP3418769B2 (ja) | リードフレームの製造方法及びリードフレーム | |
| JPH0629359A (ja) | ガイドマスク式プローブ基板 | |
| JPH0745937A (ja) | Ｉｃリード用パッド | |
| JPH085826Y2 (ja) | Ｉｃカード用モジュール基板 | |
| JP2503767B2 (ja) | 半導体装置の製造方法 | |
| JPH02205044A (ja) | Ｔａｂ ｌｓｉのキャリアテープ | |
| JP2001068820A (ja) | Ｉｃ用リードマーク | |
| JP2000012603A (ja) | 半導体装置 | |
| JPS62241352A (ja) | Ｉｃパツケ−ジ | |
| JPS5887838A (ja) | 位置認識方法 | |
| JP2002093987A (ja) | 認識パターン付リードフレーム | |
| JPH0612544Y2 (ja) | プローブカード | |
| JPS62291126A (ja) | パタ−ン認識マ−ク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031111 |