JPH09312384A - マクロセルレイアウト編集装置 - Google Patents

マクロセルレイアウト編集装置

Info

Publication number
JPH09312384A
JPH09312384A JP12723796A JP12723796A JPH09312384A JP H09312384 A JPH09312384 A JP H09312384A JP 12723796 A JP12723796 A JP 12723796A JP 12723796 A JP12723796 A JP 12723796A JP H09312384 A JPH09312384 A JP H09312384A
Authority
JP
Japan
Prior art keywords
transistor
wiring
transistors
layout
macro cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12723796A
Other languages
English (en)
Inventor
Takeshi Kotani
健 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12723796A priority Critical patent/JPH09312384A/ja
Publication of JPH09312384A publication Critical patent/JPH09312384A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 マクロセルレイアウト編集における分離トラ
ンジスタの挿入または削除について一部自動化を図る。 【解決手段】 分離トランジスタ挿入手段7は、入力装
置5から表示手段3に表示されたデータに基づいた分離
トランジスタの位置の指定を受け入れて、指定されたト
ランジスタの位置を含めてその位置からx軸の正方向に
ある配線を所定の距離だけx軸の正方向に向けて移動さ
せる。この時、分離トランジスタ挿入手段7は、負方向
に延びる配線については負方向に所定の距離だけ延長し
て接続を保たせつつ移動する。さらに分離トランジスタ
挿入手段7は、指定位置のトランジスタに常時オフ状態
となるような配線を施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、トランジスタ敷
き詰め型集積回路のレイアウトパターン設計に関し、特
に常時オフ状態のトランジスタにより分離を行う分離ト
ランジスタ方式のゲートアレイ並びにエンベッテッドア
レイなどで用いられるハードマクロのレイアウトパター
ン設計を、電子計算機処理を利用して行うマクロセルレ
イアウト編集装置に関するものである。
【0002】
【従来の技術】トランジスタ敷き詰め型集積回路のマク
ロセルレイアウト編集とは、マクロセル回路上のトラン
ジスタをベースアレイ(P型/N型トランジスタをそれ
ぞれ横一列に配置したもの)に割り付け、いくつかの配
線層による配線パターンとビアコンタクト(異なる配線
層の配線間または配線とトランジスタ間とを接続する素
子)を上記配線トラック上に配置することによりトラン
ジスタの端子間を配線して所望のレイアウトパターンを
作成するものである。分離トランジスタ方式とは、ベー
スアレイを構成するトランジスタのうちの分離を必要と
する位置にあるトランジスタを常時オフ状態となるよう
配線することで、そのオフ状態とされたトランジスタに
よって、その両側にあるトランジスタの分離を行う方式
である。以下、このように用いられる常時オフ状態のト
ランジスタを分離トランジスタという。
【0003】以下、レイアウトパターンの詳しい構成に
ついて説明する。図2にベースアレイ上に配置されたレ
イアウトパターンを示す。図2において、11はx軸に
対して平行に横1列に配置されベースアレイを構成する
P型トランジスタ、12はP型トランジスタ11の下に
x軸と平行に横1列に配置されベースアレイを構成する
N型トランジスタ、13はP型トランジスタ11または
N型トランジスタ12のゲート電極、14は隣り合う2
つのP型トランジスタ11の間または2つのN型トラン
ジスタの間で共有されている拡散領域、15はx軸と平
行に走る配線パターンの配置可能な位置を示す水平配線
トラック、16はy軸と平行に走る配線パターンの配置
可能な位置を示す垂直配線トラック、17はP型トラン
ジスタ11およびN型トランジスタ12上に設けられた
導電体層をパターニングして形成される第1層配線パタ
ーン、18は第1層配線パターン17の導電体層の上に
設けられた導電体層をパターニングして形成された第2
層配線パターン、19は第1層配線パターン17とP型
トランジスタ11のゲート電極13または第1層配線パ
ターン17とN型トランジスタ12のゲート電極13ま
たは拡散層14と第1層配線パターン17を接続するた
めのビアコンタクト、20は第1層配線パターン17と
第2層配線パターン18を接続するビアコンタクトであ
る。
【0004】図2に示したトランジスタ敷き詰め型集積
回路は、水平方向(x軸方向)に隣り合う2つのトラン
ジスタが相互に拡散層14を共有する構造である。拡散
層14を共有できない複数のトランジスタを連続して配
置する場合には、それぞれの拡散層14を絶縁するため
ゲート電極を電源またはグランドの配線と接続し、トラ
ンジスタが常にオフ状態となるよう構成した分離トラン
ジスタを、拡散層14を共有してはならないトランジス
タの間に必ず配置しなければならない。また、トランジ
スタ敷き詰め型集積回路のハードマクロのレイアウトで
は、マクロセル内だけを使用して配線することが重要で
ある。このため、マクロセル内での配線のための領域を
確保する目的で回路接続上は必要でない冗長な分離トラ
ンジスタを配置することもある。
【0005】なお、通常、マクロセル間の配線は電子計
算機処理による自動配置配線装置が用いられ、マクロセ
ル間の配線は、通常第2層配線パターンである。マクロ
セル間の配線で用いられる第2層配線は、マクロセル内
の配線に用いる第2層配線パターン18と同一の配線層
に属する。マクロセル内の第2層配線パターンはマクロ
セル間の配線時の障害物となるため、マクロセル内の配
線にはなるべく第2層配線パターンを使用しないことが
望ましい。この理由から、この発明ではマクロセル内の
第1層配線パターンは水平、垂直のいずれの方向の配線
パターンも配置可能であるが、第2層配線パターンにつ
いては垂直方向の配線パターンのみの使用を想定してい
る。ただし、この仮定はこの発明の適用範囲を限定する
ものではない。
【0006】ところで、マクロセルのレイアウトパター
ンは、電子計算機を利用した集積回路のレイアウトパタ
ーン編集装置を人手により操作して作成したり、トラン
ジスタおよびそれらの間の接続関係を示す回路接続情報
からレイアウトパターンを自動生成する装置を用いて作
成する。マクロセルのレイアウトパターンを自動生成し
た場合には、自動生成する装置の出力結果を上記編集装
置に入力し、人手により操作して、レイアウトパターン
を修正することもある。
【0007】レイアウトパターンの人手による作成や修
正でトランジスタの順列や配線の配置を変更した結果、
上記分離トランジスタが新たに必要となったり不必要と
なったりする。分離トランジスタが新規に必要となった
場合は、図19に示すフローにしたがって、図18に示
したマクロセルレイアウト編集装置を人手で操作して分
離トランジスタを配置していた。
【0008】つまり、まず、レイアウトパターン保存手
段1からレイアウトパターンデータ2を取り出し、表示
手段3を用いて表示装置4に表示する(ステップS10
0)。次に、表示装置4を見ながらオペレータが入力装
置5を用いて移動させる配線パターンを選択する(ステ
ップS101)。表示装置4を見ながらオペレータが入
力装置5を用い、配線編集手段6によって、選択した配
線パターンを移動する(ステップS102)。表示装置
4を見ながらオペレータが入力装置5を用い、配線編集
手段6によって、分離トランジスタとするべきトランジ
スタのゲート電極と電源またはグランド配線パターンと
を接続する配線パターンを入力する(ステップS10
3)。レイアウトパターン保存手段1により分離トラン
ジスタ配置後のレイアウトをレイアウトパターンデータ
2に格納するとともに、表示装置4に表示する(ステッ
プS104)。
【0009】
【発明が解決しようとする課題】従来のマクロセルレイ
アウト編集装置は、以上のように構成されており、新規
に挿入する分離トランジスタの配置場所の確保に際し配
線パターンを移動、削除、変形あるいは追加する作業が
繁雑であるため、作業効率が低下するという問題があっ
た。また、オペレータの不注意によりトランジスタ順列
変更に際して必要な分離トランジスタを配置し忘れた
り、不要な分離トランジスタの削除を忘れたり、回路接
続を誤ったマクロセルレイアウトパターンを作成してし
まうといった誤操作により、マクロセルレイアウトパタ
ーンの編集の作業効率が低下するという問題があった。
【0010】この発明は上記のような問題点を解決する
ためになされたもので、電子計算機処理により自動で分
離トランジスタを配置配線して、つまり、配線パターン
移動による配置領域の確保とトランジスタのゲート電極
と電源またはグランド配線との間の接続を行ってマクロ
セルレイアウトパターン編集作業を効率化することを目
的とする。
【0011】
【課題を解決するための手段】第1の発明に係るマクロ
セルレイアウト編集装置は、トランジスタ敷き詰め型集
積回路で用いられ、x軸に対して平行に並ぶトランジス
タ間に常時オフ状態のトランジスタを配置して所望のト
ランジスタ間を分離する形式のハードマクロについて、
配線の追加、移動、削除、または変形に関するレイアウ
ト編集を行うマクロセルレイアウト編集装置であって、
前記ハードマクロのレイアウトパターンデータを保存す
るためのレイアウトパターン保存手段と、前記レイアウ
トパターン保存手段から得た前記レイアウトパターンデ
ータを表示するための表示手段と、前記表示手段に表示
された前記レイアウトパターンデータに基づいた常時オ
フ状態のトランジスタの挿入位置の指定を受け、指定さ
れたトランジスタの挿入位置を含めて該挿入位置から前
記x軸に沿った所定の一方向にある配線を所定の距離だ
け前記一方向に向けて移動させて接続し、前記挿入位置
において前記一方向と反対の他方向に延びる配線につい
ては前記所定の距離だけ延長して接続を保たせ、指定さ
れた位置のトランジスタに対して常時オフ状態のトラン
ジスタになるよう所定の配線を施す分離トランジスタ挿
入手段とを備えて構成される。
【0012】第2の発明に係るマクロセルレイアウト編
集装置は、第1の発明のマクロセルレイアウト編集装置
において、前記x軸に垂直なy軸に対して平行な配線パ
ターンの追加を指示した場合、追加された配線パターン
が他の配線パターンと重なるときには、前記分離トラン
ジスタ挿入手段に配線パターンが重なる位置に常時オフ
状態のトランジスタを設けさせる障害配線パターン検出
手段をさらに備え手構成される。
【0013】第3の発明に係るマクロセルレイアウト編
集装置は、トランジスタ敷き詰め型集積回路で用いら
れ、x軸に対して平行に並ぶトランジスタ間に常時オフ
状態のトランジスタを配置して所望のトランジスタ間を
分離する形式のハードマクロに関するレイアウト編集を
行うマクロセルレイアウト編集装置であって、複数のト
ランジスタの接続関係を記述した回路接続情報を保持し
ている回路接続情報保持手段と、前記ハードマクロのレ
イアウトパターンデータを保存するためのレイアウトパ
ターン保存手段と、前記レイアウトパターン保存手段か
ら得た前記レイアウトパターンデータに基づいて前記マ
クロセルを構成しているトランジスタと配線を表示する
ための表示手段と、前記表示手段に表示されたトランジ
スタの順列の変更を指示するためのトランジスタ順列変
更手段と、前記トランジスタ順列変更手段から変更の指
示を受けて、前記回路接続情報保持手段が保持している
前記回路接続情報に基づき、常時オフ状態のトランジス
タを新たに挿入する必要性を判定するとともに、必要が
認められた常時オフ状態のトランジスタの挿入位置を指
定する分離トランジスタ要否判定手段と、前記分離トラ
ンジスタ要否判定手段が出力した前記常時オフ状態のト
ランジスタの挿入位置の指定を受け、指定されたトラン
ジスタの挿入位置を含めて該挿入位置から前記x軸の所
定の一方向にある配線を所定の距離だけ前記所定の一方
向に向けて移動させつつ、前記一方向と反対の他方向に
延びる配線については該他方向に前記所定の距離だけ延
長して接続を保たせ、前記常時オフ状態のトランジスタ
に所定の配線を施す分離トランジスタ挿入手段とを備え
て構成される。
【0014】第4の発明に係るマクロセルレイアウト編
集装置は、トランジスタ敷き詰め型集積回路で用いら
れ、x軸に対して平行に並ぶトランジスタ間に常時オフ
状態のトランジスタを配置して所望のトランジスタ間を
分離する形式のハードマクロに関するレイアウト編集を
行うマクロセルレイアウト編集装置であって、複数のト
ランジスタの接続関係を記述した回路接続情報を保持し
ている回路接続情報保持手段と、前記ハードマクロのレ
イアウトパターンデータを保存するためのレイアウトパ
ターン保存手段と、前記レイアウトパターン保存手段か
ら得た前記レイアウトパターンデータに基づいて前記ハ
ードマクロを構成しているトランジスタと配線を表示す
るための表示手段と、前記表示手段に表示されたトラン
ジスタの順列の変更を指示するためのトランジスタ順列
変更手段と、前記トランジスタ順列変更手段から変更の
指示を受けて、前記回路接続情報保持手段が保持してい
る前記回路接続情報に基づき、既に配置されている常時
オフ状態のトランジスタのうちで冗長なトランジスタが
存在するか否かを判定するとともに、冗長と認められた
常時オフ状態のトランジスタが削除可能である場合にそ
の位置を出力する冗長分離トランジスタ検出手段と、前
記冗長分離トランジスタ検出手段が出力した前記常時オ
フ状態のトランジスタの位置の指定を受け、前記常時オ
フ状態のトランジスタの所定の配線を削除し、削除され
た前記冗長な常時オフ状態のトランジスタの位置におい
て前記x軸に沿った所定の一方向から反対の他方向に延
びる配線については所定の距離だけ短縮して接続を保た
せつつ、削除された前記冗長な常時オフ状態のトランジ
スタの位置よりも前記一方向にある配線を所定の距離だ
け前記他方向に向けて移動させる分離トランジスタ削除
手段とを備えて構成される。
【0015】
【発明の実施の形態】
実施の形態1.以下、この発明の実施の形態1について
説明する。図1はこの発明の実施の形態1によるマクロ
セルレイアウト編集装置の構成を示すブロック図であ
る。図1において、1はトランジスタ敷き詰め型集積回
路のベースアレイと垂直および水平配線トラック並びに
これらの上に配置された配線パターン等のレイアウトパ
ターンデータを電子計算機のファイル等に記憶したり読
み出したりするレイアウトパターン保存手段、2はマク
ロセルレイアウトに関するものであって電子計算機のフ
ァイル等に記憶されレイアウトパターン保存手段1に管
理されるレイアウトパターンデータ、3はレイアウトパ
ターン保存手段1より読み出されるレイアウトパターン
データ2に基づいた表示を行うための表示手段、4は表
示手段3により制御されるディスプレイ装置などの表示
装置、5は配線編集等に用いるデータを入力するための
マウス等を含む入力装置、6はレイアウトパターン保存
手段1により得られる水平および垂直配線トラックと配
線パターンなどのレイアウトパターンデータ2と入力装
置5から入力されたデータとを用いて配線パターンの追
加または削除または変形または移動を行う配線編集手
段、7はレイアウトパターン保存手段1により得られる
レイアウトパターンデータ2と入力装置5から入力され
たデータとを用いて分離トランジスタを自動処理により
挿入する分離トランジスタ挿入手段である。
【0016】次に、分離トランジスタを挿入する手順に
ついて図3を用いて説明する。図3は、分離トランジス
タの挿入を自動処理する電子計算機の処理手順(プログ
ラム)の概要を示したフローチャートである。まず、レ
イアウトパターンデータ2をレイアウトパターン保存手
段1により読み出し、表示装置4に表示する(ステップ
S1)ことによって、マクロセルレイアウト上のどの垂
直配線トラック上に分離トランジスタを挿入するかを視
覚的に判断できる環境をオペレータに対して準備する。
【0017】次に、オペレータは表示装置4を見なが
ら、マウスなどの入力装置5を用いて、分離トランジス
タの挿入位置(何番目の垂直配線トラックか)を入力す
る(ステップS2)。入力された分離トランジスタ挿入
位置は分離トランジスタ挿入手段7に取り込まれる。次
に、分離トランジスタ挿入手段7により、前記分離トラ
ンジスタの挿入位置(指定された垂直配線トラック)上
の垂直方向の配線パターン及び右(または左)方、つま
り指定された分離トランジスタを基準としてx軸の正方
向に配置された配線パターンを右(または左)に垂直配
線トラックの間隔の距離だけ移動する。この時同時に、
これら配線パターンと接続するとともに挿入位置上を水
平に通過する配線パターンを挿入位置上で垂直配線トラ
ックの間隔の距離だけ延長する。換言すれば、指定され
た垂直配線トラックを境に配線をx軸の正方向に移動し
た時点で、配線が切断させるものがあるため、その移動
によりレイアウト的に切断される配線をx軸の負方向に
延長することにより再び接続するのである。その後、挿
入位置上のトランジスタが分離トランジスタとして構成
されるようにトランジスタのゲート電極と近傍の電源ま
たはグランド(P型トランジスタの場合は電源、N型ト
ランジスタの場合はグランド)の配線パターンとを接続
する配線パターンを生成し配置する(ステップS3)。
【0018】最後に、ステップS3でのレイアウト変更
結果をレイアウトパターン保存手段1によりレイアウト
パターンデータ2に格納するとともに表示手段3により
変更結果を表示装置4に表示して手続きを終る(ステッ
プS4)。
【0019】以上のようにこの発明の実施の形態1によ
るマクロセルレイアウト編集装置を用いることにより、
分離トランジスタを挿入する位置を示すという、従来と
比べて少ない手順で分離トランジスタの入力の作業を完
了でき、マクロセルレイアウト編集作業の効率化が可能
となる。
【0020】次に、図4ないし図7を用いて分離トラン
ジスタ挿入手段7の手続きについて詳しく説明する。図
5は、図3のステップS3に示された分離トランジスタ
挿入手段7による分離トランジスタ挿入の自動処理の手
順を詳細に示すフローチャートである。図4は、図1の
分離トランジスタ挿入手段7を詳細に記載したブロック
図である。図6は、位置40に分離トランジスタを挿入
する前の、表示装置4に表示されたマクロセルレイアウ
トを示す平面図である。図7は、図5に示された手順で
図6中の矢印40で示す位置に分離トランジスタを挿入
した後のレイアウトを示す平面図である。
【0021】まず、図3のステップS2でオペレータに
より指定された分離トランジスタの挿入位置(図6の矢
印40で示した垂直配線トラックの順位)を取り込む
(ステップS3A)。これにより、ゲート電極13a,
13bを持つ2つのトランジスタを分離トランジスタと
することが決定される。
【0022】次に、図4に示す移動配線選択部30によ
り、挿入位置の垂直配線トラック上の配線パターンと、
挿入位置より予め定められた方向である右方(x軸正方
向)にあり、挿入位置の垂直配線トラックを水平方向に
通過しないすべての第1層配線パターン17、第2層配
線パターン18およびビアコンタクト19〜20を選
ぶ。予め定められた方向は、左方でも良いがこの実施の
形態1の説明では挿入位置より右方にある配線パターン
17を右方に移動する場合について述べる。例えば、配
線パターン17c,17e〜17h、およびビアコンタ
クト19a〜19h,19k,19mが単に右側に移動
される。例えば、ゲート電極13aの右側にあるゲート
電極13cに第1層配線パターン17cの両端がビアコ
ンタクト19b,19cによってそれぞれ接続される。
また、第1層配線パターン17eの両端がビアコンタク
ト19d,19eによってそれぞれゲート電極13dの
左側にある拡散層14に接続される。
【0023】また、挿入位置の垂直配線トラックを水平
方向に通過する配線パターンについては、配線パターン
のうち挿入位置の垂直配線トラック上と、上記垂直配線
トラックより右方に位置する部分を選ぶ。ここで選ばれ
た配線パターンは図4に示す選択配線記憶部31に記憶
しておくものとする(ステップS3B)。例えば、配線
パターン17a,17b,17dが記憶される。
【0024】次に、ステップS3Bで図4に示す配線移
動部32により選択され選択配線記憶部31に記憶され
ている配線パターン17a,17b,17dを、隣り合
う垂直配線トラックの距離、例えば垂直配線トラック1
6a,16b間の距離だけ右方に移動する。さらに移動
前に分離トランジスタ挿入位置の垂直配線トラックを水
平に通過しており、移動後接続が切断された配線パター
ン17a,17b,17dについて、垂直配線トラック
の間隔の長さを持つ配線パターンを垂直配線トラック1
6a,16b間に追加することにより再び接続する(ス
テップS3C)。
【0025】次に、図4に示す分離トランジスタ配線生
成部33により、分離トランジスタ挿入位置の垂直配線
トラック16a上にあるトランジスタのゲート電極13
a,13cと電源またはグランド配線50,51とをそ
れぞれ接続するように配線パターンを生成する。図2に
示すようにベースアレイの上側には電源配線パターン5
0、下側にはグランド配線パターン51がx軸と平行に
配置されているので、通常は、図7に示す分離トランジ
スタのように、例えばP型トランジスタの場合は垂直方
向の第1層配線パターン17kおよびビアコンタクト1
9mを配置して上側の電源配線パターン50とゲート電
極13aを接続すればよい(ステップS3D)。また、
N型トランジスタの場合は、垂直方向の第1層配線パタ
ーン17mおよびビアコンタクト19pを配置して下側
のグランド配線パターン51とゲート電極13bを接続
すればよい。
【0026】以上の手順によって、図7に示すように、
オペレータの指定した矢印40で示す位置に分離トラン
ジスタを配置することができる。なお、ステップS3D
において、障害物となる配線パターンが存在して上記の
第1層配線パターンとビアコンタクトのみで接続できな
い場合は、未接続のまま放置しておくものとする。未接
続のまま放置された電源配線パターンとゲート電極との
接続は、手続き終了後オペレータが図1に示す入力装置
5を操作して配線編集手段6により人手で接続するか、
一旦レイアウトパターン保存手段1によりレイアウトデ
ータを保存した後、例えば、特開平8−30671号公
報、あるいは設計自動化76−4(1995.7.2
0)に記載された既知の引き剥し再配線機能を有する配
線装置等で接続するものとする。
【0027】実施の形態2.以下、この発明の実施の形
態2について説明する。図8はこの発明の実施の形態2
によるマクロセルレイアウト編集装置の構成を示すブロ
ック図である。この装置の構成は実施の形態1によるマ
クロセルレイアウト編集装置の構成に、障害配線パター
ン検出手段8が加わったものである。障害配線パターン
検出手段8は、オペレータが配線編集手段6によってあ
る垂直配線トラック上に垂直方向の配線パターンを入力
しようとする時、障害物となる他の垂直方向の配線パタ
ーンが存在しないかどうかを判定する手段である。
【0028】次に、図8に示すマクロセルレイアウト編
集装置において、垂直方向の配線パターン入力の際に分
離トランジスタを挿入する手順について図9ないし図1
1を用いて説明する。図9は、垂直方向の第2層配線パ
ターンを入力する際に分離トランジスタの挿入を自動処
理する電子計算機の処理手順(プログラム)の概要を示
したフローチャートである。図10は、第2層配線パタ
ーン追加位置とともに表示装置4に表示されたマクロセ
ルレイアウトを示す平面図である。図7は、第2層配線
パターンを追加するために分離トランジスタを挿入した
後のレイアウトを示す平面図である。まず、レイアウト
パターンデータ2をレイアウトパターン保存手段1によ
り読み出し、表示装置4に表示する(ステップS1)こ
とによって、マクロセルレイアウト上のどの垂直配線ト
ラック上に新規な第2層配線パターンを挿入するかを視
覚的に判断できる環境をオペレータに対して準備する。
【0029】次に、オペレータが表示装置4を見なが
ら、マウスなどの入力装置5を用いて、入力する第2層
配線パターンの始点PSと終点PTとを入力する(ステ
ップS11)。入力されたデータは配線編集手段6に取
り込まれる。例えば、オペレータは、図10の垂直配線
トラック16c上の2点PSとPTを、始点および終点
として選択する。このとき、領域Ar1に新たな第2層
配線パターンが追加されることになる。
【0030】次に、配線編集手段6は、障害配線パター
ン検出手段8に始点PSと終点PTに関するデータを引
き渡す。障害配線パターン検出手段8によって、始点P
Sと終点PTを結ぶ配線パターンを配置する場合に障害
物となる垂直方向の配線パターン(この場合は他の第2
層配線パターン)が存在しないかどうかを、レイアウト
パターン保存手段1により取り出したレイアウトパター
ンデータ2を用いて調査する(ステップS12)。
【0031】次に、障害物となる第2層配線パターンが
存在すれば、始点PSと終点PTが存在する垂直配線ト
ラックに関するデータを分離トランジスタ挿入手段7に
引き渡し、ステップS3を実行する。例えば、図10の
第2層配線パターン18aが障害物となる第2層配線パ
ターンに相当する。
【0032】もし存在しなければ、始点PSと終点PT
を再び配線編集手段6に引き渡し、ステップS14を実
行する(ステップS13)。
【0033】次に、分離トランジスタ挿入手段7によっ
て、始点PS及び終点PTが存在する垂直配線トラック
の位置に分離トランジスタを挿入して、配線パターンを
配置するための領域を確保する(ステップS3)。例え
ば、図11に示すように、垂直配線トラック16cのゲ
ート電極13eおよびゲート電極13fを持つトランジ
スタを分離トランジスタとする。この時、垂直配線トラ
ック16cの上およびそれより右(x軸正方向)にある
配線パターンおよびビアコンタクトを右(x軸正方向)
に移動する。例えば、移動されるものは、配線パターン
18a,17a〜17h,17p,17q、およびビア
コンタクト19a〜19h,19k,19m,19r,
19s,20a,20bなどである。
【0034】次に、配線編集手段6により始点PSと終
点PTとを結ぶ配線パターン(図11の第2層配線パタ
ーン18b)を生成し配置する(ステップS14)。
【0035】最後に、これまでのレイアウト変更結果を
レイアウトパターン保存手段1によりレイアウトパター
ンデータ2に格納するとともに表示手段3により変更結
果を表示装置4に表示して手続きを終る(ステップS
4)。
【0036】以上のような手順によって、図10に示す
オペレータによる始点PSおよひ終点PTの入力から、
図11に示すような、垂直方向の第2層配線パターン1
8bを追加することができる。
【0037】以上のように配線パターン18a,18b
が重なる位置に、障害配線パターン検出手段8が分離ト
ランジスタ挿入手段に常時オフ状態のトランジスタを挿
入させるので、配線の誤りや常時オフ状態のトランジス
タを挿入する手間を省いて作業を効率化できるという効
果がある。
【0038】実施の形態3.以下、この発明の実施の形
態3について説明する。図12はこの発明の実施の形態
3によるマクロセルレイアウト編集装置の構成を示すブ
ロック図である。この装置の構成は、実施の形態1によ
るマクロセルレイアウト編集装置の構成に、回路接続情
報保持手段21とトランジスタ順列変更手段23と分離
トランジスタ要否判定手段24とを加えたものである。
回路情報保持手段21は、複数のトランジスタの接続関
係を記述した回路接続情報22を保持している。トラン
ジスタ順序変更手段23は、表示手段3に表示されたト
ランジスタの順列の変更を指示するために設けられてい
る。分離トランジスタ要否判定手段24は、トランジス
タ順列変更手段23から変更の指示を受けて、回路接続
情報保持手段が保持している回路接続情報に基づき、分
離トランジスタを新たに挿入する必要性を判定するとと
もに、必要が認められた分離トランジスタの挿入位置
(垂直配線トラックの順位)を出力する。ここで、簡単
のためトランジスタ順列変更手段23が取り扱うマクロ
セルレイアウトには分離トランジスタのゲート電極と電
源またはグランド配線パターンを接続する(図7の配線
パターン17kおよびビアコンタクト19mのような)
配線パターン以外の配線パターンは配置されていないも
のとする。このため配線編集手段6は、図12のマクロ
セルレイアウト編集装置の記載から省略されている。
【0039】次に、図12に示すマクロセルレイアウト
編集装置において、オペレータがトランジスタ順列変更
手段23によってトランジスタの順列を変更した場合
に、必要に応じて分離トランジスタを配置する手順につ
いて図13を用いて説明する。図13は、上記のように
オペレータがトランジスタの順列を変更する場合の電子
計算機の処理手順(プログラム)の概要を示したフロー
チャートである。ここで、マクロセルレイアウトのベー
スアレイ上のトランジスタには、回路接続情報保持手段
21によって記憶されている各トランジスタならびに必
要な分離トランジスタとが予め割り当てられているもの
とする。
【0040】まず、レイアウトパターンデータ2をレイ
アウトパターン保存手段1により読み出し、表示装置4
に表示する(ステップS1)ことによって、マクロセル
レイアウト上のどのトランジスタをどの位置、つまりど
の垂直配線トラックに移動するかを視覚的に判断できる
環境をオペレータに対して準備する。次に、オペレータ
が表示装置4を見ながら、マウスなどの入力装置5を用
いて、トランジスタの移動元と移動先としてそれぞれ垂
直配線トラックを選んで入力する(ステップS21)。
入力されたデータはトランジスタ順列変更手段23に取
り込まれる。
【0041】次に、トランジスタ順列変更手段23によ
って、トランジスタの順列を変更し、変更後のトランジ
スタの順列のデータを分離トランジスタ要否判定手段2
4に引き渡す(ステップS22)。次に、分離トランジ
スタ要否判定手段24によって、移動後のトランジスタ
と、これと隣り合うトランジスタとで拡散領域14を共
有できるかどうかを調べて判断する(ステップS23,
S24)。もし共有できる場合は新規に分離トランジス
タを配置する必要はないのでステップS4を実行する。
もし共有すると拡散領域に異なる信号が同時に割り当て
られることになる場合には、拡散領域を2つに分離して
絶縁するように新規に分離トランジスタを配置する必要
があるのでステップS25を実行する。
【0042】新規に分離トランジスタが必要となる場合
には、次に、分離トランジスタ要否判定手段によって分
離トランジスタを配置する位置を求め、分離トランジス
タ挿入手段7にその位置等に関するデータを引き渡す
(ステップS25)。次に、分離トランジスタ挿入手段
7によって、上記ステップS24で求めた位置、つまり
分離トランジスタ挿入手段7により指定された垂直配線
トラックに分離トランジスタを挿入して、隣り合うトラ
ンジスタ間で共有している拡散領域を2つに分け絶縁す
る(ステップS3)。最後に、これまでのレイアウト変
更結果をレイアウトパターン保存手段1によりレイアウ
トパターンデータ2に格納するとともに表示手段3によ
り変更結果を表示装置4に表示して手続きを終る(ステ
ップS4)。
【0043】以上のような手順によって、オペレータに
よるトランジスタの順列の変更に伴って新規に必要とな
る分離トランジスタを電子計算機の自動処理で配置する
ことができる。この結果トランジスタの順列変更で頻繁
に生じる分離トランジスタの配置を自動処理することが
できるほか、オペレータの操作ミスによるマクロセルレ
イアウト中の回路接続関係の誤りの発生を防ぐことがで
きる。
【0044】実施の形態4.以下、この発明の実施の形
態4について説明する。図14はこの発明の実施の形態
4によるマクロセルレイアウト編集装置の構成を示すブ
ロック図である。この装置の構成は、実施の形態3によ
るマクロセルレイアウト編集装置の構成に、冗長分離ト
ランジスタ検出手段41と分離トランジスタ削除手段4
2とを加えたものである。
【0045】冗長分離トランジスタ検出手段41は、ト
ランジスタ順列変更手段23から変更の指示を受けて、
回路接続情報保持手段21が保持している回路接続情報
22に基づき、既に配置されている分離トランジスタの
うちで冗長なトランジスタが存在するか否かを判定する
とともに、冗長と認められた分離トランジスタが削除可
能である場合にその位置を出力する。分離トランジスタ
削除手段42は、冗長分離トランジスタ検出手段41が
出力した分離トランジスタの位置の指定を受け入れて、
冗長な分離トランジスタの所定の配線を削除する。また
分離トランジスタ削除手段42は、削除された冗長な分
離トランジスタの位置においてx軸の正方向から反対の
負方向に延びる配線については所定の距離だけ短縮して
接続を保たせつつ、削除された冗長なトランジスタの位
置よりも正方向にある配線を所定の距離だけ負方向に向
けて移動させる。
【0046】この実施の形態においても、簡単のためト
ランジスタ順列変更手段23が取り扱うマクロセルレイ
アウトには分離トランジスタのゲート電極と電源または
グランド配線パターンを接続する(図7の配線パターン
17kおよびビアコンタクト19mのような)配線パタ
ーン以外の配線パターンは配置されていないものとす
る。
【0047】次に、図14に示すマクロセルレイアウト
編集装置において、オペレータがトランジスタ順列変更
手段23によってトランジスタの順列を変更した場合
に、必要に応じて分離トランジスタを配置する手順につ
いて図15を用いて説明する。図15は、上記のように
オペレータがトランジスタの順列を変更する場合の電子
計算機の処理手順(プログラム)の概要を示したフロー
チャートである。ここで、マクロセルレイアウトのベー
スアレイ上のトランジスタには、回路接続情報保持手段
21によって記憶されている各トランジスタ並びに必要
な分離トランジスタとが予め割り当てられており、か
つ、複数の垂直配線トラックに跨るような配線パターン
は配置されていないものとする。
【0048】まず、レイアウトパターンデータ2をレイ
アウトパターン保存手段1により読み出し、表示装置4
に表示する(ステップS1)ことによって、マクロセル
レイアウト上のどのトランジスタをどの位置、つまりど
の垂直配線トラックに移動するかを視覚的に判断できる
環境をオペレータに対して準備する。
【0049】次に、オペレータが表示装置4を見なが
ら、マウスなどの入力装置5を用いて、トランジスタの
移動元と移動先としてそれぞれ垂直配線トラックを選ん
で入力する(ステップS21)。入力されたデータはト
ランジスタ順列変更手段23に取り込まれる。
【0050】次に、トランジスタ順列変更手段23によ
って、トランジスタの順列を変更し、変更後のトランジ
スタの順列のデータを分離トランジスタ要否判定手段2
4および冗長分離トランジスタ検出手段41に引き渡す
(ステップS22)。分離トランジスタ要否判定手段2
4の処理については実施の形態3にて説明したので、以
下では冗長分離トランジスタ検出手段41に関わる処理
についてのみ説明する。
【0051】次に、冗長分離トランジスタ検出手段41
によって、冗長な分離トランジスタが存在していないか
どうかの検査を行う。冗長なトランジスタが存在するの
は、(1)移動後のトランジスタと隣り合うトランジス
タが分離トランジスタであって、隣接する分離トランジ
スタのゲート電極をはさむ両側の拡散に割り当てられた
信号が同一であるとき、または、(2)移動トランジス
タが分離トランジスタであり、隣接トランジスタが分離
トランジスタであるとき、のいずれかの場合である。
(1)の場合は隣接トランジスタが冗長な分離トランジ
スタであり、(2)の場合は移動トランジスタか隣接ト
ランジスタかのいずれか一方が冗長な分離トランジスタ
であると判断される(ステップS31,S32)。冗長
分離トランジスタが存在しなければステップS4を実行
する。
【0052】次に、同じく冗長分離トランジスタ検出手
段41によって、ステップS31で検出された冗長分離
トランジスタが削除可能であるかを、冗長分離トランジ
スタの存在する垂直配線トラック上の配線パターンの配
置状況により調べる。上記垂直配線トラック上に、冗長
分離トランジスタのゲート電極と電源またはグランド配
線パターンとを接続する配線パターン以外の配線パター
ンが存在しないとき、その垂直配線トラック上の冗長分
離トランジスタを削除可能とする(ステップS33)。
冗長分離トランジスタが削除可能であれば、ステップS
34を実行し、削除不可能であればステップS4を実行
する。
【0053】冗長分離トランジスタが削除可能である場
合には、次に、分離トランジスタ削除手段42によっ
て、上記ステップS33で得られた削除可能な冗長分離
トランジスタを削除する(ステップS34)。
【0054】最後に、これまでのレイアウト変更結果を
レイアウトパターン保存手段1によりレイアウトパター
ンデータ2に格納するとともに表示手段3により変更結
果を表示装置4に表示して手続きを終る(ステップS
4)。
【0055】次に、図16および図17を用いて分離ト
ランジスタ削除手段42の手続きについて詳しく説明す
る。図17は図15のステップS34に示された分離ト
ランジスタ削除手段42による冗長分離トランジスタ削
除の自動処理の手順を示すフローチャートである。図1
6は、図14の分離トランジスタ削除手段42を詳細に
記載したブロック図である。
【0056】まず、図16に示す分離トランジスタ配線
削除部34により、冗長分離トランジスタのゲート電極
と電源またはグランド配線とを接続する配線パターンを
削除する(ステップS34A)。
【0057】次に、移動配線選択部30により、削除す
る冗長分離トランジスタの存在する垂直配線トラックよ
り右方(左方でも良いが本実施の形態では右方にある配
線パターンを左方に移動する場合について述べる)にあ
るすべての配線パターンを選ぶ。ここで選ばれた配線パ
ターンは図16に示す選択配線記憶部31に記憶してお
くものとする(ステップS3B)。
【0058】最後に、前記ステップS3Bで図16に示
す配線移動部32により選択され選択配線記憶部31に
より記憶されている配線パターンを、隣り合う垂直配線
トラックの距離だけ左方に移動する(ステップS3
C)。
【0059】以上のような手順によって、オペレータに
よるトランジスタの順列の変更に伴って冗長となる分離
トランジスタを電子計算機の自動処理で削除することが
でき、またオペレータの操作ミスによるマクロセルレイ
アウト中の回路接続関係の誤りの発生を防ぐことができ
る。
【0060】
【発明の効果】以上説明したように、請求項1記載の発
明のマクロセルレイアウト編集装置によれば、分離トラ
ンジスタ挿入手段が配線パターンの移動を行って、常時
オフ状態のトランジスタの挿入場所を作り、常時オフ状
態のトランジスタを挿入するよう構成されているので、
常時オフ状態のトランジスタの挿入場所を指定するだけ
でよく、従来と比べて少ない操作で常時オフ状態のトラ
ンジスタの入力の作業を完了でき、マクロセルレイアウ
ト編集作業の効率化ができるという効果がある。
【0061】請求項2記載の発明のマクロセルレイアウ
ト編集装置によれば、配線パターンが重なる位置に、障
害配線パターン検出手段が分離トランジスタ挿入手段に
常時オフ状態のトランジスタを挿入させるので、配線の
誤りや常時オフ状態のトランジスタを挿入する手間を省
いて作業を効率化できるという効果がある。
【0062】請求項3記載の発明のマクロセルレイアウ
ト編集装置によれば、分離トランジスタ要否判定手段
が、トランジスタ順列の変更に際し、常時オフ状態のト
ランジスタの挿入の必要性を判断して、分離トランジス
タ挿入手段に常時オフ状態のトランジスタを挿入させる
ので、ベースアレイ上のトランジスタの順列の変更に際
して必要となる常時オフ状態のトランジスタを追加する
操作を省略でき、かつ必要な分離トランジスタの配置を
忘れるという誤りが少なくなるなどマクロセルレイアウ
ト編集作業の効率が向上するという効果がある。
【0063】請求項4記載の発明のマクロセルレイアウ
ト編集装置によれば、冗長分離トランジスタ検出手段
が、検出した冗長な常時オフ状態のトランジスタを、分
離トランジスタ削除手段に削除させるので、ベースアレ
イ上のトランジスタの順列の変更に際して不必要となる
常時オフ状態のトランジスタを削除する操作を省略で
き、マクロセルレイアウト編集作業の効率が向上すると
いう効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるマクロセルレ
イアウト編集装置の構成を示すブロック図である。
【図2】 マクロセルレイアウトの一例を示す平面図で
ある。
【図3】 図1に示したマクロセルレイアウト編集装置
の処理手順を示すフローチャートである。
【図4】 図1に示した分離トランジスタ挿入手段の構
成を示すブロック図である。
【図5】 図4の分離トランジスタ挿入手段の処理手順
を示すフローチャートである。
【図6】 分離トランジスタを挿入する前のマクロセル
レイアウトを示す平面図である。
【図7】 分離トランジスタを挿入した後のマクロセル
レイアウトを示す平面図である。
【図8】 この発明の実施の形態2によるマクロセルレ
イアウト編集装置の構成を示すブロック図である。
【図9】 図8に示したマクロセルレイアウト編集装置
の処理手順を示すフローチャートである。
【図10】 配線パターンの追加位置を指定したときの
マクロセルレイアウトを示す平面図である。
【図11】 配線パターンが追加された後のマクロセル
レイアウトを示す平面図である。
【図12】 この発明の実施の形態3によるマクロセル
レイアウト編集装置の構成を示すブロック図である。
【図13】 図12に示したマクロセルレイアウト編集
装置の処理手順を示すフローチャートである。
【図14】 この発明の実施の形態4によるマクロセル
レイアウト編集装置の構成を示すブロック図である。
【図15】 図14に示したマクロセルレイアウト編集
装置の処理手順を示すフローチャートである。
【図16】 図14の分離トランジスタ削除手段の構成
を示すブロック図である。
【図17】 図16の分離トランジスタ削除手段の処理
手順を示すフローチャートである。
【図18】 従来のマクロセルレイアウト編集装置の構
成を示すブロック図である。
【図19】 従来のマクロセルレイアウト編集装置の処
理手順を示すフローチャートである。
【符号の説明】
1 レイアウトパターン保存手段、2 レイアウトパタ
ーンデータ、3 表示手段、4 表示装置、5 入力装
置、6 配線編集手段、7 分離トランジスタ挿入手
段、8 障害配線パターン検出手段、21 回路接続情
報保持手段、22回路接続情報、23 トランジスタ順
列変更手段、24 分離トランジスタ要否判定手段、4
1 冗長分離トランジスタ検出手段、42 分離トラン
ジスタ削除手段。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 トランジスタ敷き詰め型集積回路で用い
    られ、x軸に対して平行に並ぶトランジスタ間に常時オ
    フ状態のトランジスタを配置して所望のトランジスタ間
    を分離する形式のハードマクロについて、配線の追加、
    移動、削除、または変形に関するレイアウト編集を行う
    マクロセルレイアウト編集装置において、 前記ハードマクロのレイアウトパターンデータを保存す
    るためのレイアウトパターン保存手段と、 前記レイアウトパターン保存手段から得た前記レイアウ
    トパターンデータを表示するための表示手段と、 前記表示手段に表示された前記レイアウトパターンデー
    タに基づいた常時オフ状態のトランジスタの挿入位置の
    指定を受け、指定されたトランジスタの挿入位置を含め
    て該挿入位置から前記x軸に沿った所定の一方向にある
    配線を所定の距離だけ前記一方向に向けて移動させて接
    続し、前記挿入位置において前記一方向と反対の他方向
    に延びる配線については前記所定の距離だけ延長して接
    続を保たせ、指定された位置のトランジスタに対して常
    時オフ状態のトランジスタになるよう所定の配線を施す
    分離トランジスタ挿入手段とを備える、マクロセルレイ
    アウト編集装置。
  2. 【請求項2】 前記x軸に垂直なy軸に対して平行な配
    線パターンの追加を指示した場合、追加された配線パタ
    ーンが他の配線パターンと重なるときには、前記分離ト
    ランジスタ挿入手段に配線パターンが重なる位置に常時
    オフ状態のトランジスタを設けさせる障害配線パターン
    検出手段をさらに備える、請求項1記載のマクロセルレ
    イアウト編集装置。
  3. 【請求項3】 トランジスタ敷き詰め型集積回路で用い
    られ、x軸に対して平行に並ぶトランジスタ間に常時オ
    フ状態のトランジスタを配置して所望のトランジスタ間
    を分離する形式のハードマクロに関するレイアウト編集
    を行うマクロセルレイアウト編集装置において、 複数のトランジスタの接続関係を記述した回路接続情報
    を保持している回路接続情報保持手段と、 前記ハードマクロのレイアウトパターンデータを保存す
    るためのレイアウトパターン保存手段と、 前記レイアウトパターン保存手段から得た前記レイアウ
    トパターンデータに基づいて前記マクロセルを構成して
    いるトランジスタと配線を表示するための表示手段と、 前記表示手段に表示されたトランジスタの順列の変更を
    指示するためのトランジスタ順列変更手段と、 前記トランジスタ順列変更手段から変更の指示を受け
    て、前記回路接続情報保持手段が保持している前記回路
    接続情報に基づき、常時オフ状態のトランジスタを新た
    に挿入する必要性を判定するとともに、必要が認められ
    た常時オフ状態のトランジスタの挿入位置を指定する分
    離トランジスタ要否判定手段と、 前記分離トランジスタ要否判定手段が出力した前記常時
    オフ状態のトランジスタの挿入位置の指定を受け、指定
    されたトランジスタの挿入位置を含めて該挿入位置から
    前記x軸の所定の一方向にある配線を所定の距離だけ前
    記所定の一方向に向けて移動させつつ、前記一方向と反
    対の他方向に延びる配線については該他方向に前記所定
    の距離だけ延長して接続を保たせ、前記常時オフ状態の
    トランジスタに所定の配線を施す分離トランジスタ挿入
    手段とを備える、マクロセルレイアウト編集装置。
  4. 【請求項4】 トランジスタ敷き詰め型集積回路で用い
    られ、x軸に対して平行に並ぶトランジスタ間に常時オ
    フ状態のトランジスタを配置して所望のトランジスタ間
    を分離する形式のハードマクロに関するレイアウト編集
    を行うマクロセルレイアウト編集装置において、 複数のトランジスタの接続関係を記述した回路接続情報
    を保持している回路接続情報保持手段と、 前記ハードマクロのレイアウトパターンデータを保存す
    るためのレイアウトパターン保存手段と、 前記レイアウトパターン保存手段から得た前記レイアウ
    トパターンデータに基づいて前記ハードマクロを構成し
    ているトランジスタと配線を表示するための表示手段
    と、 前記表示手段に表示されたトランジスタの順列の変更を
    指示するためのトランジスタ順列変更手段と、 前記トランジスタ順列変更手段から変更の指示を受け
    て、前記回路接続情報保持手段が保持している前記回路
    接続情報に基づき、既に配置されている常時オフ状態の
    トランジスタのうちで冗長なトランジスタが存在するか
    否かを判定するとともに、冗長と認められた常時オフ状
    態のトランジスタが削除可能である場合にその位置を出
    力する冗長分離トランジスタ検出手段と、 前記冗長分離トランジスタ検出手段が出力した前記常時
    オフ状態のトランジスタの位置の指定を受け、前記常時
    オフ状態のトランジスタの所定の配線を削除し、削除さ
    れた前記冗長な常時オフ状態のトランジスタの位置にお
    いて前記x軸に沿った所定の一方向から反対の他方向に
    延びる配線については所定の距離だけ短縮して接続を保
    たせつつ、削除された前記冗長な常時オフ状態のトラン
    ジスタの位置よりも前記一方向にある配線を所定の距離
    だけ前記他方向に向けて移動させる分離トランジスタ削
    除手段とを備える、マクロセルレイアウト編集装置。
JP12723796A 1996-05-22 1996-05-22 マクロセルレイアウト編集装置 Pending JPH09312384A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12723796A JPH09312384A (ja) 1996-05-22 1996-05-22 マクロセルレイアウト編集装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12723796A JPH09312384A (ja) 1996-05-22 1996-05-22 マクロセルレイアウト編集装置

Publications (1)

Publication Number Publication Date
JPH09312384A true JPH09312384A (ja) 1997-12-02

Family

ID=14955113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12723796A Pending JPH09312384A (ja) 1996-05-22 1996-05-22 マクロセルレイアウト編集装置

Country Status (1)

Country Link
JP (1) JPH09312384A (ja)

Similar Documents

Publication Publication Date Title
US7647574B2 (en) Basic cell design method for reducing the resistance of connection wiring between logic gates
US4768154A (en) Computer aided printed circuit board wiring
JPS63245940A (ja) ブロック配置処理方式
JPS63209144A (ja) 論理チップの製造方法
JPH09312384A (ja) マクロセルレイアウト編集装置
JP2006155524A (ja) 半導体集積回路の検証方法、検証装置および検証プログラム
JPH10173058A (ja) 配置配線方法
JPH1041393A (ja) 半導体スタンダードセル及びその配置配線方法
JP3790202B2 (ja) 半導体集積回路の電源配線方法および半導体集積回路
JP3208014B2 (ja) 配線経路調査装置および配線経路調査方法
US20010053948A1 (en) Apparatus and method for laying out transistor in semiconductor integrated circuit allowing efficient layout editing, and method for manufacturing semiconductor integrated circuit using the same method
JP2580982B2 (ja) Lsi電源配線レイアウトシステム
JP3541782B2 (ja) 半導体集積回路の設計方法
JP3204381B2 (ja) 半導体装置の自動配置配線方法
JPH05181936A (ja) 配線方法
JP2581401B2 (ja) 集積回路配線装置及び方法
JP3141588B2 (ja) オングリッド自動配線方法
JPH07147324A (ja) Cad装置による自動配置配線処理方法
JPH10340959A (ja) レイアウト方法
JPH0529463A (ja) Lsiの配線レイアウトの設計方法
CN118693049A (zh) 集成电路及其制造方法、以及对集成电路进行调试的方法
JP2557368B2 (ja) 配線基板設計支援方法
JP2000056446A (ja) 半導体集積回路及び半導体集積回路設計方法
JPH05102308A (ja) 半導体集積回路の自動レイアウト手法
JP2001024061A (ja) Asicの設計方法及びプリミティブレイアウト