JPH09312354A - パッケージ部品およびその製造方法 - Google Patents

パッケージ部品およびその製造方法

Info

Publication number
JPH09312354A
JPH09312354A JP15339596A JP15339596A JPH09312354A JP H09312354 A JPH09312354 A JP H09312354A JP 15339596 A JP15339596 A JP 15339596A JP 15339596 A JP15339596 A JP 15339596A JP H09312354 A JPH09312354 A JP H09312354A
Authority
JP
Japan
Prior art keywords
package
chip
stress
irregularities
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15339596A
Other languages
English (en)
Inventor
Hisashi Sugihara
央視 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP15339596A priority Critical patent/JPH09312354A/ja
Publication of JPH09312354A publication Critical patent/JPH09312354A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージの熱膨張によってチップに加わる
ストレスを低減する。 【解決手段】 樹脂製のパッケージ3にチップが封止さ
れたパッケージ部品1の外表面に複数の溝7を、一定の
間隔で横一列あるいは縦横に設ける。これによって、リ
フロー加熱時のパッケージ3の熱膨張をこの溝7部分で
吸収し、チップが受けるストレスを低減する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バッケージ部品及
びその製造方法に関し、特に、チップをパッケージ内に
封止された表面実装用のQFP(Quad Flat
Package)やSOP(Small Outlin
e Package)、リードレス部品等のパッケージ
部品に関するものである。
【0002】
【従来の技術】従来例としてのパッケージ部品40は、
図4(a)、(b)に示すように、薄板状の樹脂製パッ
ケージ41の四側面からリード42が突出したQFP
や、パッケージの二側面からリードが突出したSOP等
の表面実装部品であり、パッケージ41の上面および下
面はともに平らな状態である。そして、パッケージ41
内に、図示しないチップが封止されおり、チップは、パ
ッケージ41の中心より下方に封止されている。このよ
うに、チップをパッケージ41内に樹脂封止することに
よって、チップの汚れや傷つきを防止するようになって
いる。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来のパッケージ部品では、リフロー時にパッケージが熱
膨張を起こすと、パッケージとチップの熱膨張係数の違
いにより、パッケージ内のチップにストレスがかかり、
パッケージ部品の電子部品としての寿命低下や機能破壊
を起こす。そこで、パッケージの厚さを薄くすれば、リ
フロー時の加熱の際にチップにかかるストレスを低減す
ることができるが、これでは、外力に対するパッケージ
部品の曲げ強度が小さくなり、チップの外力に対する耐
久性が低下してしまう。
【0004】また、リフロー時の加熱によってパッケー
ジ全体が均一に熱膨張するため、パッケージの中央より
下方に封止されたチップには、上面の方に下面よりも大
きなストレスがかかり、チップに悪影響を与えてしま
う。そこで、チップの上面側と下面側のパッケージの厚
さを同じにすればストレスを均一化できるが、パッケー
ジ部品の薄型化のため等の外形上の制約から実施困難な
ことが多い。
【0005】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、チップが樹
脂製パッケージ内に封止されたパッケージ部品におい
て、封止材料の熱膨張によるチップへのストレスの付加
の防止を目的としている。
【0006】
【発明の開示】本発明は、チップがパッケージに封入さ
れたパッケージ部品において、前記パッケージの表面に
複数の凹凸が設けられたことを特徴としている。ここ
で、チップとは、受動素子、能動素子若しくは集積回路
が作りつけられた、または作りつけられることを前提と
した、半導体もしくは絶縁物の細片をいう。このよう
に、パッケージに凹凸を形成することによって、半田付
け時にパッケージが熱膨張するとき溝部分に応力集中が
起きてパッケージの熱ストレスが吸収され、チップに大
きなストレスが加わるのを防止でき、パッケージ部品の
電子回路としての寿命低下や機能低下及び機能破壊を防
止するようになっている。さらに、パッケージの熱膨張
によってチップに加わるストレスが低減されることによ
り、環境からの熱ストレスに対して強くなるとともに、
パッケージクラックを防止するようになっている。
【0007】例えぱ、凹凸は所定の間隔をおいて並べら
れた複数の溝としてもよい。このようにすることで、一
定方向に対するパッケージの曲げ強度を維持しつつチッ
プへのストレスを低減するようになっている。また、凹
凸は所定の間隔をおいて縦横に並べられた複数の溝とし
てもよい。この場合は、縦横の溝部分に応力集中が起き
てパッケージの熱ストレスが効果的に吸収されチップに
大きなストレスが加わることを防止するようになってい
る。
【0008】パッケージ部品の製造方法として、キャビ
ティ内面に凸凹部を突出された金型内にチップを設置し
た後、前記キャビティ内に樹脂を注入し、前記チップを
パッケージ用樹脂内に封止成形するとともに、成形され
たパッケージの表面に凸凹部により複数の凹凸を形成す
ることを特徴としてもよい。このような方法でパッケー
ジ部品を製造することによって、パッケージの表面に複
数の凹凸が設けられたパッケージ部品を二次加工するこ
となく、大量に低コストで生産することができる。
【0009】例えば、キャビティ内に突設される突条
は、複数とされ、キャビティ内に所定の間隔をおいて並
べられていてもよい。このようにすることで、一定方向
に対するパッケージの曲げ強度を維持しつつチップへの
ストレスを低減するようになっているパッケージ部品
を、大量に低コストで生産することができる。
【0010】あるいは、突条は、複数とされ、キャビテ
ィ内に所定の間隔をおいて縦横に配設されていてもよ
い。この場合は、縦横の溝部分に応力集中が起きてパッ
ケージの熱ストレスが効果的に吸収されチップに大きな
ストレスが加わることを防止するようになっているパッ
ケージ部品を、大量に低コストで生産することができ
る。
【0011】
【発明の実施の形態】
(第一の実施の形態)図1の(a)は本発明の第一の実
施の形態のパッケージ部品を示す図であり、(b)は同
じく側面図であり、(c)は同じく断面図である。この
パッケージ部品1はチップ2がパッケージ3に封入され
たものであり、前記パッケージ3の表面には複数の凹凸
が設けられている。また、このパッケージ部品1はQF
Pと呼ばれるものであり、パッケージ3が矩形の薄板状
となっていて、その四側面からチップ2のリード4が突
出している。
【0012】また、凹凸は、所定の間隔をおいてパッケ
ージ3の上面に並べられた溝7とされている。このよう
に、パッケージ3の上面に複数の溝7を設けることによ
って、パッケージ部品1の半田付け時に、パッケージ3
の熱膨張が溝7に吸収され、パッケージ部品1内部のチ
ップ2に加わるストレスが低減され、パッケージ部品1
の電子回路としての寿命低下や機能低下及び機能破壊を
防止するようになっている。また、パッケージ3部分の
熱膨張が低減されることにより、環境からの熱ストレス
に対して強くなるとともに、パッケージクラックを防止
するようになっている。さらに、溝7方向に対するパッ
ケージ3の曲げ強度を維持しつつチップ2へのストレス
を低減するようになっている。
【0013】パッケージ部品1を製造するときは、図2
(a)〜(e)に示すように、キャビティ10内に突条
11が突設された金型12に、チップ2が搭載されたリ
ードフレーム6を装填し、前記キャビティ10内に樹脂
Aを注入し、前記樹脂Aを成形して前記チップ2及びリ
ードフレーム6を樹脂封止するようになっている。
【0014】図2(a)は、モールド装置の金型12に
リードフレーム6を装填する様子を示す図である。金型
12は、上型12Aと下型12Bからなり、上型12A
には樹脂Aをキャビティ10内に注入するためのポット
13が穿設されている。金型12内には多数のパッケー
ジ部品1を同時成形するために複数のキャビティ10が
設けられ、キャビティ10内には所定の間隔をおいて複
数の突条11が並んで突設されている。このような構成
において、まず、上型12Aを上昇させて、チップ2が
ダイボンディング及びワイヤボンディングされたリード
フレーム6を上型12Aと下型12Bの間に配置し、上
型12Aを下降させて金型12を閉じてリードフレーム
6を保持する。
【0015】そして、図2(b)に示すように、プラン
ジャ14を押し下げて樹脂Aをキャビティ10に注入す
る。樹脂Aを注入する際、溶融した樹脂Aがポット13
からランナ15を経てキャビティ10内に注入する。
【0016】図2(c)はキャビティ10内の樹脂Aに
圧力を加えている様子を示す。すなわち、樹脂Aを注入
している間は圧力を加えないで樹脂Aがほぼキャビティ
10内に充填してから圧力を加える。圧力を加えること
によって樹脂中Aに巻込まれたエアをエアベントから外
部へ排出するようになっている。樹脂Aが充填された状
態で、数分間保持すると、樹脂Aは重合し、硬化する。
【0017】成形が終わると、図2(d)に示すよう
に、成形品16を金型12から取り出す。成形品16を
取り出すには、上型12Aを上昇させて、カル17やラ
ンナー15とともにパッケージ部品1の成形品16を取
り出す。この段階ではパッケージ部品1の重合は十分で
はなく樹脂特性が安定していないので数時間160〜1
80℃で加熱を行ない、樹脂Aを完全に重合し、成形品
16を硬化させる。
【0018】続いて、図2(e)に示すように、成形品
16から不要な部分を取り除き、パッケージ3以外の不
要なカル17等を切り捨てることによって、パッケージ
の表面に複数の溝7が形成されたパッケージ部品1が完
成する
【0019】このように、多数のパッケージ部品1を同
時成形するためのキャビティ10が設けられ、キャビテ
ィ10内に所定の間隔をおいて複数の突条11が並んで
突設されている金型12によってパッケージ部品1を製
造しているので、パッケージAの表面に複数の溝7が設
けられたパッケージ部品1を大量に低コストで生産する
ことができる。
【0020】(第二の実施の形態)図3の(a)は、第
二の実施の形態のパッケージ部品20を示す図であり、
(b)は、同じく側面図である。パッケージ21の表面
には、複数の溝22が所定の間隔をおいて格子状に縦横
に並べられている。なお、その他の構成は第一の実施の
形態のパッケージ部品と同様であり、同部材には同符合
を付してある。
【0021】このように、パッケージ21の表面に縦横
に並んだ溝22が設けられているので、半田付け時にパ
ッケージ21が熱膨張するとき溝22部分に応力集中が
起きて熱ストレスが吸収され、チップ2に大きなストレ
スが加わることを防止するようになっている。
【0022】パッケージ部品20を製造するときは、多
数のパッケージ部品20を同時成形するためのキャビテ
ィ10が設けられ、キャビティ10内には所定の間隔を
おいて複数の突条が並んで突設されている金型を用い、
第一の実施の形態と同様にトランスファモールドによっ
て成形している。
【0023】なお、上記実施の形態では、トランスファ
モールドによって表面実装部品を成形しているが、モー
ルド方法やパッケージ部品の種類は特に限定されるもの
ではなく、本発明の範囲内で変更されることはいうまで
もない。すなわち、能動素子や受動素子等のチップを封
止したあらゆる種類のパッケージ部品に本発明を適用す
ることができる。
【0024】
【発明の効果】本発明は、チップがパッケージに封入さ
れたパッケージ部品において、前記パッケージの表面に
複数の凹凸が設けられているので、半田付け時にパッケ
ージが熱膨張するとき凹凸部分に応力集中が起きて熱ス
トレスが吸収され、チップに大きなストレスが加わらな
くなり、パッケージ部品の電子回路としての寿命低下や
機能低下及び機能破壊を防止するようになっている。さ
らに、パッケージ部分の熱膨張が低減されることによ
り、環境からの熱ストレスに対して強くなるとともに、
パッケージクラックを防止するようになっている。
【0025】また、凹凸は所定の間隔をおいて並べられ
た複数の溝とすることで、一定方向に対するパッケージ
の曲げ強度を維持しつつチップへのストレスを低減する
ようになっている。
【0026】あるいは、凹凸は所定の間隔をおいて縦横
に並べられた複数の溝としてもよい。この場合は、縦横
の溝がパッケージの熱膨張を均一かつ効果的に吸収する
ため、チップにかかるストレスを効率良く低減するよう
になっている。
【0027】そして、キャビティ内に突状が突出された
金型に、チップが搭載されたリードフレームを設置し、
前記キャビティ内に樹脂を注入し、前記樹脂を成形して
前記リードフレームを樹脂封止しているので、パッケー
ジの表面に複数の凹凸が設けられたパッケージ部品を大
量に低コストで生産することができるといった優れた効
果がある。
【図面の簡単な説明】
【図1】(a)は本発明の第一の実施の形態のパッケー
ジ部品を示す図であり、(b)は同じく側面図であり、
(c)は同じく断面図である。
【図2】パッケージ部品の製造工程を示し、(a)はモ
ールド装置の金型にリードフレームを装填する様子を示
す図であり、(b)はプランジャを押し下げて樹脂をキ
ャビティに注入する様子を示す図であり、(c)はキャ
ビティ内の樹脂に圧力を加えている様子を示す図であ
り、(d)は成形品を金型から取り出す様子を示す図で
あり、(e)は成形品から不要な部分を取り除いた様子
を示す図である。
【図3】(a)は第二の実施の形態のパッケージ部品を
示す図であり、(b)は同じく側面図である。
【図4】(a)は従来のパッケージ部品を示す図であ
り、(b)は、同じく側面図である。
【符号の説明】
1,20 パッケージ部品 2 チップ 3,21 パッケージ 7,22 溝 11 突状 12 金型 A 樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 チップをパッケージに封入されたパッケ
    ージ部品において、前記パッケージの表面に複数の凹凸
    が設けられたことを特徴とするパッケージ部品。
  2. 【請求項2】 前記凹凸は前記パッケージの表面に所定
    の間隔をおいて設けられた複数の溝であることを特徴と
    する請求項1に記載のパッケージ部品。
  3. 【請求項3】 前記凹凸は所定の間隔をおいて縦横に並
    べられた複数の溝であることを特徴とする請求項1に記
    載のパッケージ部品。
  4. 【請求項4】 キャビティ内面に凸凹部を突出された金
    型内にチップを設置した後、前記キャビティ内に樹脂を
    注入し、前記チップをパッケージ用樹脂内に封止成形す
    るとともに、成形されたパッケージの表面に凸凹部によ
    り複数の凹凸を転写することを特徴とするパッケージ部
    品の製造方法。
  5. 【請求項5】 前記凸凹部は、金型のキャビティ内面に
    所定の間隔をおいて設けられた複数の突条であることを
    特徴とする請求項4に記載のパッケージ部品の製造方
    法。
  6. 【請求項6】 前記凸凹部は、金型のキャビティ内面に
    所定の間隔をおいて縦横に配設された複数の突条である
    ことを特徴とする請求項4に記載のパッケージ部品の製
    造方法。
JP15339596A 1996-05-23 1996-05-23 パッケージ部品およびその製造方法 Pending JPH09312354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15339596A JPH09312354A (ja) 1996-05-23 1996-05-23 パッケージ部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15339596A JPH09312354A (ja) 1996-05-23 1996-05-23 パッケージ部品およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09312354A true JPH09312354A (ja) 1997-12-02

Family

ID=15561564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15339596A Pending JPH09312354A (ja) 1996-05-23 1996-05-23 パッケージ部品およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09312354A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186651A (ja) * 2002-12-06 2004-07-02 Nec Corp 半導体装置及びその製造方法
US7100768B2 (en) * 2000-11-20 2006-09-05 Becton, Dickinson And Company Package for products to be sterilized with a high-temperature sterilizing fluid

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7100768B2 (en) * 2000-11-20 2006-09-05 Becton, Dickinson And Company Package for products to be sterilized with a high-temperature sterilizing fluid
JP2004186651A (ja) * 2002-12-06 2004-07-02 Nec Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR100350759B1 (ko) 볼 그리드 어레이형 반도체 장치 및 그 제조 방법
US7015593B2 (en) Semiconductor device having contact prevention spacer
US6969641B2 (en) Method and system for integrated circuit packaging
JPH10326800A (ja) 半導体装置の製造方法及び半導体製造装置用金型
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JPH09312354A (ja) パッケージ部品およびその製造方法
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001024001A (ja) 樹脂封止型半導体装置の製造方法及びリードフレーム
US7084003B2 (en) Method for manufacturing semiconductor device packages
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
JPH0462865A (ja) 半導体装置及びその製造方法
JP2001298032A (ja) 半導体パッケージとその製造方法
KR100263644B1 (ko) 반도체 패키지 몰딩장치
JP3012643B1 (ja) 半導体装置の製造方法
KR20000001008A (ko) 반도체칩을 내장한 플라스틱 패키지 몰드 장치와 그의 몰딩방법
KR100709007B1 (ko) 반도체 패키지 제조 방법
JPH05335442A (ja) 半導体装置の樹脂モールド方法
JPH06244312A (ja) 半導体装置及びその製造方法
JP2002170909A (ja) 半導体集合基板樹脂封止体、その製造方法及び製造装置
JP2005081695A (ja) 樹脂成形用金型
JPH06126771A (ja) 樹脂成形用金型
JP2974307B1 (ja) 半導体装置の製造方法
CN116364562A (zh) 芯片封装方法及封装结构
KR0145766B1 (ko) 반도체 패키지 및 그 제조방법
KR200234174Y1 (ko) Bga 반도체패키지의 패키지성형 몰드금형 구조