JPH09304466A - Apparatus for inspecting circuit board - Google Patents

Apparatus for inspecting circuit board

Info

Publication number
JPH09304466A
JPH09304466A JP8117877A JP11787796A JPH09304466A JP H09304466 A JPH09304466 A JP H09304466A JP 8117877 A JP8117877 A JP 8117877A JP 11787796 A JP11787796 A JP 11787796A JP H09304466 A JPH09304466 A JP H09304466A
Authority
JP
Japan
Prior art keywords
inspection
board
circuit
jig
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8117877A
Other languages
Japanese (ja)
Inventor
Fumio Funabashi
文夫 船橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daifuku Co Ltd
Original Assignee
Daifuku Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daifuku Co Ltd filed Critical Daifuku Co Ltd
Priority to JP8117877A priority Critical patent/JPH09304466A/en
Publication of JPH09304466A publication Critical patent/JPH09304466A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To efficiently inspect circuit boards. SOLUTION: A circuit board-inspecting jig 1 is provided in the apparatus, which has a plurality of circuit-board probes 5 fit to both an in-circuit inspection of inspecting an electric characteristic, a conduction state or the like of a circuit board 4 and a functional inspection of checking an operation of elements on the circuit board 4, etc. A separator 2 activates the necessary substrata probe 5 among the plurality of circuit-board probes 5 of the jig 1 correspondingly to the inspection to be carried out, namely, either the in-circuit inspection or the functional inspection. The remaining circuit-boards proves 5 are treated so as not to electrically influence the inspection to be carried out. A control means 3 selects and sets the separator 2 in a state corresponding to the inspection to be carried out and controls the jig 1 correspondingly to the inspection to be carried out.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、回路基板の電気
特性や導通等の検査を行うインサーキット検査や、回路
基板上の素子の動作チェック等を行う機能検査に使用す
る基板検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board inspection apparatus used for in-circuit inspection for inspecting electrical characteristics and continuity of a circuit board and for functional inspection for operation check of elements on the circuit board.

【0002】[0002]

【従来の技術】回路基板の検査には、大別すると、回路
基板の電気特性や導通等の検査を行うインサーキット検
査と、回路基板上の素子の動作チェック等を行う機能検
査とがあるが、従来は上記両検査を以下のように別々に
行っている。
2. Description of the Related Art The inspection of a circuit board is roughly classified into an in-circuit inspection for inspecting electrical characteristics and continuity of the circuit board and a function inspection for operation check of elements on the circuit board. Conventionally, both of the above inspections are performed separately as follows.

【0003】すなわち、インサーキット検査では、その
検査に対応する複数の基板接触子を有する専用のインサ
ーキット検査用治具に回路基板をセットし、パーソナル
コンピュータ等からなる制御装置によりその検査に対応
するプログラムで前記インサート検査用治具を制御して
いる。また、機能検査では、その検査専用の機能検査用
治具に回路基板をセットし、前記制御装置によってその
検査に対応するプログラムで前記機能検査用治具を制御
している。
That is, in the in-circuit inspection, the circuit board is set on a dedicated in-circuit inspection jig having a plurality of board contacts corresponding to the inspection, and the inspection is performed by a control device such as a personal computer. The insert inspection jig is controlled by a program. In the function inspection, the circuit board is set on the function inspection jig dedicated to the inspection, and the function inspection jig is controlled by the control device by the program corresponding to the inspection.

【0004】[0004]

【発明が解決しようとする課題】しかし、このような検
査方法では、各検査ごとに、専用の治具に回路基板をセ
ットし直さなければならず、コネクタの抜き差し作業も
非常に多いので、検査の作業能率が極めて悪いという問
題点があった。
However, in such an inspection method, it is necessary to reset the circuit board in a dedicated jig for each inspection, and the connector insertion and removal work is very frequent. There was a problem that the work efficiency of was extremely poor.

【0005】そこで、この発明の目的は、回路基板の検
査を能率良く行うことのできる基板検査装置を提供する
ことである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a board inspection apparatus capable of efficiently inspecting a circuit board.

【0006】[0006]

【課題を解決するための手段】この発明の基板検査装置
は、回路基板の電気特性や導通等の検査を行うインサー
キット検査、および回路基板上の素子の動作チェック等
を行う機能検査の両方に対応可能な複数の基板接触子を
有する基板検査治具と、前記基板検査治具の複数の基板
接触子のうち実行すべき検査に対応する基板接触子を能
動化するとともに、残りの基板接触子が実行すべき検査
に電気的な影響を与えないように処理するセパレータ
と、前記セパレータを実行すべき検査に対応した状態に
選択設定し、前記基板検査治具に対して実行すべき検査
に対応する制御を行う制御手段とを備えて構成されてい
る。
A board inspection apparatus of the present invention is used for both in-circuit inspection for inspecting electrical characteristics and continuity of a circuit board, and functional inspection for operation check of elements on the circuit board. A board inspection jig having a plurality of compatible board contacts, and a board contactor corresponding to an inspection to be executed among the board contacts of the board inspection jig are activated, and the remaining board contacts Selects and sets a separator that processes so as not to electrically affect the inspection to be performed, and a state in which the separator corresponds to the inspection to be performed, and supports the inspection to be performed on the board inspection jig And a control means for performing control.

【0007】前記回路基板上にフィールド・プログラマ
ブル・ゲート・アレイ(FPGA)が設けられている場
合、前記基板検査治具は、前記基板接触子のほか、前記
FPGAの書込み用基板接触子も有し、前記制御手段
は、前記基板検査治具に対して、前記インサーキット検
査および機能検査に加えて、前記FPGAの書込み制御
も選択的に行うものとしてもよい。
When a field programmable gate array (FPGA) is provided on the circuit board, the board inspection jig has not only the board contact but also a board contact for writing the FPGA. In addition to the in-circuit inspection and the function inspection, the control means may selectively perform writing control of the FPGA on the board inspection jig.

【0008】[0008]

【発明の実施の形態】この発明の一実施形態を図1およ
び図2に基づいて説明する。この基板検査装置は、回路
基板のインサーキット検査,機能検査の実施およびFP
GA(FieldProgrammable Gate Array :フィールド・
プログラマブル・ゲート・アレイ)の書込みに使用する
装置であって、図1に示すように、基板検査治具1と、
セパレータ2と、制御手段3とを備える。ここで、イン
サーキット検査とは、回路基板4の電気特性や導通等の
検査を行うものであり、また機能検査とは、回路基板4
上の素子の動作チェック等を行うものである。また、F
PGAの書込みは、回路基板4上のFPGAをプログラ
ムする(所定の機能を選択的に書き込む)ものである。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described with reference to FIGS. This board inspection device is used for in-circuit inspection of circuit boards, implementation of function inspection, and FP
GA (Field Programmable Gate Array: Field
A device used for writing a programmable gate array), and as shown in FIG.
The separator 2 and the control means 3 are provided. Here, the in-circuit inspection is an inspection of the electrical characteristics and continuity of the circuit board 4, and the functional inspection is an inspection of the circuit board 4.
The operation of the above elements is checked. Also, F
The writing of PGA is to program the FPGA on the circuit board 4 (selectively write a predetermined function).

【0009】前記基板検査治具1は、検査対象の回路基
板4を載置するピンボード6と、このピンボード6の上
側に配置される天板7とを備え、前記ピンボード6は回
路基板4の所定の各電路に接触可能な基板接触子である
複数本の接触ピン5を有するとともに、前記天板7は複
数本の押圧ピン8を有する。前記天板7を押し下げるこ
とにより、前記ピンボード6と天板7の押圧ピン8との
間に回路基板4が挟まれて、回路基板4は前記接触ピン
5が対応する所定の電路に接触した状態で基板検査治具
1にセットされる。また、前記天板7が持ち上げられる
と、押圧ピン8が回路基板4から離れてセット状態から
解放される。前記接触ピン5としては、前記インサーキ
ット検査に対応するもの、前記機能検査に対応するも
の、および前記FPGAの書込みに対応するものがそれ
ぞれ備えられている。
The board inspection jig 1 includes a pin board 6 on which the circuit board 4 to be inspected is mounted, and a top plate 7 arranged above the pin board 6, and the pin board 6 is a circuit board. The top plate 7 has a plurality of contact pins 5, which are substrate contacts capable of contacting the respective predetermined electric paths 4, and the top plate 7 has a plurality of pressing pins 8. By pushing down the top plate 7, the circuit board 4 is sandwiched between the pin board 6 and the pressing pin 8 of the top plate 7, and the circuit board 4 comes into contact with the predetermined electric path corresponding to the contact pin 5. The substrate inspection jig 1 is set in this state. When the top plate 7 is lifted, the pressing pin 8 separates from the circuit board 4 and is released from the set state. As the contact pins 5, one corresponding to the in-circuit test, one corresponding to the function test, and one corresponding to the writing of the FPGA are provided, respectively.

【0010】前記セパレータ2は、前記インサーキット
検査および機能検査のいずれか一方が選択されたとき、
前記基板検査治具1の複数本の接触ピン5のうち選択さ
れた検査に対応する接触ピン5を能動化(制御手段3と
電気信号の授受が可能な状態)するとともに、残りの接
触ピン5が選択された接触ピン5に電気的な影響を与え
ないように電気的に確実に分離する処理をする装置であ
る。
When one of the in-circuit inspection and the function inspection is selected, the separator 2 is
The contact pins 5 corresponding to the selected inspection among the plurality of contact pins 5 of the board inspection jig 1 are activated (a state in which an electric signal can be exchanged with the control means 3) and the remaining contact pins 5 are activated. Is a device for surely electrically separating so that the selected contact pin 5 is not electrically affected.

【0011】前記制御手段3は例えばパーソナルコンピ
ュータからなり、前記セパレータ2を前記両検査のいず
れか一方の検査状態に選択設定し、前記基板検査治具1
に対して選択した検査に対応するの制御を行う機能と、
前記基板検査治具1に対して回路基板4上のFPGAの
書込み制御を選択的に行う機能とを備える。
The control means 3 is composed of, for example, a personal computer, and the separator 2 is selectively set to either one of the inspection states, and the substrate inspection jig 1 is set.
With the function to control the selected inspection for
The board inspection jig 1 has a function of selectively performing writing control of the FPGA on the circuit board 4.

【0012】つぎに、前記基板検査装置の動作を、図2
のフローチャートを参照して説明する。
Next, the operation of the board inspection apparatus will be described with reference to FIG.
This will be described with reference to the flowchart in FIG.

【0013】前記基板検査治具1のピンボード6上に検
査対象の回路基板4を載せ、制御手段3のキーボードな
どによって工程選択の入力を行う(ステップS1)。工
程選択でインサーキット検査のみの工程を選択した場
合、前記基板検査治具1の天板7が押し下げられ(ステ
ップS2)、基板検査治具1に回路基板4がセットされ
る。また、このとき制御手段3から出力される切換信号
によって、セパレータ2はインサーキット検査の可能な
状態に設定される。このように切換設定されたセパレー
タ2によって、前記基板検査治具1の接触ピン5のう
ち、インサーキット検査に対応する接触ピン5が能動化
され、残りの接触ピン5はインサーキット検査に電気的
な影響を与えない状態に規制される。ついで、制御手段
3においてインサーキット検査のプログラム9が走り出
し、セパレータ2を経て前記基板検査治具1との間で授
受される信号によって、回路基板4のインサーキット検
査が行われる(ステップS3)。検査の結果、導通不良
などのエラーが見つかると、制御手段3のディスプレー
3aにエラーメッセージが出力される(ステップS
4)。また、検査の結果、エラーが見つからないと、前
記基板検査治具1の天板7が持ち上げられ(ステップS
5)、回路基板4が基板検査治具1へのセット状態から
解放され、検査が終了する。
The circuit board 4 to be inspected is placed on the pin board 6 of the board inspecting jig 1, and the process selection is input by the keyboard of the control means 3 or the like (step S1). When only the in-circuit inspection process is selected in the process selection, the top plate 7 of the substrate inspection jig 1 is pushed down (step S2), and the circuit board 4 is set on the substrate inspection jig 1. Also, at this time, the switching signal output from the control means 3 sets the separator 2 in a state in which in-circuit inspection is possible. Among the contact pins 5 of the board inspection jig 1, the contact pins 5 corresponding to the in-circuit inspection are activated by the separator 2 thus switched and set, and the remaining contact pins 5 are electrically connected to the in-circuit inspection. Is regulated so that it does not have any significant impact. Then, the in-circuit inspection program 9 is started in the control means 3, and the in-circuit inspection of the circuit board 4 is performed by the signal transmitted / received to / from the board inspection jig 1 via the separator 2 (step S3). If an error such as poor continuity is found as a result of the inspection, an error message is output to the display 3a of the control means 3 (step S).
4). If no error is found as a result of the inspection, the top plate 7 of the board inspection jig 1 is lifted (step S
5), the circuit board 4 is released from the set state on the board inspection jig 1, and the inspection is completed.

【0014】前記ステップS1の工程選択で、インサー
キット検査のほかに機能検査やFPGAの書込みを含む
工程を選択した場合も、先ず基板検査治具1の天板7が
押し下げられることにより基板検査治具1に回路基板4
がセットされ(ステップS6)、セパレータ2もインサ
ーキット検査の可能な状態に設定され、回路基板4のイ
ンサーキット検査が行われる(ステップS7)。そして
検査の結果、エラーが見つかると、エラーメッセージが
出力される(ステップS8)。
In the process selection of step S1, when the process including the function test and the writing of the FPGA is selected in addition to the in-circuit test, first, the board 7 of the board inspecting jig 1 is pushed down so that the board inspecting process Circuit board 4 on tool 1
Is set (step S6), the separator 2 is also set in a state where the in-circuit inspection is possible, and the in-circuit inspection of the circuit board 4 is performed (step S7). When an error is found as a result of the inspection, an error message is output (step S8).

【0015】前記インサーキット検査(ステップS7)
の結果、エラーが見つからないと、ステップS1で作業
者により選択された工程に応じて、前記制御手段3にお
いて工程切換えが実行される(ステップS9)。この工
程切換えでFPGAの書込みのみの工程が選択された場
合、制御手段3においてFPGA書込みのプログラム1
1が実行され、作業者の入力に応じて前記基板検査治具
1にFPGAの書込みのための制御信号が入力される。
これにより、前記基板検査治具1のFPGA書込み用の
接触ピン5を経て、FPGAの書込みが行われる(ステ
ップS10)。書込みが終了すると、前記基板検査治具
1の天板7が持ち上げられ(ステップS11)、回路基
板4が基板検査治具1へのセット状態から解放される。
In-circuit inspection (step S7)
As a result, if no error is found, the process switching is executed in the control means 3 according to the process selected by the operator in step S1 (step S9). When only the FPGA writing process is selected by this process switching, the FPGA writing program 1 in the control means 3 is selected.
1 is executed, and a control signal for writing the FPGA is input to the board inspection jig 1 in response to an input from the operator.
As a result, FPGA writing is performed via the FPGA writing contact pin 5 of the board inspection jig 1 (step S10). When the writing is completed, the top plate 7 of the board inspection jig 1 is lifted (step S11), and the circuit board 4 is released from the set state on the board inspection jig 1.

【0016】前記工程切換え(ステップS9)で機能検
査のみの工程が選択された場合、制御手段3から出力さ
れる切換信号によって、セパレータ2は機能検査の可能
な状態に切換設定される。このように切換設定されたセ
パレータ2によって、前記基板検査治具1の接触ピン5
のうち、機能検査に対応する接触ピン5が能動化され、
残りの接触ピン5は機能検査に電気的な影響を与えない
状態に規制される。ついで、制御手段3において機能検
査のプログラム10が走り出し、セパレータ2を経て前
記基板検査治具1との間で授受される制御信号によっ
て、回路基板4の機能検査が行われる(ステップS1
2)。検査の結果、機能不良のエラーが見つかると、制
御手段3のディスプレー3aにエラーメッセージが出力
される(ステップS13)。また、検査の結果、エラー
が見つからないと、前記基板検査治具1の天板7が持ち
上げられ(ステップS14)、回路基板4が基板検査治
具1へのセット状態から解放され、検査が終了する。
When only the functional inspection is selected in the process switching (step S9), the switching signal output from the control means 3 causes the separator 2 to be switched to the functional inspection enabled state. The contact pin 5 of the board inspection jig 1 is changed by the separator 2 thus switched.
Of these, the contact pin 5 corresponding to the function test is activated,
The remaining contact pins 5 are regulated so as not to electrically affect the function test. Then, the function inspection program 10 is started in the control means 3, and the function inspection of the circuit board 4 is performed by the control signal exchanged with the board inspection jig 1 via the separator 2 (step S1).
2). If a malfunction error is found as a result of the inspection, an error message is output to the display 3a of the control means 3 (step S13). If no error is found as a result of the inspection, the top plate 7 of the board inspection jig 1 is lifted (step S14), the circuit board 4 is released from the set state on the board inspection jig 1, and the inspection is completed. To do.

【0017】前記工程切換え(ステップS9)でFPG
Aの書込みと機能検査とを含む工程が選択された場合
は、先ず、制御手段3においてFPGA書込みのプログ
ラム11が実行され、作業者の入力に応じて前記基板検
査治具1にFPGAの書込みのための制御信号が入力さ
れる。これにより、前記基板検査治具1のFPGA書込
み用の接触ピン5を経て、回路基板4上のFPGAに対
して所定の書込みが行われる(ステップS15)。書込
みが終了すると、制御手段3から出力される切換信号に
よって、セパレータ2は機能検査の可能な状態に切換設
定される。このように切換設定されたセパレータ2によ
って、前記基板検査治具1の接触ピン5のうち、機能検
査に対応する接触ピン5が能動化され、残りの接触ピン
5は機能検査に電気的な影響を与えない状態に規制され
る。そして、制御手段3において機能検査のプログラム
10が走り出し、セパレータ2を経て前記基板検査治具
1との間で授受される制御信号によって、回路基板4の
機能検査が行われる(ステップS16)。検査の結果、
機能不良のエラーが見つかるとエラーメッセージが出力
される(ステップS17)。また、検査の結果、エラー
が見つからないと、前記基板検査治具1の天板7が持ち
上げられ(ステップS18)、回路基板4が基板検査治
具1へのセット状態から解放され、検査が終了する。
By the process switching (step S9), the FPG
When the process including the writing of A and the function inspection is selected, first, the FPGA writing program 11 is executed by the control means 3, and the FPGA writing is performed on the board inspection jig 1 according to the operator's input. A control signal for input is input. As a result, predetermined writing is performed on the FPGA on the circuit board 4 via the FPGA writing contact pin 5 of the board inspection jig 1 (step S15). When the writing is completed, the switching signal output from the control means 3 causes the separator 2 to be switched and set to a state in which the function inspection is possible. Among the contact pins 5 of the board inspection jig 1, the contact pins 5 corresponding to the function inspection are activated by the separator 2 thus switched and set, and the remaining contact pins 5 electrically affect the function inspection. It is regulated to not give. Then, the function inspection program 10 starts running in the control means 3, and the function inspection of the circuit board 4 is performed by the control signal exchanged with the board inspection jig 1 through the separator 2 (step S16). Test results,
If a malfunction error is found, an error message is output (step S17). If no error is found as a result of the inspection, the top plate 7 of the board inspection jig 1 is lifted (step S18), the circuit board 4 is released from the set state on the board inspection jig 1, and the inspection is completed. To do.

【0018】このように、前記基板検査装置を使用した
場合、インサーキット検査だけを行う場合も、インサー
キット検査とFPGAの書込みを行う場合も、インサー
キット検査と機能検査を行う場合も、インサーキット検
査,機能検査およびFPGAの書込みを行う場合も、回
路基板4を基板検査治具1に一回セットしただけで行う
ことができるので、その検査作業を能率良く行うことが
できる。
As described above, when the above-described board inspection apparatus is used, whether only in-circuit inspection is performed, in-circuit inspection and FPGA writing are performed, in-circuit inspection and function inspection are performed, or in-circuit inspection is performed. The inspection, the function inspection, and the writing to the FPGA can be performed by setting the circuit board 4 on the board inspection jig 1 only once, so that the inspection work can be performed efficiently.

【0019】[0019]

【発明の効果】この発明の基板検査装置は、インサーキ
ット検査および機能検査の両方に対応可能な複数の基板
接触子を有する基板検査治具と、前記基板接触子のうち
実行すべき検査に対応する基板接触子を能動化するとと
もに、残りの基板接触子が実行すべき検査に電気的な影
響を与えないように処理するセパレータと、前記セパレ
ータを実行すべき検査に対応した状態に選択設定し、前
記基板検査治具に対して実行すべき検査に対応する制御
を行う制御手段とを備えたため、基板検査治具に対して
回路基板を何度もセットし直すことなく、インサーキッ
ト検査と機能検査の両方を行うことができ、基板検査を
能率良く行うことができる。
The board inspection apparatus of the present invention is compatible with a board inspection jig having a plurality of board contacts capable of performing both in-circuit inspection and function inspection, and an inspection to be performed among the board contacts. In addition to activating the substrate contacts to be processed, the separators are processed so that the remaining substrate contacts do not electrically affect the inspection to be performed, and the separators are selectively set in a state corresponding to the inspection to be performed. Since the control means for performing control corresponding to the inspection to be performed on the board inspection jig is provided, the in-circuit inspection and the function can be performed without repeatedly setting the circuit board on the board inspection jig. Both the inspection can be performed, and the substrate inspection can be performed efficiently.

【0020】前記基板検査装置において、前記基板検査
治具に、前記基板接触子のほか、FPGAの書込み用基
板接触子を設け、前記制御手段は、前記基板検査治具に
対して回路基板上のFPGAの書込み制御をも選択的に
行うものとしてもよく、その場合、基板検査治具に対し
て回路基板を何度もセットし直すことなく、前記両検査
のほか、FPGAの書込みも行うことができるので、一
層効率的である。
In the board inspecting apparatus, the board inspecting jig is provided with an FPGA writing board contactor in addition to the board contactor, and the control means is arranged on the circuit board with respect to the board inspecting jig. The writing control of the FPGA may be selectively performed. In that case, the writing of the FPGA can be performed in addition to the above-described inspections without repeatedly setting the circuit board on the board inspection jig. It is more efficient because it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の基板検査装置の一実施形態を示す概
念図である。
FIG. 1 is a conceptual diagram showing an embodiment of a substrate inspection apparatus of the present invention.

【図2】同基板検査装置の動作を示すフローチャートで
ある。
FIG. 2 is a flowchart showing an operation of the board inspection apparatus.

【符号の説明】[Explanation of symbols]

1…基板検査治具、2…セパレータ、3…制御手段、5
…接触ピン(基板接触子)
1 ... Substrate inspection jig, 2 ... Separator, 3 ... Control means, 5
… Contact pins (board contacts)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 回路基板の電気特性や導通等の検査を行
うインサーキット検査、および回路基板上の素子の動作
チェック等を行う機能検査の両方に対応可能な複数の基
板接触子を有する基板検査治具と、 前記基板検査治具の複数の基板接触子のうち実行すべき
検査に対応する基板接触子を能動化するとともに、残り
の基板接触子が実行すべき検査に電気的な影響を与えな
いように処理するセパレータと、 前記セパレータを実行すべき検査に対応した状態に選択
設定し、前記基板検査治具に対して実行すべき検査に対
応する制御を行う制御手段とを備えた基板検査装置。
1. A board inspection having a plurality of board contacts capable of both an in-circuit inspection for inspecting electrical characteristics and continuity of the circuit board and a function inspection for operation check of elements on the circuit board. The jig and the board contact corresponding to the inspection to be executed among the plurality of board contacts of the board inspection jig are activated, and the remaining board contacts electrically affect the inspection to be executed. A substrate inspection including a separator that is processed so as not to exist, and a control unit that selectively sets the separator to a state corresponding to the inspection to be performed and performs control corresponding to the inspection to be performed on the substrate inspection jig. apparatus.
【請求項2】 前記回路基板上にはフィールド・プログ
ラマブル・ゲート・アレイ(FPGA)が設けられてお
り、前記基板検査治具は、前記基板接触子のほか、前記
FPGAの書込み用基板接触子も有し、前記制御手段
は、前記基板検査治具に対して、前記インサーキット検
査および機能検査に加えて、前記FPGAの書込み制御
も選択的に行う請求項1記載の基板検査装置。
2. A field programmable gate array (FPGA) is provided on the circuit board, and the board inspection jig includes not only the board contactor but also a writing board contactor of the FPGA. 2. The board inspection apparatus according to claim 1, wherein the control means selectively performs write control of the FPGA in addition to the in-circuit inspection and the function inspection for the board inspection jig.
JP8117877A 1996-05-13 1996-05-13 Apparatus for inspecting circuit board Pending JPH09304466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8117877A JPH09304466A (en) 1996-05-13 1996-05-13 Apparatus for inspecting circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8117877A JPH09304466A (en) 1996-05-13 1996-05-13 Apparatus for inspecting circuit board

Publications (1)

Publication Number Publication Date
JPH09304466A true JPH09304466A (en) 1997-11-28

Family

ID=14722470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8117877A Pending JPH09304466A (en) 1996-05-13 1996-05-13 Apparatus for inspecting circuit board

Country Status (1)

Country Link
JP (1) JPH09304466A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205406A (en) * 2012-03-29 2013-10-07 Keihin Corp Inspection apparatus for cell voltage measurement substance
JP2014074714A (en) * 2012-09-12 2014-04-24 Hioki Ee Corp Circuit board testing device
JP2014106179A (en) * 2012-11-29 2014-06-09 Hioki Ee Corp Substrate inspection device
JP2015064290A (en) * 2013-09-25 2015-04-09 日置電機株式会社 Circuit board inspection device
JP2016121963A (en) * 2014-12-25 2016-07-07 株式会社日本マイクロシステム Press device and in-circuit tester
WO2017208456A1 (en) * 2016-06-03 2017-12-07 三菱電機株式会社 Control board, control board manufacturing device, and control board manufacturing method
JP2020507764A (en) * 2017-02-10 2020-03-12 チェックサム, エルエルシーChecksum, Llc Functional tester for printed circuit boards, related systems and methods

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205406A (en) * 2012-03-29 2013-10-07 Keihin Corp Inspection apparatus for cell voltage measurement substance
JP2014074714A (en) * 2012-09-12 2014-04-24 Hioki Ee Corp Circuit board testing device
JP2014106179A (en) * 2012-11-29 2014-06-09 Hioki Ee Corp Substrate inspection device
JP2015064290A (en) * 2013-09-25 2015-04-09 日置電機株式会社 Circuit board inspection device
JP2016121963A (en) * 2014-12-25 2016-07-07 株式会社日本マイクロシステム Press device and in-circuit tester
WO2017208456A1 (en) * 2016-06-03 2017-12-07 三菱電機株式会社 Control board, control board manufacturing device, and control board manufacturing method
JPWO2017208456A1 (en) * 2016-06-03 2018-10-04 三菱電機株式会社 Control board, control board manufacturing apparatus, and control board manufacturing method
JP2020507764A (en) * 2017-02-10 2020-03-12 チェックサム, エルエルシーChecksum, Llc Functional tester for printed circuit boards, related systems and methods
US11686759B2 (en) 2017-02-10 2023-06-27 Checksum, Llc Functional tester for printed circuit boards, and associated systems and methods

Similar Documents

Publication Publication Date Title
WO2006039395A3 (en) Method for testing semiconductor devices and an apparatus therefor
JPH09304466A (en) Apparatus for inspecting circuit board
JP3371869B2 (en) High-speed test equipment for bare-chip LSI-mounted boards
JP4247076B2 (en) Substrate inspection system and substrate inspection method
KR100320075B1 (en) Test equipment
JP2008039452A (en) Inspection apparatus
KR20080061735A (en) Device under test and system and method for testing the same
JP2007309787A (en) High-throughput handler batch-processing mechanism
US6750667B2 (en) Adapting apparatus with detecting and repairing functions and method thereof
JPH08334547A (en) Method and apparatus for testing large-current electronic component
KR20100024678A (en) Probe card for testing semiconductor devices, tester and chip inspection method using the same
JPH05347335A (en) Probe card
JPS6033064A (en) Method and device for inspecting pattern of printed wiring board
US20050104608A1 (en) Method and system of testing complex MCM's
JPH11190764A (en) Device and method for inspecting substrate or the like with a number of terminals
JP2005010088A (en) Method of testing semiconductor device
KR19990021675U (en) ICT Inspection Device with Tact Switch Test Rod
JPH07287041A (en) Continuity inspection method of printed wiring board for testing electronic parts
JP2001129175A (en) Method for inspecting nailing on game board and inspection plate
JPH0511022A (en) Circuit board inspecting device
JPH02262286A (en) Ic socket
JP2001308494A (en) Method and apparatus for inspecting printed board
KR20040055125A (en) System for semiconductor test and method for operating the same
JPH0674992A (en) System and method for decreasing number of points under test on printed wiring board
JPH03122577A (en) Method of testing electric circuit