KR20100024678A - Probe card for testing semiconductor devices, tester and chip inspection method using the same - Google Patents
Probe card for testing semiconductor devices, tester and chip inspection method using the same Download PDFInfo
- Publication number
- KR20100024678A KR20100024678A KR1020080083355A KR20080083355A KR20100024678A KR 20100024678 A KR20100024678 A KR 20100024678A KR 1020080083355 A KR1020080083355 A KR 1020080083355A KR 20080083355 A KR20080083355 A KR 20080083355A KR 20100024678 A KR20100024678 A KR 20100024678A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- tester
- semiconductor chip
- pins
- probe card
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 반도체칩 테스터용 프로브 카드 및 그 프로브 카드를 사용하는 테스터 및 그 테스터를 이용한 반도체칩의 검사방법에 관한 것이다.The present invention relates to a probe card for a semiconductor chip tester, a tester using the probe card, and a test method of a semiconductor chip using the tester.
반도체칩의 정상 동작 유무를 확인하기 위한 테스터는 일반적으로 반도체칩을 테스트하기 위해서, 테스터는 테스터와 전기적으로 연결된 반도체칩에 테스트 신호를 인가하고, 이를 분석하여 반도체칩의 정상 동작 유무를 확인하고 있다. Testers for checking the normal operation of the semiconductor chip generally test the semiconductor chip, the tester applies a test signal to the semiconductor chip electrically connected to the tester, and analyzes it to confirm the normal operation of the semiconductor chip. .
한편, 테스트 대상인 반도체칩은 그 종류별로 리드선의 수와 간격 등이 다양하기 때문에, 테스터는 테스터와 반도체칩 사이에서 상호 테스트 신호를 주고 받을 수 있도록 별도의 중개 수단을 사용함으로써, 반도체칩에 테스트 신호를 주고 받을 수 있으며, 이러한 수단을 통상 프로브 카드(Probe Card)라고 지칭한다. On the other hand, since the number and spacing of lead wires vary depending on the type of semiconductor chip to be tested, the tester uses a separate intermediary means to exchange test signals between the tester and the semiconductor chip. This means is commonly referred to as a probe card (Probe Card).
일반적으로, 테스터에는 반도체칩에 테스트 신호를 인가하기 위한 채널을 제공하는 테스트 채널핀이 형성되어 있고, 프로브 카드에는 테스트 채널핀들에 일대일 접촉되는 제 1 테스트핀과 반도체칩의 리드선들에 일대일 접촉되는 제 2 테스 트핀이 형성되어 있다. 테스터로부터의 테스트신호는 제1테스트핀과 제2테스트핀을 거쳐 반도체칩에 인가된다.In general, the tester has a test channel pin for providing a channel for applying a test signal to the semiconductor chip, and the probe card has a one-to-one contact with the first test pin and the lead wires of the semiconductor chip. The second test pin is formed. The test signal from the tester is applied to the semiconductor chip via the first test pin and the second test pin.
상술한 프로브 카드를 사용하여 반도체칩의 양부를 테스트할 수 있는 테스터의 테스트 과정을 살펴보면, 먼저 반도체칩을 반도체칩의 리드선이 제2 테스트핀에 일대일로 연결되는 테스터의 테스트 위치에 로딩시킨다. 이렇게 반도체칩이 테스트 위치에 로딩되면, 테스터는 반도체칩을 테스트 하기 위해서 테스트 채널핀, 제1 테스터핀, 및 제2 테스터핀을 통해서 테스트 신호를 반도체칩으로 인가하고, 그 결과 반도체칩으로부터 출력되는 신호는 다시 제2 테스터핀, 제1 테스터핀, 및 테스트 채널핀을 통해서 테스터에 입력된다. 그 후에, 테스터는 반도체칩으로부터 출력된 신호를 수신하여 이를 토대로 반도체칩의 양부를 판단할 수 있다.Looking at the test process of the tester that can test the positive or negative of the semiconductor chip using the above-described probe card, first, the semiconductor chip is loaded at the test position of the tester where the lead wire of the semiconductor chip is connected one-to-one to the second test pin. When the semiconductor chip is loaded at the test location, the tester applies a test signal to the semiconductor chip through the test channel pin, the first tester pin, and the second tester pin to test the semiconductor chip, and as a result, the test chip is output from the semiconductor chip. The signal is again input to the tester through the second tester pin, the first tester pin, and the test channel pin. Thereafter, the tester may receive a signal output from the semiconductor chip and determine whether the semiconductor chip is good or not based on the signal.
이러한 테스터에서는 한번에 하나의 반도체칩을 테스트하며, 다른 반도체칩을 테스트하기 위해서는 테스터의 테스터 위치에 매번 다른 반도체칩을 로딩시키고 테스트를 반복함으로써, 반도체칩들의 양부를 하나씩 순차로 검사한다. 따라서, 종래의 테스터는 일 회의 반도체칩 이송 동작 후 하나의 반도체칩을 검사하게 되어 한 번에 복수의 반도체칩을 검사할 수 없다. 반도체칩의 검사에 있어서, 프로브 카드에 반도체칩이 안차된 상태에서의 테스트신호 인가 및 그 결과 신호에 따른 양부판단에 걸리는 시간에 비하여 반도체칩을 프로브카드에 안착시키기 위한 순차 이송에 걸리는 시간이 상대적으로 크다는 점을 고려할 때, 한 번의 이송 후에 복수의 반도체칩을 검사하는 방안이 강구될 필요성이 있다.In such a tester, one semiconductor chip is tested at a time, and in order to test another semiconductor chip, each semiconductor chip is sequentially loaded by loading another semiconductor chip at a tester location and repeating the test. Therefore, the conventional tester inspects one semiconductor chip after one semiconductor chip transfer operation and thus cannot inspect a plurality of semiconductor chips at one time. In the inspection of the semiconductor chip, the time taken for the sequential transfer to settle the semiconductor chip on the probe card is relatively longer than the time taken for applying the test signal in the state where the semiconductor chip is placed on the probe card and consequently determining whether the semiconductor chip is attached to the probe card. In view of the large size, a method of inspecting a plurality of semiconductor chips after one transfer needs to be devised.
그런데, 종래의 방식에 의할 경우, 한번에 복수 개의 반도체칩을 테스트하 고자 한다면 복수 개의 반도체칩의 총 리드선 수를 초과하는 개수의 테스트 채널핀을 갖는 테스터가 필요하게 된다. 그러나, 통상적으로 테스터는 매우 고가의 장비이고, 따라서 복수의 반도체칩을 한 번에 테스터하기 위해 테스트 채널핀의 개수가 매우 많은 테스터를 구입하는 것은 한 번에 복수의 반도체칩을 테스트하고자 하는 목적에 합당한 해결책이 되기 어렵다.However, according to the conventional method, if a plurality of semiconductor chips are to be tested at a time, a tester having a number of test channel pins exceeding the total number of leads of the plurality of semiconductor chips is required. However, testers are usually very expensive equipment, and therefore, the purchase of a tester with a large number of test channel pins to test a plurality of semiconductor chips at one time is not necessary for the purpose of testing a plurality of semiconductor chips at once. It is hard to be a reasonable solution.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 테스트 채널핀의 개수가 매우 많은 테스터를 사용하지 않고도 한 번의 반도체칩 이송시마다 복수의 반도체칩의 테스트가 가능하도록 함으로써, 기존 테스터의 교체가 필요하지 않으면서도 반도체칩의 테스트 속도를 현저하게 증가시킬 수 있는 반도체칩 테스터용 프로브 카드와 이러한 프로브 카드를 사용하는 테스터, 및 그 테스터를 이용한 반도체칩의 검사방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to enable a test of a plurality of semiconductor chips at each transfer of a semiconductor chip without using a tester having a large number of test channel pins. The present invention provides a probe card for a semiconductor chip tester, a tester using the probe card, and a test method of the semiconductor chip using the tester, which can significantly increase the test speed of the semiconductor chip without requiring replacement.
상술한 본 발명의 목적들을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체칩 테스터용 프로브 카드는, 테스터에 구비된 테스트 채널핀에 각각 접촉되는 복수의 접촉핀을 포함하여 구성되는 제1 테스트핀과; 프로브 카드 상에 안착되는 복수의 반도체칩에 각각 대응되도록 마련되며, 대응되는 반도체칩의 리드선들에 접촉되는 복수의 니들을 포함하여 각각 구성되는 복수의 제2 테스트핀과; 제1 테스트핀이 제2 테스트핀들 중 어느 하나에 선택적으로 연결되도록 소정의 제어신호에 의해 스위칭 동작을 하는 스위칭 수단;을 포함한다. According to a preferred embodiment of the present invention for achieving the above object of the present invention, a probe card for a semiconductor chip tester, the first test comprises a plurality of contact pins which are in contact with each of the test channel pins provided in the tester Pins; A plurality of second test pins respectively provided to correspond to the plurality of semiconductor chips mounted on the probe card, the plurality of second test pins including a plurality of needles contacting lead wires of the corresponding semiconductor chip; And switching means for switching by a predetermined control signal such that the first test pin is selectively connected to any one of the second test pins.
스위칭 수단은 릴레이를 포함하는 것이 바람직하다. The switching means preferably comprise a relay.
제어신호는 테스터로부터의 신호인 것이 바람직하다. The control signal is preferably a signal from the tester.
제어신호를 테스터로부터 수신하여 스위칭 수단으로 전송하는 제어신호선을 더 포함하는 것이 바람직하다. Preferably, the control signal line further includes a control signal line for receiving the control signal from the tester and transmitting the control signal to the switching means.
제어신호선은, 테스터에 구비된 테스트 채널핀 중 접촉핀들에 대응되어 있지 않은 여분의 테스트 채널핀에 접촉되는 것이 바람직하다. The control signal line is preferably in contact with an extra test channel pin that does not correspond to the contact pins among the test channel pins provided in the tester.
또한, 상술한 바와 같은 구성을 갖는 프로브 카드를 이용하여 반도체칩을 테스트하기 위한 테스터는, 제1 테스트핀과 접촉되는 테스트 채널핀과; 제1 테스트핀이 복수의 제2 테스트핀들 각각에 소정의 시간 간격을 두고 순차적으로 연결되도록 스위칭 수단을 제어하는 제어부;를 포함한다. In addition, a tester for testing a semiconductor chip using the probe card having the configuration as described above, the test channel pin in contact with the first test pin; And a controller controlling the switching means such that the first test pin is sequentially connected to each of the plurality of second test pins at predetermined time intervals.
또한, 상술한 바와 같은 테스터를 이용한 반도체칩의 검사방법은, a) 프로브 카드 상에 복수개의 반도체칩을 위치시킴으로써, 니들과 반도체칩의 리드선이 일대일로 접촉되는 단계와; b) 제1 테스트핀이 복수의 제2 테스트핀들 각각에 소정의 시간 간격을 두고 순차적으로 연결되도록 스위칭 수단을 제어하는 단계와; b) 단계 수행중, 제1 테스트핀 및 스위칭 수단에 의해 제1 테스트핀에 연결된 제2 테스트핀을 통해 각각의 반도체칩에 순차적으로 테스트 신호를 인가하는 c) 단계;를 포함한다. In addition, the inspection method of the semiconductor chip using the tester as described above, a) by placing a plurality of semiconductor chips on the probe card, the needle and the lead wires of the semiconductor chip in one-to-one contact; b) controlling the switching means such that the first test pin is sequentially connected to each of the plurality of second test pins at predetermined time intervals; b) sequentially applying a test signal to each semiconductor chip through a second test pin connected to the first test pin by the first test pin and the switching means.
c) 단계에서 테스트 신호가 인가된 각각의 반도체칩으로부터의 출력신호를 토대로 상기 반도체칩 각각에 대한 양부를 판별하는 d) 단계를 더 포함하는 것이 바람직하다. The method may further include d) determining whether the semiconductor chip is good or bad based on the output signal from each semiconductor chip to which the test signal is applied.
본 발명에 따른 반도체칩 테스터용 프로브 카드 및 그 프로브 카드를 사용하는 테스터 및 그 테스터를 이용한 반도체칩의 검사방법은 스위칭 수단을 통해서 제1 테스트핀이 순차적으로 제2 테스트핀 중 어느 하나에 전기적으로 연결됨으로 써, 테스터는 동일한 테스트 위치에서 프로브 카드의 제2 테스트핀의 수만큼 복수의 반도체칩을 순차적으로 테스트할 수 있으며, 이로 인하여 프로브 카드 상에 반도체칩을 로딩시키는 횟수를 줄이고 반도체칩 테스트 공정 시간을 단축할 수 있다. According to the present invention, a probe card for a semiconductor chip tester, a tester using the probe card, and a test method of the semiconductor chip using the tester, the first test pin is sequentially electrically connected to any one of the second test pins through a switching means. By being connected, the tester can sequentially test a plurality of semiconductor chips by the number of second test pins of the probe card at the same test position, thereby reducing the number of loading of the semiconductor chips on the probe card and the semiconductor chip test process. It can save time.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited or limited by the embodiments.
도 1은 본 발명의 일 실시예에 따른 테스터를 이용하여 테스트되는 TCP의 사시도이다. 1 is a perspective view of a TCP tested using a tester according to an embodiment of the present invention.
도 1에 도시된 바와 같이, TCP(Tape Carrier Package)(20)는 복수개의 반도체칩(10), 반도체칩(10)이 위치하는 절연성 테이프(22)를 포함하며, 반도체칩(10)으로부터 연장된 다수 개의 리드선(12)이 절연성 테이프(22) 상에 형성되어 있다. As shown in FIG. 1, a tape carrier package (TCP) 20 includes a plurality of
도 2는 본 발명의 일 실시예에 따른 테스터의 구성도이며, 도 3은 본 발명의 일 실시예에 따른 반도체칩 테스터용 프로브 카드의 구성도이다. 2 is a block diagram of a tester according to an embodiment of the present invention, Figure 3 is a block diagram of a probe card for a semiconductor chip tester according to an embodiment of the present invention.
도 2 내지 도 3을 참조하면, 본 발명에 따른 반도체칩 테스터용 프로브 카드(100)는 제1 테스트핀(110), 제2 테스트핀(130), 및 스위칭 수단(120)을 포함하며, 테스터(200)는 테스터 몸체(210) 및 채널핀 패키지(220)를 포함한다. 2 to 3, the
먼저, 테스터(200)에 대해서 설명한 후에, 테스터(200)에 사용되어 테스터(200)의 테스트 신호를 테스터(200)와 반도체칩(10) 사이에서 중개하는 반도체칩 테스터용 프로브 카드(100)에 대해서 설명한다. First, after the
테스터(200)는 테스터 몸체(210) 및 채널핀 패키지(220)를 포함한다.The
테스터 몸체(210)에는 신호발생부(230), 및 제어부(240)가 내장되어 있으며, 신호발생부(230)에서는 반도체칩(10)을 테스트하기 위한 테스트 신호를 발생한다. The
채널핀 패키지(220)는 신호발생부(230)에서 발생된 테스트 신호가 각각 인가되는 복수개의 테스트 채널핀(222)을 포함하여 구성된다. The
반도체칩 테스터용 프로브 카드(100)는 상술한 테스터(200)에 결합되어 테스트 신호가 각각 인가되는 테스트 채널핀(222)에 전기적으로 연결됨으로써, 반도체칩(10)과 테스터(200) 사이에서 테스트 신호를 중개한다.The
구체적으로 설명하면, 반도체칩 테스터용 프로브 카드(100)는 제1 테스트핀(110), 제2 테스트핀(130), 및 스위칭 수단(120)를 포함한다.Specifically, the semiconductor chip
제1 테스트핀(110)은 테스트 채널핀(222)에 각각 접촉되는 복수의 접촉핀(111)을 포함하여 구성됨으로써, 반도체칩 테스터용 프로브 카드(100)가 상술한 테스터(200)에 결합되면, 각각의 접촉핀(111)은 테스트 채널핀(222) 각각에 일대일로 연결된다.The
제2 테스트핀(130)은 반도체칩 테스터용 프로브 카드(100) 상에 안착되는 복수의 반도체칩(10)에 각각 대응되도록 복수개가 마련되어 있으며, 각각의 제2 테스트핀(130)은 대응되는 반도체칩(10)의 리드선(12)들에 접촉되는 복수의 니들(131)을 포함하여 구성된다. A plurality of
각각의 니들(131)들은 TCP(20)가 이동하여 테스터(200)의 테스트 위치에 반도체칩(10)들이 로딩되면, 테스트 위치에 대응하는 TCP(20)의 반도체칩(10)의 리드선(12)에 일대일로 접촉되도록 형성되어 있다. Each of the
스위칭 수단(120)은 복수개의 릴레이(121)를 포함하며, 릴레이(121)들은 하나의 접촉핀(111)이 두개의 니들(131)중 어느 하나와 선택적으로 연결되도록 형성되어 있다. The
이하, 각각 n개의 리드선(12)이 형성되어 있는 두 개의 반도체칩(10)을 테스트하는 테스터(200)의 제어방법에 대해서 설명한다. Hereinafter, a control method of the
TCP(20)가 이동하여 테스터(200)의 테스트 위치에 두 개의 반도체칩(10)(이하, 각각을 '제 1 반도체칩', '제 2 반도체칩'이라 함)이 로딩되면, 두 개의 반도체칩(10) 각각의 리드선(12)이 일대일로 제2 테스트핀(130)의 니들(131)과 접촉된다.When the TCP 20 is moved and two semiconductor chips 10 (hereinafter, referred to as 'first semiconductor chip' and 'second semiconductor chip') are loaded at the test position of the
그 후에, 제어부(240)는 소정의 제어신호를 발생하여 스위칭 수단(120)의 릴레이(121)들을 구동함으로써 먼저 도 3 의 윗 그림과 같이 왼쪽의 릴레이(121)들을 턴온(오른쪽의 릴레이들은 턴오프)시키고, 이에 따라 제1 테스트핀(110)들은 제 1 반도체칩(10)에 대응되어 있는 제2 테스트핀(130)들에 연결되도록 스위칭된다.Thereafter, the
이러한 상태에서, 테스터(200)의 신호발생부(230)로부터 발생된 테스트 신호는 테스트 채널핀(222), 제1 테스트핀(110), 스위칭 수단(120), 및 제2 테스트핀(130)을 통해서 제 1 반도체칩(10)의 입력 리드선(12)으로 인가되고, 제 1 반도체칩(10)의 출력 리드선으로부터 출력되는 신호는 반대로 제2 테스트핀(130), 스위칭 수단(120), 제1 테스트핀(110), 및 테스트 채널핀(222)을 거쳐 출력된다. 테스 터(200)는 이 출력된 신호를 수신하여 이를 토대로 제 1 반도체칩(10)의 양부를 판별한다.In this state, the test signal generated from the
그 후에, 제어부(240)는 다시 제어신호를 발생하여 스위칭 수단(120)의 릴레이(121)들을 구동함으로써 먼저 도 3 의 아래 그림과 같이 오른쪽의 릴레이(121)들을 턴온(왼쪽의 릴레이들은 턴오프)시키고, 이에 따라 제1 테스트핀(110)들은 제 2 반도체칩(10)에 대응되어 있는 제2 테스트핀(130)들에 연결되도록 스위칭된다.After that, the
이러한 상태에서 상술한 테스트 신호의 인가 및 이에 따른 출력 신호를 토대로 한 제 2 반도체칩(10)의 양부 판별 과정이 다시 수행된다.In this state, the process of determining whether the
이와 같은 과정을 거쳐 한 번에 프로브 카드(100)상에 이송된 두 반도체칩(10)에 대한 테스트가 완료되면, TCP(20) 이송장치에 의한 TCP(20)의 이송이 수행되어 다음 번에 배치된 두 개의 반도체칩(10)이 프로브 카드(100)상에 안착되고, 이후 프로브 카드(100)상에 안착된 두 개의 반도체칩(10)에 대해 상기와 같은 제1반도체칩으로의 스위칭제어, 테스트신호 인가 및 출력신호에 따른 양부 판별, 제2반도체칩으로의 스위칭제어, 테스트신호 인가 및 출력신호에 따른 양부 판별의 과정이 수행된다.After the test is completed on the two
이와 같이 본 발명에 따르면, 복수의 제2 테스트핀(130)중 어느 하나와 선택적으로 전기적 연결할 수 있는 스위칭 수단(120)을 포함하는 프로브 카드(100)를 사용하여 각 제2 테스트핀(130)에 순차적인 테스트 신호 인가 상태를 만듦으로써, 한 번의 이송동작마다 두 개의 반도체칩을 테스트할 수 있다.As described above, according to the present invention, each
한편, 스위칭 수단의 구성에 따라(또한, 이에 따른 제2 테스트핀의 셋트 수 가감에 따라) 동일한 테스트 위치에서 테스트 할 수 있는 반도체칩(10)의 개수가 달라지도록 할 수 있다.On the other hand, the number of
일 예로, 도 4에 도시된 실시예에서는, 제2 테스트핀(130)이 세 개의 반도체칩에 각각 대응되도록 세 개의 세트로 구성되어 있고, 이에 상응하도록 프로브 카드(100)의 스위칭 수단(120)이 접촉핀(111) 하나당 각 제2 테스트핀(130)에 포함된 세 개의 각 니들(131)과 선택적으로 연결되도록 하는 릴레이(121)들을 포함하고 있다. 이러한 스위칭 수단(120)을 갖는 프로브 카드(100)를 테스터(200)에 사용하면, 테스터는 소정의 시간 간격을 두고 순차적으로 3개의 반도체칩(10)을 테스트할 수 있다.For example, in the embodiment shown in Figure 4, the
한편, 스위칭수단(120)의 스위칭 동작의 제어를 위한 제어신호선은 프로브카드(120)의 제작시에 프로브카드(120) 내에 구비되도록 제작되는 것이 바람직하다. 이때, 바람직하게는, 제어신호선은 테스터(200)에 구비된 테스트 채널핀(222) 중 접촉핀(111)들에 대응되어 있지 않은 여분의 테스트 채널핀(222)에 접촉된다. 이에 의하면, 테스터(200)는 여분의 테스트 채널핀(222)을 통해 프로브 카드(100) 내의 스위칭 수단(120)을 제어할 수 있고, 따라서 테스터(200) 자체의 하드웨어적 구성을 변경함이 없이 테스트(200)의 동작에 대한 소프트웨어적인 변형만으로도 기존의 테스터를 이용하여 본 발명을 구현할 수 있다.On the other hand, the control signal line for controlling the switching operation of the switching means 120 is preferably manufactured to be provided in the
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. As described above, although described with reference to the preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
도 1은 본 발명의 일 실시예에 따른 테스터에 적용되어 테스트될 TCP의 사시도이다. 1 is a perspective view of a TCP to be applied and tested in a tester according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 테스터의 구성도이다.2 is a block diagram of a tester according to an embodiment of the present invention.
도 3은 본 발명의 일 실시예에 따른 테스터 중 반도체칩 테스터용 프로브 카드의 제어과정을 설명하기 위한 부분 구성도이다.3 is a partial configuration diagram illustrating a control process of a probe chip for a semiconductor chip tester among testers according to an exemplary embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 테스터 중 반도체칩 테스터용 프로브 카드의 구성도이다. 4 is a block diagram of a probe chip for a semiconductor chip tester of the tester according to another embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
10:반도체칩 20:TCP10: semiconductor chip 20: TCP
22:절연성 테이프 100:반도체칩 테스터용 프로브 카드22: Insulating tape 100: Probe card for semiconductor chip tester
110:입력핀 120:스위치110: input pin 120: switch
130:스위치 200:테스터130: switch 200: tester
210:테스터 몸체 230:신호발생부210: tester body 230: signal generator
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080083355A KR100977060B1 (en) | 2008-08-26 | 2008-08-26 | Probe card for testing semiconductor devices, Tester and Chip inspection method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080083355A KR100977060B1 (en) | 2008-08-26 | 2008-08-26 | Probe card for testing semiconductor devices, Tester and Chip inspection method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100024678A true KR20100024678A (en) | 2010-03-08 |
KR100977060B1 KR100977060B1 (en) | 2010-08-19 |
Family
ID=42176437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080083355A KR100977060B1 (en) | 2008-08-26 | 2008-08-26 | Probe card for testing semiconductor devices, Tester and Chip inspection method using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100977060B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114839802A (en) * | 2022-05-25 | 2022-08-02 | 广东江粉高科技产业园有限公司 | PAD signal testing device for LCD testing with small damage and high efficiency |
CN115201529A (en) * | 2022-07-29 | 2022-10-18 | 海宁理万集成电路有限公司 | Novel parallel semiconductor parameter testing system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3298983B2 (en) * | 1993-05-25 | 2002-07-08 | 日置電機株式会社 | Circuit board inspection equipment |
US6100815A (en) | 1997-12-24 | 2000-08-08 | Electro Scientific Industries, Inc. | Compound switching matrix for probing and interconnecting devices under test to measurement equipment |
JP2001272430A (en) * | 2000-03-24 | 2001-10-05 | Oht Inc | Apparatus and method for inspection |
KR100899664B1 (en) * | 2007-01-10 | 2009-05-27 | 삼성전자주식회사 | Semiconductor memory device and test method thereof |
-
2008
- 2008-08-26 KR KR1020080083355A patent/KR100977060B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114839802A (en) * | 2022-05-25 | 2022-08-02 | 广东江粉高科技产业园有限公司 | PAD signal testing device for LCD testing with small damage and high efficiency |
CN114839802B (en) * | 2022-05-25 | 2023-11-03 | 广东江粉高科技产业园有限公司 | PAD signal testing device for testing small-damage efficient LCD |
CN115201529A (en) * | 2022-07-29 | 2022-10-18 | 海宁理万集成电路有限公司 | Novel parallel semiconductor parameter testing system |
Also Published As
Publication number | Publication date |
---|---|
KR100977060B1 (en) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI432734B (en) | Sharing resources in a system for testing semiconductor devices | |
TWI471574B (en) | Dc test resource sharing for electronic device testing | |
US7782688B2 (en) | Semiconductor memory device and test method thereof | |
KR20070007101A (en) | Probing a device | |
KR20120104812A (en) | Semiconductor wafer testing system and method | |
WO2016017292A1 (en) | Device inspection method, probe card, interposer, and inspection apparatus | |
KR20120065790A (en) | Method and equipment for testing semiconductor apparatus simultaneously and continuously | |
US20200174073A1 (en) | Device inspection method | |
CN112630633A (en) | System and method for testing multiple bare chips | |
KR100977060B1 (en) | Probe card for testing semiconductor devices, Tester and Chip inspection method using the same | |
JPH06151531A (en) | Prober | |
KR102047665B1 (en) | Probe card and test device including the same | |
KR101033962B1 (en) | Semiconductor device test system | |
KR20080061735A (en) | Device under test and system and method for testing the same | |
KR100668133B1 (en) | Method for burn-in test and measurement program for burn-in test | |
KR100882425B1 (en) | Probe card for multi site test | |
JP2007322127A (en) | Method for inspecting substrate and substrate inspection system | |
JP5319907B2 (en) | Test apparatus having a switch element on a socket substrate | |
JP2006229131A (en) | Semiconductor integrated circuit | |
JP3858244B2 (en) | Semiconductor inspection apparatus and semiconductor inspection method | |
JP4234826B2 (en) | Method for evaluating semiconductor integrated circuit | |
JP2005010088A (en) | Method of testing semiconductor device | |
KR100826980B1 (en) | Memory testing equipment | |
JP2008028251A (en) | Apparatus for inspecting semiconductor device | |
JP2006038791A (en) | Prober needle switching device, prober device and method for measuring semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130806 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140813 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150804 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160812 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170811 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180814 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190814 Year of fee payment: 10 |