KR100977060B1 - Probe card for testing semiconductor devices, Tester and Chip inspection method using the same - Google Patents

Probe card for testing semiconductor devices, Tester and Chip inspection method using the same Download PDF

Info

Publication number
KR100977060B1
KR100977060B1 KR1020080083355A KR20080083355A KR100977060B1 KR 100977060 B1 KR100977060 B1 KR 100977060B1 KR 1020080083355 A KR1020080083355 A KR 1020080083355A KR 20080083355 A KR20080083355 A KR 20080083355A KR 100977060 B1 KR100977060 B1 KR 100977060B1
Authority
KR
South Korea
Prior art keywords
test
tester
semiconductor chip
pins
probe card
Prior art date
Application number
KR1020080083355A
Other languages
Korean (ko)
Other versions
KR20100024678A (en
Inventor
김동권
Original Assignee
주식회사 루셈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루셈 filed Critical 주식회사 루셈
Priority to KR1020080083355A priority Critical patent/KR100977060B1/en
Publication of KR20100024678A publication Critical patent/KR20100024678A/en
Application granted granted Critical
Publication of KR100977060B1 publication Critical patent/KR100977060B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체칩 테스터용 프로브 카드, 테스터 및 반도체칩의 검사방법이 개시된다. 프로브 카드는 제1 테스트핀과, 제2 테스트핀 및 릴레이를 구비한다. 제1 테스트핀은 테스터에 구비된 테스트 채널핀에 각각 접촉되는 복수개의 접촉핀으로 구성된다. 제2 테스트핀은 프로브 카드 상에 안착된 복수의 반도체칩에 각각 대응하여 2개 마련된다. 각각의 제2 테스트핀은 대응되는 반도체칩의 리드선들에 접촉되는 복수의 니들로 구성된다. 릴레이는 제1 테스트핀이 제2 테스트핀들 중 어느 하나에 선택적으로 연결되도록 스위칭 동작한다. 릴레이가 제1 테스트핀과 2개의 제2 테스트핀 중 어느 하나를 순차적으로 연결함으로써, 테스터는 2개의 반도체칩을 순차적으로 테스트할 수 있다.Disclosed are a probe card for a semiconductor chip tester, a tester and a method for inspecting a semiconductor chip. The probe card has a first test pin, a second test pin and a relay. The first test pin is composed of a plurality of contact pins respectively contacting the test channel pins provided in the tester. Two second test pins are provided corresponding to the plurality of semiconductor chips mounted on the probe card. Each second test pin is composed of a plurality of needles in contact with the lead wires of the corresponding semiconductor chip. The relay performs a switching operation such that the first test pin is selectively connected to any one of the second test pins. As the relay sequentially connects one of the first test pin and two second test pins, the tester may sequentially test the two semiconductor chips.

반도체칩, 테스터, 프로브 카드 및 스위칭 Semiconductor Chips, Testers, Probe Cards & Switching

Description

반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및 그 테스터를 이용한 반도체칩의 검사방법 {Probe card for testing semiconductor devices, Tester and Chip inspection method using the same}Probe card for semiconductor chip tester, tester using same and method for testing semiconductor chip using the tester {probe card for testing semiconductor devices, tester and chip inspection method using the same}

본 발명은 반도체칩 테스터용 프로브 카드 및 그 프로브 카드를 사용하는 테스터 및 그 테스터를 이용한 반도체칩의 검사방법에 관한 것이다.The present invention relates to a probe card for a semiconductor chip tester, a tester using the probe card, and a test method of a semiconductor chip using the tester.

반도체칩의 정상 동작 유무를 확인하기 위한 테스터는 일반적으로 반도체칩을 테스트하기 위해서, 테스터는 테스터와 전기적으로 연결된 반도체칩에 테스트 신호를 인가하고, 이를 분석하여 반도체칩의 정상 동작 유무를 확인하고 있다. Testers for checking the normal operation of the semiconductor chip generally test the semiconductor chip, the tester applies a test signal to the semiconductor chip electrically connected to the tester, and analyzes it to confirm the normal operation of the semiconductor chip. .

한편, 테스트 대상인 반도체칩은 그 종류별로 리드선의 수와 간격 등이 다양하기 때문에, 테스터는 테스터와 반도체칩 사이에서 상호 테스트 신호를 주고 받을 수 있도록 별도의 중개 수단을 사용함으로써, 반도체칩에 테스트 신호를 주고 받을 수 있으며, 이러한 수단을 통상 프로브 카드(Probe Card)라고 지칭한다. On the other hand, since the number and spacing of lead wires vary depending on the type of semiconductor chip to be tested, the tester uses a separate intermediary means to exchange test signals between the tester and the semiconductor chip. This means is commonly referred to as a probe card (Probe Card).

일반적으로, 테스터에는 반도체칩에 테스트 신호를 인가하기 위한 채널을 제공하는 테스트 채널핀이 형성되어 있고, 프로브 카드에는 테스트 채널핀들에 일대일 접촉되는 제 1 테스트핀과 반도체칩의 리드선들에 일대일 접촉되는 제 2 테스 트핀이 형성되어 있다. 테스터로부터의 테스트신호는 제1테스트핀과 제2테스트핀을 거쳐 반도체칩에 인가된다.In general, the tester has a test channel pin for providing a channel for applying a test signal to the semiconductor chip, and the probe card has a one-to-one contact with the first test pin and the lead wires of the semiconductor chip. The second test pin is formed. The test signal from the tester is applied to the semiconductor chip via the first test pin and the second test pin.

상술한 프로브 카드를 사용하여 반도체칩의 양부를 테스트할 수 있는 테스터의 테스트 과정을 살펴보면, 먼저 반도체칩을 반도체칩의 리드선이 제2 테스트핀에 일대일로 연결되는 테스터의 테스트 위치에 로딩시킨다. 이렇게 반도체칩이 테스트 위치에 로딩되면, 테스터는 반도체칩을 테스트 하기 위해서 테스트 채널핀, 제1 테스터핀, 및 제2 테스터핀을 통해서 테스트 신호를 반도체칩으로 인가하고, 그 결과 반도체칩으로부터 출력되는 신호는 다시 제2 테스터핀, 제1 테스터핀, 및 테스트 채널핀을 통해서 테스터에 입력된다. 그 후에, 테스터는 반도체칩으로부터 출력된 신호를 수신하여 이를 토대로 반도체칩의 양부를 판단할 수 있다.Looking at the test process of the tester that can test the positive or negative of the semiconductor chip using the above-described probe card, first, the semiconductor chip is loaded at the test position of the tester where the lead wire of the semiconductor chip is connected one-to-one to the second test pin. When the semiconductor chip is loaded at the test location, the tester applies a test signal to the semiconductor chip through the test channel pin, the first tester pin, and the second tester pin to test the semiconductor chip, and as a result, the test chip is output from the semiconductor chip. The signal is again input to the tester through the second tester pin, the first tester pin, and the test channel pin. Thereafter, the tester may receive a signal output from the semiconductor chip and determine whether the semiconductor chip is good or not based on the signal.

이러한 테스터에서는 한번에 하나의 반도체칩을 테스트하며, 다른 반도체칩을 테스트하기 위해서는 테스터의 테스터 위치에 매번 다른 반도체칩을 로딩시키고 테스트를 반복함으로써, 반도체칩들의 양부를 하나씩 순차로 검사한다. 따라서, 종래의 테스터는 일 회의 반도체칩 이송 동작 후 하나의 반도체칩을 검사하게 되어 한 번에 복수의 반도체칩을 검사할 수 없다. 반도체칩의 검사에 있어서, 프로브 카드에 반도체칩이 안차된 상태에서의 테스트신호 인가 및 그 결과 신호에 따른 양부판단에 걸리는 시간에 비하여 반도체칩을 프로브카드에 안착시키기 위한 순차 이송에 걸리는 시간이 상대적으로 크다는 점을 고려할 때, 한 번의 이송 후에 복수의 반도체칩을 검사하는 방안이 강구될 필요성이 있다.In such a tester, one semiconductor chip is tested at a time, and in order to test another semiconductor chip, each semiconductor chip is sequentially loaded by loading another semiconductor chip at a tester location and repeating the test. Therefore, the conventional tester inspects one semiconductor chip after one semiconductor chip transfer operation and thus cannot inspect a plurality of semiconductor chips at one time. In the inspection of the semiconductor chip, the time taken for the sequential transfer to settle the semiconductor chip on the probe card is relatively longer than the time taken for applying the test signal in the state where the semiconductor chip is placed on the probe card and consequently determining whether the semiconductor chip is attached to the probe card. In view of the large size, a method of inspecting a plurality of semiconductor chips after one transfer needs to be devised.

그런데, 종래의 방식에 의할 경우, 한번에 복수 개의 반도체칩을 테스트하 고자 한다면 복수 개의 반도체칩의 총 리드선 수를 초과하는 개수의 테스트 채널핀을 갖는 테스터가 필요하게 된다. 그러나, 통상적으로 테스터는 매우 고가의 장비이고, 따라서 복수의 반도체칩을 한 번에 테스터하기 위해 테스트 채널핀의 개수가 매우 많은 테스터를 구입하는 것은 한 번에 복수의 반도체칩을 테스트하고자 하는 목적에 합당한 해결책이 되기 어렵다.However, according to the conventional method, if a plurality of semiconductor chips are to be tested at a time, a tester having a number of test channel pins exceeding the total number of leads of the plurality of semiconductor chips is required. However, testers are usually very expensive equipment, and therefore, the purchase of a tester with a large number of test channel pins to test a plurality of semiconductor chips at one time is not necessary for the purpose of testing a plurality of semiconductor chips at once. It is hard to be a reasonable solution.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 테스트 채널핀의 개수가 매우 많은 테스터를 사용하지 않고도 한 번의 반도체칩 이송시마다 복수의 반도체칩의 테스트가 가능하도록 함으로써, 기존 테스터의 교체가 필요하지 않으면서도 반도체칩의 테스트 속도를 현저하게 증가시킬 수 있는 반도체칩 테스터용 프로브 카드와 이러한 프로브 카드를 사용하는 테스터, 및 그 테스터를 이용한 반도체칩의 검사방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to enable a test of a plurality of semiconductor chips at each transfer of a semiconductor chip without using a tester having a large number of test channel pins. The present invention provides a probe card for a semiconductor chip tester, a tester using the probe card, and a test method of the semiconductor chip using the tester, which can significantly increase the test speed of the semiconductor chip without requiring replacement.

상술한 본 발명의 목적들을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체칩 테스터용 프로브 카드는, 테스터에 구비된 테스트 채널핀에 각각 접촉되는 복수의 접촉핀을 포함하여 구성되는 제1 테스트핀과; 프로브 카드 상에 안착되는 복수의 반도체칩에 각각 대응되도록 마련되며, 대응되는 반도체칩의 리드선들에 접촉되는 복수의 니들을 포함하여 각각 구성되는 복수의 제2 테스트핀과; 제1 테스트핀이 제2 테스트핀들 중 어느 하나에 선택적으로 연결되도록 소정의 제어신호에 의해 스위칭 동작을 하는 스위칭 수단;을 포함한다. According to a preferred embodiment of the present invention for achieving the above object of the present invention, a probe card for a semiconductor chip tester, the first test comprises a plurality of contact pins which are in contact with each of the test channel pins provided in the tester Pins; A plurality of second test pins respectively provided to correspond to the plurality of semiconductor chips mounted on the probe card, the plurality of second test pins including a plurality of needles contacting lead wires of the corresponding semiconductor chip; And switching means for switching by a predetermined control signal such that the first test pin is selectively connected to any one of the second test pins.

스위칭 수단은 릴레이를 포함하는 것이 바람직하다. The switching means preferably comprise a relay.

제어신호는 테스터로부터의 신호인 것이 바람직하다. The control signal is preferably a signal from the tester.

제어신호를 테스터로부터 수신하여 스위칭 수단으로 전송하는 제어신호선을 더 포함하는 것이 바람직하다. Preferably, the control signal line further includes a control signal line for receiving the control signal from the tester and transmitting the control signal to the switching means.

제어신호선은, 테스터에 구비된 테스트 채널핀 중 접촉핀들에 대응되어 있지 않은 여분의 테스트 채널핀에 접촉되는 것이 바람직하다. The control signal line is preferably in contact with an extra test channel pin that does not correspond to the contact pins among the test channel pins provided in the tester.

또한, 상술한 바와 같은 구성을 갖는 프로브 카드를 이용하여 반도체칩을 테스트하기 위한 테스터는, 제1 테스트핀과 접촉되는 테스트 채널핀과; 제1 테스트핀이 복수의 제2 테스트핀들 각각에 소정의 시간 간격을 두고 순차적으로 연결되도록 스위칭 수단을 제어하는 제어부;를 포함한다. In addition, a tester for testing a semiconductor chip using the probe card having the configuration as described above, the test channel pin in contact with the first test pin; And a controller controlling the switching means such that the first test pin is sequentially connected to each of the plurality of second test pins at predetermined time intervals.

또한, 상술한 바와 같은 테스터를 이용한 반도체칩의 검사방법은, a) 프로브 카드 상에 복수개의 반도체칩을 위치시킴으로써, 니들과 반도체칩의 리드선이 일대일로 접촉되는 단계와; b) 제1 테스트핀이 복수의 제2 테스트핀들 각각에 소정의 시간 간격을 두고 순차적으로 연결되도록 스위칭 수단을 제어하는 단계와; b) 단계 수행중, 제1 테스트핀 및 스위칭 수단에 의해 제1 테스트핀에 연결된 제2 테스트핀을 통해 각각의 반도체칩에 순차적으로 테스트 신호를 인가하는 c) 단계;를 포함한다. In addition, the inspection method of the semiconductor chip using the tester as described above, a) by placing a plurality of semiconductor chips on the probe card, the needle and the lead wires of the semiconductor chip in one-to-one contact; b) controlling the switching means such that the first test pin is sequentially connected to each of the plurality of second test pins at predetermined time intervals; b) sequentially applying a test signal to each semiconductor chip through a second test pin connected to the first test pin by the first test pin and the switching means.

c) 단계에서 테스트 신호가 인가된 각각의 반도체칩으로부터의 출력신호를 토대로 상기 반도체칩 각각에 대한 양부를 판별하는 d) 단계를 더 포함하는 것이 바람직하다. The method may further include d) determining whether the semiconductor chip is good or bad based on the output signal from each semiconductor chip to which the test signal is applied.

본 발명에 따른 반도체칩 테스터용 프로브 카드 및 그 프로브 카드를 사용하는 테스터 및 그 테스터를 이용한 반도체칩의 검사방법은 스위칭 수단을 통해서 제1 테스트핀이 순차적으로 제2 테스트핀 중 어느 하나에 전기적으로 연결됨으로 써, 테스터는 동일한 테스트 위치에서 프로브 카드의 제2 테스트핀의 수만큼 복수의 반도체칩을 순차적으로 테스트할 수 있으며, 이로 인하여 프로브 카드 상에 반도체칩을 로딩시키는 횟수를 줄이고 반도체칩 테스트 공정 시간을 단축할 수 있다. According to the present invention, a probe card for a semiconductor chip tester, a tester using the probe card, and a test method of the semiconductor chip using the tester, the first test pin is sequentially electrically connected to any one of the second test pins through a switching means. By being connected, the tester can sequentially test a plurality of semiconductor chips by the number of second test pins of the probe card at the same test position, thereby reducing the number of loading of the semiconductor chips on the probe card and the semiconductor chip test process. It can save time.

이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.

도 1은 본 발명의 일 실시예에 따른 테스터를 이용하여 테스트되는 TCP의 사시도이다. 1 is a perspective view of a TCP tested using a tester according to an embodiment of the present invention.

도 1에 도시된 바와 같이, TCP(Tape Carrier Package)(20)는 복수개의 반도체칩(10), 반도체칩(10)이 위치하는 절연성 테이프(22)를 포함하며, 반도체칩(10)으로부터 연장된 다수 개의 리드선(12)이 절연성 테이프(22) 상에 형성되어 있다. As shown in FIG. 1, a tape carrier package (TCP) 20 includes a plurality of semiconductor chips 10, an insulating tape 22 on which the semiconductor chips 10 are located, and extends from the semiconductor chips 10. A plurality of lead wires 12 are formed on the insulating tape 22.

도 2는 본 발명의 일 실시예에 따른 테스터의 구성도이며, 도 3은 본 발명의 일 실시예에 따른 반도체칩 테스터용 프로브 카드의 구성도이다. 2 is a block diagram of a tester according to an embodiment of the present invention, Figure 3 is a block diagram of a probe card for a semiconductor chip tester according to an embodiment of the present invention.

도 2 내지 도 3을 참조하면, 본 발명에 따른 반도체칩 테스터용 프로브 카드(100)는 제1 테스트핀(110), 제2 테스트핀(130), 및 스위칭 수단(120)을 포함하며, 테스터(200)는 테스터 몸체(210) 및 채널핀 패키지(220)를 포함한다. 2 to 3, the probe card 100 for a semiconductor chip tester according to the present invention includes a first test pin 110, a second test pin 130, and a switching means 120. 200 includes a tester body 210 and a channel pin package 220.

먼저, 테스터(200)에 대해서 설명한 후에, 테스터(200)에 사용되어 테스터(200)의 테스트 신호를 테스터(200)와 반도체칩(10) 사이에서 중개하는 반도체칩 테스터용 프로브 카드(100)에 대해서 설명한다. First, after the tester 200 is described, the test signal of the tester 200 is used to relay the test signal of the tester 200 between the tester 200 and the semiconductor chip 10 to the probe chip 100 for the semiconductor chip tester. Explain.

테스터(200)는 테스터 몸체(210) 및 채널핀 패키지(220)를 포함한다.The tester 200 includes a tester body 210 and a channel pin package 220.

테스터 몸체(210)에는 신호발생부(230), 및 제어부(240)가 내장되어 있으며, 신호발생부(230)에서는 반도체칩(10)을 테스트하기 위한 테스트 신호를 발생한다. The tester body 210 includes a signal generator 230 and a controller 240, and the signal generator 230 generates a test signal for testing the semiconductor chip 10.

채널핀 패키지(220)는 신호발생부(230)에서 발생된 테스트 신호가 각각 인가되는 복수개의 테스트 채널핀(222)을 포함하여 구성된다. The channel pin package 220 includes a plurality of test channel pins 222 to which test signals generated by the signal generator 230 are respectively applied.

반도체칩 테스터용 프로브 카드(100)는 상술한 테스터(200)에 결합되어 테스트 신호가 각각 인가되는 테스트 채널핀(222)에 전기적으로 연결됨으로써, 반도체칩(10)과 테스터(200) 사이에서 테스트 신호를 중개한다.The probe card 100 for the semiconductor chip tester is coupled to the tester 200 described above and electrically connected to the test channel pins 222 to which test signals are applied, respectively, thereby testing between the semiconductor chip 10 and the tester 200. Mediate the signal.

구체적으로 설명하면, 반도체칩 테스터용 프로브 카드(100)는 제1 테스트핀(110), 제2 테스트핀(130), 및 스위칭 수단(120)를 포함한다.Specifically, the semiconductor chip tester probe card 100 includes a first test pin 110, a second test pin 130, and a switching means 120.

제1 테스트핀(110)은 테스트 채널핀(222)에 각각 접촉되는 복수의 접촉핀(111)을 포함하여 구성됨으로써, 반도체칩 테스터용 프로브 카드(100)가 상술한 테스터(200)에 결합되면, 각각의 접촉핀(111)은 테스트 채널핀(222) 각각에 일대일로 연결된다.The first test pin 110 includes a plurality of contact pins 111 respectively contacting the test channel pins 222, so that when the semiconductor chip tester probe card 100 is coupled to the tester 200 described above. Each contact pin 111 is connected one-to-one to each of the test channel pins 222.

제2 테스트핀(130)은 반도체칩 테스터용 프로브 카드(100) 상에 안착되는 복수의 반도체칩(10)에 각각 대응되도록 복수개가 마련되어 있으며, 각각의 제2 테스트핀(130)은 대응되는 반도체칩(10)의 리드선(12)들에 접촉되는 복수의 니들(131)을 포함하여 구성된다. A plurality of second test pins 130 are provided to correspond to the plurality of semiconductor chips 10 seated on the semiconductor chip tester probe card 100, and each of the second test pins 130 corresponds to a corresponding semiconductor. It includes a plurality of needles (131) in contact with the lead wires 12 of the chip (10).

각각의 니들(131)들은 TCP(20)가 이동하여 테스터(200)의 테스트 위치에 반도체칩(10)들이 로딩되면, 테스트 위치에 대응하는 TCP(20)의 반도체칩(10)의 리드선(12)에 일대일로 접촉되도록 형성되어 있다. Each of the needles 131 may have the lead wire 12 of the semiconductor chip 10 of the TCP 20 corresponding to the test position when the TCP 20 moves and the semiconductor chips 10 are loaded at the test position of the tester 200. ) To be in one-to-one contact.

스위칭 수단(120)은 복수개의 릴레이(121)를 포함하며, 릴레이(121)들은 하나의 접촉핀(111)이 두개의 니들(131)중 어느 하나와 선택적으로 연결되도록 형성되어 있다. The switching means 120 includes a plurality of relays 121, and the relays 121 are formed such that one contact pin 111 is selectively connected to any one of the two needles 131.

이하, 각각 n개의 리드선(12)이 형성되어 있는 두 개의 반도체칩(10)을 테스트하는 테스터(200)의 제어방법에 대해서 설명한다. Hereinafter, a control method of the tester 200 for testing two semiconductor chips 10 in which n lead wires 12 are formed will be described.

TCP(20)가 이동하여 테스터(200)의 테스트 위치에 두 개의 반도체칩(10)(이하, 각각을 '제 1 반도체칩', '제 2 반도체칩'이라 함)이 로딩되면, 두 개의 반도체칩(10) 각각의 리드선(12)이 일대일로 제2 테스트핀(130)의 니들(131)과 접촉된다.When the TCP 20 is moved and two semiconductor chips 10 (hereinafter, referred to as 'first semiconductor chip' and 'second semiconductor chip') are loaded at the test position of the tester 200, the two semiconductors are loaded. The lead wires 12 of the chips 10 are in contact with the needle 131 of the second test pin 130 one-to-one.

그 후에, 제어부(240)는 소정의 제어신호를 발생하여 스위칭 수단(120)의 릴레이(121)들을 구동함으로써 먼저 도 3 의 윗 그림과 같이 왼쪽의 릴레이(121)들을 턴온(오른쪽의 릴레이들은 턴오프)시키고, 이에 따라 제1 테스트핀(110)들은 제 1 반도체칩(10)에 대응되어 있는 제2 테스트핀(130)들에 연결되도록 스위칭된다.Thereafter, the control unit 240 generates a predetermined control signal to drive the relays 121 of the switching means 120, thereby first turning on the relays 121 on the left side as shown in FIG. 3 (the relays on the right side turn on). The first test pins 110 are switched to be connected to the second test pins 130 corresponding to the first semiconductor chip 10.

이러한 상태에서, 테스터(200)의 신호발생부(230)로부터 발생된 테스트 신호는 테스트 채널핀(222), 제1 테스트핀(110), 스위칭 수단(120), 및 제2 테스트핀(130)을 통해서 제 1 반도체칩(10)의 입력 리드선(12)으로 인가되고, 제 1 반도체칩(10)의 출력 리드선으로부터 출력되는 신호는 반대로 제2 테스트핀(130), 스위칭 수단(120), 제1 테스트핀(110), 및 테스트 채널핀(222)을 거쳐 출력된다. 테스 터(200)는 이 출력된 신호를 수신하여 이를 토대로 제 1 반도체칩(10)의 양부를 판별한다.In this state, the test signal generated from the signal generator 230 of the tester 200 is the test channel pin 222, the first test pin 110, the switching means 120, and the second test pin 130. The signal is applied to the input lead line 12 of the first semiconductor chip 10 through, and the signal output from the output lead line of the first semiconductor chip 10 is reversely the second test pin 130, the switching means 120, 1 is output via the test pin 110, and the test channel pin 222. The tester 200 receives the output signal and determines whether the first semiconductor chip 10 is good or not.

그 후에, 제어부(240)는 다시 제어신호를 발생하여 스위칭 수단(120)의 릴레이(121)들을 구동함으로써 먼저 도 3 의 아래 그림과 같이 오른쪽의 릴레이(121)들을 턴온(왼쪽의 릴레이들은 턴오프)시키고, 이에 따라 제1 테스트핀(110)들은 제 2 반도체칩(10)에 대응되어 있는 제2 테스트핀(130)들에 연결되도록 스위칭된다.After that, the control unit 240 generates a control signal again to drive the relays 121 of the switching means 120 to first turn on the relays 121 on the right side as shown in FIG. 3 below (the relays on the left side turn off). Accordingly, the first test pins 110 are switched to be connected to the second test pins 130 corresponding to the second semiconductor chip 10.

이러한 상태에서 상술한 테스트 신호의 인가 및 이에 따른 출력 신호를 토대로 한 제 2 반도체칩(10)의 양부 판별 과정이 다시 수행된다.In this state, the process of determining whether the second semiconductor chip 10 is based on the application of the test signal and the output signal described above is performed again.

이와 같은 과정을 거쳐 한 번에 프로브 카드(100)상에 이송된 두 반도체칩(10)에 대한 테스트가 완료되면, TCP(20) 이송장치에 의한 TCP(20)의 이송이 수행되어 다음 번에 배치된 두 개의 반도체칩(10)이 프로브 카드(100)상에 안착되고, 이후 프로브 카드(100)상에 안착된 두 개의 반도체칩(10)에 대해 상기와 같은 제1반도체칩으로의 스위칭제어, 테스트신호 인가 및 출력신호에 따른 양부 판별, 제2반도체칩으로의 스위칭제어, 테스트신호 인가 및 출력신호에 따른 양부 판별의 과정이 수행된다.After the test is completed on the two semiconductor chips 10 transferred to the probe card 100 at this time, the transfer of the TCP 20 by the TCP 20 transfer device is performed to the next time. The two semiconductor chips 10 disposed are seated on the probe card 100, and then switching control to the first semiconductor chip as described above is performed on the two semiconductor chips 10 seated on the probe card 100. The process of applying the test signal and determining the good or bad according to the output signal, switching control to the second semiconductor chip, applying the test signal and the good or bad according to the output signal are performed.

이와 같이 본 발명에 따르면, 복수의 제2 테스트핀(130)중 어느 하나와 선택적으로 전기적 연결할 수 있는 스위칭 수단(120)을 포함하는 프로브 카드(100)를 사용하여 각 제2 테스트핀(130)에 순차적인 테스트 신호 인가 상태를 만듦으로써, 한 번의 이송동작마다 두 개의 반도체칩을 테스트할 수 있다.As described above, according to the present invention, each second test pin 130 using the probe card 100 including the switching means 120 capable of selectively electrically connecting to any one of the plurality of second test pins 130. By creating a sequential test signal application state, two semiconductor chips can be tested per one transfer operation.

한편, 스위칭 수단의 구성에 따라(또한, 이에 따른 제2 테스트핀의 셋트 수 가감에 따라) 동일한 테스트 위치에서 테스트 할 수 있는 반도체칩(10)의 개수가 달라지도록 할 수 있다.On the other hand, the number of semiconductor chips 10 that can be tested at the same test location may vary depending on the configuration of the switching means (and accordingly, as the number of sets of second test pins increases or decreases).

일 예로, 도 4에 도시된 실시예에서는, 제2 테스트핀(130)이 세 개의 반도체칩에 각각 대응되도록 세 개의 세트로 구성되어 있고, 이에 상응하도록 프로브 카드(100)의 스위칭 수단(120)이 접촉핀(111) 하나당 각 제2 테스트핀(130)에 포함된 세 개의 각 니들(131)과 선택적으로 연결되도록 하는 릴레이(121)들을 포함하고 있다. 이러한 스위칭 수단(120)을 갖는 프로브 카드(100)를 테스터(200)에 사용하면, 테스터는 소정의 시간 간격을 두고 순차적으로 3개의 반도체칩(10)을 테스트할 수 있다.For example, in the embodiment shown in Figure 4, the second test pin 130 is composed of three sets so as to correspond to each of the three semiconductor chips, the corresponding switching means 120 of the probe card 100 Each of the contact pins 111 includes relays 121 to be selectively connected to each of the three needles 131 included in each of the second test pins 130. When the probe card 100 having the switching means 120 is used for the tester 200, the tester may test the three semiconductor chips 10 sequentially at predetermined time intervals.

한편, 스위칭수단(120)의 스위칭 동작의 제어를 위한 제어신호선은 프로브카드(120)의 제작시에 프로브카드(120) 내에 구비되도록 제작되는 것이 바람직하다. 이때, 바람직하게는, 제어신호선은 테스터(200)에 구비된 테스트 채널핀(222) 중 접촉핀(111)들에 대응되어 있지 않은 여분의 테스트 채널핀(222)에 접촉된다. 이에 의하면, 테스터(200)는 여분의 테스트 채널핀(222)을 통해 프로브 카드(100) 내의 스위칭 수단(120)을 제어할 수 있고, 따라서 테스터(200) 자체의 하드웨어적 구성을 변경함이 없이 테스트(200)의 동작에 대한 소프트웨어적인 변형만으로도 기존의 테스터를 이용하여 본 발명을 구현할 수 있다.On the other hand, the control signal line for controlling the switching operation of the switching means 120 is preferably manufactured to be provided in the probe card 120 at the time of manufacturing the probe card (120). At this time, preferably, the control signal line is in contact with an extra test channel pin 222 that does not correspond to the contact pins 111 of the test channel pins 222 provided in the tester 200. According to this, the tester 200 can control the switching means 120 in the probe card 100 through the extra test channel pins 222, and thus without changing the hardware configuration of the tester 200 itself. Software modifications to the operation of the test 200 may be used to implement the present invention using existing testers.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. As described above, although described with reference to the preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

도 1은 본 발명의 일 실시예에 따른 테스터에 적용되어 테스트될 TCP의 사시도이다. 1 is a perspective view of a TCP to be applied and tested in a tester according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 테스터의 구성도이다.2 is a block diagram of a tester according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 테스터 중 반도체칩 테스터용 프로브 카드의 제어과정을 설명하기 위한 부분 구성도이다.3 is a partial configuration diagram illustrating a control process of a probe chip for a semiconductor chip tester among testers according to an exemplary embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 테스터 중 반도체칩 테스터용 프로브 카드의 구성도이다. 4 is a block diagram of a probe chip for a semiconductor chip tester of the tester according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

10：반도체칩 20：TCP10: semiconductor chip 20: TCP

22：절연성 테이프 100：반도체칩 테스터용 프로브 카드22: Insulating tape 100: Probe card for semiconductor chip tester

110：입력핀 120：스위치110: input pin 120: switch

130：스위치 200：테스터130: switch 200: tester

210：테스터 몸체 230：신호발생부210: tester body 230: signal generator

Claims (8)

반도체칩 테스터용 프로브 카드에 있어서,In the probe card for semiconductor chip tester, 상기 테스터에 구비된 테스트 채널핀에 각각 접촉되는 복수의 접촉핀을 포함하여 구성되는 제1 테스트핀;A first test pin including a plurality of contact pins respectively contacting the test channel pins provided in the tester; 상기 프로브 카드 상에 안착되는 복수의 상기 반도체칩에 각각 대응되도록 마련되며, 대응되는 상기 반도체칩의 리드선들에 접촉되는 복수의 니들을 포함하여 각각 구성되는 복수의 제2 테스트핀; 및A plurality of second test pins respectively provided to correspond to the plurality of semiconductor chips mounted on the probe card, the plurality of second test pins including a plurality of needles contacting lead wires of the semiconductor chip; And 상기 제1 테스트핀이 상기 제2 테스트핀들 중 어느 하나에 선택적으로 연결되도록 소정의 제어신호에 의해 스위칭 동작을 하는 스위칭 수단;Switching means for performing a switching operation by a predetermined control signal such that the first test pin is selectively connected to any one of the second test pins; 을 포함하는 반도체칩 테스터용 프로브 카드.Probe card for semiconductor chip tester comprising a. 제1항에 있어서,The method of claim 1, 상기 스위칭 수단은 릴레이를 포함하는 것을 특징으로 하는 반도체칩 테스터용 프로브 카드.And said switching means comprises a relay. 제1항에 있어서,The method of claim 1, 상기 제어신호는 상기 테스터로부터의 신호인 것을 특징으로 하는 반도체 칩 테스터용 프로브 카드. And said control signal is a signal from said tester. 제3항에 있어서,The method of claim 3, 상기 제어신호를 상기 테스터로부터 수신하여 상기 스위칭 수단으로 전송하는 제어신호선을 더 포함하는 것을 특징으로 하는 반도체칩 테스터용 프로브 카드.And a control signal line for receiving the control signal from the tester and transmitting the control signal to the switching means. 제4항에 있어서, The method of claim 4, wherein 상기 제어신호선은, The control signal line, 상기 테스터에 구비된 상기 테스트 채널핀 중 상기 접촉핀들에 대응되어 있지 않은 여분의 상기 테스트 채널핀에 접촉되는 것을 특징으로 하는 반도체칩 테스터용 프로브 카드.The probe card for a semiconductor chip tester, characterized in that the contact with the test channel pins that are not corresponding to the contact pins of the test channel pins provided in the tester. 제1항 내지 제5항 중 어느 한 항에 기재된 바와 같은 구성을 갖는 프로브 카드를 이용하여 반도체칩을 테스트하기 위한 테스터로서,A tester for testing a semiconductor chip using a probe card having a configuration as described in any one of claims 1 to 5, 상기 제1 테스트핀과 접촉되는 테스트 채널핀; 및A test channel pin in contact with the first test pin; And 상기 제1 테스트핀이 복수의 상기 제2 테스트핀들 각각에 소정의 시간 간 격을 두고 순차적으로 연결되도록 상기 스위칭 수단을 제어하는 제어부;A control unit controlling the switching means such that the first test pin is sequentially connected to each of the plurality of second test pins at a predetermined time interval; 를 포함하는 것을 특징으로 하는 테스터.Tester comprising a. 제6항에 기재된 바와 같은 테스터를 이용한 반도체칩의 검사방법에 있어서,In the inspection method of a semiconductor chip using a tester as described in claim 6, a) 상기 프로브 카드 상에 복수개의 반도체칩을 위치시킴으로써, 상기 니들과 상기 반도체칩의 리드선이 일대일로 접촉되는 단계; a) placing the plurality of semiconductor chips on the probe card so that the needles and the lead wires of the semiconductor chips are in one-to-one contact; b) 상기 제1 테스트핀이 복수의 상기 제2 테스트핀들 각각에 소정의 시간 간격을 두고 순차적으로 연결되도록 상기 스위칭 수단을 제어하는 단계; 및b) controlling the switching means such that the first test pin is sequentially connected to each of the plurality of second test pins at predetermined time intervals; And c) 상기 b) 단계 수행중, 상기 제1 테스트핀 및 상기 스위칭 수단에 의해 상기 제1 테스트핀에 연결된 상기 제2 테스트핀을 통해 각각의 상기 반도체칩에 순차적으로 테스트 신호를 인가하는 단계;c) sequentially applying a test signal to each of the semiconductor chips through the second test pin connected to the first test pin by the first test pin and the switching means during step b); 를 포함하는 것을 특징으로 하는 반도체칩의 검사방법.Inspection method of a semiconductor chip comprising a. 제7항에 있어서,The method of claim 7, wherein d) 상기 c) 단계에서 상기 테스트 신호가 인가된 각각의 상기 반도체칩으로부터의 출력신호를 토대로 상기 반도체칩 각각에 대한 양부를 판별하는 단계;를 더 포함하는 것을 특징으로 하는 반도체칩의 검사방법. and d) determining whether each of the semiconductor chips is good or not, based on the output signal from each of the semiconductor chips to which the test signal is applied in step c).
KR1020080083355A 2008-08-26 2008-08-26 Probe card for testing semiconductor devices, Tester and Chip inspection method using the same KR100977060B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080083355A KR100977060B1 (en) 2008-08-26 2008-08-26 Probe card for testing semiconductor devices, Tester and Chip inspection method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083355A KR100977060B1 (en) 2008-08-26 2008-08-26 Probe card for testing semiconductor devices, Tester and Chip inspection method using the same

Publications (2)

Publication Number Publication Date
KR20100024678A KR20100024678A (en) 2010-03-08
KR100977060B1 true KR100977060B1 (en) 2010-08-19

Family

ID=42176437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083355A KR100977060B1 (en) 2008-08-26 2008-08-26 Probe card for testing semiconductor devices, Tester and Chip inspection method using the same

Country Status (1)

Country Link
KR (1) KR100977060B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114839802B (en) * 2022-05-25 2023-11-03 广东江粉高科技产业园有限公司 PAD signal testing device for testing small-damage efficient LCD
CN115201529A (en) * 2022-07-29 2022-10-18 海宁理万集成电路有限公司 Novel parallel semiconductor parameter testing system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06331699A (en) * 1993-05-25 1994-12-02 Hioki Ee Corp Circuit board inspection device
KR20020000633A (en) * 2000-03-24 2002-01-05 이시오까 쇼오고 Method and Apparatus For Inspection
KR100355879B1 (en) 1997-12-24 2002-10-12 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Compound switching matrix for probing and interconnecting devices under test to measurement equipment
KR20080065827A (en) * 2007-01-10 2008-07-15 삼성전자주식회사 Semiconductor memory device and test method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06331699A (en) * 1993-05-25 1994-12-02 Hioki Ee Corp Circuit board inspection device
KR100355879B1 (en) 1997-12-24 2002-10-12 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Compound switching matrix for probing and interconnecting devices under test to measurement equipment
KR20020000633A (en) * 2000-03-24 2002-01-05 이시오까 쇼오고 Method and Apparatus For Inspection
KR20080065827A (en) * 2007-01-10 2008-07-15 삼성전자주식회사 Semiconductor memory device and test method thereof

Also Published As

Publication number Publication date
KR20100024678A (en) 2010-03-08

Similar Documents

Publication Publication Date Title
TWI432734B (en) Sharing resources in a system for testing semiconductor devices
US7782688B2 (en) Semiconductor memory device and test method thereof
TWI471574B (en) Dc test resource sharing for electronic device testing
KR20070007101A (en) Probing a device
CN108351378B (en) System and method for testing multiple bare chips
WO2016017292A1 (en) Device inspection method, probe card, interposer, and inspection apparatus
KR20120065790A (en) Method and equipment for testing semiconductor apparatus simultaneously and continuously
WO2018211774A1 (en) Device inspection method
KR20080064371A (en) Parallel type test system for semiconductor device and method of testing semiconductor device in parallel
KR100977060B1 (en) Probe card for testing semiconductor devices, Tester and Chip inspection method using the same
JPH06151531A (en) Prober
KR101033962B1 (en) Semiconductor device test system
KR100668133B1 (en) Method for burn-in test and measurement program for burn-in test
JP4592080B2 (en) Semiconductor integrated circuit
KR20080061735A (en) Device under test and system and method for testing the same
JP5319907B2 (en) Test apparatus having a switch element on a socket substrate
KR100882425B1 (en) Probe card for multi site test
JP3858244B2 (en) Semiconductor inspection apparatus and semiconductor inspection method
JP4234826B2 (en) Method for evaluating semiconductor integrated circuit
KR100718457B1 (en) Semiconductor testing device and testing method therewith
JP2005010088A (en) Method of testing semiconductor device
JP2006038791A (en) Prober needle switching device, prober device and method for measuring semiconductor element
JPH02105452A (en) Output circuit of semiconductor integrated circuit
KR19980020299A (en) Probe tip on wafer test device for reduced contact resistance
JPH05315414A (en) Probe card and inspecting method for its specification

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140813

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180814

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 10