【０００１】
【発明の属する技術分野】
本発明は、ウエハ上の複数の半導体チップやパッケージ化された半導体素子を試験するための半導体装置の試験方法に関する。
【０００２】
【従来の技術】
テスタによる半導体チップ（ＬＳＩチップ）等の検査において、複数のＬＳＩチップの同時測定を実施しない場合には、一回の検査で単一の半導体チップのみの検査を行うこととなる。例えば、ウェハ状態での半導体チップのプローブ検査では、一つの半導体チップの検査終了の後、次の被測定半導体チップの検査開始までに、プローブの移動およびコンタクトを行うなどの検査準備のための時間を必要とする。
【０００３】
また、パッケージ化された半導体素子の検査では、一つの被測定半導体素子の検査終了の後、次の被測定半導体素子の検査開始までに、半導体素子を測定用ソケットに挿抜するための時間が必要である。このように、テスタとプローブ、テスタと測定用ソケットとの信号線が常に一対一で繋がれ半導体試験装置では、被測定半導体の検査終了の後、次の被測定半導体の検査開始までに、単体の検査時間に加え検査準備としての時間が必要となる。
【０００４】
一方、これに対し、複数の半導体メモリ装置の同時測定を行って、半導体試験時間の短縮を図るようにした半導体試験方法が提案されている。この半導体試験方法では、複数群の半導体装置に対し順次プローブを移動させながら、郡単位で複数の半導体装置を同時測定するというものである（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平６−１３２３６７号公報
【０００６】
【発明が解決しようとする課題】
上述のように、半導体装置の試験では、一回の検査で単一の半導体装置を試験する場合、単体の検査時間に加えて検査準備としての時間が必要となる。
【０００７】
本発明は上記事情に鑑みてなされたもので、半導体装置の試験において、検査時間以外に必要とされる時間の短縮を可能にする半導体装置の試験方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明は次のような構成からなる。すなわち、同時に複数個の半導体装置に対して検査可能な状態とした後、特定の半導体装置を選択可能な電気信号により、各々の検査対象半導体装置とテスタ間の接続を切替えが可能な構成を備える。
【０００９】
請求項１の発明は、ウエハ上の複数の半導体チップにテスタからプローブを通じてテスト信号を供給し、前記半導体チップから前記プローブを通じて出力されるデータを前記テスタにより測定する半導体装置の試験方法であって、前記複数の半導体チップのそれぞれに前記プローブをコンタクトさせ、前記半導体チップと前記プローブとの間に設けたスイッチをスイッチ選択信号に作動させ、前記半導体チップと前記テスタとの間の接続を切替える。
【００１０】
この構成によれば、半導体チップとプローブとの間に設けたスイッチをスイッチ選択信号に作動させ、半導体チップとテスタとの間の接続を切替えることで、ウェハ上の複数の半導体チップのそれぞれにプローブをコンタクトさせた状態で、各半導体チップを選択的に測定することができるため、検査準備のための時間ロスがなくなる。
【００１１】
請求項２の発明は、複数の測定用ソケットに挿入された半導体素子のそれぞれにテスタから測定用ソケットを通じてテスト信号を供給し、前記半導体素子から測定用ソケットを通じて出力されるデータを前記テスタにより測定する半導体装置の試験方法であって、前記複数の測定用ソケットのそれぞれに前記半導体素子を挿入し、前記測定用ソケットと前記テスタとの間に設けたスイッチをスイッチ選択信号により作動させ、前記測定用ソケットと前記テスタとの間の接続を切替える。
【００１２】
この構成によれば、測定用ソケットとテスタとの間に設けたスイッチをスイッチ選択信号により作動させ、測定用ソケットとテスタとの間の接続を切替えることで、複数の測定用ソケットのそれぞれに半導体素子を挿入した状態で、各半導体素子を選択的に測定することができるため、検査準備のための時間ロスがなくなる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態の半導体装置の試験方法について、図面を参照して説明する。
【００１４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態の半導体装置の試験方法を実施するための構成を示す図である。図１において、テスタ１０１にはプローブカード１０２が取り付けられている。プローブカード１０２には、ウエハ内の複数の半導体チップのボンディングパッドに同時に接触される半導体チップ数分のプローブ１０８〜１１０が設けられている。
【００１５】
テスタ１０１と各プローブ１０８、１０９、１１０との間には、各プローブ１０８、１０９、１１０ごとに各一のスイッチ１０５、１０６、１０７が接続されている。これらのスイッチ１０５、１０６、１０７は、テスタ１０１が出力するスイッチ選択信号１０４によって、各プローブ１０８、１０９、１１０をテスタ１０１に対し、電気的に繋ぎ替えるように機能する。
【００１６】
プローブカード１０２の下方には、被測定対象である複数の半導体チップ１１１、１１２、１１３を持ったウエハ１０３が、図示しない真空チャック台やウエハローバなどに載せられるようにして配置されている。なお、ここではウエハ処理工程でシリコン等の薄板に形成され、かつダイシングされた半導体集積回路を半導体チップという。
【００１７】
次に半導体チップの検査について説明する。最初に複数のプローブ１０８、１０９、１１０と、ウェハ１０３上の複数の半導体チップ１１１、１１２、１１３を同時にコンタクトさせる。各々のプローブ１０８、１０９、１１０とテスタ１０１との繋ぎ替えは、テスタ１０１が出力するスイッチ選択信号１０４により、所定の順序でスイッチ１０５、１０６、１０７をオン動作させることにより行われる。
【００１８】
ここでは、初めにスイッチ選択信号１０４によりスイッチ１０５をオンにして、テスタ１０１とプローブ１０８を接続状態とし、半導体チップ１１１の測定を行う。テスタ１０１は半導体チップ１１１にテスト信号を入力し、半導体チップ１１１の出力信号にもとづいて、この半導体チップ１１１の良否を判定する。この測定終了後、スイッチ選択信号１０４によりスイッチ１０５をオフにし、さらにスイッチ１０６をオンにして、テスタ１０１との接続をプローブ１０９へ切替える。これにより、半導体チップ１１２の測定を行う。また、この半導体チップ１１２の測定終了後は、前記同様に、スイッチ選択信号１０４によりスイッチ１０６をオフにし、さらにスイッチ１０７をオンにして、テスタ１０１との接続をプローブ１１０へ切替え、半導体チップ１１３の測定を行う。
【００１９】
このように、被測定デバイスである半導体チップ１１１、１１２、１１３とテスタ１０１との接続を、スイッチ選択信号１０４を受けて順次オンとなるスイッチ１０５、１０６、１０７により切替えることで、従来技術で個々の半導体チップ１１１、１１２、１１３の検査と検査の間に必要とされる時間を、選択信号１０４での接続の切替えに要する時間に短縮することが可能となる。
【００２０】
（第２の実施の形態）
図２は、本発明の第２の実施の形態の半導体装置の試験を実施するための構成を示す図である。図２において、テスタ２０１上には複数の測定用ソケット２０６、２０７、２０８を上面に取り付けた検査ボード２１２が設置されている。測定用ソケット２０６、２０７、２０８は被測定デバイス（ＤＵＴ）である半導体素子２０３、２０４、２０５の入出力ピンが挿入される試験用の端子を持った各一のソケット状部品である。なお、ここでは、組立工程後のボンディング、封止などの工程で形成されたパッケージ型の半導体を半導体素子という。
【００２１】
検査ボード２１２は半導体素子２０３、２０４、２０５を挿入した測定用ソケット２０６、２０７、２０８とテスタ（テスタヘッド）２０１との間に介在されて、試験に必要な信号を伝送するように機能する。なお、テスタ２０は、半導体素子２０３、２０４、２０５に印加する試験用電源、タイミングジェネレータ、パターンジェネレータなどの出力部と、半導体素子２０３、２０４、２０５の出力を測定部に取り込んで評価する入力部、評価部などを備えている。
【００２２】
テスタ２０１と各測定用ソケット２０６、２０７、２０８ごとに各一のスイッチ２０９、２１０、２１１が接続されている。これらのスイッチ２０９、２１０、２１１は、テスタ２０１が出力するスイッチ選択信号２０２によって、各測定用ソケット２０６、２０７、２０８をテスタ２０１に繋ぎ替えるように機能するものである。
【００２３】
次に、半導体装置の試験について説明する。まず、最初に複数の測定用ソケット２０６、２０７、２０８に、各一の半導体素子２０３、２０４、２０５を挿入する。各々の測定用ソケット２０６、２０７、２０８とテスタ２０１との繋ぎ替えは、テスタ２０１が出力するスイッチ選択信号２０２により、所定の順序でスイッチ２０９、２１０、２１１をオン動作させることにより行われる。
【００２４】
ここでは、初めにスイッチ選択信号２０２によりスイッチ２０９をオンにしてテスタ２０１と測定用ソケット２０６を接続状態とし、半導体素子２０３の測定を行う。測定終了後、スイッチ選択信号２０２によりスイッチ２０９をオフにし、スイッチ２１０をオンにしてテスタ２０１との接続を測定用ソケット２０７へ切替え、半導体素子２０４の測定を行う。また、この半導体素子２０４の測定終了後は、前記同様に、スイッチ選択信号２０２によりスイッチ２１０をオフにし、スイッチ２１１をオンにしてテスタ２０１との接続を測定用ソケット２０８へ切替え、半導体素子２０５の測定を行う。
【００２５】
このように、被測定デバイスとしての半導体素子２０３、２０４、２０５とテスタ２０との接続をスイッチ選択信号２０２によりスイッチ２０９、２１０、２１１を順次切替えることで、従来において個々の半導体素子の検査と検査の間に必要とされる時間を、スイッチ選択信号２０２での接続の切替えに要する時間に短縮することが可能となる。さらに、従来、測定用ソケットがテスタと接続される前に、半導体素子の挿抜を行うことにより、測定対象となる全ての半導体素子について行われる検査と検査の間に必要とされる時間が長くなるのに対し、本発明では、選択信号での接続の切替えに要する時間のみとなり、試験時間を大幅に短縮することが可能となる。この結果、試験効率が大幅に改善される。
【００２６】
【発明の効果】
以上説明したように本発明によれば、半導体装置の試験において、半導体装置とテスタとの間を電気的に切替えて選択的に測定することができるため、検査時間以外に必要とされる時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の試験を実施するための構成を示す図。
【図２】本発明の第２の実施の形態の半導体の半導体装置の試験を実施するための構成を示す図。
【符号の説明】
１０１ テスタ
１０２ プローブカード
１０３ ウェハ
１０４ スイッチ選択信号
１０５、１０６、１０７ スイッチ
１０８、１０９、１１０ プローブ
１１１、１１２、１１３ 半導体チップ
２０１ テスタ
２０２ スイッチ選択信号
２０３、２０４、２０５ 半導体素子
２０６、２０７、２０８ 測定用ソケット
２０９、２１０、２１１ スイッチ
２１２ 検査ボード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device testing method for testing a plurality of semiconductor chips and packaged semiconductor elements on a wafer.
[0002]
[Prior art]
In the inspection of a semiconductor chip (LSI chip) or the like by a tester, when simultaneous measurement of a plurality of LSI chips is not performed, only a single semiconductor chip is inspected in one inspection. For example, in the probe inspection of a semiconductor chip in a wafer state, the time required for inspection preparation such as moving the probe and contacting after the inspection of one semiconductor chip and before starting the inspection of the next semiconductor chip to be measured Need.
[0003]
Also, in the inspection of the packaged semiconductor element, it takes time to insert / remove the semiconductor element into / from the measuring socket after the inspection of one semiconductor element to be measured is started before the inspection of the next semiconductor element to be measured is started. It is. As described above, the signal lines between the tester and the probe, and the tester and the measurement socket are always connected in a one-to-one manner. In addition to the inspection time, it takes time to prepare for inspection.
[0004]
On the other hand, there has been proposed a semiconductor test method in which a plurality of semiconductor memory devices are simultaneously measured to shorten the semiconductor test time. In this semiconductor test method, a plurality of semiconductor devices are simultaneously measured in units of groups while sequentially moving probes to a plurality of groups of semiconductor devices (see, for example, Patent Document 1).
[0005]
[Patent Document 1]
JP-A-6-132367 [0006]
[Problems to be solved by the invention]
As described above, in a test of a semiconductor device, when a single semiconductor device is tested by one inspection, time for preparation for inspection is required in addition to a single inspection time.
[0007]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for testing a semiconductor device that can reduce the time required in addition to the inspection time in testing the semiconductor device.
[0008]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention has the following configuration. That is, a configuration in which a plurality of semiconductor devices can be inspected at the same time, and then the connection between each semiconductor device to be inspected and a tester can be switched by an electrical signal capable of selecting a specific semiconductor device. .
[0009]
The invention of claim 1 is a test method for a semiconductor device in which a test signal is supplied from a tester to a plurality of semiconductor chips on a wafer through a probe, and data output from the semiconductor chip through the probe is measured by the tester. The probe is brought into contact with each of the plurality of semiconductor chips, a switch provided between the semiconductor chip and the probe is operated by a switch selection signal, and the connection between the semiconductor chip and the tester is switched.
[0010]
According to this configuration, the switch provided between the semiconductor chip and the probe is actuated by the switch selection signal, and the connection between the semiconductor chip and the tester is switched, so that the probe is connected to each of the plurality of semiconductor chips on the wafer. Since each semiconductor chip can be selectively measured in a state in which is contacted, time loss for inspection preparation is eliminated.
[0011]
According to a second aspect of the present invention, a test signal is supplied from a tester to each of the semiconductor elements inserted into the plurality of measurement sockets through the measurement socket, and data output from the semiconductor elements through the measurement socket is measured by the tester. A method for testing a semiconductor device, wherein the semiconductor element is inserted into each of the plurality of measurement sockets, a switch provided between the measurement socket and the tester is operated by a switch selection signal, and the measurement is performed. The connection between the socket and the tester is switched.
[0012]
According to this configuration, a switch provided between the measurement socket and the tester is operated by a switch selection signal, and the connection between the measurement socket and the tester is switched, so that each of the plurality of measurement sockets has a semiconductor. Since each semiconductor element can be selectively measured with the element inserted, there is no time loss for inspection preparation.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A method for testing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.
[0014]
(First embodiment)
FIG. 1 is a diagram showing a configuration for carrying out a semiconductor device test method according to a first embodiment of the present invention. In FIG. 1, a probe card 102 is attached to the tester 101. The probe card 102 is provided with as many probes 108 to 110 as the number of semiconductor chips that are simultaneously in contact with bonding pads of a plurality of semiconductor chips in the wafer.
[0015]
Between the tester 101 and each probe 108, 109, 110, one switch 105, 106, 107 is connected to each probe 108, 109, 110. These switches 105, 106, and 107 function to electrically connect the probes 108, 109, and 110 to the tester 101 by a switch selection signal 104 output from the tester 101.
[0016]
Below the probe card 102, a wafer 103 having a plurality of semiconductor chips 111, 112, 113 to be measured is arranged so as to be placed on a vacuum chuck table or a wafer rover (not shown). Here, a semiconductor integrated circuit formed and diced on a thin plate of silicon or the like in a wafer processing step is called a semiconductor chip.
[0017]
Next, the inspection of the semiconductor chip will be described. First, the plurality of probes 108, 109, 110 and the plurality of semiconductor chips 111, 112, 113 on the wafer 103 are contacted simultaneously. Switching between the probes 108, 109, 110 and the tester 101 is performed by turning on the switches 105, 106, 107 in a predetermined order by the switch selection signal 104 output from the tester 101.
[0018]
Here, first, the switch 105 is turned on by the switch selection signal 104, the tester 101 and the probe 108 are connected, and the semiconductor chip 111 is measured. The tester 101 inputs a test signal to the semiconductor chip 111 and determines whether the semiconductor chip 111 is good or bad based on the output signal of the semiconductor chip 111. After this measurement is completed, the switch 105 is turned off by the switch selection signal 104, and the switch 106 is turned on to switch the connection with the tester 101 to the probe 109. Thereby, the semiconductor chip 112 is measured. After the measurement of the semiconductor chip 112 is completed, the switch 106 is turned off by the switch selection signal 104 and the switch 107 is turned on by switching the connection with the tester 101 to the probe 110 in the same manner as described above. Measure.
[0019]
In this way, the connection between the semiconductor chips 111, 112, and 113, which are devices to be measured, and the tester 101 is switched by the switches 105, 106, and 107 that are sequentially turned on in response to the switch selection signal 104. It is possible to reduce the time required between the inspections of the semiconductor chips 111, 112, and 113 to the time required for switching the connection with the selection signal 104.
[0020]
(Second Embodiment)
FIG. 2 is a diagram showing a configuration for carrying out a test of the semiconductor device according to the second embodiment of the present invention. In FIG. 2, an inspection board 212 having a plurality of measurement sockets 206, 207, 208 attached to the upper surface is installed on the tester 201. The measurement sockets 206, 207, and 208 are each a socket-like component having a test terminal into which input / output pins of the semiconductor elements 203, 204, and 205, which are devices under test (DUT), are inserted. Here, a package type semiconductor formed in a process such as bonding and sealing after the assembly process is referred to as a semiconductor element.
[0021]
The inspection board 212 is interposed between the measurement sockets 206, 207, 208 into which the semiconductor elements 203, 204, 205 are inserted and the tester (tester head) 201, and functions to transmit signals necessary for the test. The tester 20 includes an output unit such as a test power source, a timing generator, and a pattern generator to be applied to the semiconductor elements 203, 204, and 205, and an input unit that takes the outputs of the semiconductor elements 203, 204, and 205 into the measurement unit and evaluates them. , Equipped with an evaluation section.
[0022]
One switch 209, 210, 211 is connected to each of the tester 201 and each of the measurement sockets 206, 207, 208. These switches 209, 210, and 211 function to connect the measurement sockets 206, 207, and 208 to the tester 201 in response to a switch selection signal 202 output from the tester 201.
[0023]
Next, a test of the semiconductor device will be described. First, each one semiconductor element 203, 204, 205 is inserted into a plurality of measurement sockets 206, 207, 208. The connection between each measurement socket 206, 207, 208 and the tester 201 is performed by turning on the switches 209, 210, 211 in a predetermined order by the switch selection signal 202 output from the tester 201.
[0024]
Here, first, the switch 209 is turned on by the switch selection signal 202 to connect the tester 201 and the measurement socket 206, and the semiconductor element 203 is measured. After the measurement is completed, the switch 209 is turned off by the switch selection signal 202, the switch 210 is turned on, the connection with the tester 201 is switched to the measurement socket 207, and the semiconductor element 204 is measured. After the measurement of the semiconductor element 204 is completed, the switch 210 is turned off by the switch selection signal 202 and the switch 211 is turned on to switch the connection with the tester 201 to the measurement socket 208 as described above. Measure.
[0025]
As described above, the semiconductor elements 203, 204, 205 as the device under test are connected to the tester 20 by sequentially switching the switches 209, 210, 211 by the switch selection signal 202. It is possible to reduce the time required during the time required for switching the connection by the switch selection signal 202. Furthermore, conventionally, by inserting / extracting the semiconductor element before the measurement socket is connected to the tester, the time required between inspections performed for all the semiconductor elements to be measured becomes longer. On the other hand, according to the present invention, only the time required for switching the connection with the selection signal is required, and the test time can be greatly reduced. As a result, the test efficiency is greatly improved.
[0026]
【The invention's effect】
As described above, according to the present invention, in the test of the semiconductor device, it is possible to selectively measure between the semiconductor device and the tester, so that the time required other than the inspection time can be reduced. It can be shortened.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration for carrying out a test of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a configuration for carrying out a test of a semiconductor device according to a second embodiment of the present invention.
[Explanation of symbols]
101 Tester 102 Probe card 103 Wafer 104 Switch selection signal 105, 106, 107 Switch 108, 109, 110 Probe 111, 112, 113 Semiconductor chip 201 Tester 202 Switch selection signal 203, 204, 205 Semiconductor element 206, 207, 208 For measurement Socket 209, 210, 211 Switch 212 Inspection board
