JP3858244B2

JP3858244B2 - Semiconductor inspection apparatus and semiconductor inspection method

Info

Publication number: JP3858244B2
Application number: JP2002306505A
Authority: JP
Inventors: 文雄薗田
Original assignee: Shibasoku Co Ltd
Current assignee: Shibasoku Co Ltd
Priority date: 2002-10-22
Filing date: 2002-10-22
Publication date: 2006-12-13
Anticipated expiration: 2022-10-22
Also published as: JP2004146415A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体検査装置及び半導体の検査方法に関し、例えば液晶表示パネルを駆動する液晶駆動ドライバの試験に適用することができる。本発明は、半導体チップとの間の相対位置を順次段階的に変化させて、副の電極パッドに対して副のプローブピンの接触を切り換えると共に、主の電極パッド上で対応する主のプローブピンを変位させ、さらに相対位置を変化させて主及び副の電極パッドに対して主及び副のプローブピンの接触を切り換えると共に、主のプローブピンに対する接続を切り換えることにより、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができるようにする。
【０００２】
【従来の技術】
従来、半導体製造工程においては、半導体検査装置を用いてウエハの段階、ＴＣＰ（Tape Career Package)の段階、ＣＯＦ（Chip On Flexible tape)の段階等で集積回路を試験するようになされている。
【０００３】
これらの段階のうち、例えばウエハの段階においては、順次段階的にウエハを移動させてプローブカードに押し当てることにより、各半導体チップを順次電源等に接続して動作試験等を実行するようになされている。このようなプローブカードによる試験においては、一般に、半導体チップの全ての電極パッドを同時にプロービングして（すなわち、いわゆるパーピン方式である）実行するようになされている。
【０００４】
これに対して特開２００２−１９６０３６号公報においては、例えば動作に必要な電源等を供給する入力電極パッドを大きなパッドピッチで大面積により作成すると共に、処理結果を出力する出力電極パッドを小さなパッドピッチで小面積により作成し、プローブピンに対して試験対象をこの小さなパッドピッチで順次シフトさせて試験する方法が提案されるようになされている。この方法の場合、小さなパッドピッチに対して、パッドピッチの繰り返しの回数倍のピッチにより小さなパッドピッチ側のプローブピンを作成し、このプローブピンを順次シフトさせて試験対象を試験し得ることにより、その分、パッドピッチに比してピッチの大きなプローブピンを用いて試験することができるようになされている。
【０００５】
【特許文献１】
特開２００２−１９６０３６号公報、図１等
【０００６】
【発明が解決しようとする課題】
ところで近年、例えば携帯電話の液晶表示パネルを駆動する液晶駆動ドライバにおいては、液晶表示パネルの画素数の増大に伴い、出力端子のピン数が増大するようになされており、その分、半導体チップにおいては、パッドピッチが狭くなるようになされている。
【０００７】
これに対してプローブカードにおける一般的なプロービング方式であるカンチレバー方式の場合、約４０〔μｍ〕程度がパッドピッチの限界とされている。
【０００８】
このため近い将来においては、半導体チップの全ての電極パッドを同時にプロービングするいわゆるパーピン方式によっては、この種の集積回路をウエハの段階で試験することが困難になると考えられる。
【０００９】
具体的に、図９は、液晶駆動ドライバにおける電極パッドのレイアウトの一例を示す平面図である。この半導体チップ１は、２１０００〔μｍ〕×３０００〔μｍ〕の大きさにより形成され、長手方向の上下端に沿って、数位１〜１８０及び数字２０１〜８００により示す電極パッドがそれぞれ作成される。また短辺側の両端に沿って、それぞれ数字１８１〜２００及び数字８０１〜８２０により示す電極パッドがそれぞれ作成される。これらの電極パッドのうち、数字２０１〜８００により示すパッドは、液晶表示パネルに接続される出力電極パッドであり、パッドピッチ２８〔μｍ〕により作成される。これに対して数字１〜２００、８０１〜８２０により示す電極パッドは、電源、駆動用の信号等が入力される入力電極パッドであり、パッドピッチ５６〔μｍ〕により作成される。
【００１０】
この種のドライバにおいては、出力用のパッドピッチが、４０〔μｍ〕から３８〔μｍ〕、３８〔μｍ〕から３５〔μｍ〕、３５〔μｍ〕から２８〔μｍ〕と、順次段階的に狭くなるように変化している。
【００１１】
このようなパッドピッチの狭ピッチ化に対応して狭ピッチのプローブカードを作成しようとすると、プローブカードにおいては、構成が煩雑になり、また作成に時間を要するようになり、メンテナンスも一段と煩雑かつ時間を要するようになる。
【００１２】
この問題を解決する１つの方法として、特開２００２−１９６０３６号公報に開示の手法を適用することが考えられる。しかしながらこの方法の場合、シフトさせる分、入力電極パッドの面積を大面積化させることが必要なことにより、その分、半導体チップ上において、これら入力電極パッドの占める面積の増大を避け得ず、結局、半導体チップにおいて、効率の良いレイアウトが困難になる問題がある。
【００１３】
本発明は以上の点を考慮してなされたもので、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる半導体検査装置及び半導体の検査方法を提案しようとするものである。
【００１４】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、半導体チップの特性を検査する半導体検査装置に適用して、前記半導体チップは、連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、前記半導体検査装置は、所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査し、前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置をさらに変化させると共に、前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査する。
【００１５】
また請求項２の発明においては、半導体チップの特性を検査する半導体の検査方法に適用して、前記半導体チップは、連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、前記半導体検査装置は、所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、前記半導体検査方法は、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記半導体チップを検査する半導体チップ検査ステップを有し、前記半導体チップ検査ステップは、前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査する第１の検査ステップと、前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を変化させると共に、前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査する第２の検査ステップとを有するようにする。
【００１６】
請求項１の構成において、半導体チップの特性を検査する半導体検査装置に適用して、前記半導体チップは、連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、前記半導体検査装置は、所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査すれば、副の電極パッドのパッドピッチが狭い場合でも、大きなピッチによるプローブピンを順次切り換えて副の電極パッドに接触させることができる。また前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置をさらに変化させると共に、前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査すれば、同様に、副の電極パッドに関しては、副の電極パッドのパッドピッチが狭い場合でも、大きなピッチによるプローブピンを切り換えて副の電極パッドに接触させることができる。また主の電極パッドについては、主のプローブピンの接続を切り換えた分、主の電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【００１７】
これにより請求項２の発明においては、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる半導体の検査方法を提供することができる。
【００１８】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００１９】
（１）実施の形態の構成
図２は、本発明の実施の形態に係る半導体検査装置を示すブロック図である。この半導体検査装置１１において、テーブル１２は、シリコンウエハ１３を保持し、駆動機構１４の駆動によりシリコンウエハ１３を段階的に移動させてプローブカード１５に押し付ける。このため駆動機構１４は、コントローラ１６の制御によりテーブル１２を上下左右に可動する。
【００２０】
測定ユニット１７は、測定対象であるシリコンウエハ１３上に形成された半導体チップに動作用の電源を出力する電源回路、半導体チップの各種駆動用信号を出力する各種信号出力回路、半導体チップからの出力信号を測定する測定回路等により構成され、コントローラ１６により、これらの回路の動作を制御して半導体チップを駆動すると共に、測定結果をコントローラ１６に通知する。
【００２１】
リレーユニット１８は、測定ユニット１７とプローブカード１５との接続を設定するユニットであり、この設定の切り換えにより、種々の半導体チップを試験できるようになされている。
【００２２】
プローブカード１５は、シリコンウエハ１３上の半導体チップに対応するようにプローブピンが配置され、テーブル１２により半導体チップが押し付けられると、これらプローブピンが半導体チップの対応する電極パッドに接続され、一連の試験を実施できるようになされている。
【００２３】
コントローラ１６は、この半導体検査装置１１全体の動作を制御するコンピュータであり、図示しないメモリに記録された処理手順に従って、順次駆動機構１４、測定ユニット１７等の動作を制御することにより、シリコンウエハ１３の半導体チップについて、所定の試験を順次実行する。
【００２４】
図３は、シリコンウエハ１３上に形成された半導体チップにおける電極パッドのレイアウトを共に示す平面図である。この半導体チップ２０は、例えば液晶駆動ドライバであり、長辺に沿って、一方に、主の電極パッドである電源、駆動用信号等を入力する入力電極パッド２１Ａ〜２１Ｎが作成され、他方に、副の電極パッドである液晶表示パネルに接続される出力電極パッド２２Ａ１〜２２Ｎ４が作成される。ここで入力電極パッド２１Ａ〜２１Ｎは、パッドピッチＬにより作成されるのに対し、出力電極パッド２２Ａ１〜２２Ｎ４は、この入力電極パッド２１Ａ〜２１ＮのパッドピッチＬに対して、１／２のピッチであるパッドピッチＬ／２により作成されるようになされている。出力電極パッド２２Ａ１〜２２Ｎ４は、ダミー電極パッドＤ１、Ｄ２が並びの一端等に設けられ、これらダミー電極パッドＤ１、Ｄ２の配置により、全体の個数がダミー電極パッドＤ１、Ｄ２を含めて４の倍数個になるように設定されるようになされている。
【００２５】
これに対して入力電極パッド２１Ａ〜２１Ｎにおいては、並びの両端に、ダミー電極パッドＤ３、Ｄ４が設けられるようになされている。なおこれらダミー電極パッドＤ１〜Ｄ４は、それぞれ並びの入力電極パッド２１Ａ〜２１Ｎ、出力電極パッド２２Ａ１〜２２Ｎ４と同一の形状、パッドピッチ、構造により作成されるようになされている。
【００２６】
図４は、プローブカード１５におけるプローブピンの配置と、電極パッドのレイアウトとの関係を示す平面図である。プローブカード１５は、全ての入力電極パッド２１Ａ〜２１Ｎと並びの一端側に配置されたダミー電極パッドＤ３とにおいて、この各電極パッド２１Ａ〜２１Ｎ、Ｄ３の中央よりダミー電極パッドＤ３に偏った位置で接続できるように主のプローブピン２３Ａ〜２３Ｎ＋１が設けられる。
【００２７】
この構成に対応してリレーユニット１８においては、プローブピン２３Ａ〜２３Ｎ＋１については、電極パッド２１Ａ〜２１Ｎ、Ｄ３の並びで、入力をシフトさせて接続を切り換えることができるように設定されるようになされている。
【００２８】
これに対して出力電極パッド２２Ａ１〜２２Ｎ４については、ダミー電極パッドＤ３側から、４個毎に出力電極パッド２２Ａ１、２２Ｂ１、……に接続できるように副のプローブピン２４Ａ〜２４Ｎが設けられる。
【００２９】
これらによりプローブカード１５は、この図４に示す状態より、半導体チップ２０を出力電極パッド２２Ａ１、２２Ｂ１、……の並び方向に、出力電極パッド２２Ａ１、２２Ｂ１、……のパッドピッチＬ／２だけシフトさせると、図５に示すように、入力電極パッド２１Ａ〜２１Ｎ、Ｄ３側のプローブピン２３Ａ〜２３Ｎ＋１については、それまで接続されていた入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ３に再び接続されるのに対し、出力電極パッド２２Ａ１〜２２Ｎ４側のプローブピン２４Ａ〜２４Ｎにおいては、それまで接続されていた出力電極パッド２２Ａ１、２２Ｂ１、……に隣接する出力電極パッド２２Ａ２、２２Ｂ２、……に接続されるようになされている。
【００３０】
またこの状態よりさらにパッドピッチＬ／２だけシフトさせると、図６に示すように、入力電極パッド２１Ａ〜２１Ｎ、Ｄ３側のプローブピン２３Ａ〜２３Ｎ＋１については、それまで接続されていた入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ３に隣接する入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ４に接続され、また出力電極パッド２２Ａ１〜２２Ｎ４側のプローブピン２４Ａ〜２４Ｎにおいても、それまで接続されていた出力電極パッド２２Ａ２、２２Ｂ２、……に隣接する出力電極パッド２２Ａ３、２２Ｂ３、……に接続されるようになされている。
【００３１】
またこの状態よりさらにパッドピッチＬ／２だけシフトさせると、図７に示すように、入力電極パッド２１Ａ〜２１Ｎ、Ｄ４側のプローブピン２３Ａ〜２３Ｎ＋１については、それまで接続されていた入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ３に再び接続され、また出力電極パッド２２Ａ１〜２２Ｎ４側のプローブピン２４Ａ〜２４Ｎにおいても、それまで接続されていた出力電極パッド２２Ａ３、２２Ｂ３、……に隣接する出力電極パッド２２Ａ４、２２Ｂ４、……に接続されるようになされている。
【００３２】
これによりこの半導体検査装置１１では、それぞれこの半導体チップ２０に構成された回路ブロックを、出力電極パッド２２Ａ１〜２２Ｎ４に対応する回路ブロック図に区切って、順次、試験するようになされている。なお以下の説明において、これら図４〜図７に示すプローブカード１５と半導体チップ２０との位置関係をそれぞれ第１段階〜第４段階の位置関係と呼ぶ。
【００３３】
図１は、コントローラ１６の処理手順を示すフローチャートである。コントローラ１６は、各半導体チップ毎にこの処理手順を実行する。すなわちコントローラ１６は、半導体チップの試験を開始すると、ステップＳＰ１からステップＳＰ２に移り、試験対象の半導体チップ２０に対して第１段階の位置関係（図４）となるように駆動機構１４を駆動してシリコンウエハ１３を移動させた後、シリコンウエハ１３をプローブカード１５に押し付ける。
【００３４】
続いてコントローラ１６は、ステップＳＰ３に移り、測定ユニット１７の動作を制御し、基本的な試験項目を測定する。ここでこの基本的な測定項目は、入力電極パッド２１Ａ〜２１Ｎへの電源等の印加だけで完了する測定項目であり、例えば短絡事故等による消費電力の異常等の検出に係る測定項目である。このときコントローラ１６は、入力電極パッド２１Ａ〜２１Ｎに対応する電源等を供給するように、リレーユニット１８を設定する。（図１）
【００３５】
このようにして基本的な測定項目を測定すると、コントローラ１６は、ステップＳＰ４に移り、第１段階の位置関係において、プローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ１、２２Ｂ１、……について、出力の応答を測定する。なおこの応答の測定は、入力電極パッド２１Ａ〜２１Ｎ側よりテスト用の信号を入力し、その対応する出力を測定する試験等である。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ１、２２Ｂ１、……について始めに対応する回路ブロックを試験するようになされている。
【００３６】
このようにして第１段階の位置関係における試験を完了すると、コントローラ１６は、ステップＳＰ５に移り、駆動機構１４の駆動により、シリコンウエハ１３をプローブカード１５より遠ざけた後、Ｌ／２ピッチだけシフトさせてシリコンウエハ１３をプローブカード１５に押し付け、これにより半導体チップ２０を第２段階の位置に設定する（図５）。
【００３７】
この状態でコントローラ１６は、続いてステップＳＰ６に移り、リレーユニット１８の設定を第１段階の位置における設定に維持したまま、この第２段階の位置でプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ２、２２Ｂ２、……について、第１段階の位置における場合と同様に、出力の応答を測定する。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ２、２２Ｂ２、……について対応する回路ブロックを試験するようになされている。
【００３８】
このようにして第２段階の位置関係における試験を完了すると、コントローラ１６は、ステップＳＰ７に移り、駆動機構１４の駆動により、シリコンウエハ１３をプローブカード１５より遠ざけた後、Ｌ／２ピッチだけシフトさせてシリコンウエハ１３をプローブカード１５に押し付け、これにより半導体チップ２０を第３段階の位置に設定する（図６）。
【００３９】
さらにコントローラ１６は、続くステップＳＰ８において、入力電極パッド２１Ａ〜２１Ｎ側のプローブピン２３Ａ〜２３Ｎ＋１について、シフトしてなる側とは逆側に隣接する２３Ａ〜２３Ｎ＋１に、電源等の供給を切り換えるように、リレーユニット１８の設定を切り換える。これによりコントローラ１６は、第２段階の位置から第３段階の位置に接続を切り換えた入力電極パッド２１Ａ〜２１Ｎ側のプローブピン２３Ａ〜２３Ｎ＋１について、対応する入力電極パッド２１Ａ〜２１Ｎに電源等を供給するように設定する。
【００４０】
続いてコントローラ１６は、ステップＳＰ９に移り、この第３段階の位置でプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ２、２２Ｂ２、……について、第１段階の位置における場合と同様に、出力の応答を測定する。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ３、２２Ｂ３、……について対応する回路ブロックを試験するようになされている。
【００４１】
このようにして第３段階の位置関係における試験を完了すると、コントローラ１６は、ステップＳＰ１０に移り、駆動機構１４の駆動により、シリコンウエハ１３をプローブカード１５より遠ざけた後、Ｌ／２ピッチだけシフトさせてシリコンウエハ１３をプローブカード１５に押し付け、これにより半導体チップ２０を第４段階の位置に設定する（図７）。
【００４２】
この状態でコントローラ１６は、続いてステップＳＰ１１に移り、リレーユニット１８の設定を第３段階の位置における設定に維持したまま、この第４段階の位置でプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ４、２２Ｂ４、……について、第１段階の位置における場合と同様に、出力の応答を測定する。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ４、２２Ｂ４、……について対応する回路ブロックを試験し、全ての出力電極パッド２２Ａ４、２２Ｂ４、……について、応答の測定を完了するようになされている。
【００４３】
コントローラ１６は、このようにして応答の測定を完了すると、ステップＳＰ１１からステップＳＰ１２に移り、この処理手順を終了する。コントローラ１６は、このようにして検出した測定結果を判定して各半導体チップ２０について、不良品等を判定するようになされている。
【００４４】
（２）実施の形態の動作
以上の構成において、この半導体検査装置１１では（図２）、シリコンウエハ１３がテーブル１２に載置されると、コントローラ１６による駆動機構１４の制御によりテーブル１２が可動され、シリコンウエハ１３が順次ＸＹ方向に可動される。またこのように可動して、各半導体チップ毎に、プローブカード１５に押し付けられ、測定ユニット１７より電源、駆動信号等を印加し、その応答を測定することにより、各半導体チップの特性が測定される。
【００４５】
半導体検査装置１１では、この各半導体チップ２０の試験において、半導体チップ２０とプローブカード１５との相対位置が順次段階的に変化し、連続する相対的に面積の小さな副の電極パッド２２Ａ１〜２２Ｎ４に対して、４個の電極パッド２２Ａ１〜２２Ｎ４毎に設けられた副のプローブピン２４Ａ〜２４Ｎの接触が切り換えられ、また相対的に面積の大きな主の電極パッド２１Ａ〜２１Ｎ上で対応する主のプローブピン２３Ａ〜２３Ｎが変位する（図３〜図５）。
【００４６】
またこの相対位置の変化が２段階により実施されると、さらに半導体チップ２０とプローブカード１５との相対位置が変化し（図６）、この場合は、主及び副の電極パッド２１Ａ〜２１Ｎ及び２２Ａ１〜２２Ｎ４に対して主及び副のプローブピン２３Ａ〜２３Ｎ及び２４Ａ〜２４Ｎの接触が切り換えられる。またこの主の電極パッド２１Ａ〜２１Ｎに対する主のプローブピン２３Ａ〜２３Ｎの接触の切り換えに対応して、リレーユニット１８の設定により主のプローブピン２３Ａ〜２３Ｎに対する測定ユニット１７の接続が切り換えられる。
【００４７】
またさらに半導体チップ２０とプローブカード１５との相対位置が順次段階的に変化し（図７）、面積の小さな副の電極パッド２２Ａ１〜２２Ｎ４に対して、副のプローブピン２４Ａ〜２４Ｎの接触が切り換えられ、また主の電極パッド２１Ａ〜２１Ｎ上で対応する主のプローブピン２３Ａ〜２３Ｎが変位する。
【００４８】
半導体検査装置１１では、これらの各設定における副のプローブピン２４Ａ〜２４Ｎの各接触において、副のプローブピン２４Ａ〜２４Ｎが接触してなる副の電極パッドについて半導体チップの応答が検査される。
【００４９】
これによりこの半導体検査装置１１では、全体として４段階により半導体チップ２０とプローブカード１５との相対位置を変化させて、副の電極パッドであるパッドピッチＬ／２による出力電極パッド２２Ａ１〜２２Ｎ４に対して、４個の電極パッド２２Ａ１〜２２Ｎ４毎に設けられたピッチ２Ｌによる副のプローブピン２４Ａ〜２４Ｎを用いて、出力電極パッド２２Ａ１〜２２Ｎ４に係る応答を試験することができ、これにより出力電極パッド２２Ａ１〜２２Ｎ４の狭ピッチ化に充分に対応して半導体チップを試験することができる。
【００５０】
これに対して主の電極パッドである入力電極パッド２１Ａ〜２１Ｎにおいては、パッドピッチＬにより作成して、半導体チップ２０とプローブカード１５との相対位置の変化の３段階目で、続く入力電極パッド側に主のプローブピン２３Ａ〜２３Ｎの接触が切り換わり、この切り換わりに対応してリレーユニット１８によりプローブピン２３Ａ〜２３Ｎと測定ユニット１７との接続が切り換えられ、これによりそれまでと同様に、入力電極パッド２１Ａ〜２１Ｎに対応する電源等が供給される。
【００５１】
これにより半導体チップにおいては、このような４段階により半導体チップ２０とプローブカード１５との相対位置を変化させて、２段階による相対位置の変化に対応可能に入力電極パッド２１Ａ〜２１Ｎの大きさを設定して、半導体チップ２０の特性を検査することができ、これらにより電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【００５２】
実際上、この実施の形態によれば、半導体検査装置１１のハードウエア構成には何ら手を加えることなく、単に、プローブカード１５とコントローラ１６の処理プログラムとの変更により、パッドピッチの狭ピッチ化に対応することができ、これにより既存の設備の有効利用を図ることができる。またプローブピンのピッチを広くできることにより、その分、プローブカードの構成を簡略化し、さらには信頼性を向上することができる。
【００５３】
このようにして半導体チップ２０を試験するにつき、この実施の形態では、ダミー電極パッドＤ１〜Ｄ４が設けられ、測定に使用していないプローブピン２３Ａ〜２３Ｎ、２４Ａ〜２４Ｎにあってはこれらのダミー電極パッドＤ１〜Ｄ４に接触させて保持することにより、プローブピン２３Ａ〜２３Ｎ、２４Ａ〜２４Ｎの損傷を有効に回避することができるようになされている。
【００５４】
（３）実施の形態の効果
以上の構成によれば、半導体チップとの間の相対位置を順次段階的に変化させて、副の電極パッドに対して副のプローブピンの接触を切り換えると共に、主の電極パッド上で対応する主のプローブピンを変位させ、さらに相対位置を変化させて主及び副の電極パッドに対して主及び副のプローブピンの接触を切り換えると共に、主のプローブピンに対する接続を切り換えることにより、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【００５５】
（４）他の実施の形態
なお上述の実施の形態においては、半導体チップの長辺に沿ってそれぞれ主及び副の電極パッドを設ける場合について述べたが、本発明はこれに限らず、短辺側にも主又は副の電極パッドを設ける場合、さらには一つの端面に沿って主及び副の電極パッドを混在させる場合等、主及び副の電極パッドの配置においては、必要に応じて種々に設定することができる。
【００５６】
また上述の実施の形態においては、電極パッドを一方向に配列する場合について述べたが、本発明はこれに限らず、例えば図８に示すように、斜めに繰り返し配列する場合、さらには千鳥に配列する場合等、配列方法にあっては、必要に応じて種々の配列方法を広く適用することができる。
【００５７】
また上述の実施の形態においては、半導体チップとの間の相対位置を４段階により変化させて、３段階目でプローブピンの接続を切り換える場合について述べたが、本発明はこれに限らず、これら相対位置を変化させる段階数、プローブピンの接続を切り換える段階にあっては、種々に設定することができる。
【００５８】
また上述の実施の形態においては、液晶駆動ドライバの試験に本発明を適用する場合について述べたが、本発明はこれに限らず、種々の半導体の試験に広く適用することができる。
【００５９】
【発明の効果】
上述のように本発明によれば、半導体チップとの間の相対位置を順次段階的に変化させて、副の電極パッドに対して副のプローブピンの接触を切り換えると共に、主の電極パッド上で対応する主のプローブピンを変位させ、さらに相対位置を変化させて主及び副の電極パッドに対して主及び副のプローブピンの接触を切り換えると共に、主のプローブピンに対する接続を切り換えることにより、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体検査装置におけるコントローラの処理手順を示すフローチャートである。
【図２】本発明の実施の形態に係る半導体検査装置を示すブロック図である。
【図３】図２の半導体検査装置の試験対象を示す平面図である。
【図４】図２の半導体検査装置のプローブピンの配置を示す平面図である。
【図５】第２段階の位置関係を示す平面図である。
【図６】第３段階の位置関係を示す平面図である。
【図７】第４段階の位置関係を示す平面図である。
【図８】他の実施の形態に係る電極パッドの配置を示す平面図である。
【図９】従来の電極パッドの配置を示す平面図である。
【符号の説明】
１、２０……半導体チップ、１１……半導体検査装置、１３……シリコンウエハ、１５……プローブカード、１６……コントローラ、１８……リレーユニット、２１Ａ〜２１Ｎ……入力電極パッド、２２Ａ１〜２２Ｎ４……出力電極パッド、Ｄ１〜Ｄ４……ダミー電極パッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor inspection apparatus and a semiconductor inspection method, and can be applied to, for example, a test of a liquid crystal drive driver that drives a liquid crystal display panel. The present invention sequentially changes the relative position between the semiconductor chip and the contact of the sub probe pin with respect to the sub electrode pad, and the corresponding main probe pin on the main electrode pad. The contact position of the main and sub probe pins is switched with respect to the main and sub electrode pads by changing the relative position, and the connection to the main probe pin is switched to increase the area of the electrode pad. By avoiding effectively, it is possible to cope with the narrowing of the pad pitch.
[0002]
[Prior art]
Conventionally, in a semiconductor manufacturing process, an integrated circuit is tested at a wafer stage, a TCP (Tape Career Package) stage, a COF (Chip On Flexible tape) stage, and the like using a semiconductor inspection apparatus.
[0003]
Among these stages, for example, in the wafer stage, the wafer is moved stepwise and pressed against the probe card, so that each semiconductor chip is sequentially connected to a power source or the like to perform an operation test or the like. ing. In such a test using a probe card, generally, all electrode pads of a semiconductor chip are simultaneously probed (that is, a so-called perpin method).
[0004]
On the other hand, in Japanese Patent Laid-Open No. 2002-196036, for example, an input electrode pad for supplying power necessary for operation is created with a large pad pitch and a large area, and an output electrode pad for outputting a processing result is a small pad. There has been proposed a method in which a test is made with a small area with a pitch, and the test object is sequentially shifted with respect to the probe pin at this small pad pitch. In the case of this method, a probe pin on the side of a small pad pitch is created with a pitch that is the number of times the pad pitch is repeated for a small pad pitch, and the test object can be tested by sequentially shifting the probe pin. Accordingly, testing can be performed using probe pins having a pitch larger than the pad pitch.
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-196036, FIG.
[0006]
[Problems to be solved by the invention]
By the way, in recent years, for example, in a liquid crystal drive driver for driving a liquid crystal display panel of a mobile phone, the number of pins of an output terminal is increased with the increase in the number of pixels of the liquid crystal display panel. The pad pitch is made narrower.
[0007]
On the other hand, in the case of a cantilever system which is a general probing system in a probe card, the limit of the pad pitch is about 40 [μm].
[0008]
Therefore, in the near future, it is considered that it is difficult to test this type of integrated circuit at the wafer level by the so-called perpin method in which all electrode pads of a semiconductor chip are simultaneously probed.
[0009]
 Specifically, figure9These are top views which show an example of the layout of the electrode pad in a liquid-crystal drive driver. The semiconductor chip 1 is formed with a size of 21000 [μm] × 3000 [μm], and electrode pads indicated by numbers 1 to 180 and numerals 201 to 800 are respectively formed along the upper and lower ends in the longitudinal direction. In addition, electrode pads indicated by numerals 181 to 200 and numerals 801 to 820 are respectively formed along both ends on the short side. Among these electrode pads, pads denoted by numerals 201 to 800 are output electrode pads connected to the liquid crystal display panel, and are created with a pad pitch of 28 [μm]. On the other hand, electrode pads indicated by numerals 1 to 200 and 801 to 820 are input electrode pads to which a power source, a driving signal, and the like are input, and are created with a pad pitch of 56 [μm].
[0010]
In this type of driver, the pad pitch for output is gradually reduced in steps from 40 [μm] to 38 [μm], 38 [μm] to 35 [μm], and 35 [μm] to 28 [μm]. It has changed to become.
[0011]
When attempting to create a probe card with a narrow pitch corresponding to such a narrow pad pitch, the configuration of the probe card becomes complicated, and it takes time to create, and the maintenance is further complicated. It takes time.
[0012]
As one method for solving this problem, it is conceivable to apply the method disclosed in Japanese Patent Laid-Open No. 2002-196036. However, in this method, it is necessary to increase the area of the input electrode pad by the shift amount, and accordingly, the increase in the area occupied by these input electrode pads on the semiconductor chip is inevitable. In a semiconductor chip, there is a problem that an efficient layout becomes difficult.
[0013]
The present invention has been made in consideration of the above points, and proposes a semiconductor inspection apparatus and a semiconductor inspection method capable of effectively avoiding an increase in the area of the electrode pad and corresponding to the narrowing of the pad pitch. It is something to try.
[0014]
[Means for Solving the Problems]
 In order to solve such a problem, the invention of claim 1 is applied to a semiconductor inspection apparatus for inspecting characteristics of a semiconductor chip,The semiconductor chip is provided with a continuous sub-electrode pad having a relatively small area and a main electrode pad having a relatively large area, and the semiconductor inspection apparatus is provided for each predetermined number of sub-electrode pads. A probe card having a sub probe pin provided to contact the sub electrode pad, a plurality of main probe pins that contact the main electrode pad, and a relative position of the semiconductor chip and the probe card are sequentially stepped. A driving mechanism for bringing the main and sub probe pins into contact with the main and sub electrode pads, a measurement unit for inspecting the semiconductor chip via the main and sub probe pins, and the measurement A relay unit for switching the connection between the unit and the main probe pin, and the contact of the main probe pin in the main electrode pad The relative positions between the semiconductor chip and the probe card are sequentially changed step by step so that the sub-electrode pads that the sub-probe pins come into contact with each other are sequentially changed. Each time the semiconductor chip is inspected, the main probe pin that contacts the main electrode pad switches from the main probe pin so far to the adjacent main probe pin, and the sub probe pin contacts The relative position between the semiconductor chip and the probe card is further changed so that the sub electrode pad is switched, and the connection between the main probe pin so far and the measurement unit is adjacent to the adjacent one. The connection by the relay unit is switched so that the connection between the main probe pin and the measurement unit is switched, and the semiconductor To inspect-up.
[0015]
 In the invention of claim 2, the method is applied to a semiconductor inspection method for inspecting characteristics of a semiconductor chip,The semiconductor chip is provided with a continuous sub-electrode pad having a relatively small area and a main electrode pad having a relatively large area, and the semiconductor inspection apparatus is provided for each predetermined number of sub-electrode pads. A probe card having a sub probe pin provided to contact the sub electrode pad, a plurality of main probe pins that contact the main electrode pad, and a relative position of the semiconductor chip and the probe card are sequentially stepped. A driving mechanism for bringing the main and sub probe pins into contact with the main and sub electrode pads, a measurement unit for inspecting the semiconductor chip via the main and sub probe pins, and the measurement A relay unit that switches connection between the unit and the main probe pin, and the semiconductor inspection method includes the semiconductor chip and the probe cover. A semiconductor chip inspection step in which the semiconductor chip is inspected by sequentially changing the relative position with respect to the semiconductor chip, and the semiconductor chip inspection step includes a contact location of the main probe pin in the main electrode pad Are sequentially changed, and the relative position between the semiconductor chip and the probe card is sequentially changed step by step so that the sub electrode pads in contact with the sub probe pins are sequentially switched. A first inspection step for inspecting the semiconductor chip, and the main probe pin contacting the main electrode pad is switched from the main probe pin so far to the adjacent main probe pin, and the sub probe The relative position between the semiconductor chip and the probe card is changed so that the sub electrode pad that contacts the probe pin of And switching the connection by the relay unit so that the connection between the main probe pin and the measurement unit is switched to the connection between the adjacent main probe pin and the measurement unit. A second inspection step for inspectingLike that.
[0016]
 In the configuration of claim 1, applied to a semiconductor inspection apparatus for inspecting characteristics of a semiconductor chip,The semiconductor chip is provided with a continuous sub-electrode pad having a relatively small area and a main electrode pad having a relatively large area, and the semiconductor inspection apparatus is provided for each predetermined number of sub-electrode pads. A probe card having a sub probe pin provided to contact the sub electrode pad, a plurality of main probe pins that contact the main electrode pad, and a relative position of the semiconductor chip and the probe card are sequentially stepped. A driving mechanism for bringing the main and sub probe pins into contact with the main and sub electrode pads, a measurement unit for inspecting the semiconductor chip via the main and sub probe pins, and the measurement A relay unit for switching the connection between the unit and the main probe pin, and the contact of the main probe pin in the main electrode pad The relative positions between the semiconductor chip and the probe card are sequentially changed step by step so that the sub-electrode pads that the sub-probe pins come into contact with each other are sequentially changed. Inspect the semiconductor chip every timeFor example, even when the pad pitch of the sub electrode pad is narrow, the probe pins with a large pitch can be sequentially switched and brought into contact with the sub electrode pad. AlsoThe main probe pin in contact with the main electrode pad is switched from the main probe pin so far to the adjacent main probe pin, and the sub electrode pad in contact with the sub probe pin is switched. As described above, the relative position between the semiconductor chip and the probe card is further changed, and the connection between the main probe pin and the measurement unit so far is performed between the adjacent main probe pin and the measurement unit. Switch the connection by the relay unit and inspect the semiconductor chip to switch to connection.Similarly, for the secondary electrode pad, even when the pad pitch of the secondary electrode pad is narrow, the probe pin with a large pitch is switched to contact the secondary electrode pad.Can do. Also mainFor electrode pads, mainThe probe pinNAs the connection is switched, it is possible to effectively avoid an increase in the area of the main electrode pad and cope with the narrowing of the pad pitch.
[0017]
Accordingly, in the invention of claim 2, it is possible to provide a semiconductor inspection method capable of effectively avoiding an increase in the area of the electrode pad and corresponding to the narrowing of the pad pitch.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
[0019]
(1) Configuration of the embodiment
FIG. 2 is a block diagram showing a semiconductor inspection apparatus according to the embodiment of the present invention. In the semiconductor inspection apparatus 11, the table 12 holds the silicon wafer 13, moves the silicon wafer 13 stepwise by driving the driving mechanism 14, and presses it against the probe card 15. For this reason, the drive mechanism 14 moves the table 12 up and down and left and right under the control of the controller 16.
[0020]
The measurement unit 17 is a power supply circuit that outputs a power supply for operation to a semiconductor chip formed on the silicon wafer 13 to be measured, various signal output circuits that output various driving signals for the semiconductor chip, and output from the semiconductor chip. The controller 16 includes a measurement circuit for measuring signals, and the controller 16 controls the operation of these circuits to drive the semiconductor chip and notifies the controller 16 of the measurement result.
[0021]
The relay unit 18 is a unit for setting the connection between the measurement unit 17 and the probe card 15, and various semiconductor chips can be tested by switching the setting.
[0022]
In the probe card 15, probe pins are arranged so as to correspond to the semiconductor chips on the silicon wafer 13, and when the semiconductor chip is pressed by the table 12, these probe pins are connected to the corresponding electrode pads of the semiconductor chip, and a series of The test can be carried out.
[0023]
The controller 16 is a computer that controls the overall operation of the semiconductor inspection apparatus 11, and controls the operations of the drive mechanism 14, the measurement unit 17, and the like in accordance with a processing procedure recorded in a memory (not shown), thereby enabling the silicon wafer 13. A predetermined test is sequentially performed on the semiconductor chips.
[0024]
FIG. 3 is a plan view showing a layout of electrode pads in a semiconductor chip formed on the silicon wafer 13 together. The semiconductor chip 20 is, for example, a liquid crystal drive driver, and along the long side, input electrode pads 21A to 21N for inputting a power source, a drive signal, and the like as main electrode pads are formed on one side, and on the other side, Output electrode pads 22A1 to 22N4 connected to the liquid crystal display panel as the sub electrode pads are created. Here, the input electrode pads 21A to 21N are formed with a pad pitch L, while the output electrode pads 22A1 to 22N4 are at a pitch ½ with respect to the pad pitch L of the input electrode pads 21A to 21N. It is created with a certain pad pitch L / 2. The output electrode pads 22A1 to 22N4 are provided at one end or the like where the dummy electrode pads D1 and D2 are arranged. The total number of the output electrode pads D1 and D2 is a multiple of 4 including the dummy electrode pads D1 and D2. It is designed to be individual.
[0025]
On the other hand, in the input electrode pads 21A to 21N, dummy electrode pads D3 and D4 are provided at both ends of the line. The dummy electrode pads D1 to D4 are formed with the same shape, pad pitch, and structure as the input electrode pads 21A to 21N and the output electrode pads 22A1 to 22N4, respectively.
[0026]
FIG. 4 is a plan view showing the relationship between the arrangement of the probe pins in the probe card 15 and the layout of the electrode pads. The probe card 15 is arranged at a position biased toward the dummy electrode pad D3 from the center of each of the electrode pads 21A to 21N and D3 with respect to the dummy electrode pad D3 arranged on one end side alongside all the input electrode pads 21A to 21N. Main probe pins 23A to 23N + 1 are provided so that they can be connected.
[0027]
Corresponding to this configuration, in the relay unit 18, the probe pins 23A to 23N + 1 are set so that the connection can be switched by shifting the input in the arrangement of the electrode pads 21A to 21N and D3. ing.
[0028]
On the other hand, for the output electrode pads 22A1 to 22N4, auxiliary probe pins 24A to 24N are provided so as to be connected to the output electrode pads 22A1, 22B1,... Every four from the dummy electrode pad D3 side.
[0029]
Accordingly, the probe card 15 shifts the semiconductor chip 20 from the state shown in FIG. 4 by the pad pitch L / 2 of the output electrode pads 22A1, 22B1,... In the arrangement direction of the output electrode pads 22A1, 22B1,. Then, as shown in FIG. 5, the input electrode pads 21A to 21N and the probe pins 23A to 23N + 1 on the D3 side are connected again to the input electrode pads 21A to 21N and the dummy electrode pad D3 that have been connected so far. On the other hand, the probe pins 24A to 24N on the output electrode pads 22A1 to 22N4 side are connected to the output electrode pads 22A2, 22B2,... Adjacent to the output electrode pads 22A1, 22B1,. It is made so that.
[0030]
When the pad pitch L / 2 is further shifted from this state, as shown in FIG. 6, the input electrode pads 21A to 21N and the probe pins 23A to 23N + 1 on the D3 side are connected to the input electrode pads 21A that have been connected so far. To 21N, input electrode pads 21A to 21N adjacent to the dummy electrode pad D3, connected to the dummy electrode pad D4, and the output electrodes 22A1 to 22N4 on the probe pins 24A to 24N side which have been connected so far .. Are connected to output electrode pads 22A3, 22B3,... Adjacent to the pads 22A2, 22B2,.
[0031]
If the pad pitch L / 2 is further shifted from this state, as shown in FIG. 7, the input electrode pads 21A to 21N and the probe pins 23A to 23N + 1 on the D4 side are connected to the input electrode pads 21A that have been connected so far. ˜21N, connected again to the dummy electrode pad D3, and the probe pins 24A to 24N on the output electrode pads 22A1 to 22N4 side are adjacent to the output electrode pads 22A3, 22B3,. 22A4, 22B4,... Are connected.
[0032]
As a result, the semiconductor inspection apparatus 11 sequentially tests the circuit blocks formed on the semiconductor chip 20 by dividing the circuit blocks into circuit block diagrams corresponding to the output electrode pads 22A1 to 22N4. In the following description, the positional relationship between the probe card 15 and the semiconductor chip 20 shown in FIGS. 4 to 7 will be referred to as the first to fourth stage positional relationships, respectively.
[0033]
FIG. 1 is a flowchart showing a processing procedure of the controller 16. The controller 16 executes this processing procedure for each semiconductor chip. That is, when the test of the semiconductor chip is started, the controller 16 moves from step SP1 to step SP2, and drives the drive mechanism 14 so as to be in the first stage positional relationship (FIG. 4) with respect to the semiconductor chip 20 to be tested. After the silicon wafer 13 is moved, the silicon wafer 13 is pressed against the probe card 15.
[0034]
Subsequently, the controller 16 proceeds to step SP3, controls the operation of the measurement unit 17, and measures basic test items. Here, this basic measurement item is a measurement item that is completed only by applying a power source or the like to the input electrode pads 21A to 21N, and is a measurement item related to detection of power consumption abnormality due to a short circuit accident or the like. At this time, the controller 16 sets the relay unit 18 so as to supply power corresponding to the input electrode pads 21A to 21N. (Figure 1)
[0035]
After measuring the basic measurement items in this way, the controller 16 moves to step SP4, and the output electrode pads 22A1, 22B1,..., To which the probe pins 24A to 24N are connected in the first stage positional relationship. Measure the output response. This response measurement is a test in which a test signal is input from the input electrode pads 21A to 21N and the corresponding output is measured. As a result, in this semiconductor inspection apparatus 11, among all the output electrode pads 22A1, 22B1,..., Circuit blocks corresponding to the output electrode pads 22A1, 22B1,. It is designed to be tested.
[0036]
When the test in the first-stage positional relationship is completed in this way, the controller 16 moves to step SP5, and after driving the drive mechanism 14, the silicon wafer 13 is moved away from the probe card 15 and then shifted by L / 2 pitch. Then, the silicon wafer 13 is pressed against the probe card 15, thereby setting the semiconductor chip 20 at the second stage position (FIG. 5).
[0037]
In this state, the controller 16 subsequently proceeds to step SP6, and the output obtained by connecting the probe pins 24A to 24N at the second stage position while maintaining the setting of the relay unit 18 at the first stage position. For the electrode pads 22A2, 22B2,..., The output response is measured in the same manner as in the first stage position. As a result, the semiconductor inspection apparatus 11 tests circuit blocks corresponding to the output electrode pads 22A2, 22B2,... To which the probe pins 24A to 24N are connected among all the output electrode pads 22A1, 22B1,. It is made like that.
[0038]
When the test in the positional relationship of the second stage is completed in this way, the controller 16 proceeds to step SP7, and after driving the drive mechanism 14, the silicon wafer 13 is moved away from the probe card 15 and then shifted by L / 2 pitch. Then, the silicon wafer 13 is pressed against the probe card 15, thereby setting the semiconductor chip 20 to the third stage position (FIG. 6).
[0039]
Further, in the following step SP8, the controller 16 switches the supply of power and the like to the probe pins 23A to 23N + 1 on the input electrode pads 21A to 21N side to 23A to 23N + 1 adjacent to the side opposite to the shifted side. The setting of the relay unit 18 is switched. As a result, the controller 16 supplies power to the corresponding input electrode pads 21A to 21N with respect to the probe pins 23A to 23N + 1 on the input electrode pads 21A to 21N side whose connection has been switched from the second stage position to the third stage position. Set to
[0040]
Subsequently, the controller 16 proceeds to step SP9, and the output electrode pads 22A2, 22B2,... Formed by connecting the probe pins 24A to 24N at the third stage position are the same as in the first stage position. Measure the output response. As a result, the semiconductor inspection apparatus 11 tests the corresponding circuit block for the output electrode pads 22A3, 22B3,... To which the probe pins 24A to 24N are connected among all the output electrode pads 22A1, 22B1,. It is made like that.
[0041]
When the test in the third stage positional relationship is completed in this way, the controller 16 moves to step SP10, and after the silicon wafer 13 is moved away from the probe card 15 by driving of the driving mechanism 14, it is shifted by L / 2 pitch. Then, the silicon wafer 13 is pressed against the probe card 15, thereby setting the semiconductor chip 20 at the fourth stage position (FIG. 7).
[0042]
In this state, the controller 16 subsequently proceeds to step SP11, and outputs obtained by connecting the probe pins 24A to 24N at the fourth stage position while maintaining the setting of the relay unit 18 at the third stage position. For the electrode pads 22A4, 22B4,..., The output response is measured in the same manner as in the first stage position. As a result, the semiconductor inspection apparatus 11 tests corresponding circuit blocks for the output electrode pads 22A4, 22B4,... To which the probe pins 24A to 24N are connected among all the output electrode pads 22A1, 22B1,. The response measurement is completed for all the output electrode pads 22A4, 22B4,.
[0043]
When the controller 16 completes the response measurement in this way, the controller 16 proceeds from step SP11 to step SP12 and ends this processing procedure. The controller 16 determines the measurement result detected in this manner and determines a defective product or the like for each semiconductor chip 20.
[0044]
(2) Operation of the embodiment
With the above configuration, in this semiconductor inspection apparatus 11 (FIG. 2), when the silicon wafer 13 is placed on the table 12, the table 12 is moved under the control of the drive mechanism 14 by the controller 16, and the silicon wafers 13 are sequentially moved to XY. Moved in the direction. Further, by moving in this way, each semiconductor chip is pressed against the probe card 15, the power supply, drive signal, etc. are applied from the measurement unit 17, and the response is measured to measure the characteristics of each semiconductor chip. The
[0045]
In the semiconductor inspection apparatus 11, in the test of each semiconductor chip 20, the relative position between the semiconductor chip 20 and the probe card 15 sequentially changes step by step, and the sub electrode pads 22 A 1 to 22 N 4 having continuous relatively small areas are formed. On the other hand, the contact of the sub probe pins 24A to 24N provided for each of the four electrode pads 22A1 to 22N4 is switched, and the corresponding main probes on the main electrode pads 21A to 21N having a relatively large area. The pins 23A to 23N are displaced (FIGS. 3 to 5).
[0046]
When the relative position is changed in two stages, the relative position between the semiconductor chip 20 and the probe card 15 is changed (FIG. 6). In this case, the main and sub electrode pads 21A to 21N and 22A1 are changed. The contact of the main and sub probe pins 23A to 23N and 24A to 24N is switched with respect to -22N4. Corresponding to the switching of the contact of the main probe pins 23A to 23N to the main electrode pads 21A to 21N, the connection of the measurement unit 17 to the main probe pins 23A to 23N is switched by the setting of the relay unit 18.
[0047]
Further, the relative position between the semiconductor chip 20 and the probe card 15 changes sequentially in a stepwise manner (FIG. 7), and the contact of the sub probe pins 24A to 24N is switched to the sub electrode pads 22A1 to 22N4 having a small area. The corresponding main probe pins 23A to 23N are displaced on the main electrode pads 21A to 21N.
[0048]
In the semiconductor inspection apparatus 11, in each contact of the sub probe pins 24 A to 24 N in each of these settings, the response of the semiconductor chip is inspected with respect to the sub electrode pad formed by contact of the sub probe pins 24 A to 24 N.
[0049]
As a result, in this semiconductor inspection apparatus 11, the relative position between the semiconductor chip 20 and the probe card 15 is changed in four stages as a whole, and the output electrode pads 22A1 to 22N4 with the pad pitch L / 2 as the sub electrode pads are changed. Thus, the response of the output electrode pads 22A1 to 22N4 can be tested by using the auxiliary probe pins 24A to 24N with the pitch 2L provided for each of the four electrode pads 22A1 to 22N4. The semiconductor chip can be tested sufficiently corresponding to the narrow pitch of 22A1 to 22N4.
[0050]
On the other hand, the input electrode pads 21A to 21N, which are the main electrode pads, are created with the pad pitch L, and the input electrode pads that follow in the third stage of the relative position change between the semiconductor chip 20 and the probe card 15 The contact of the main probe pins 23A to 23N is switched to the side, and the connection between the probe pins 23A to 23N and the measuring unit 17 is switched by the relay unit 18 in response to the switching, and as in the above, A power supply or the like corresponding to the input electrode pads 21A to 21N is supplied.
[0051]
As a result, in the semiconductor chip, the relative positions of the semiconductor chip 20 and the probe card 15 are changed by such four steps, and the sizes of the input electrode pads 21A to 21N can be accommodated to cope with the change of the relative position by two steps. Thus, the characteristics of the semiconductor chip 20 can be inspected, thereby effectively avoiding an increase in the area of the electrode pad and corresponding to the narrowing of the pad pitch.
[0052]
Actually, according to this embodiment, the pad pitch is narrowed by simply changing the probe card 15 and the processing program of the controller 16 without changing the hardware configuration of the semiconductor inspection apparatus 11. Thus, the existing facilities can be effectively used. Further, since the pitch of the probe pins can be widened, the configuration of the probe card can be simplified correspondingly, and further the reliability can be improved.
[0053]
When testing the semiconductor chip 20 in this manner, in this embodiment, dummy electrode pads D1 to D4 are provided, and probe pins 23A to 23N and 24A to 24N that are not used for measurement are provided with these dummy pads. By contacting and holding the electrode pads D1 to D4, damage to the probe pins 23A to 23N and 24A to 24N can be effectively avoided.
[0054]
(3) Effects of the embodiment
According to the above configuration, the relative position with the semiconductor chip is sequentially changed step by step to switch the contact of the sub probe pin with respect to the sub electrode pad, and the main electrode pad corresponding to the main electrode pad. The electrode pin area is changed by switching the contact of the main and sub probe pins with respect to the main and sub electrode pads by displacing the probe pins and changing the relative position and switching the connection to the main probe pins. It is possible to effectively avoid the increase of the pad pitch and to cope with the narrowing of the pad pitch.
[0055]
(4) Other embodiments
 In the above-described embodiment, the case where the main and sub electrode pads are provided along the long side of the semiconductor chip has been described, but the present invention is not limited to this.ShortWhen providing main or sub electrode pads on the side, or when mixing main and sub electrode pads along one end face, various arrangements of main and sub electrode pads may be used as necessary. Can be set to
[0056]
 In the above-described embodiment, the electrode pads are arranged in one direction. However, the present invention is not limited to this.8As shown in FIG. 4, various arrangement methods can be widely applied as necessary in the arrangement method, for example, in a case where the arrangement is repeated obliquely or in a staggered arrangement.
[0057]
In the above-described embodiment, the case where the relative position between the semiconductor chip and the semiconductor chip is changed in four stages and the connection of the probe pin is switched in the third stage has been described, but the present invention is not limited to this. The number of steps for changing the relative position and the step of switching the connection of the probe pins can be variously set.
[0058]
In the above-described embodiment, the case where the present invention is applied to the test of the liquid crystal drive driver has been described. However, the present invention is not limited to this, and can be widely applied to various semiconductor tests.
[0059]
【The invention's effect】
As described above, according to the present invention, the relative position between the semiconductor chip and the semiconductor electrode is changed stepwise to switch the contact of the sub probe pin with respect to the sub electrode pad, and on the main electrode pad. By displacing the corresponding main probe pin and changing the relative position to switch the contact of the main and sub probe pins to the main and sub electrode pads and switching the connection to the main probe pin, An increase in the pad area can be effectively avoided to cope with a narrowing of the pad pitch.
[Brief description of the drawings]
FIG. 1 is a flowchart showing a processing procedure of a controller in a semiconductor inspection apparatus according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a semiconductor inspection apparatus according to an embodiment of the present invention.
3 is a plan view showing a test object of the semiconductor inspection apparatus of FIG. 2;
4 is a plan view showing an arrangement of probe pins of the semiconductor inspection apparatus of FIG. 2;
FIG. 5 is a plan view showing a positional relationship in a second stage.
FIG. 6 is a plan view showing a positional relationship in a third stage.
FIG. 7 is a plan view showing a positional relationship in a fourth stage.
FIG. 8 is a plan view showing an arrangement of electrode pads according to another embodiment.
FIG. 9 is a plan view showing the arrangement of conventional electrode pads.The
[Explanation of symbols]
 DESCRIPTION OF SYMBOLS 1,20 ... Semiconductor chip, 11 ... Semiconductor inspection apparatus, 13 ... Silicon wafer, 15 ... Probe card, 16 ... Controller, 18 ... Relay unit, 21A-21N ... Input electrode pad, 22A1-22N4 ... Output electrode pads, D1 to D4 ... Dummy electrode pads

Claims

In semiconductor inspection equipment that inspects the characteristics of semiconductor chips,
The semiconductor chip is
A continuous sub electrode pad having a relatively small area and a main electrode pad having a relatively large area are provided,
The semiconductor inspection apparatus includes:
A probe card that is provided for each predetermined number of sub electrode pads and that contacts the sub electrode pads; and a plurality of main probe pins that contact the main electrode pads;
A drive mechanism for sequentially changing the relative positions of the semiconductor chip and the probe card to bring the main and sub probe pins into contact with the main and sub electrode pads;
A measurement unit for inspecting the semiconductor chip via the main and sub probe pins;
A relay unit for switching the connection between the measurement unit and the main probe pin;
The contact position of the main probe pin in the main electrode pad is sequentially changed, and the sub-electrode pad in contact with the sub-probe pin is sequentially switched so that the semiconductor chip and the probe card are switched. The relative position between them is changed step by step, and the semiconductor chip is inspected for each contact.
The main probe pin in contact with the main electrode pad is switched from the main probe pin so far to the adjacent main probe pin, and the sub electrode pad in contact with the sub probe pin is switched. And further changing the relative position between the semiconductor chip and the probe card,
Switching the connection by the relay unit and inspecting the semiconductor chip so that the connection between the main probe pin and the measurement unit is switched to the connection between the adjacent main probe pin and the measurement unit. A semiconductor inspection apparatus.

In a semiconductor inspection method in a semiconductor inspection apparatus for inspecting characteristics of a semiconductor chip,
The semiconductor chip is
A continuous sub electrode pad having a relatively small area and a main electrode pad having a relatively large area are provided,
The semiconductor inspection apparatus includes:
A probe card that is provided for each predetermined number of sub electrode pads and that contacts the sub electrode pads; and a plurality of main probe pins that contact the main electrode pads;
A drive mechanism for sequentially changing the relative positions of the semiconductor chip and the probe card to bring the main and sub probe pins into contact with the main and sub electrode pads;
A measurement unit for inspecting the semiconductor chip via the main and sub probe pins;
A relay unit for switching the connection between the measurement unit and the main probe pin;
The semiconductor inspection method includes:
A semiconductor chip inspection step of inspecting the semiconductor chip by sequentially changing the relative position between the semiconductor chip and the probe card stepwise,
The semiconductor chip inspection step includes
The contact position of the main probe pin in the main electrode pad is sequentially changed, and the sub-electrode pad in contact with the sub-probe pin is sequentially switched so that the semiconductor chip and the probe card are switched. A first inspection step of sequentially inspecting the semiconductor chip for each contact by gradually changing the relative position between them;
The main probe pin in contact with the main electrode pad is switched from the main probe pin so far to the adjacent main probe pin, and the sub electrode pad in contact with the sub probe pin is switched. And changing the relative position between the semiconductor chip and the probe card,
The connection by the relay unit is switched and the semiconductor chip is inspected so that the connection between the main probe pin and the measurement unit is switched to the connection between the adjacent main probe pin and the measurement unit. A semiconductor inspection method comprising: 2 inspection steps .