KR102047665B1 - Probe card and test device including the same - Google Patents

Probe card and test device including the same Download PDF

Info

Publication number
KR102047665B1
KR102047665B1 KR1020180112253A KR20180112253A KR102047665B1 KR 102047665 B1 KR102047665 B1 KR 102047665B1 KR 1020180112253 A KR1020180112253 A KR 1020180112253A KR 20180112253 A KR20180112253 A KR 20180112253A KR 102047665 B1 KR102047665 B1 KR 102047665B1
Authority
KR
South Korea
Prior art keywords
wafer
probe
pin assembly
probe pin
disposed
Prior art date
Application number
KR1020180112253A
Other languages
Korean (ko)
Inventor
신진섭
안승배
이성주
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020180112253A priority Critical patent/KR102047665B1/en
Application granted granted Critical
Publication of KR102047665B1 publication Critical patent/KR102047665B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

The present invention relates to a probe card for testing the electrical properties of a wafer. The probe card includes: a first probe pin assembly disposed on one surface of a substrate, having a tip contactable with the pad of the wafer, and assembled with a first unit number; and a second probe pin assembly disposed on one surface of the substrate and spaced apart from the first probe pin assembly, having a tip capable of touching the pad of the wafer and assembled with a second unit number of probe pins. The second unit number is less than the first number unit. Other embodiments are possible.

Description

프로브 카드 및 이를 포함하는 테스트 장치 {PROBE CARD AND TEST DEVICE INCLUDING THE SAME}Probe cards and test devices containing them {PROBE CARD AND TEST DEVICE INCLUDING THE SAME}

본 발명은 웨이퍼 검사용 프로브 카드에 관한 것으로서, 더욱 상세하게는 웨이퍼에 형성된 집적회로 칩의 외부접속단자용 패드에 프로브를 접촉시켜 전기적 특성을 검사하는 웨이퍼 검사용 프로브 카드(probe card)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer inspection probe card, and more particularly, to a probe inspection probe card for inspecting electrical characteristics by contacting a probe with a pad for an external connection terminal of an integrated circuit chip formed on a wafer. .

웨이퍼 검사용 프로브 카드는 웨이퍼 상태의 반도체에 대한 전기적 특성을 검사하는 전기적 특성 검사(EDS; Electrical Die Sorting)에서 테스트 신호의 발생 및 그 결과를 판독하는 테스터(tester)와 웨이퍼를 연결시키는 인터페이스 부분이다. The wafer inspection probe card is an interface part that connects the wafer with a tester that reads the generation and the result of the test signal in the electrical die sorting (EDS) that inspects the electrical characteristics of the semiconductor in the wafer state. .

프로브 카드의 프로브팁(probe tip)은 반도체의 외부접속용 패드와 직접 접촉하여 테스터로부터의 신호를 전달하고 그에 상응하는 신호를 전달 받는다. 반도체의 집적 상태가 상승함에 검사대상 패드의 숫자가 증가하고, 패드의 간격도 매우 촘촘하게 형성되는바, 프로브팁도 매우 가늘고 촘촘하게 형성될 수 있다.The probe tip of the probe card is in direct contact with the pad for external connection of the semiconductor to transmit a signal from the tester and receive a corresponding signal. As the integrated state of the semiconductor increases, the number of pads to be inspected increases, and the spacing between the pads is very tightly formed, and thus the probe tip may be very thin and dense.

프로브 카드의 프로브팁이 웨이퍼의 패드에 중복하여 접촉하는 회수를 최소화하여 웨이퍼의 테스트 속도를 향상시킴과 동시에 프로브 팁의 내구성을 향상시킬 수 있는 프로브 카드 및 테스트 장치를 제공할 수 있다.A probe card and a test apparatus capable of improving the durability of the probe tip and at the same time improving the test speed of the wafer by minimizing the number of times the probe tip of the probe card overlaps the pad of the wafer.

본 발명의 일 실시예에 따른 프로브 카드는 기판, 상기 기판의 일면에 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 제1단위 개수만큼 집합된 제1프로브핀 집합체 및 상기 기판의 일면에 배치되되 상기 제1프로브핀 집합체와 이격되어 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 제2단위 개수만큼의 프로브핀이 집합된 제2프로브핀 집합체를 포함하고, 상기 제2단위 개수는 상기 제1단위 개수보다 적은 것을 특징으로 할 수 있다.A probe card according to an embodiment of the present invention is disposed on a substrate, a first probe pin assembly disposed on one surface of the substrate, having a tip contactable with a pad of the wafer, and aggregated by a first unit number, and on one surface of the substrate. A second probe pin assembly disposed on the first probe pin assembly and spaced apart from the first probe pin assembly, the second probe pin assembly having a tip capable of contacting the pad of the wafer and having a number of second probe pins collected therein; May be less than the first number of units.

테스트 신호를 제공하는 테스터, 웨이퍼가 안착되는 스테이지 및 상기 테스트 신호를 상기 웨이퍼에 전달하고, 상기 테스트 신호에 대응하여 상기 웨이퍼로부터 출력되는 신호를 상기 테스터에 전달하도록 구성된 프로브 카드를 포함하고, 상기 프로브 카드는 기판, 상기 기판의 일면에 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 제1단위 개수만큼 집합된 제1프로브핀 집합체 및 상기 기판의 일면에 배치되되 상기 제1프로브핀 집합체와 이격되어 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 상기 제1단위 개수보다 작은 제2단위 개수만큼의 프로브핀이 집합된 제2프로브핀 집합체를 포함할 수 있다.A tester for providing a test signal, a stage on which a wafer is seated, and a probe card configured to deliver the test signal to the wafer and to deliver a signal output from the wafer to the tester in response to the test signal, the probe The card is disposed on one side of the substrate, the substrate has a tip that is in contact with the pad of the wafer, the first probe pin assembly aggregated by a first unit number and the first probe pin assembly arranged on one surface of the substrate, The second probe pin assembly may include a second probe pin assembly spaced apart from each other, having a tip contactable with a pad of the wafer, and having as many probe pins as the number of second units smaller than the number of the first units.

하나의 프로브 카드 내에 서로 다른 단위체의 프로브팁을 배치하여 다양한 크기의 웨이퍼 패드의 검사를 프로브 카드 교체 없이 진행할 수 있다. 웨이퍼 패드의 크기에 대응하여 별도로 배치된 프로브팁으로 검사함으로써, 프로브팁의 손상을 방지하고, 프로브 카드 교체과정을 생략하여 검사시간의 단축을 도모할 수 있다.By arranging probe tips of different units in one probe card, inspection of wafer pads of various sizes can be performed without replacing the probe card. By inspecting with a probe tip separately arranged corresponding to the size of the wafer pad, it is possible to prevent damage to the probe tip and to shorten the inspection time by omitting the replacement of the probe card.

도 1은 본 발명의 일 실시예에 따른 테스트 장치의 개략적인 구성은 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따라 검사 대상이 되는 웨이퍼를 예시적으로 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 프로브 카드를 나타낸 도면이다.
도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 프로브 카드가 제1프로브핀 집합체로 웨이퍼를 검사하는 모습을 나타낸 도면이다.
도 5a 내지 도 5b는 본 발명의 일 실시예에 따른 프로브 카드가 제2프로브핀 집합체로 웨이퍼를 검사하는 모습을 나타낸 도면이다.1 is a view showing a schematic configuration of a test apparatus according to an embodiment of the present invention.
2 is a diagram illustrating a wafer to be inspected according to an embodiment of the present invention.
3 is a view showing a probe card according to an embodiment of the present invention.
4A to 4B illustrate a state in which a probe card according to an embodiment of the present invention inspects a wafer with a first probe pin assembly.
5A to 5B are views illustrating a probe card according to an embodiment of the present invention inspecting a wafer with a second probe pin assembly.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 이 때 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 그리고 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this case, the same components in the accompanying drawings should be noted that the same reference numerals as possible. And a detailed description of known functions and configurations that can blur the gist of the present invention will be omitted.

도 1은 본 발명의 일 실시예에 따른 테스트 장치의 개략적인 구성은 나타낸 도면이다.1 is a view showing a schematic configuration of a test apparatus according to an embodiment of the present invention.

테스트 장치는 프로브 카드(100), 테스터(310) 및 테스트 스테이지(320)를 포함할 수 있다. 테스터(310)는 테스터 본체(311)와 테스터 헤드(313)를 포함할 수 있다.The test apparatus may include a probe card 100, a tester 310, and a test stage 320. The tester 310 may include a tester body 311 and a tester head 313.

프로브 카드(100)는 기판(110, 도 3 참조) 및 프로브핀을 포함할 수 있다. 웨이퍼(200) 상에 형성된 반도체 소자의 패드(201)는 그 크기가 매우 작아 테스터(310)를 패드(201)에 직접 연결하는 것은 매우 어렵다. 따라서, 전기적 신호를 발생하는 테스터(310)와 웨이퍼(200)의 패드(201) 사이에서 프로브 카드(100)가 중간 매개체로 이용될 수 있다.The probe card 100 may include a substrate 110 (see FIG. 3) and a probe pin. Since the pad 201 of the semiconductor device formed on the wafer 200 is very small in size, it is very difficult to directly connect the tester 310 to the pad 201. Therefore, the probe card 100 may be used as an intermediate medium between the tester 310 that generates the electrical signal and the pad 201 of the wafer 200.

기판(110)은 일면에 프로브핀이 결합될 수 있다. 프로브핀은 기판(110)의 일면에 부착되어, 웨이퍼(200)의 패드(201)에 물리적으로 접촉하여 테스터(310)로부터 수신한 전기적 신호를 전달할 수 있다. 기판(110)은 프로브핀의 배치 형태에 따라 다양한 형상으로 형성될 수 있다.The substrate 110 may have a probe pin coupled to one surface thereof. The probe pin may be attached to one surface of the substrate 110 to transmit an electrical signal received from the tester 310 by physically contacting the pad 201 of the wafer 200. The substrate 110 may be formed in various shapes according to the arrangement of the probe pins.

기판(110)의 타면에는 커넥터가 형성될 수 있으며 이러한 커넥터를 이용하여, 프로브 카드(100)는 테스터 헤드(313)에 결합하여 테스터 본체(311)와 전기적으로 연결될 수 있다. 이는 검사 대상 웨이퍼(200)의 형상, 크기 등에 대응하여 프로브 카드(100)를 교체할 수 있도록 하기 위함이다. 다만, 프로브 카드(100)의 교체 횟수가 증가할수록 웨이퍼(200)의 검사 시간이 증가할 수 있다.A connector may be formed on the other surface of the substrate 110, and by using the connector, the probe card 100 may be coupled to the tester head 313 and electrically connected to the tester body 311. This is to replace the probe card 100 in response to the shape, size, and the like of the inspection target wafer 200. However, as the number of replacement of the probe card 100 increases, the inspection time of the wafer 200 may increase.

테스트 스테이지(320)는 웨이퍼(200)가 안착될 수 있는 공간을 제공하며 웨이퍼(200)의 위치를 상하 또는 좌우로 이동시키는 기능을 수행할 수 있다. 테스트 스테이지(320)에는 복수개의 웨이퍼(200)가 안착될 수 있으며, 복수개의 웨이퍼(200)를 프로브 카드(100)의 위치에 맞춰 이동시킬 수 있다.The test stage 320 may provide a space in which the wafer 200 may be seated and may move a position of the wafer 200 vertically or horizontally. The plurality of wafers 200 may be seated on the test stage 320, and the plurality of wafers 200 may be moved in accordance with the position of the probe card 100.

구체적으로, 테스트 스테이지(320)는 테스트 대상인 웨이퍼(200)가 적정 위치에 위치되면 프로브 카드(100)의 프로브핀과 웨이퍼(200)의 각 패드(201)가 접촉되도록 웨이퍼(200)를 상방으로 이동시킬 수 있다. 한편, 테스트 스테이지(320)는 테스트가 종료되면 웨이퍼(200)를 하방으로 이동시킬 수 있다.In detail, the test stage 320 moves the wafer 200 upward so that the probe pin of the probe card 100 and each pad 201 of the wafer 200 come into contact with each other when the wafer 200 to be tested is positioned at an appropriate position. You can move it. Meanwhile, the test stage 320 may move the wafer 200 downward when the test is completed.

프로브 카드(100)는 프로브핀이 배치된 프로브 카드(100)의 일면이 웨이퍼(200)의 일면을 향하도록 테스트 스테이지(320)를 마주보며 배치될 수 있다. 프로브핀의 수직 방향 아래에 웨이퍼(200)의 패드(201)가 정렬되면, 테스트 스테이지(320)가 상하 방향으로 직선 이동됨에 따라 패드(201)와 프로브핀이 전기적으로 연결될 수 있다.The probe card 100 may be disposed to face the test stage 320 such that one surface of the probe card 100 on which the probe pin is disposed faces the one surface of the wafer 200. When the pad 201 of the wafer 200 is aligned below the vertical direction of the probe pin, the pad 201 and the probe pin may be electrically connected to each other as the test stage 320 is linearly moved in the vertical direction.

테스터 본체(311)는 웨이퍼(200)를 테스트하기 위한 전기적 신호를 발생시키고, 테스터 헤드(313) 및 프로브 카드(100)를 통해 웨이퍼(200)의 각 패드(201)에 전기적 신호를 전달할 수 있다. 또한, 테스터 본체(311)는 웨이퍼(200)에 전달된 전기적 신호에 대응하여 발생하는 신호를 프로브 카드(100) 및 테스터 헤드(313)를 통해 전달받아 웨이퍼(200)의 불량 여부를 판단할 수 있다.The tester body 311 may generate an electrical signal for testing the wafer 200, and may transmit an electrical signal to each pad 201 of the wafer 200 through the tester head 313 and the probe card 100. . In addition, the tester main body 311 may receive a signal generated in response to the electrical signal transmitted to the wafer 200 through the probe card 100 and the tester head 313 to determine whether the wafer 200 is defective. have.

도 2a 내지 도 2b는 본 발명의 일 실시예에 따라 검사 대상이 되는 웨이퍼(200)를 예시적으로 나타낸 도면이다.2A to 2B are exemplary views illustrating a wafer 200 to be inspected according to an embodiment of the present invention.

도 2a 내지 도 2b는 웨이퍼(200)에 설계된 반도체의 패드(201)부분을 중심으로 나타낸 것으로 도 2a에 도시된 바와 같이 좌우 또는 상하방향에 대하여 대칭을 이루도록 설계될 수도 있으며, 도 2b와 같이 비대칭적으로 설계될 수도 있다.2A to 2B illustrate a portion of a pad 201 of a semiconductor designed on a wafer 200, and may be designed to be symmetrical with respect to left, right, and up and down directions, as shown in FIG. 2A, and as shown in FIG. It may also be designed as.

도 2a를 참조하여 살펴보면, 좌측의 단부에 일렬로 배치된 16개의 패드(201)가 존재하고 대칭되는 우측 단부에 16개의 패드(201)가 존재한다. 즉 정렬되어 배치된 16개 패드(201)는 프로브 카드(100, 도 3 참조)가 접근하여 프로브핀을 통해 한번에 테스트 신호를 전달할 수 있는 최소 단위가 될 수 있다. 즉, 프로브 카드(100)에는 16개의 DUT또는 CHIP또는 DIE를 컨텍 할 수 있는 프로브핀이 정렬되어 배치될 수 있고, 웨이퍼(200) 검사를 위한 프로브핀의 제1단위 개수(220)가 될 수 있으며 제1프로브핀 집합체(120)를 형성할 수 있다. 제1단위 개수(220)는 웨이퍼(200) 상의 일측 단부에 일렬로 배치되고, 웨이퍼(200)의 중심축을 기준으로 타측에 대칭되도록 존재하는 최소단위의 패드(201) 개수로 정의될 수 있다.Referring to FIG. 2A, there are sixteen pads 201 arranged in a row at an end of the left side, and sixteen pads 201 are present at a symmetrical right end. That is, the sixteen pads 201 arranged in alignment may be the minimum unit that the probe card 100 (refer to FIG. 3) approaches and transmits a test signal at one time through the probe pin. That is, the probe card 100 may be arranged to arrange the probe pins for contacting 16 DUT or CHIP or DIE, and may be the first unit number 220 of the probe pins for inspecting the wafer 200. And may form a first probe pin assembly 120. The first unit number 220 may be arranged in one line on one end of the wafer 200, and may be defined as the number of pads 201 having the smallest unit symmetrically with respect to the other side with respect to the central axis of the wafer 200.

본 발명의 일 실시예에 따른 프로브 카드(100)를 설명함에 있어, 이해를 돕기 위하여 프로브핀이 접촉하여 검사하는 대상물 패드(201)를 중심으로 설명하나 이에 국한되지 않는다. 예를 들어, DUT, CHIP 또는 DIE 등 프로브 핀이 컨텍하여 테스트 신호를 인가함으로써 검사할 수 있는 대상물을 모두 포함될 수 있다.In describing the probe card 100 according to an exemplary embodiment of the present invention, a description will be given of the object pad 201 to which the probe pin is in contact with the probe pin for clarity, but is not limited thereto. For example, a probe pin, such as a DUT, CHIP, or DIE, may include all objects that can be inspected by contacting and applying a test signal.

도 2b를 참조하여 살펴보면, 도 2a와 마찬가지로 좌측의 단부에 일렬로 배치된 16개의 패드(201)가 존재한다. 다만, 대칭되는 우측 단부에는 16개의 패드(201)가 존재하나, 최우측의 단부에는 이보다 작은 8개의 패드(201)가 존재한다. 이 경우 웨이퍼(200) 검사를 위한 프로브핀의 제1단위 개수(220)는 16개가 될 수 있다. 최우측 단부에 이보다 작은 8개의 패드(201)가 정렬되어 존재하나 좌측 단부에 대칭되도록 8개의 패드(201)가 존재하지 않기 때문이다. 따라서 제1프로브핀 집합체(120)의 제1단위 개수(220)는 16개가 될 수 있다. 다만, 최우측 단부의 8개의 패드(201)는 제2프로브핀 집합체(130)를 위한 제2단위 개수(230)가 될 수 있다.Referring to FIG. 2B, as in FIG. 2A, there are 16 pads 201 disposed in a line at the left end. However, 16 pads 201 are present at the right end symmetrical, but 8 pads 201 smaller than this are present at the rightmost end. In this case, the first unit number 220 of the probe pins for inspecting the wafer 200 may be 16. This is because there are eight pads 201 smaller than this at the rightmost end, but no eight pads 201 are symmetrical at the left end. Therefore, the first unit number 220 of the first probe pin assembly 120 may be 16. However, the eight pads 201 at the rightmost end may be the second unit number 230 for the second probe pin assembly 130.

도 2b와 같이 설계된 웨이퍼(200)를 테스트 함에 있어, 제1단위 개수(220)의 프로브핀을 갖는 프로브 카드(100)를 이용하여 테스트를 진행할 수도 있다. 이 경우 제1단위 개수(220)보다 작은 패드(201)가 정렬된 곳을 검사할 때, 프로브핀이 접촉하지 않는 곳에는 테스트 신호가 전달되거나 이에 상응하는 신호가 되돌아오지 않을 것이기 때문이다.In testing the wafer 200 designed as shown in FIG. 2B, a test may be performed using the probe card 100 having the first unit number of probe pins 220. In this case, when the pad 201 smaller than the number of the first unit 220 is inspected, the test signal is transmitted or the corresponding signal is not returned where the probe pin is not in contact.

다만, 패드(201)가 없는 위치에 프로브핀이 접촉하는 경우 패드(201) 이외의 구조물과 접촉하며 프로브핀이 망가질 수 가 있다. 특히 도 2b의 최우측의 8개의 패드(201)에 대하여 검사를 진행할 때에는, 웨이퍼(200)의 모서리와 프로브핀이 직접 접촉함에 따라, 프로브핀 손상될 가능성이 높다. 이에 대응하며, 제1단위 개수(220)를 최우측 단부의 8개로 설정하여 웨이퍼(200) 검사를 진행하면 프로브 카드(100)가 웨이퍼(200)에 접촉해야 하는 횟수가 증가하여 웨이퍼(200) 검사 시간이 길어질 수 있다.However, when the probe pin contacts the position where the pad 201 is not in contact with the structure other than the pad 201, the probe pin may be broken. In particular, when the eight pads 201 of the rightmost side of FIG. 2B are inspected, the probe pins are likely to be damaged as the edges of the wafer 200 directly contact the probe pins. Correspondingly, when the wafer 200 is inspected by setting the number of first units 220 to eight of the rightmost ends, the number of times that the probe card 100 should contact the wafer 200 increases to increase the number of wafers 200. The test may take a long time.

그렇다고 하여, 최우측 단부의 웨이퍼(200) 검사만을 위하여 제2단위 개수(230)를 갖는 프로브 카드(100)를 별도 구비한 뒤 프로브 카드(100)를 교체하여 웨이퍼(200) 검사를 진행하는 것 또한 웨이퍼(200) 검사 시간의 증가를 야기할 수 있다.However, after the probe card 100 having the second unit number 230 is provided separately for inspecting the wafer 200 at the rightmost end, the probe card 100 is replaced and the wafer 200 is inspected. It may also cause an increase in wafer 200 inspection time.

따라서 본 발명에서는 도 3에 도시된 바와 같이 하나의 프로브 카드(100)에 제1단위 개수(220)를 갖는 제1프로브핀 집합체(120)와 제2단위 개수(230)를 갖는 제2프로브핀 집합체(130)를 동시에 구비하여 웨이퍼(200) 검사 시간의 증가를 막으면서 프로브핀의 손상을 방지할 수 있다.Therefore, in the present invention, as shown in FIG. 3, the first probe pin assembly 120 having the first unit number 220 and the second probe pin having the second unit number 230 in one probe card 100. By providing the aggregate 130 at the same time it is possible to prevent damage to the probe pin while preventing the increase in the inspection time of the wafer 200.

본 발명을 설명하기 위하여 제1단위 개수(220)와 제2단위 개수(230)를 16개 8개인 경우를 예로 들어 설명하였으나, 이에 국한되지 않는다. 설계방식에 따라, 제1단위 개수(220)와 제2단위 개수(230)는 증감할 수 있다. 다만, 제2단위 개수(230)는 제1단위 개수(220) 보다 작게 형성될 수 있다.In order to explain the present invention, the first unit number 220 and the second unit number 230 are described as an example of 16 units, but the present invention is not limited thereto. According to the design method, the number of first units 220 and the number of second units 230 may increase or decrease. However, the number of second units 230 may be smaller than the number of first units 220.

도 3은 본 발명의 일 실시예에 따른 프로브 카드(100)를 나타낸 도면이고, 도 4a 내지 도 5b는 본 발명의 일 실시예에 따른 프로브 카드(100)가 웨이퍼(200)의 패드(201)와 접촉하는 모습 및 이를 확대하여 나타낸 도면이다.3 is a view showing a probe card 100 according to an embodiment of the present invention, Figures 4a to 5b is a probe card 100 according to an embodiment of the present invention the pad 201 of the wafer 200 The drawing shows contact with and an enlarged view.

도 3을 참조하여 살펴보면 본 발명의 일 실시예에 따른 프로브 카드(100)는 하나의 프로브 카드(100) 내에 제1단위 개수(220)를 갖는 제1프로브핀 집합체(120)와 제2단위 개수(230)를 갖는 제2프로브핀 집합체(130)가 동시에 배치될 수 있다.Referring to FIG. 3, the probe card 100 according to the exemplary embodiment may include a first probe pin assembly 120 having a first unit number 220 and a second unit number in one probe card 100. The second probe pin assembly 130 having 230 may be disposed at the same time.

본 발명의 일 실시예에 따른 제1프로브핀 집합체(120)는 도 3에 도시된 바와 같이 중앙에 배치되고, 제2프로브핀 집합체(130)는 제1프로브핀 집합체(120)를 중심으로 양측에 배치될 수 있다.First probe pin assembly 120 according to an embodiment of the present invention is disposed in the center, as shown in Figure 3, the second probe pin assembly 130, both sides around the first probe pin assembly 120 Can be placed in.

제2프로브핀 집합체(130)를 제1프로브핀 집합체(120)에 대하여 양측에 배치함으로써 제2단위 개수(230)의 웨이퍼(200)의 패드(201)를 검사할 때 가까운 위치에 있는 제2프로브핀 집합체(130)를 활용하여 검사함으로써 보다 검사시간을 단축시킬 수 있다.By placing the second probe pin assembly 130 at both sides with respect to the first probe pin assembly 120, the second probe pin 130 at the close position when inspecting the pad 201 of the wafer 200 of the second unit number 230. By using the probe pin assembly 130, the inspection time can be shortened.

도 3에서는 제1프로브핀 집합체(120)가 중앙에 배치되고, 제2프로브핀 집합체가(130)가 제1프로브핀 집합체(120)를 중심으로 양측에 배치되는 것을 예로 들어 도시하였으나, 반대로 제2프로브핀 집합체(130)가 중앙에 배치되고, 제1프로브핀 집합체가(120)가 제2프로브핀 집합체(130)를 중심으로 양측에 배치되는 형태 또한 가능할 수 있다.In FIG. 3, the first probe pin assembly 120 is disposed in the center, and the second probe pin assembly 130 is disposed on both sides of the first probe pin assembly 120. The second probe pin assembly 130 may be disposed in the center, and the first probe pin assembly 120 may be disposed on both sides of the second probe pin assembly 130.

도 4a는 제1프로브핀 집합체(120)를 활용하여 웨이퍼(200)를 테스트하는 모습을 나타낸 도면이고, 도 4b는 제1프로브핀 집합체(120)와 웨이퍼(200)의 패드(201)가 접촉한 상태를 확대하여 나타낸 도면이다. 도 5a는 제2프로브핀 집합체(130)를 활용하여 웨이퍼(200)를 테스트 하는 모습을 나타낸 도면이고, 도 5b는 제2프로브핀 집합체(130)와 웨이퍼(200)의 패드(201)가 접촉한 상태를 확대하여 나타낸 도면이다.FIG. 4A is a view illustrating a test of the wafer 200 by using the first probe pin assembly 120. FIG. 4B illustrates a contact between the first probe pin assembly 120 and the pad 201 of the wafer 200. It is the figure which expanded one state. FIG. 5A is a view illustrating a test of the wafer 200 by using the second probe pin assembly 130. FIG. 5B illustrates a contact between the second probe pin assembly 130 and the pad 201 of the wafer 200. Referring to FIG. It is the figure which expanded one state.

도 2a와 같은 웨이퍼(200)를 테스트 함에 있어서는 도 4a 내지 도 4b와 같은 제1단위 개수(220)만큼 집합된 제1프로브핀 집합체(120)를 통해 웨이퍼(200)를 검사할 수 있다. 즉, 도 2a의 웨이퍼(200)와 같이 좌측의 단부에 일렬로 배치된 16개의 패드(201)에 맞추어 16개의 프로브핀이 제1프로브핀 집합체(120)를 이루고, 한번에 테스트 신호를 전달할 수 있는 최소 단위가 될 수 있다In testing the wafer 200 as illustrated in FIG. 2A, the wafer 200 may be inspected through the first probe pin assembly 120 assembled by the first unit number 220 as illustrated in FIGS. 4A through 4B. That is, the sixteen probe pins form the first probe pin assembly 120 in accordance with sixteen pads 201 arranged in a row at the left end, such as the wafer 200 of FIG. 2A, and may transmit a test signal at one time. Can be the minimum unit

도 2b와 같은 웨이퍼(200)를 테스트 함에 있어서 대부분의 테스트 과정에서는 도 4a 내지 도 4b와 같이 제1프로브핀 집합체(120)를 통해 웨이퍼(200)를 검사할 수 있다. 그러나 도 2b의 웨이퍼(200)의 우측 단부에 배치된 제1단위 개수(220) 보다 작은 개수의 패드(201)를 검사할 때에는 도 5a 내지 도 5b와 같은 제2단위 개수(230)만큼 집합된 제2프로브핀 집합체(130)를 통해 웨이퍼(200)를 검사할 수 있다.In testing the wafer 200 as illustrated in FIG. 2B, in most test processes, the wafer 200 may be inspected through the first probe pin assembly 120 as illustrated in FIGS. 4A through 4B. However, when inspecting the pads 201 smaller than the number of first units 220 disposed on the right end of the wafer 200 of FIG. 2B, the number of second units 230 as shown in FIGS. 5A to 5B may be collected. The wafer 200 may be inspected through the second probe pin assembly 130.

제1프로브핀 집합체(120)를 통해 도 2b의 우측 단부에 배치된 웨이퍼(200) 패드(201)를 검사할 경우 발생할 수 있는 제1프로브핀 집합체(120)의 손상을 방지할 수 있으며, 제2단위 개수(230)의 프로브핀이 배치된 별도의 프로브 카드(100)로 교체할 필요가 없어져 검사시간을 단축시킬 수 있게 된다.When the pads 201 of the wafer 200 disposed at the right end of FIG. 2B are inspected through the first probe pin assembly 120, damage to the first probe pin assembly 120 may be prevented. There is no need to replace with a separate probe card 100 in which the probe pins of two unit numbers 230 are disposed, thereby reducing the inspection time.

본 발명의 일 실시예에 따른 프로브 카드는 기판; 상기 기판의 일면에 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 제1단위 개수만큼 집합된 제1프로브핀 집합체; 및 상기 기판의 일면에 배치되되 상기 제1프로브핀 집합체와 이격되어 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 제2단위 개수만큼의 프로브핀이 집합된 제2프로브핀 집합체;를 포함하고, 상기 제2단위 개수는 상기 제1단위 개수보다 적은 것을 특징으로 할 수 있다.Probe card according to an embodiment of the present invention; A first probe pin assembly disposed on one surface of the substrate and having a tip capable of contacting a pad of the wafer, the first probe pin assembly assembled by a first unit number; And a second probe pin assembly disposed on one surface of the substrate and spaced apart from the first probe pin assembly, the second probe pin assembly having a tip contactable to a pad of the wafer and having a plurality of second probe pins collected. The number of second units may be smaller than the number of first units.

상기 제1프로브핀 집합체 및 상기 제2프로브핀 집합체는 일렬로 정렬되어 있는 것을 특징으로 할 수 있다.The first probe pin assembly and the second probe pin assembly may be arranged in a line.

상기 제1단위 개수는, 상기 웨이퍼의 일측 단부에 위치하고, 일렬로 배치되며, 상기 웨이퍼 상의 임의의 중심축을 기준으로 대칭되도록 배치된 된 최소 단위의 패드 개수에 대응하는 것을 특징으로 할 수 있다.The number of first units may be positioned at one end of the wafer and arranged in a line, and correspond to the number of pads of the minimum unit arranged to be symmetrical about an arbitrary central axis on the wafer.

상기 제2단위 개수는, 상기 웨이퍼 상에 일렬로 배치되고, 상기 웨이퍼 상의 임의의 중심축을 기준으로 비대칭적으로 배치되며, 상기 제1단위 개수보다 작은 것을 특징으로 할 수 있다.The number of second units may be arranged in a row on the wafer, asymmetrically disposed about an arbitrary central axis on the wafer, and smaller than the number of the first units.

상기 제2프로브핀 집합체는, 상기 제1프로브핀 집합체를 중심으로 양측에 배치되는 것을 특징으로 할 수 있다.The second probe pin assembly may be disposed on both sides of the first probe pin assembly.

테스트 신호를 제공하는 테스터; 웨이퍼가 안착되는 스테이지; 및 상기 테스트 신호를 상기 웨이퍼에 전달하고, 상기 테스트 신호에 대응하여 상기 웨이퍼로부터 출력되는 신호를 상기 테스터에 전달하도록 구성된 프로브 카드;를 포함하고, 상기 프로브 카드는 기판; 상기 기판의 일면에 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 제1단위 개수만큼 집합된 제1프로브핀 집합체; 및 상기 기판의 일면에 배치되되 상기 제1프로브핀 집합체와 이격되어 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 상기 제1단위 개수보다 작은 제2단위 개수만큼의 프로브핀이 집합된 제2프로브핀 집합체;를 포함할 수 있다.A tester providing a test signal; A stage on which the wafer is seated; And a probe card configured to deliver the test signal to the wafer and to deliver a signal output from the wafer to the tester in response to the test signal; A first probe pin assembly disposed on one surface of the substrate and having a tip contactable with a pad of the wafer and aggregated by a first unit number; And a tip disposed on one surface of the substrate and spaced apart from the first probe pin assembly, the tip having a tip contactable with the pad of the wafer, and having the number of second probe pins smaller than the first unit number. It may include; 2 probe pin aggregate.

상기 제1프로브핀 집합체 및 상기 제2프로브핀 집합체는 일렬로 정렬되어 있는 것을 특징으로 할 수 있다.The first probe pin assembly and the second probe pin assembly may be arranged in a line.

상기 제1단위 개수는, 상기 웨이퍼의 일측 단부에 위치하고, 일렬로 배치되며, 상기 웨이퍼 상의 임의의 중심축을 기준으로 대칭되도록 배치된 된 최소 단위의 패드 개수에 대응하는 것을 특징으로 할 수 있다.The number of first units may be positioned at one end of the wafer and arranged in a line, and correspond to the number of pads of the minimum unit arranged to be symmetrical about an arbitrary central axis on the wafer.

상기 제2단위 개수는, 상기 웨이퍼 상에 일렬로 배치되고, 상기 웨이퍼 상의 임의의 중심축을 기준으로 비대칭적으로 배치되며, 상기 제1단위 개수보다 작은 것을 특징으로 할 수 있다.The number of second units may be arranged in a row on the wafer, asymmetrically disposed about an arbitrary central axis on the wafer, and smaller than the number of the first units.

상기 제2프로브핀 집합체는, 상기 제1프로브핀 집합체를 중심으로 양측에 배치되는 것을 특징으로 할 수 있다.The second probe pin assembly may be disposed on both sides of the first probe pin assembly.

본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 제공되는 본 발명의 기술적 사상을 벗어나지 않는 한도 내에서, 본 발명이 다양하게 개량 및 변화될 수 있다는 것은 당 업계에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.While the invention has been shown and described with respect to particular embodiments, it will be appreciated that various changes and modifications can be made in the art without departing from the spirit of the invention provided by the following claims. It will be self-evident for those of ordinary knowledge.

100 : 프로브 카드 110 : 기판
120 : 제1프로브핀 집합체 130 : 제2프로브핀 집합체
200 : 웨이퍼 201 : 패드
220 : 제1단위 개수 230 : 제2단위 개수;
310 : 테스터 311 : 테스터 본체
313 : 테스터 헤드 320 : 테스트 스테이지100: probe card 110: substrate
120: first probe pin assembly 130: second probe pin assembly
200: wafer 201: pad
220: number of first units 230: number of second units;
310: tester 311: tester body
313: tester head 320: test stage

Claims (12)

웨이퍼의 전기적 특성을 테스트하기 위한 프로브 카드로서,
기판;
상기 기판의 일면에 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 상기 웨이퍼의 일측 단부에 위치하고, 일렬로 배치되며, 상기 웨이퍼 상의 임의의 중심축을 기준으로 대칭되도록 배치된 최소 단위의 패드 개수에 대응하는 제1단위 개수만큼 제1프로브핀이 집합된 제1프로브핀 집합체; 및
상기 기판의 일면에 배치되되 상기 제1프로브핀 집합체와 이격되어 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 상기 웨이퍼 상에 일렬로 배치되고, 상기 웨이퍼 상의 임의의 중심축을 기준으로 비대칭적으로 배치되며, 상기 제1단위 개수보다 작은 제2단위 개수만큼의 프로브핀이 집합된 제2프로브핀 집합체;를 포함하고,
상기 제2단위 개수는 상기 제1단위 개수보다 적은 것을 특징으로 하는 프로브 카드.A probe card for testing the electrical properties of a wafer,
Board;
A minimum number of pads disposed on one surface of the substrate, having a tip capable of contacting pads of the wafer, located at one end of the wafer, arranged in a row, and arranged symmetrically about an arbitrary central axis on the wafer A first probe pin assembly in which the first probe pins are collected by the number of first units corresponding to the first probe pins; And
Disposed on one surface of the substrate, spaced apart from the first probe pin assembly, having a tip contactable with a pad of the wafer, disposed in line on the wafer, and asymmetrical about any central axis on the wafer; And a second probe pin assembly arranged in the number of second probe pins smaller than the first unit number.
And the second number of units is less than the first number of units. 제1항에 있어서,
상기 제1프로브핀 집합체 및 상기 제2프로브핀 집합체는 일렬로 정렬되어 있는 것을 특징으로 하는 프로브 카드.The method of claim 1,
And the first probe pin assembly and the second probe pin assembly are aligned in a row. 삭제delete 삭제delete 제1항에 있어서,
상기 제2프로브핀 집합체는, 상기 제1프로브핀 집합체를 중심으로 양측에 배치되는 것을 특징으로 하는 프로브 카드.The method of claim 1,
Probe card, characterized in that the second probe pin assembly is disposed on both sides around the first probe pin assembly. 제1항에 있어서,
상기 제1프로브핀 집합체는, 상기 제2프로브핀 집합체를 중심으로 양측에 배치되는 것을 특징으로 하는 프로브 카드.The method of claim 1,
The first probe pin assembly, the probe card, characterized in that disposed on both sides around the second probe pin assembly. 테스트 신호를 제공하는 테스터;
웨이퍼가 안착되는 스테이지; 및
상기 테스트 신호를 상기 웨이퍼에 전달하고, 상기 테스트 신호에 대응하여 상기 웨이퍼로부터 출력되는 신호를 상기 테스터에 전달하도록 구성된 프로브 카드;를 포함하고,
상기 프로브 카드는
기판;
상기 기판의 일면에 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 상기 웨이퍼의 일측 단부에 위치하고, 일렬로 배치되며, 상기 웨이퍼 상의 임의의 중심축을 기준으로 대칭되도록 배치된 최소 단위의 패드 개수에 대응하는 제1단위 개수만큼 제1프로브핀이 집합된 제1프로브핀 집합체; 및
상기 기판의 일면에 배치되되 상기 제1프로브핀 집합체와 이격되어 배치되고, 상기 웨이퍼의 패드에 접촉 가능한 팁을 가지며, 상기 웨이퍼 상에 일렬로 배치되고, 상기 웨이퍼 상의 임의의 중심축을 기준으로 비대칭적으로 배치되며, 상기 제1단위 개수보다 작은 제2단위 개수만큼의 프로브핀이 집합된 제2프로브핀 집합체;를 포함하는 테스트 장치.A tester providing a test signal;
A stage on which the wafer is seated; And
A probe card configured to deliver the test signal to the wafer and to deliver a signal output from the wafer to the tester in response to the test signal;
The probe card is
Board;
A minimum number of pads disposed on one surface of the substrate, having a tip capable of contacting pads of the wafer, located at one end of the wafer, arranged in a row, and arranged symmetrically about an arbitrary central axis on the wafer A first probe pin assembly in which the first probe pins are collected by the number of first units corresponding to the first probe pins; And
Disposed on one surface of the substrate, spaced apart from the first probe pin assembly, having a tip contactable with a pad of the wafer, disposed in line on the wafer, and asymmetrical about any central axis on the wafer; And a second probe pin assembly disposed in the array, the second probe pin assembly including as many probe pins as the number of second units smaller than the number of the first units. 제7항에 있어서,
상기 제1프로브핀 집합체 및 상기 제2프로브핀 집합체는 일렬로 정렬되어 있는 것을 특징으로 하는 테스트 장치.The method of claim 7, wherein
And the first probe pin assembly and the second probe pin assembly are aligned in a row. 삭제delete 삭제delete 제7항에 있어서,
상기 제2프로브핀 집합체는, 상기 제1프로브핀 집합체를 중심으로 양측에 배치되는 것을 특징으로 하는 테스트 장치.The method of claim 7, wherein
The second probe pin assembly is disposed on both sides with respect to the first probe pin assembly. 제7항에 있어서,
상기 제1프로브핀 집합체는, 상기 제2프로브핀 집합체를 중심으로 양측에 배치되는 것을 특징으로 하는 테스트 장치.The method of claim 7, wherein
The first probe pin assembly is disposed on both sides around the second probe pin assembly.
KR1020180112253A 2018-09-19 2018-09-19 Probe card and test device including the same KR102047665B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180112253A KR102047665B1 (en) 2018-09-19 2018-09-19 Probe card and test device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180112253A KR102047665B1 (en) 2018-09-19 2018-09-19 Probe card and test device including the same

Publications (1)

Publication Number Publication Date
KR102047665B1 true KR102047665B1 (en) 2019-11-22

Family

ID=68730821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180112253A KR102047665B1 (en) 2018-09-19 2018-09-19 Probe card and test device including the same

Country Status (1)

Country Link
KR (1) KR102047665B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102228317B1 (en) * 2020-10-26 2021-03-16 주식회사 프로이천 Probe card for testing wafer
KR20220009087A (en) 2020-07-15 2022-01-24 (주)엠투엔 Probe card

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121547A (en) * 1997-10-13 1999-04-30 Asia Electron Inc Wafer-measuring jig, test head equipment, and wafer-measuring equipment
KR100712561B1 (en) * 2006-08-23 2007-05-02 삼성전자주식회사 Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card
KR20090096582A (en) * 2009-04-22 2009-09-11 주식회사 엠아이티 Advanced Probe cards and method of constitution the Probe head assembly thereof
KR20100067258A (en) * 2008-12-11 2010-06-21 주식회사 크라또 Probe unit including a detachable part using a sliding pcb type
KR20100079286A (en) * 2008-12-31 2010-07-08 주식회사 크라또 Probe unit including a multi-layered pcb for shielding noise
KR20120052645A (en) * 2010-11-16 2012-05-24 (주)엠투엔 Probe card and the process of manufacture
JP2017112259A (en) * 2015-12-17 2017-06-22 東京エレクトロン株式会社 Wafer inspection apparatus and maintenance method of the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121547A (en) * 1997-10-13 1999-04-30 Asia Electron Inc Wafer-measuring jig, test head equipment, and wafer-measuring equipment
KR100712561B1 (en) * 2006-08-23 2007-05-02 삼성전자주식회사 Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card
KR20100067258A (en) * 2008-12-11 2010-06-21 주식회사 크라또 Probe unit including a detachable part using a sliding pcb type
KR20100079286A (en) * 2008-12-31 2010-07-08 주식회사 크라또 Probe unit including a multi-layered pcb for shielding noise
KR20090096582A (en) * 2009-04-22 2009-09-11 주식회사 엠아이티 Advanced Probe cards and method of constitution the Probe head assembly thereof
KR20120052645A (en) * 2010-11-16 2012-05-24 (주)엠투엔 Probe card and the process of manufacture
JP2017112259A (en) * 2015-12-17 2017-06-22 東京エレクトロン株式会社 Wafer inspection apparatus and maintenance method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009087A (en) 2020-07-15 2022-01-24 (주)엠투엔 Probe card
KR102228317B1 (en) * 2020-10-26 2021-03-16 주식회사 프로이천 Probe card for testing wafer

Similar Documents

Publication Publication Date Title
US6476626B2 (en) Probe contact system having planarity adjustment mechanism
JP4842640B2 (en) Probe card and inspection method
US8310253B1 (en) Hybrid probe card
KR101384714B1 (en) Device for semiconductor test
KR20120104812A (en) Semiconductor wafer testing system and method
US8922233B2 (en) Apparatus for testing a semiconductor device and method of testing a semiconductor device
JP2003084047A (en) Measuring jig for semiconductor device
KR20070121023A (en) Active diagnostic interface for wafer probe applications
JP2020153861A (en) Interposer, socket, socket assembly, and wiring board assembly
KR102047665B1 (en) Probe card and test device including the same
KR20170038050A (en) Device inspection method, probe card, interposer, and inspection apparatus
US20070035318A1 (en) Donut-type parallel probe card and method of testing semiconductor wafer using same
JP2006349692A (en) Probe card
US6894524B1 (en) Daisy chain gang testing
KR100638330B1 (en) Adapter For Testing Conductor Arrangements
KR101707853B1 (en) Micro contact array structure for semiconductor device test
KR100720122B1 (en) Probe device of semiconductor wafer inspector
KR100842909B1 (en) Scan method of Burn-in test
US7285973B1 (en) Methods for standardizing a test head assembly
KR102534369B1 (en) Apparatus for testing probe station
KR100865352B1 (en) The United Probe Card
KR101388246B1 (en) Semiconductor device test socket capable of testing wafer level package
KR100794629B1 (en) Apparatus for inspecting electric condition and method for manufacturing the same
KR20040018871A (en) Vertical Type Probe Device
KR101794136B1 (en) Test socket and test apparatus for testing semiconductor

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant