JPH09298834A - サージ保護機能をもつ負荷駆動回路 - Google Patents
サージ保護機能をもつ負荷駆動回路Info
- Publication number
- JPH09298834A JPH09298834A JP8112399A JP11239996A JPH09298834A JP H09298834 A JPH09298834 A JP H09298834A JP 8112399 A JP8112399 A JP 8112399A JP 11239996 A JP11239996 A JP 11239996A JP H09298834 A JPH09298834 A JP H09298834A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- surge
- output transistor
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Abstract
ホロワトランジスタを用いた負荷駆動回路において、耐
サージ性の向上を実現する。 【解決手段】エミッタホロワ回路構成の負荷駆動回路に
おいて、サージ検出回路部101により電源線200に
重畳する電源サージ電圧を検出したとき、給電回路部1
04により電源線200から出力トランジスタ(エミッ
タホロワトランジスタ)T1の制御電極へ給電して出力
トランジスタT1を強制的に導通させ、これにより、電
源サージ電圧を出力トランジスタT1により吸収させ
る。本回路によれば、給電回路部104は電源サージ電
圧検出のための定電圧ダイオード(ツェナダイオードと
もいう)を含まないので、エミッタホロワトランジスタ
T1のベース・コレクタ間電圧を少なくともこのツェナ
ダイオードの電圧降下分は低減でき、更にはエミッタホ
ロワトランジスタT1のベース・コレクタ間を容易に短
絡することができ、これにより従来に比べて電源サージ
電圧を吸収する際のエミッタホロワトランジスタのコレ
クタ損失を従来より格段に低減することができる。
Description
し、特にエミッタホロワ回路構成の負荷駆動回路のトラ
ンジスタ保護機能の向上に関する。
を駆動制御するトランジスタ(以下、ドライバ素子とも
いう)を電源電圧に重畳する過電圧(以下、電源サージ
電圧ともいう)から保護するために、定電圧ダイオード
(以下、ツェナダイオードともいう)と電流制限用抵抗
とを直列接続してなるサージ感応回路をドライバ素子の
制御端子と高位電源線(以下、単に電源ともいう)との
間に設け、電源電圧がツェナダイオードの降伏電圧を超
えるときにだけサージ感応回路がドライバ素子をオンす
る保護回路を提案している。
にツェナダイオード及び電流制限用抵抗を通じてドライ
バ素子であるエミッタ接地トランジスタのベースへ電流
を流してそれをオンすることにより電源サージ電圧を吸
収、消滅させる。
源線から給電され、エミッタが負荷を通じて接地されて
いわゆるエミッタホロワ回路を構成する出力トランジス
タ(以下、エミッタホロワトランジスタともいう)の保
護のために上記サージ感応回路を適用する場合、以下に
説明する問題が生じることがわかった。
び電流制限用抵抗からなるサージ感応回路はエミッタホ
ロワトランジスタのベース・コレクタ間に接続されるこ
とになるので、電源サージ電圧(正サージ)が生じ、こ
のツェナダイオードが降伏してエミッタホロワトランジ
スタにベース電流を給電したとしても、エミッタホロワ
トランジスタのベース・コレクタ間の電圧はツェナダイ
オードの降伏電圧よりも電流制限用抵抗の電圧降下分だ
け大きくなってしまい、その結果として、大きなコレク
タ損失(コレクタ電流×ベース・コレクタ間電圧)が発
生するので、電源サージ電圧の継続期間が長い場合を考
慮すれば出力トランジスタ(エミッタホロワトランジス
タ)を上記損失に耐えるべく大型とする必要が生じてし
まう。
ベースに電源サージ電圧発生時にこのサージ感応回路を
通じてベース電流を給電して、このエミッタ接地トラン
ジスタをオンする場合にはこのエミッタ接地トランジス
タのコレクタ電位が略接地電位となるので、、このコレ
クタ損失増大、発熱問題は生じない。また、エミッタホ
ロワトランジスタに充分なコレクタ電流Icを流すため
には、そのベース電位を充分高く(負荷インピーダンス
Z×コレクタ電流Ic+ベース・エミッタオン電圧Vb
e)上昇せねばならず、サージ感応回路により多くのベ
ースチャージ電流を給電する必要があるが、エミッタホ
ロワトランジスタを制御するための前段の制御回路部の
出力端はエミッタホロワトランジスタのオフのときはロ
ーレベルに維持されているため、サージ感応回路からエ
ミッタホロワトランジスタのベース(又はIGBTのゲ
ート)に注入された電流が制御回路部側へ吸収されてし
まい、そのためにエミッタホロワトランジスタのオン遅
延又は吸収電流量の制限が生じて充分な電源サージ電圧
の吸収ができないという問題があった。
ロワトランジスタのベースに印加された電源サージ電圧
が制御回路部の出力端から制御回路部側へ侵入して、制
御回路部の出力トランジスタや内部の各種トランジスタ
などのpn接合などを降伏させることが懸念される。こ
のために、制御回路部を構成する素子などの耐圧強化が
従来では必要となるという問題があった。
負荷として大きなリアクタンス負荷を採用する場合に
は、エミッタホロワトランジスタの遮断時にそのベース
はリアクタンス負荷の大きな逆起電圧により急激に負電
圧となるので、その分、エミッタホロワトランジスタの
ベース・コレクタ間の耐圧向上を図る必要があった。な
お、このような出力トランジスタのコレクタ耐圧の向上
は製造プロセスの変更及びコレクタ損失の増大を招き、
好ましくない。
あり、負荷駆動用の出力トランジスタとしてエミッタホ
ロワトランジスタを用いた負荷駆動回路において、耐サ
ージ性の向上を実現することをその目的としている。
に4つの独立発明が以下に記載される。これら各独立発
明は全て、コレクタが電源線から給電され、エミッタが
負荷を通じて接地される出力トランジスタすなわち本明
細書でいうエミッタホロワトランジスタを負荷駆動用の
ドライバとし、エミッタホロワトランジスタ又はそれを
駆動制御する制御回路部の耐サージ性の向上を実現する
ので、以下に一緒に説明される。
ッタホロワ回路構成の負荷駆動回路において、サージ検
出回路部により電源線に重畳する電源サージ電圧を検出
したとき、給電回路部により電源線から出力トランジス
タ(エミッタホロワトランジスタ)の制御電極へ給電し
て出力トランジスタを強制的に導通させ、これにより、
電源サージ電圧を出力トランジスタにより吸収させる。
とができる。本回路によれば、給電回路部は前述した従
来のサージ感応回路とは異なって電源サージ電圧検出の
ための定電圧ダイオード(ツェナダイオードともいう)
を含まないので、エミッタホロワトランジスタのベース
・コレクタ間電圧を少なくともこのツェナダイオードの
電圧降下分は低減でき、更にはエミッタホロワトランジ
スタのベース・コレクタ間を容易に短絡することがで
き、これにより従来に比べて電源サージ電圧を吸収する
際のエミッタホロワトランジスタのコレクタ損失を従来
より格段に低減することができる。
ラトランジスタの他、IGBT(絶縁ゲート型バイポー
ラトランジスタ)も採用することもできる。請求項2記
載の回路によれば、請求項1記載の回路において更に、
サージ検出回路部を、互いに直列接続されて前記電源線
と接地線との間に配設される定電圧ダイオード及び抵抗
素子で構成し、電源サージ電圧による定電圧ダイオード
の降伏により発生する抵抗素子両端の電圧降下により、
電源サージ電圧の発生を検出するので、電源サージ電圧
を高速に検出することができる。
降下が増大する傾向を有する素子であれば抵抗以外の素
子例えばトランジスタなどでもよい。請求項3記載の回
路によれば、請求項2記載の回路において更に、サージ
検出回路部の定電圧ダイオードのカソードを電源線に接
続し、サージ検出回路部の抵抗素子の低位端を接地線に
接続し、サージ検出回路部から出力されるサージ検出電
圧により反転回路部のトランジスタをオンし、更に、オ
ンした反転回路部のトランジスタは、電源線から出力ト
ランジスタの制御電極に給電するトランジスタをオンす
る構成を採用しているので、電源サージ電圧が発生して
いない時にはこれらトランジスタの直流電力消費を0と
することができる。また、抵抗分割などによるサージ検
出方式よりも電力消費を低減することができる。
載の回路において更に、サージ検出回路部の定電圧ダイ
オードのアノードを接地線に接続し、サージ検出回路部
の抵抗素子の高位端を電源線に接続し、サージ検出回路
部から出力されるサージ検出電圧により導通して出力ト
ランジスタの制御電極に給電するトランジスタをオンす
る構成を採用しているので、電源サージ電圧が発生して
いない時にはこれらトランジスタの直流電力消費を0と
することができる。また、請求項3記載の場合と同様に
電力消費を低減することができる。更に、給電回路部が
単段構成となるので、回路構成が簡素化されるとともに
そのオン遅延時間を短縮して速やかな電源サージ電圧の
吸収を実現できる。
載の回路において更に、出力トランジスタのコレクタは
低抵抗素子を通じて電源線に接続されるので、破壊を防
止すべき出力トランジスタのコレクタに印加される電源
サージ電圧を減衰できるとともに、その印加タイミング
も遅延でき、出力トランジスタのオン動作の遅れを補償
することができる。
載の回路において更に、出力トランジスタの制御電極か
ら制御回路部の出力端への逆電流を阻止する接合ダイオ
ードを備えるので、次の効果を奏する。まず、出力トラ
ンジスタのオフ時に出力トランジスタの制御電極から電
流を吸収する構成の制御回路部を有する場合、電源サー
ジ電圧の発生により給電回路部が出力トランジスタの制
御電極に充電しても、制御回路部が出力トランジスタの
制御電極から電流を吸収するので、出力トランジスタの
導通が遅延したり、そのコレクタ損失が増大したりす
る。本回路によれば、接合ダイオードが出力トランジス
タの制御電極から制御回路部への逆電流を阻止するの
で、出力トランジスタの制御電極の電位上昇を高速化
し、出力トランジスタによる速やかな電源サージ電圧の
吸収が実現する。
路部が出力トランジスタの制御電極に高電位を印加する
場合でも、この接合ダイオードが制御回路部の内部に回
り込むのを阻止するので、この回り込みにより制御回路
部の内部のトランジスタの接合が破壊されることがな
い。なお、この接合ダイオードは、一個又は互いに直列
接続された複数の接合ダイオードで構成することができ
る。
載の回路において更に、制御回路部の出力端が上記負荷
を通じてのみ接地されるので、言い換えれば、制御回路
部の出力段はオープンエミッタ又はオープンコレクタ構
成となるので、電源サージ電圧の発生時に給電回路部が
出力トランジスタの制御電極をチャージする際、給電回
路部の電流が制御回路部側へ分流することがなく、速や
かに出力トランジスタの制御電極電位を上昇させること
ができる。
ジスタのベースを通じてエミッタに流れ込むので、エミ
ッタホロワトランジスタである出力トランジスタの制御
電極電位の上昇が一層速やかとなる。請求項8記載の回
路によれば、上述のエミッタホロワ回路構成の負荷駆動
回路において、電源線に電源サージ電圧が重畳する場合
に、給電回路部により電源線から出力トランジスタ(エ
ミッタホロワトランジスタ)の制御電極へ給電して出力
トランジスタを強制的に導通させ、これにより、電源サ
ージ電圧を出力トランジスタにより吸収させる。
制御電極から制御回路部の出力端への逆電流を阻止する
接合ダイオードを設けたので、請求項6と同じ作用効果
を奏する。請求項9記載の回路によれば、請求項8記載
の回路において更に、互いに直列接続されて電源線と出
力トランジスタの制御電極とを接続する定電圧ダイオー
ド及び電流制限用抵抗により給電回路部を構成したの
で、回路構成の簡素化を実現でき、また、出力トランジ
スタの高速充電を実現することができる。
ミッタホロワ回路構成の負荷駆動回路において、電源線
に電源サージ電圧が重畳する場合に、給電回路部により
電源線から出力トランジスタ(エミッタホロワトランジ
スタ)の制御電極へ給電して出力トランジスタを強制的
に導通させ、これにより、電源サージ電圧を出力トラン
ジスタにより吸収させる。
を上記負荷を通じてのみ接地したので、言い換えれば上
記制御回路部の出力段のトランジスタをいわゆるオープ
ンコレクタ又はオープンエミッタ構成としたので、請求
項7と同じ作用効果を奏する。また、給電回路部の電流
は出力トランジスタのエミッタを通じて負荷に流れるの
で、出力トランジスタのエミッタ電位ひいてはベース電
位の急速上昇を実現できる。
ミッタホロワ回路構成の負荷駆動回路によりリアクタン
ス負荷への電流を断続する。特に本回路によれば、出力
トランジスタのオフ時におけるリアクタンス負荷の逆起
電圧(以下、負サージ電圧ともいう)により出力トラン
ジスタのベース電位が接地電位より、出力トランジスタ
のコレクタ・ベース間耐圧となる電位よりも大きい所定
レベル以下に低下する場合に接地線から出力トランジス
タのベースに給電する給電回路部を備えるので、上記負
サージ電圧の発生に備えて出力トランジスタのベース・
コレクタ間耐圧を向上することなく、出力トランジスタ
の破壊を回避することができる。
1記載の回路において更に、給電回路部が、出力トラン
ジスタのベースを接地する抵抗素子と、この抵抗素子と
直列接続されて出力トランジスタのベースから上記抵抗
素子を通じて接地線へ漏れる電流を阻止する接合ダイオ
ードとからなるので、回路構成を簡素化することができ
る。
例に基づいて説明する。 (実施例1)本発明のサージ保護機能をもつ負荷駆動回
路の一実施例を図1に示すブロック回路図を参照して説
明する。
101、内部定電圧電源回路102、制御回路部10
3、逆電流阻止用の接合ダイオードD2、第1給電回路
部104、第2給電回路部105、バイパス抵抗R5、
出力トランジスタT1からなる。D、S、E、V、Lは
端子である。サージ検出回路部101は、ツェナダイオ
ードD3、D4、D5と抵抗R11、R12とを直列接
続してなり、バッテリBの高位端に接続される電源線2
00と接地線201との間に配設されている。
T4と抵抗R6、R7、R8、R9、R10からなる。
第1給電回路部104は、エミッタ接地構成のnpnト
ランジスタT3、エミッタ接地構成のpnpトランジス
タT2、抵抗R3、R4からなる。抵抗R3、R4は互
いに直列接続されて分圧回路を構成するとともに、トラ
ンジスタT3の負荷を構成している。トランジスタT2
のベースは抵抗R3、4の接続点に接続され、そのエミ
ッタは電源線200に接続され、そのコレクタは出力ト
ランジスタT1のベースに接続されている。
ダイオードD1とを直列接続してなり、出力トランジス
タT1のベースと接地線201との間に配設されてい
る。出力トランジスタT1はエミッタホロワトランジス
タであって、そのコレクタは電源線200に接続され、
そのエミッタはリアクタンス負荷202を通じて接地さ
れている。
る。電源線200の電圧が外部スイッチSWを通じて直
列接続された抵抗R9、R10に印加されると、抵抗R
10と並列接続されたエミッタ接地構成のnpnトラン
ジスタT5がオンし、内部定電圧電源回路102はトラ
ンジスタT5の負荷をなす抵抗R7、R8を通じてコレ
クタ電流を流し、それによる抵抗R7の電圧降下により
エミッタ接地構成のpnpトランジスタT4がオンし、
トランジスタT4は抵抗R6、逆電流阻止用の接合ダイ
オードD2及び抵抗R5を通じてリアクタンス負荷20
2に通電する。すると、抵抗R5の電圧降下が出力トラ
ンジスタ(エミッタホロワトランジスタ)T1のベース
・エミッタ間オン電圧を超えてトランジスタT1が導通
し(言い換えれば、この時、トランジスタT1のベース
・エミッタ間を流れるベース電流に応じてコレクタ電流
が流れ)、トランジスタT1がリアクタンス負荷202
に給電する。
ジスタT5、T4がオフし、出力トランジスタT1のベ
ース電流の遮断により出力トランジスタT1のベース電
位、エミッタ電位は急速に低下する。特に本実施例で
は、負荷202がリアクタンス負荷であるので、その逆
起電圧すなわち負サージ電圧により出力トランジスタT
1のベース電位及びエミッタ電位が急速に低下して、負
電位となろうとする。
して第2給電回路部105の接合ダイオードD1がオン
すると、接地線201から電流制限用の抵抗R2を通じ
て出力トランジスタT1のベースに給電され、出力トラ
ンジスタT1のベース、エミッタの電位低下が阻止され
る。これにより、出力トランジスタT1のベース・コレ
クタ間が降伏するのを抑止することができる。
のサージ電圧)が重畳した場合について以下に説明す
る。電源線200に所定値以上の電源サージ電圧が重畳
すると、ツェナダイオードD3、D4、D5が降伏し
て、互いに直列接続された抵抗R11、R12からなる
分圧回路に通電され、この分圧回路の出力電圧がトラン
ジスタT3のベースに印加されてトランジスタT3がオ
ンする。
による抵抗R3の電圧降下がトランジスタT2のベース
・エミッタ間に印加され、トランジスタT2がオンし、
トランジスタT2が電源線200から出力トランジスタ
T1のベースに給電し、出力トランジスタT1がオン
し、電源線200に重畳する電源サージ電圧は出力トラ
ンジスタT1により吸収されて減衰する。
消失すると、サージ検出回路部101のツェナダイオー
ドD3、D4、D5の降伏が回復し、トランジスタT
3、T2がオフし、直流電力消費の節約が行われる。ま
た、電源線200に電源サージ電圧が重畳してトランジ
スタT2がオンし、電源サージ電圧がトランジスタT2
を通じて出力トランジスタT1のベースに印加されると
ともに、逆電流阻止用の接合ダイオードD2のカソード
電位Vkを上昇させても、この逆電流阻止用の接合ダイ
オードD2の降伏電圧を充分に確保することにより(例
えば複数の接合ダイオードを直列接続して接合ダイオー
ドD2を構成してもよい)、そのアノード電位Vaは上
昇しない。したがって、電源サージ電圧がトランジスタ
T2を通じて制御回路部103の出力端に侵入しても、
それが制御回路部103の出力トランジスタT4のコレ
クタ・ベース接合を通じてその内部に回り込み、トラン
ジスタT5のコレクタ電位Vcを増大させてそのコレク
タ・ベース接合を破壊したり、更には内部定電圧電源回
路102の内部トランジスタ(図示せず)の接合を破壊
することがない。なお、抵抗R5、R6は出力トランジ
スタT1のベース電流を調整するための抵抗である。
発明でいう給電回路部)のトランジスタT2、T3は、
サージ検出回路部101が電源サージ電圧を検出しない
場合にはオフするので、直流電力を消費することがな
い。 (実施例2)他の実施例を図2を参照して説明する。
いて、出力トランジスタT1のコレクタ及び第1給電回
路部104に低抵抗R1を通じて給電するものであり、
このようにすれば、出力トランジスタT1への電源サー
ジ電圧の到着の遅延及びその波高値の減衰により出力ト
ランジスタT1の保護機能が向上する。 (実施例3)他の実施例を図3を参照して説明する。
いて、サージ検出回路部101のツェナダイオードD
3、D4、D5をローサイド側に配置し、そのハイサイ
ド側に抵抗R21を配置した点と、第1給電回路部10
4をベース電流制限抵抗R22及びトランジスタT2で
構成した点だけが異なっている。なお、抵抗R22を省
略して抵抗R21を実施例1のように分圧回路に置換す
ることも当然可能である。
によりツェナダイオードD3、D4、D5が降伏する
と、抵抗R21に電流が流れ、トランジスタT2がオン
し、電源線200から出力トランジスタT1のベースに
給電され、出力トランジスタT1がオンして電源サージ
電圧が吸収される。この回路では、回路遅延が少ないの
で電源サージ電圧の発生時に出力トランジスタT1を図
1に示す実施例1の回路に比べて素早くオンすることが
できる。
らなる給電回路部は直流電力を消費しない利点及び回路
構成が簡素となる利点を有する。 (実施例4)他の実施例を図4を参照して説明する。こ
の実施例は、実施例2(図2参照)において、サージ検
出回路部101を省略し、第1給電回路部104を、互
いに直列接続されて電源線200と出力トランジスタT
1のベースとの間に配設されたツェナダイオードD6、
D7、D8と抵抗R31とで構成したものである。抵抗
R31の抵抗値は小さくて構わない。
スタT7が配設され、そのドレインが逆電流阻止用の接
合ダイオードD2のアノードに接続され、そのゲートが
トランジスタT5のコレクタに接続されている。電源電
圧に重畳する電源サージ電圧がツェナダイオードD6、
D7、D8を降伏させると、降伏電流が電流制限用の抵
抗R31を通じて出力トランジスタT1のベースを充電
し、出力トランジスタT1がオンして電源サージ電圧を
吸収する。
フ時にオンして逆電流阻止用の接合ダイオードD2のア
ノード周辺の寄生容量に充電された電荷を急速に放電さ
せ、逆電流阻止用の接合ダイオードD2の速やかな遮断
を図る。つまり、接合ダイオードD2の遮断速度の高速
化により出力トランジスタT1の遮断応答性を改善する
ためのものである。
記実施例1〜3のものと同様の作用効果を奏するととも
に、電源サージ電圧によるツェナダイオードD6、D
7、D8の降伏時に降伏電流がトランジスタT7により
バイパスされて出力トランジスタT1のベース電位の上
昇が妨害されるのを禁止する効果も奏する。 (実施例5)他の実施例を図5を参照して説明する。
いて、サージ検出回路部101のツェナダイオードD
3、D4、D5を省略し、第1給電回路部104のトラ
ンジスタT3をシュミットトリガ回路205に置換した
ものである。なお、シュミットトリガ回路205の代わ
りにコンパレータ又は差動増幅回路を用いることも可能
である。
所定レベルを超え、その分圧がシュミットトリガ回路2
05のハイレベル側の参照電圧を超えると、シュミット
トリガ回路205がローレベルを出力し、トランジスタ
T2がオンし、出力トランジスタT1がオンする。その
後、電源線200に重畳する電源サージ電圧が減衰して
電源サージ電圧の分圧がシュミットトリガ回路205の
ローレベル側の参照電圧を下回ると、シュミットトリガ
回路205がハイレベルを出力し、トランジスタT2が
オフし、出力トランジスタT1がオフする。
の発生を確実に検出した後は、電源サージ電圧が充分減
衰するまで出力トランジスタT1のオンを維持できるの
で、電源サージ電圧の吸収性能を良好に確保することが
できる。
である。
である。
である。
である。
である。
4は第1給電回路部(給電回路部)、105は第2給電
回路部(給電回路部)、T1は出力トランジスタ、20
2はリアクタンス負荷、D2は逆電流阻止用の接合ダイ
オード。
Claims (12)
- 【請求項1】コレクタが電源線から給電され、エミッタ
が負荷を通じて接地される出力トランジスタと、前記出
力トランジスタの制御電極電位を制御して前記出力トラ
ンジスタの断続制御を行う制御回路部とを備えるサージ
保護機能をもつ負荷駆動回路において、 前記電源線に重畳する電源サージ電圧を検出するサージ
検出回路部と、 前記電源サージ電圧を検出した場合の前記サージ検出回
路部の出力端の電圧に基づいて前記電源線から前記出力
トランジスタの制御電極へ給電して前記出力トランジス
タを導通させる給電回路部とを備えることを特徴とする
サージ保護機能をもつ負荷駆動回路。 - 【請求項2】前記サージ検出回路部は、互いに直列接続
されて前記電源線と接地線との間に配設される定電圧ダ
イオード及び抵抗素子を有し、前記抵抗素子の電圧降下
により前記電源サージ電圧を検出することを特徴とする
請求項1記載のサージ保護機能をもつ負荷駆動回路。 - 【請求項3】前記サージ検出回路部の定電圧ダイオード
のカソードは電源線に接続され、 前記サージ検出回路部の前記抵抗素子の低位端は接地線
に接続され、 前記給電回路部は、前記電源サージ電圧発生時にのみ前
記サージ検出回路部から出力されるサージ検出電圧によ
り導通してローレベル電位を出力する反転回路部と、前
記電源サージ電圧発生時にのみ前記信号反転回路部から
出力されるローレベル電圧により導通して前記電源線か
ら前記出力トランジスタの制御電極に給電する導通制御
部とを有することを特徴とする請求項2記載のサージ保
護機能をもつ負荷駆動回路。 - 【請求項4】前記サージ検出回路部の定電圧ダイオード
のアノードは接地線に接続され、 前記サージ検出回路部の前記抵抗素子の高位端は電源線
に接続され、 前記給電回路部は、前記電源サージ電圧発生時にのみ前
記サージ検出回路部から出力されるサージ検出電圧によ
り導通して前記出力トランジスタの制御電極にハイレベ
ル電位を出力するトランジスタを有する請求項2記載の
サージ保護機能をもつ負荷駆動回路。 - 【請求項5】前記出力トランジスタのコレクタは低抵抗
素子を通じて前記電源線に接続されることを特徴とする
請求項1記載のサージ保護機能をもつ負荷駆動回路。 - 【請求項6】前記出力トランジスタの制御電極から前記
制御回路部の出力端への逆電流を阻止する接合ダイオー
ドを備えることを特徴とする請求項1記載のサージ保護
機能をもつ負荷駆動回路。 - 【請求項7】前記制御回路部の出力端は、前記負荷を通
じてのみ接地されることを特徴とする請求項1記載のサ
ージ保護機能をもつ負荷駆動回路。 - 【請求項8】コレクタが電源線から給電され、エミッタ
が負荷を通じて接地される出力トランジスタと、前記出
力トランジスタの制御電極電位を制御して前記出力トラ
ンジスタの断続制御を行う制御回路部とを備えるサージ
保護機能をもつ負荷駆動回路において、 前記電源線に電源サージ電圧が重畳する場合に前記電源
線から前記出力トランジスタの制御電極に給電して前記
出力トランジスタを導通させる給電回路部と、 前記出力トランジスタの制御電極から前記制御回路部の
出力端への逆電流を阻止する接合ダイオードとを備える
ことを特徴とするサージ保護機能をもつ負荷駆動回路。 - 【請求項9】前記給電回路部は、互いに直列接続されて
前記電源線と前記出力トランジスタの制御電極とを接続
する定電圧ダイオード及び電流制限用抵抗を有すること
を特徴とする請求項8記載のサージ保護機能をもつ負荷
駆動回路。 - 【請求項10】コレクタが電源線から給電され、エミッ
タが負荷を通じて接地される出力トランジスタと、前記
出力トランジスタの制御電極電位を制御して前記出力ト
ランジスタの断続制御を行う制御回路部とを備えるサー
ジ保護機能をもつ負荷駆動回路において、 前記電源線に電源サージ電圧が重畳する場合に前記電源
線から前記出力トランジスタの制御電極に給電して前記
出力トランジスタを導通させる給電回路部を有し、前記
制御回路部の出力端は、前記負荷を通じてのみ接地され
ることを特徴とするサージ保護機能をもつ負荷駆動回
路。 - 【請求項11】コレクタが電源線から給電され、エミッ
タがリアクタンス負荷を通じて接地される出力トランジ
スタと、前記出力トランジスタのベース電位を制御して
前記出力トランジスタの断続制御を行う制御回路部とを
備えるサージ保護機能をもつ負荷駆動回路において、 前記出力トランジスタのベース電位が接地電位より、前
記出力トランジスタのコレクタ・ベース間耐圧となる電
位よりも大きい所定レベル以下に低下する場合に、前記
接地線から前記出力トランジスタのベースに給電する給
電回路部を備えることを特徴とするサージ保護機能をも
つ負荷駆動回路。 - 【請求項12】前記給電回路部は、前記出力トランジス
タのベースを接地する抵抗素子と、前記抵抗素子と直列
接続されて前記出力トランジスタのベースから前記抵抗
素子を通じて接地線へ漏れる電流を阻止する接合ダイオ
ードとからなることを特徴とする請求項11記載のサー
ジ保護機能をもつ負荷駆動回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08112399A JP3125916B2 (ja) | 1996-05-07 | 1996-05-07 | サージ保護機能をもつ負荷駆動回路 |
CA002204212A CA2204212C (en) | 1996-05-07 | 1997-05-01 | Load actuation circuit with a surge protecting function |
US08/852,512 US5838526A (en) | 1996-05-07 | 1997-05-07 | Load actuation circuit with a surge protecting function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08112399A JP3125916B2 (ja) | 1996-05-07 | 1996-05-07 | サージ保護機能をもつ負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298834A true JPH09298834A (ja) | 1997-11-18 |
JP3125916B2 JP3125916B2 (ja) | 2001-01-22 |
Family
ID=14585693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08112399A Expired - Fee Related JP3125916B2 (ja) | 1996-05-07 | 1996-05-07 | サージ保護機能をもつ負荷駆動回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5838526A (ja) |
JP (1) | JP3125916B2 (ja) |
CA (1) | CA2204212C (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6614633B1 (en) | 1999-03-19 | 2003-09-02 | Denso Corporation | Semiconductor device including a surge protecting circuit |
JP2008154400A (ja) * | 2006-12-19 | 2008-07-03 | Denso Corp | 電気電子回路 |
US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
US10979050B2 (en) | 2018-06-05 | 2021-04-13 | Panasonic Intellectual Property Management Co., Ltd. | Input/output circuit |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6088207A (en) * | 1997-07-15 | 2000-07-11 | Anden Co., Ltd. | Over-voltage protection apparatus and vehicular direction indicating apparatus with over-voltage protection |
TW359025B (en) * | 1997-10-07 | 1999-05-21 | Winbond Electronics Corp | Static discharge protection circuit having silicon control rectifier |
JP3637848B2 (ja) * | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
US6956425B2 (en) * | 2003-12-30 | 2005-10-18 | Texas Instruments Incorporated | Clamping circuit for high-speed low-side driver outputs |
JP2006086211A (ja) * | 2004-09-14 | 2006-03-30 | Denso Corp | 半導体装置 |
US7869176B2 (en) * | 2007-03-30 | 2011-01-11 | Hamilton Sundstrand Corporation | Surge protected power supply |
JP5064905B2 (ja) * | 2007-06-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9198500B2 (en) * | 2012-12-21 | 2015-12-01 | Murray W. Davis | Portable self powered line mountable electric power line and environment parameter monitoring transmitting and receiving system |
CN103683258A (zh) * | 2013-11-28 | 2014-03-26 | 成都市宏山科技有限公司 | 适用于移动设备的电源接口保护电路 |
US9528913B2 (en) | 2014-07-24 | 2016-12-27 | General Electric Company | Method and systems for detection of compressor surge |
CN110417385A (zh) * | 2018-04-26 | 2019-11-05 | 佛山市顺德区美的电热电器制造有限公司 | 电压浪涌保护电路和方法、电磁加热装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5036942A (ja) * | 1973-08-08 | 1975-04-07 | ||
JPS6290717A (ja) * | 1985-10-16 | 1987-04-25 | Nec Corp | 定電圧電源回路 |
JPS62152331A (ja) * | 1985-12-25 | 1987-07-07 | 株式会社日立製作所 | パワ−素子駆動保護回路 |
FR2693853B1 (fr) * | 1992-07-16 | 1994-10-21 | Sgs Thomson Microelectronics | Circuit de protection d'un composant de puissance contre des surtensions directes. |
US5444595A (en) * | 1993-09-27 | 1995-08-22 | Nippondenso Co., Ltd. | Load drive apparatus including power transistor protection circuit from overcurrent |
-
1996
- 1996-05-07 JP JP08112399A patent/JP3125916B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-01 CA CA002204212A patent/CA2204212C/en not_active Expired - Fee Related
- 1997-05-07 US US08/852,512 patent/US5838526A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6614633B1 (en) | 1999-03-19 | 2003-09-02 | Denso Corporation | Semiconductor device including a surge protecting circuit |
US6888711B2 (en) | 1999-03-19 | 2005-05-03 | Denso Corporation | Semiconductor device including a surge protecting circuit |
US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
JP2008154400A (ja) * | 2006-12-19 | 2008-07-03 | Denso Corp | 電気電子回路 |
US10979050B2 (en) | 2018-06-05 | 2021-04-13 | Panasonic Intellectual Property Management Co., Ltd. | Input/output circuit |
Also Published As
Publication number | Publication date |
---|---|
CA2204212A1 (en) | 1997-11-07 |
JP3125916B2 (ja) | 2001-01-22 |
US5838526A (en) | 1998-11-17 |
CA2204212C (en) | 2004-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5465190A (en) | Circuit and method for protecting power components against forward overvoltages | |
US5978192A (en) | Schmitt trigger-configured ESD protection circuit | |
JPH09298834A (ja) | サージ保護機能をもつ負荷駆動回路 | |
JP3484123B2 (ja) | 内燃機関用点火装置 | |
JP5776658B2 (ja) | 半導体駆動装置 | |
KR980006248A (ko) | 고전압 보호회로를 갖는 집적회로 | |
US4695915A (en) | Short circuit and overload protection circuit for output stage transistors | |
JPH0317713A (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
US6239991B1 (en) | Control circuit compensating for malfunction of pulse width modulation circuitry | |
US4287436A (en) | Electrical circuit for driving an inductive load | |
JP3678156B2 (ja) | 静電気保護回路 | |
JPH02262822A (ja) | 静電誘導形自己消孤素子の過電流保護回路 | |
US5424897A (en) | Three leaded protected power device having voltage input | |
JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
JP3649154B2 (ja) | 過電流保護装置 | |
JPH027714A (ja) | 異常電流時の素子の保護装置 | |
JP2002368593A (ja) | 半導体回路 | |
JP3003825B2 (ja) | サージ電圧保護回路 | |
JPH06245366A (ja) | 過電圧保護回路 | |
JP2540759B2 (ja) | トランジスタ増幅器 | |
JP2003163271A (ja) | 半導体保護装置 | |
JP4239516B2 (ja) | 静電保護回路及び同静電保護回路を有する半導体装置 | |
JPH07227038A (ja) | 負荷駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |