JPH09297662A

JPH09297662A - 記録再生装置および方法

Info

Publication number: JPH09297662A
Application number: JP11144396A
Authority: JP
Inventors: Kosuke Yoshimura; 幸祐吉村; Shinichi Suenaga; 信一末永
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-05-02
Filing date: 1996-05-02
Publication date: 1997-11-18

Abstract

(57)【要約】【課題】マイコンの使用効率を上げることができるよ
うにする。【解決手段】マイコン２が、ＩＤＥインタフェースコ
ントローラ２１のＢレジスタ群３１の所定のレジスタ
に、ＩＤＥインタフェース内蔵ＨＤＤ４に対してデータ
の書き込みまたは読み出しを指示する制御情報をセット
すると、ＩＤＥインタフェースコントローラ２１は、セ
ットされた制御情報をＩＤＥインタフェース内蔵ＨＤＤ
４のＩＤＥレジスタ群７の対応するレジスタにそれぞれ
転送し、メモリ３のデータをマイコン３を介さずにＩＤ
Ｅレジスタ群７のデータレジスタ７ｉに転送し、ＨＤＤ
６に書き込むとともに、ＨＤＤ６より読み出され、デー
タレジスタ７ｉに供給されたデータを、マイコン３を介
さずにメモリ３に転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録再生装置およ
び方法に関し、例えば、ＩＤＥインタフェース、エンハ
ンストＩＤＥインタフェース等を介して、ハードディス
クドライブやメモリカードに対してデータを記録または
再生する場合に用いて好適な記録再生装置および方法に
関する。

【０００２】

【従来の技術】情報機器に用いられる、ＩＤＥ（Integr
ated Device Electronics）インタフェース、エンハン
ストＩＤＥインタフェースを用いたデータ記憶媒体の一
例として、ハードディスクドライブ（以下、ＨＤＤと略
す）が上げられる。図１０は、従来のハードディスク制
御装置の一例の構成を示すブロック図である。

【０００３】マイクロプロセッサ（以下、マイコンとい
う）２は、後述するメモリ３およびＩＤＥインタフェー
スを内蔵したＩＤＥインタフェース内蔵ＨＤＤ４を制御
し、メモリ３とＩＤＥインタフェース内蔵ＨＤＤ４間で
のデータの転送を制御するようになされている。メモリ
３は、ＩＤＥインタフェース内蔵ＨＤＤ４に書き込むべ
きデータや、ＩＤＥインタフェース内蔵ＨＤＤ４からの
データを記憶するようになされている。ＩＤＥインタフ
ェース内蔵ＨＤＤ４は、各種制御情報やステータス情報
等を記憶するＩＤＥインタフェースとしてのＩＤＥレジ
スタ群７、ＩＤＥレジスタ群７に記憶された制御情報に
基づいて、ＨＤＤ６を制御するとともに、ＩＤＥインタ
フェースを制御する制御部５、およびデータを記憶する
ＨＤＤ６より構成され、マイコン２の制御下、メモリ３
より供給されたデータを記憶するとともに、記憶したデ
ータをメモリ３に供給するようになされている。

【０００４】このように、一般に、ＩＤＥインタフェー
スの制御には、マイコンが使用される。また、ＨＤＤの
制御においては、初期化処理、シーク処理、およびデー
タの転送処理等が行われる。以下、ＩＤＥインタフェー
スを内蔵したＨＤＤにおいて、データが読み書きされる
場合の手順について説明する。

【０００５】ここでは、図１１のフローチャートを参照
して、マイコン２を使用し、ＩＤＥインタフェース内蔵
ＨＤＤ４からデータをメモリ３に転送する場合の処理の
一例について説明する。最初、ステップＳ１において、
マイコン２は、ＩＤＥレジスタ群７を構成するドライブ
・ヘッド・レジスタ７ａ、セクタ・ナンバ・レジスタ７
ｂ、シリンダ・ロー・レジスタ７ｃ、シリンダ・ハイ・
レジスタ７ｄに、データを読み出すＨＤＤ６上の先頭の
セクタ番号をセットし、ステップＳ２において、セクタ
・カウント・レジスタ７ｅに読み出すセクタ数をセット
する。次に、ステップＳ３に進み、コマンド・レジスタ
７ｆにリード・セクタ・コマンドをセットし、読み出し
動作を指定する。

【０００６】一方、ＨＤＤ６のデータ転送準備（シーク
や回転待ち等）が完了すると、制御部５により、オルタ
ネート・ステータス・レジスタ７ｇ内のＤＲＱビットが
１にセットされる。即ち、データの読み出しが可能であ
ることが示される。

【０００７】ステップＳ４においては、マイコン２によ
り、オルタネート・ステータス・レジスタ７ｇが読み込
まれ、ステップＳ５において、オールタネート・ステー
タス・レジスタ７ｇ内のＤＲＱビットが１であるか否か
が判定される。ＤＲＱビットの値が１ではないと判定さ
れた場合、データ読み出しが可能ではないとされ、ステ
ップＳ４に戻り、ステップＳ４、Ｓ５の処理が繰り返し
実行される。一方、ＤＲＱビットの値が１であると判定
された場合、データの読み出しが可能であるとされ、ス
テップＳ６に進む。

【０００８】即ち、マイコン２は、ＤＲＱビットの値が
１になるまで（データの読み出しが可能となるまで）、
オルタネート・ステータス・レジスタ７ｇを繰り返し読
み込みながら待機し、ＤＲＱビットが１にセットされた
ことを確認すると、ステップＳ６に進む。

【０００９】ステップＳ６においては、マイコン２によ
り、ＩＮＴＲＱ信号が１であるか否かが判定される。こ
のＩＮＴＲＱ信号は、ＨＤＤ６の内部処理が完了し、デ
ータの読み出しが可能となったとき１とされる。ＩＮＴ
ＲＱ信号が１ではないと判定された場合、データの読み
出しが可能ではないと判定され、ステップＳ６の処理が
繰り返し実行される。一方、ＩＮＴＲＱ信号が１である
と判定された場合、データの読み出しが可能であるとさ
れ、ステップＳ７に進む。

【００１０】ステップＳ７において、マイコン２は、次
に、ステータス・レジスタ７ｈを読み込む。そして、ス
テップＳ８に進み、ステータス・レジスタ７ｈ内のＥＲ
Ｒビットが１であるか否かが判定される。即ち、読み込
んだ範囲内のデータにエラーがあるか否かが判定され
る。このＥＲＲビットには、ＩＤＥインタフェース上に
おいて回復不可能なエラーが発生したとき、制御部５に
より、値１がセットされるようになされている。

【００１１】ステップＳ８において、ＥＲＲビットの値
が０であると判定された場合（即ち、読み込んだ範囲内
のデータにエラーがない場合）、ステップＳ９に進み、
マイコン２はＩＤＥインタフェースであるＩＤＥレジス
タ群７のデータ・レジスタ７ｉから、１ワード（＝２バ
イト（１６ビット））分のデータを読み込み、ステップ
Ｓ１０において、それをメモリ３に書き込む。

【００１２】次に、ステップＳ１１に進み、ステップＳ
９、Ｓ１０の処理が、１セクタ分（２５６回）繰り返さ
れたか否かが判定される。ステップＳ９、Ｓ１０の処理
が２５６回繰り返されていないと判定された場合、ステ
ップＳ９に戻り、ステップＳ９、Ｓ１０の処理が繰り返
し実行される。一方、ステップＳ９、Ｓ１０の処理が２
５６回繰り返された（１セクタ分の５１２バイトのデー
タが転送された）と判定された場合、ステップＳ１２に
進む。

【００１３】ステップＳ１２においては、ステップＳ２
においてセットされた読み込むべきセクタ数分だけ、セ
クタの読み込みを行ったか否かが判定される。まだ、読
み込むべきセクタがあると判定された場合、ステップＳ
４に戻り、ステップＳ４乃至Ｓ１２の処理が繰り返し実
行される。即ち、マイコン２により、再度ＤＲＱビット
が１になるまで、オルタネート・ステータス・レジスタ
７ｇの読み出しが繰り返され、以下、上述した場合と同
様の処理が実行される。一方、ステップ１２において、
読み込むべきセクタの最終セクタの読み込みが終了した
と判定された場合、処理を終了する。

【００１４】また、ステップＳ８において、ＥＲＲビッ
トの値が１であると判定された場合、マイコン２はＨＤ
Ｄ６からのデータの読み出しをせず、処理を終了する。
一般には、以後、エラー処理が行われる。

【００１５】次に、図１２のフローチャートを参照し
て、マイコン２を使用し、メモリ３のデータをＩＤＥイ
ンタフェース内蔵のＨＤＤ４へ転送する場合の処理の一
例について説明する。最初に、ステップＳ２１におい
て、マイコン２は、ドライブ・ヘッド・レジスタ７ａ、
セクタ・ナンバ・レジスタ７ｂ、シリンダ・ロー・レジ
スタ７ｃ、シリンダ・ハイ・レジスタ７ｄに、データを
書き込むＨＤＤ６上の先頭のセクタ番号をセットし、ス
テップＳ２２において、セクタ・カウント・レジスタ７
ｅに書き込むセクタ数をセットする。そして、ステップ
Ｓ２３に進み、コマンド・レジスタ７ｆにライト・セク
タ・コマンドをセットする。

【００１６】ＨＤＤのデータ転送準備が完了すると、制
御部５により、オルタネート・ステータス・レジスタ７
ｇ内のＤＲＱビットの値が１にセットされる。ステップ
Ｓ２４においては、マイコン２により、オルタネート・
ステータス・レジスタ７ｇが読み込まれる。そして、ス
テップＳ２５において、ＤＲＱビットの値が１であるか
否かが判定される。ＤＲＱビットの値が０であると判定
された場合、ステップＳ２４に戻り、ステップＳ２４、
Ｓ２５の処理が繰り返し実行される。一方、ＤＲＱビッ
トの値が１であると判定された場合、ステップＳ２６に
進む。

【００１７】ステップＳ２６においては、マイコン２
は、メモリ３からＩＤＥインタフェース内蔵ＨＤＤ４に
転送すべきデータを１ワードずつ読み込み、ステップＳ
２７において、ＩＤＥインタフェース内蔵ＨＤＤ４のＩ
ＤＥインタフェース内のＩＤＥレジスタ群７のデータレ
ジスタ７ｉに書き込む。

【００１８】次に、ステップＳ２８に進み、ステップＳ
２６、Ｓ２７の処理が１セクタ分（２５６回）繰り返し
実行されたか否かが判定される。２５６回繰り返し実行
されていないと判定された場合、ステップＳ２６に戻
り、ステップＳ２６乃至Ｓ２８の処理が繰り返し実行さ
れる。一方、２５６回繰り返し実行されたと判定された
場合、ステップＳ２９に進む。

【００１９】ステップＳ２９においては、マイコン２に
より、ＩＮＴＲＱ信号が１になったか否かが判定され
る。ＩＮＴＲＱ信号が１になっていないと判定された場
合、ステップＳ２９の処理が繰り返し実行され、ＩＮＴ
ＲＱ信号が１になったと判定された場合、ステップＳ３
０に進む。即ち、マイコン２はこのＩＮＴＲＱ信号が１
になるまで待ち、１になったことを確認すると、ステッ
プＳ３０に進む。ステップＳ３０においては、マイコン
２により、ステータス・レジスタ７ｈが読み込まれ、ス
テップＳ３１において、ステータス・レジスタ７ｈ内の
ＥＲＲビットの値が１であるか否かが判定される。

【００２０】ステータス・レジスタ７ｈ内のＥＲＲビッ
トには、ＩＤＥインタフェース上において回復不可能な
エラーが発生すると、制御部５により値１がセットされ
る。ステップＳ３１において、ＥＲＲビットの値が０で
ある（１ではない）と判定された場合、ステップＳ３２
に進み、さらに書き込むセクタがあるか否かが判定され
る。まだ、書き込むセクタがあると判定された場合、ス
テップＳ２４に戻り、マイコン２により、再度ＤＲＱビ
ットが１になるまでオルタネート・ステータス・レジス
タ７ｇの読み出しが行われ、以下、上述した場合と同様
にして、ステップＳ２４乃至Ｓ３２の処理が繰り返し実
行される。

【００２１】一方、ステップＳ３２において、セクタ・
カウント・レジスタ７ｅにセットしたセクタ数分のデー
タの書き込みを行ったと判定された場合、処理を終了す
る。また、ステップＳ３１において、ＥＲＲビットの値
が１であると判定された場合、マイコン２は次の処理を
せずに、処理を終了する。このとき、書き込んだデータ
は無効となる。それ以後、一般には、所定のエラー処理
が行われる。

【００２２】また、画像や音声等のデータを記録再生す
る家庭用電子機器および情報機器には、例えば、カセッ
トデッキ、ＭＤ（ミニディスク（商標））、ＶＣＲ（ビ
デオカセットレコーダ）等がある。またパーソナルコン
ピュータにおいても、画像や音声等のデータを記録再生
する機能を持ったものがある。

【００２３】図１３は、上記カセットデッキ、ＭＤ、Ｖ
ＣＲ等の従来の画像・音声記録再生装置の一般的な構成
例を示している。スイッチ１１は、画像や音声等のデー
タを入力するか、または情報記録媒体１２に記録された
データを出力するかを切り替えることができるようにな
されている。同図に示したような装置においては、制御
部１３の制御により、切替器（スイッチ）１１が端子Ａ
側に倒される（端子Ａと端子Ｃが接続される）ことによ
り、外部から入力された画像や音声等のデータが、スイ
ッチ１１を介して、情報記録媒体１２に供給され、記録
される。そして、切替器１１が端子Ｂ側に倒される（端
子Ｂと端子Ｃが接続される）ことにより、情報記録媒体
１２に記録された画像や音声等のデータを再生し、スイ
ッチ１１を介してそれを出力することができる。

【００２４】

【発明が解決しようとする課題】しかしながら、マイコ
ンを用いたＩＤＥインタフェース制御においては、マイ
コンは、ＩＤＥインタフェースの制御を行っている間
は、他の処理を行うことができない課題があった。

【００２５】また、マイコンは、ＤＲＱビットの値が１
になるまでオルタネート・ステータス・レジスタを読み
続けたり、ＩＮＴＲＱ信号が１になるまで待つという動
作を行わなければならないが、これらの処理は信号の変
化を待つだけの処理であり、ハードディスクドライブの
場合、この処理は数ミリ秒にもなり、マイコンの使用効
率が低下する課題があった。

【００２６】さらに、データの読み出し速度、および書
き込み速度は、マイコンの動作速度に依存しているた
め、ハードディスクとメモリ等の間で、高速にデータを
転送する必要がある場合、高速動作が可能なマイコンを
使用する必要があり、システムが高価になる課題があっ
た。

【００２７】本発明はこのような状況に鑑みてなされた
ものであり、ＩＤＥインタフェース等のインタフェース
の制御を、マイコンとは独立して行うようにし、マイコ
ンにかかる負荷を軽減するとともに、その間、マイコン
が他の処理を行うことができるようにするものである。

【００２８】

【課題を解決するための手段】請求項１に記載の記録再
生装置は、記録媒体に対する制御情報および記録媒体の
ステータス情報を記憶する記憶手段と、記憶手段に記憶
された制御情報をインタフェースに転送するとともに、
インタフェースからのステータス情報を記憶手段に転送
する転送手段とを備え、記憶手段および転送手段は、マ
イクロプロセッサとは独立して、インタフェースの制御
だけを行うことを特徴とする。

【００２９】請求項７に記載の記録再生方法は、記録媒
体に対する制御情報を記憶し、記憶された制御情報をイ
ンタフェースに転送し、インタフェースより転送されて
きた記録媒体のステータス情報を記憶し、マイクロプロ
セッサとは独立して、インタフェースの制御だけを行う
ことを特徴とする。

【００３０】請求項１に記載の記録再生装置において
は、記録手段が、記録媒体に対する制御情報および記録
媒体のステータス情報を記憶し、転送手段が、記憶手段
に記憶された制御情報をインタフェースに転送するとと
もに、インタフェースからのステータス情報を記憶手段
に転送し、記憶手段、および転送手段は、マイクロプロ
セッサとは独立して、インタフェースの制御だけを行
う。

【００３１】請求項７に記載の記録再生方法において
は、記録媒体に対する制御情報を記憶し、記憶された制
御情報をインタフェースに転送し、インタフェースより
転送されてきた記録媒体のステータス情報を記憶し、マ
イクロプロセッサとは独立して、インタフェースの制御
だけを行う。

【００３２】

【発明の実施の形態】図１は本発明を適用したハードデ
ィスク制御装置の一実施例の構成を示すブロック図であ
る。マイコン２は、ＩＤＥ（Integrated Device Electr
onics）インタフェースコントロール回路（ＩＤＥイン
タフェースコントローラ）２１を介してメモリ３および
ＩＤＥインタフェース内蔵ＨＤＤ（ハードディスクドラ
イブ）４を制御し、メモリ３とＩＤＥインタフェース内
蔵ＨＤＤ４の間のデータの転送を制御するようになされ
ている。

【００３３】ＩＤＥインタフェースコントロール回路２
１は、マイコン２からの制御信号に基づいて、ＩＤＥイ
ンタフェース内蔵ＨＤＤ４のＨＤＤ６に記録されたデー
タをメモリ３に転送したり、メモリ３のデータをＩＤＥ
インタフェース内蔵ＨＤＤ４に転送し、ＨＤＤ６に記録
するようになされている。マイコン２、メモリ３、およ
びＩＤＥインタフェース内蔵ＨＤＤ４の構成および動作
は、図１０を参照して上述した場合と基本的に同様であ
るので、ここではその説明は省略する。

【００３４】ＩＤＥインタフェースコントロール回路２
１は、ドライブ・ヘッド・Ｂレジスタ３１ａ、セクタ・
ナンバ・Ｂレジスタ３１ｂ、シリンダ・ロー・Ｂレジス
タ３１ｃ、シリンダ・ハイ・Ｂレジスタ３１ｄ、セクタ
・カウント・Ｂレジスタ３１ｅ、コマンドＢ・レジスタ
３１ｆ、オルタネート・ステータス・Ｂレジスタ３１
ｇ、ステータス・Ｂレジスタ３１ｈからなるＢレジスタ
群３１（記憶手段）と、Ｂレジスタ群３１およびＩＤＥ
インタフェース内蔵ＨＤＤ４のＩＤＥインタフェースの
制御を行うとともに、ＩＤＥインタフェース内蔵ＨＤＤ
４とメモリ３との間のデータ転送を制御する制御部４１
（転送手段）より構成される。

【００３５】次に、図２に示したフローチャートを参照
して、ＨＤＤ６からデータを読み出し、メモリ３に転送
する場合の動作について説明する。最初、ステップＳ４
０において、マイコン２は、ＩＤＥインタフェースコン
トロール回路２１上のドライブ・ヘッド・Ｂレジスタ３
１ａ、セクタ・ナンバ・Ｂレジスタ３１ｂ、シリンダ・
ロー・Ｂレジスタ３１ｃ、シリンダ・ハイ・Ｂレジスタ
３１ｄに、データを読み出すＨＤＤ６上の先頭セクタ番
号をセットし、次に、セクタ・カウント・Ｂレジスタ３
１ｅに読み出すセクタ数をセットし、最後にコマンド・
Ｂレジスタ３１ｆにデータの読み出しを指示するリード
・セクタ・コマンドをセットする。

【００３６】すると、ＩＤＥインタフェースコントロー
ル回路２１は、ステップＳ４１より以降の処理を開始
し、マイコン２は、ＩＤＥインタフェース制御から解放
される。

【００３７】即ち、マイコン２により、コマンド・Ｂレ
ジスタ３１ｆにリード・セクタ・コマンドがセットされ
ると、ステップＳ４１において、ＩＤＥインタフェース
コントロール回路２１は、ドライブ・ヘッド・Ｂレジス
タ３１ａ、セクタ・ナンバ・Ｂレジスタ３１ｂ、シリン
ダ・ロー・Ｂレジスタ３１ｃ、シリンダ・ハイ・Ｂレジ
スタ３１ｄ、およびセクタ・カウント・Ｂレジスタ３１
ｅの値を、ＩＤＥインタフェース内蔵ＨＤＤ４のＩＤＥ
インタフェースであるＩＤＥレジスタ群７のドライブ・
ヘッド・レジスタ７ａ、セクタ・ナンバ・レジスタ７
ｂ、シリンダ・ロー・レジスタ７ｃ、シリンダ・ハイ・
レジスタ７ｄ、およびセクタ・カウント・レジスタ７ｅ
にそれぞれ転送する。さらに、コマンド・Ｂレジスタ３
１ｆにセットされたリード・セクタ・コマンドを、ＩＤ
Ｅインタフェースのコマンド・レジスタ７ｆに転送す
る。

【００３８】ＩＤＥインタフェース内蔵ＨＤＤ４の制御
部５は、１セクタ分のデータの転送準備ができると、オ
ルタネート・ステータス・レジスタ７ｇのＤＲＱビット
に値１をセットし、内部処理が完了するとＩＮＴＲＱ信
号を１にする。

【００３９】ステップＳ４２において、ＩＤＥインタフ
ェースコントロール回路２１は、ＩＤＥインタフェース
内蔵ＨＤＤ４のオルタネート・ステータス・レジスタ７
ｇを読み出し、それをＩＤＥインタフェースコントロー
ル回路２１内のオルタネート・ステータス・Ｂレジスタ
３１ｇに転送する。ＩＤＥインタフェースコントロール
回路２１は、オルタネート・ステータス・Ｂレジスタ３
１ｇ内のＤＲＱビットが１になるまで、ＩＤＥインタフ
ェース内蔵ＨＤＤ４のオルタネート・ステータス・レジ
スタ７ｇを読み続ける。

【００４０】即ち、ステップＳ４３においては、ＩＤＥ
インタフェースコントロール回路２１により、オルタネ
ート・ステータス・Ｂレジスタ３１ｇのＤＲＱビットの
値が１であるか否かが判定される。ＤＲＱビットの値が
０であると判定された場合、ステップＳ４２に戻り、ス
テップＳ４２、Ｓ４３の処理が繰り返し実行される。一
方、ＤＲＱビットの値が１であると判定された場合、ス
テップＳ４４に進む。

【００４１】ステップＳ４４においては、ＩＤＥインタ
フェースコントロール回路２１により、ＩＮＴＲＱ信号
が１であるか否かが判定される。ＩＮＴＲＱ信号が１で
はないと判定された場合、ステップＳ４４の処理が繰り
返し実行され、ＩＮＴＲＱ信号が１であると判定された
場合、ステップＳ４５に進む。

【００４２】ステップＳ４５においては、ＩＤＥインタ
フェースコントロール回路２１は、ＩＤＥインタフェー
ス内蔵ＨＤＤ４のステータス・レジスタ７ｈの内容を、
ＩＤＥインタフェースコントロール回路２１内のステー
タス・Ｂレジスタ３１ｈに転送する。次に、ステップＳ
４６において、ステータス・Ｂレジスタ３１ｈ内のＥＲ
Ｒビットの値が１であるか否かが判定される。

【００４３】ＥＲＲビットの値が０であると判定された
場合、ステップＳ４７に進み、ＩＤＥインタフェースコ
ントロール回路２１は、ＩＤＥインタフェース内蔵ＨＤ
Ｄ４のデータ・レジスタ７ｉから、１セクタ分のデータ
をマイコン２を介さずにメモリ３に転送する。そのと
き、制御部５の制御により、ＨＤＤ６の指定されたセク
タから、順次データが読み出され、データレジスタ７ｉ
にセットされる。そして、ＩＤＥインタフェース内蔵Ｈ
ＤＤ４の制御部５は、オルタネート・ステータス・レジ
スタ７ｇのＤＲＱビットの値を０にする。

【００４４】次に、ステップＳ４８に進み、さらに読み
出すべきセクタがあるか否か、即ち、最終セクタまで読
み込みが終了したか否かが判定される。最終セクタまで
の読み込みが終了しておらず、まだ、読み込むべきセク
タがあると判定された場合、ステップＳ４２に戻り、ス
テップＳ４２乃至Ｓ４８の処理が繰り返し実行される。
一方、最終セクタまでの読み込みが終了し、必要なセク
タを全て読み込み、メモリ３への転送が終了したと判定
された場合、ステップＳ４９に進み、ＩＤＥインタフェ
ースコントロール回路２１は、マイコン２に対して、Ｉ
ＤＥインタフェース処理を終了したことを伝え、全ての
処理を終了する。

【００４５】一方、ステップＳ４６において、ステータ
ス・Ｂレジスタ３１ｈを読んだ時点で、ＥＲＲビットの
値が１であると判定された場合、ステップＳ５０に進
み、ＩＤＥインタフェースコントロール回路２１はエラ
ーが発生したことをマイコン２に知らせ、データ転送を
行わずに、処理を終了する。

【００４６】次に、図３に示したフローチャートを参照
して、データをメモリ３からＨＤＤ６に転送する場合の
動作について説明する。最初、ステップＳ６０におい
て、マイコン２は、ＩＤＥインタフェースコントロール
回路２１上のドライブ・ヘッド・Ｂレジスタ３１ａ、セ
クタ・ナンバ・Ｂレジスタ３１ｂ、シリンダ・ロー・Ｂ
レジスタ３１ｃ、シリンダ・ハイ・Ｂレジスタ３１ｄ
に、データを書き込むＨＤＤ６上の先頭セクタ番号をセ
ットし、セクタ・カウント・Ｂレジスタ３１ｅに書き込
むセクタ数をセットし、最後にコマンド・Ｂレジスタ３
１ｆに、データの書き込みを指示するライト・セクタ・
コマンドをセットする。

【００４７】すると、ＩＤＥインタフェースコントロー
ル回路２１は、ステップＳ６１以降の処理を開始し、マ
イコン２はＩＤＥインタフェース制御から解放される。

【００４８】即ち、ステップＳ６０において、マイコン
２によりコマンド・Ｂレジスタ３１ｆにライト・セクタ
・コマンドがセットされると、ステップＳ６１におい
て、ＩＤＥインタフェースコントロール回路２１は、ド
ライブ・ヘッド・Ｂレジスタ３１ａ、セクタ・ナンバ・
Ｂレジスタ３１ｂ、シリンダ・ロー・Ｂレジスタ３１
ｃ、シリンダ・ハイ・Ｂレジスタ３１ｄ、およびセクタ
・カウント・Ｂレジスタ３１ｅの値を、ＩＤＥインタフ
ェース内蔵ＨＤＤ４のＩＤＥインタフェースのドライブ
・ヘッド・レジスタ７ａ、セクタ・ナンバ・レジスタ７
ｂ、シリンダ・ロー・レジスタ７ｃ、シリンダ・ハイ・
レジスタ７ｄ、およびセクタ・カウント・レジスタ７ｅ
にそれぞれ転送する。さらに、コマンド・Ｂレジスタ３
１ｆにセットされたライト・セクタ・コマンドを、コマ
ンド・レジスタ７ｆに転送する。

【００４９】ＩＤＥインタフェース内蔵ＨＤＤ４の制御
部５は、１セクタ分のデータの受け入れ準備ができる
と、ＤＲＱビットに値１をセットする。

【００５０】ステップＳ６２において、ＩＤＥインタフ
ェースコントロール回路２１は、ＩＤＥインタフェース
内蔵ＨＤＤ４のオルタネート・ステータス・レジスタ７
ｇの内容をＩＤＥインタフェースコントロール回路２１
内のオルタネート・ステータス・Ｂレジスタ３１ｇに転
送する。

【００５１】次に、ステップＳ６３に進み、ＩＤＥイン
タフェースコントロール回路２１により、オルタネート
・ステータス・Ｂレジスタ３１ｇのＤＲＱビットの値が
１であるか否かが判定される。ＤＲＱビットの値が１で
はないと判定された場合、ステップＳ６２、Ｓ６３の処
理が繰り返し実行される。一方、ＤＲＱビットの値が１
であると判定された場合、ステップＳ６４に進む。即
ち、ＩＤＥインタフェースコントロール回路２１は、オ
ルタネート・ステータス・Ｂレジスタ３１ｇを、そのＤ
ＲＱビットが１になるまで読み続ける。

【００５２】そして、ＩＤＥインタフェースコントロー
ル回路２１は、ＤＲＱビットが１になったことを確認す
ると、ステップＳ６４に進み、１セクタ分のデータをメ
モリ３から、ＩＤＥインタフェース内蔵ＨＤＤ４のＩＤ
Ｅインタフェースであるデータ・レジスタ７ｉへ、マイ
コン２を介さずに転送する。データレジスタ７ｉに転送
されたデータは、制御部５により、ＨＤＤ６の指定され
たセクタから順に書き込まれる。

【００５３】次に、ステップＳ６５において、ＩＤＥイ
ンタフェースコントロール回路２１により、ＩＮＴＲＱ
信号が１であるか否かが判定される。ＩＮＴＲＱ信号が
１ではないと判定された場合、ステップＳ６５の処理が
繰り返し実行され、ＩＮＴＲＱ信号が１であると判定さ
れた場合、ステップＳ６６に進む。

【００５４】即ち、ＩＤＥインタフェースコントロール
回路２１は、ＩＮＴＲＱ信号が１になるまで待ち、ＩＮ
ＴＲＱ信号が１になったことを確認すると、ステップ６
６に進み、ＩＤＥインタフェース内蔵ＨＤＤ４のＩＤＥ
インタフェースのステータス・レジスタ７ｈの内容を、
ＩＤＥインタフェースコントロール回路２１内のステー
タス・Ｂレジスタ３１ｈに転送する。

【００５５】ステップＳ６７においては、ステータス・
Ｂレジスタ３１ｈ内のＥＲＲビットの値が１であるか否
かが判定される。ＥＲＲビットの値が１ではないと判定
された場合、ステップＳ６８に進み、最終セクタまで、
書き込みが終了したか否か、即ち、さらに書き込むべき
セクタがあるか否かが判定される。さらに書き込むべき
セクタがあると判定された場合、ステップ６２に戻り、
ステップＳ６２乃至Ｓ６８の処理が繰り返し実行され
る。

【００５６】一方、ステップＳ６８において、最終セク
タまでの書き込みが終了したと判定された場合、即ち、
メモリ３からデータを読み込み、必要なセクタを全てＨ
ＤＤ６に書き込むと、ＩＤＥインタフェースコントロー
ル回路２１は、ステップＳ６９において、ＩＤＥインタ
フェース処理が終了したことをマイコン２に通知し、処
理を終了する。

【００５７】また、ステップＳ６７において、ステータ
ス・Ｂレジスタ３１ｈを読んだ時点で、ＥＲＲビットの
値が１であると判定された場合、ステップＳ７０に進
み、ＩＤＥインタフェースコントロール回路２１はエラ
ーが発生したことをマイコン２に通知した後、処理を終
了する。このとき、既に転送したデータは無効とされ
る。

【００５８】図４は、図１０に示したように、マイコン
２がＩＤＥインタフェース処理を行う場合と、図１に示
したように、ＩＤＥインタフェースコントロール回路２
１がＩＤＥインタフェース処理を行う場合において、マ
イコン２がＩＤＥインタフェース制御に要する時間を比
較した図である。

【００５９】ＩＤＥインタフェースコントロール回路２
１を使用した場合においては、マイコン２が、ＩＤＥイ
ンタフェースコントロール回路２１のドライブ・ヘッド
・Ｂレジスタ３１ａ、セクタ・ナンバ・Ｂレジスタ３１
ｂ、シリンダ・ロー・Ｂレジスタ３１ｃ、シリンダ・ハ
イ・Ｂレジスタ３１ｄ、セクタ・カウント・Ｂレジスタ
３１ｅ、およびコマンド・Ｂレジスタ３１ｆに所定の制
御情報をセットすると、以後の処理はＩＤＥインタフェ
ースコントロール回路２１によって行われるため、マイ
コン２はＩＤＥインタフェース制御から解放され、他の
処理を実行することが可能となる。

【００６０】従って、従来、マイコン２がＩＤＥインタ
フェース制御に要していた時間を、他の処理に割り当て
ることが可能となり、マイコン２の使用効率を上げるこ
とができる。また、ＩＤＥインタフェース制御を専門に
行うＩＤＥインタフェースコントロール回路２１を使用
し、その処理速度を高速化することにより、マイコン２
の処理速度がそれほど高速ではなくても、データを高速
に転送することが可能となり、安価なシステムを構築す
ることができる。

【００６１】図５は、本発明を適用したハードディスク
制御装置の他の実施例の構成を示すブロック図である。
このハードディスク制御装置は、画像・音声データを蓄
積する情報記録媒体（ハードディスク、メモリカード
等）１２と、情報記録媒体１２へのデータの入出力制御
を行う情報記録媒体制御部５２より構成される。また、
この情報記録媒体制御部５２は、入力バッファ５３、ス
イッチ５４、出力バッファ５５、および制御部５６より
構成されている。制御部５６は、マイコン等により構成
され、入力バッファ５３、スイッチ５４、および出力バ
ッファ５５を制御し、画像・音声データを記録中でも、
過去に記録された画像・音声データを再生することがで
きるようになされている。

【００６２】以下、図６に示したタイミングチャートを
参照して、常に（連続して）現在の画像・音声データを
情報記録媒体１２に記録しながら、過去において、情報
記録媒体１２に記録された画像・音声データを再生する
手順について説明する。

【００６３】最初、制御部５６の制御により、入力され
た現在の画像・音声データは、入力バッファ５３に所定
の書き込み速度で書き込まれる。そして、制御部５６の
制御により、入力バッファ５３に書き込まれたこの画像
・音声データは、入力バッファ５３に書き込まれたとき
の書き込み速度の２倍の速度、あるいは２倍のデータ幅
で読み出され、この期間、スイッチ５４は、制御部５６
の制御により端子Ａ側に倒される（端子Ａと端子Ｃが接
続される）。

【００６４】従って、入力バッファ５３より読み出され
たデータは、スイッチ５４を介して情報記録媒体１２に
供給され、ｔ１の期間（入力バッファ５３への書き込み
時間の１／２の時間）で情報記録媒体１２に記録され
る。これにより、情報記録媒体１２にアクセス可能な期
間ｔ２を作ることができる。

【００６５】この期間ｔ２に、制御部５６の制御によ
り、情報記録媒体１２から過去に記録された画像・音声
データが読み出され、制御部５６の制御により、スイッ
チ５４が端子Ｂ側に倒されることにより、再生された画
像・音声データが出力バッファ５５に書き込まれる。そ
して、この出力バッファ５５に書き込まれた画像・音声
データは、制御部５６の制御により、出力バッファ５５
への書き込み時の１／２倍の速度、あるいは１／２倍の
データ幅で読み出される。これにより、途切れのない連
続した画像・音声を再生することができる。

【００６６】このように、入力バッファ５３と出力バッ
ファ５５を用いて、情報記録媒体１２にアクセスする期
間を、画像・音声データを記録する期間と再生する期間
とに分割することにより、情報記録媒体１２に新たに画
像・音声データを記録している間にも、そこにすでに記
録してある所定の画像・音声データを再生することが可
能となる。

【００６７】図５においては、１入力、１出力の例を示
したが、図７に示すように、入力２系統、出力２系統の
スイッチ６４を用いることで、２系統の現在の画像・音
声データを、情報記録媒体１２に常に（連続して）記録
している最中に、過去において、情報記録媒体１２に記
録された２系統の画像・音声データを再生するようにす
ることができる。

【００６８】図７は、本発明を適用したハードディスク
制御装置のさらに他の実施例の構成を示すブロック図で
ある。この実施例の場合、情報記録媒体１２を制御する
情報記録媒体制御部６０には、２系統の画像・音声デー
タを記憶するために、入力バッファＡ６２、および入力
バッファＢ６３が設けられ、２系統の画像・音声を出力
するために、出力バッファＡ６５、および出力バッファ
Ｂ６６が設けられている。そして、制御部６１は、マイ
コン等により構成され、入力バッファＡ６２、入力バッ
ファＢ６３、出力バッファＡ６５、出力バッファＢ６
６、およびスイッチ６４を制御するようになされてい
る。

【００６９】スイッチ６４には、端子Ａ１、Ｂ１、Ａ
２、Ｂ２、およびＣが設けられ、端子Ａ１と端子Ｃが接
続されたとき、入力バッファＡからの画像・音声データ
が情報記録媒体１２に供給されるようになされている。
また、端子Ｂ１と端子Ｃが接続されたとき、入力バッフ
ァ６３からの画像・音声データが情報記録媒体１２に供
給されるようになされている。また、端子Ａ２と端子Ｃ
が接続されたとき、情報記録媒体１２より読み出された
画像・音声データが出力バッファＡ６５に供給されるよ
うになされている。さらに、端子Ｂ２と端子Ｃが接続さ
れたとき、情報記録媒体１２より読み出された画像・音
声データが、出力バッファＢ６６に供給されるようにな
されている。

【００７０】次に、図７に示したハードディスク制御装
置の動作について、図８に示したタイミングチャートを
参照して説明する。最初、画像・音声入力Ａのデータ
は、入力バッファＡ６２に所定の速度で書き込まれ、画
像・音声入力Ｂのデータは、入力バッファＢ６３に上記
速度で書き込まれる。これらのデータを、書き込み時の
４倍の速度、あるいは４倍のデータ幅で読み出す。即
ち、図８に示したように、期間ｔ１の間、スイッチ６４
を端子Ａ１側に倒し（端子Ａ１と端子Ｃを接続し）、入
力バッファＡ６２の画像・音声データを情報記録媒体１
２に供給し、記録する。

【００７１】次に、期間ｔ３の間、スイッチ６４を端子
Ｂ１側に倒し（端子Ｂ１と端子Ｃを接続し）、入力バッ
ファＢ６３の画像・音声データを、情報記憶媒体１２に
供給し、記録する。そして、期間ｔ２の間、スイッチ６
４を端子Ａ２側に倒し、過去に記録された画像・音声デ
ータを再生し、出力バッファＡ６５に書き込む。さら
に、期間ｔ４の間、スイッチ６４を端子Ｂ２側に倒し、
再生した画像・音声データを出力バッファＢ６６に書き
込む。

【００７２】そして、この出力バッファＡ６５およびＢ
６６から、画像・音声データを、書き込み時の１／４倍
の速度、あるいは１／４倍のデータ幅で読み出すことに
より、２系統の画像・音声データを、途切れなく再生す
ることができる。

【００７３】図９は、図１３に示した従来の画像・音声
記録再生装置と上記実施例（図５、図７）における、記
録および再生のタイミングを比較するための図である。
同図に示すように、従来の画像・音声記録再生装置にお
いては、情報記録媒体１２より過去に記録した画像・音
声データの再生を行っている間は、情報記録媒体１２に
新たに画像・音声データを記録することはできない。一
方、上記実施例（図５、図７）においては、情報記録媒
体１２より過去に記録した画像・音声データを再生して
いる間も、情報記録媒体１２に新たに画像・音声データ
を記録することが可能である。

【００７４】さらに、スイッチ６４の入力元と、出力先
を増やすことにより、３以上の複数系統の画像・音声デ
ータを記録しながら、３以上の複数系統の画像・音声デ
ータを再生するようにすることが可能となる。これによ
り、現在放送中の複数の画像・音声データを記録中に
も、過去に記録した複数の画像・音声データを再生する
ことが可能となる。

【００７５】図５に示したハードディスク制御装置の制
御部５６、および図７に示したハードディスク制御装置
の制御部６１に、図１に示したようなＩＤＥインタフェ
ースコントロール回路２１を適用することにより、複数
系統の画像・音声データの記録と再生を同時に行うとと
もに、マイコンの使用効率を上げ、その間、マイコンが
他の処理を平行して行うようにすることが可能となる。

【００７６】なお、上記実施例においては、記録媒体と
してハードディスクドライブを用いるようにしたが、こ
れに限定されるものではなく、例えば、フラッシュメモ
リカード、ＭＤ（ミニディスク：Mini Disc（商
標））、ＭＯ（光磁気ディスク：Magneto Optical Dis
c）、あるいは、書き込み可能なＤＶＤ（デジタルバー
サタイルディスク：Digital Versatile Disc）等のその
他の記録媒体を用いるようにすることも可能である。

【００７７】

【発明の効果】請求項１に記載の記録再生装置、および
請求項７に記載の記録再生方法によれば、記録媒体に対
する制御情報を記憶し、それをインタフェースに転送
し、インタフェースより転送されてきた記録媒体のステ
ータス情報を記憶し、マイクロプロセッサとは独立し
て、インタフェースの制御だけを行うようにしたので、
マイクロプロセッサにかかる負荷を軽減するとともに、
マイクロプロセッサの処理速度に関係なく、高速なデー
タ転送を実現することができる。また、インタフェース
制御を行っている間でもマイクロプロセッサは他の処理
を行うことができるので、マイクロプロセッサの使用効
率を上げることができる。

【図面の簡単な説明】

【図１】本発明を適用したハードディスク制御装置の一
実施例の構成を示すブロック図である。

【図２】図１のハードディスク制御装置の動作を説明す
るためのフローチャートである。

【図３】図１のハードディスク制御装置の動作を説明す
るためのフローチャートである。

【図４】マイコン２がＩＤＥインタフェース制御に要す
る時間を示す図である。

【図５】本発明を適用したハードディスク制御装置の他
の実施例の構成を示すブロック図である。

【図６】図５に示したハードディスク制御装置の動作の
タイミングチャートを示す図である。

【図７】本発明を適用したハードディスク制御装置のさ
らに他の実施例の構成を示すブロック図である。

【図８】図７に示したハードディスク制御装置の動作の
タイミングチャートを示す図である。

【図９】画像・音声データの記録と再生のタイミングを
示す図である。

【図１０】従来のハードディスク制御装置の一例の構成
を示すブロック図である。

【図１１】図１０のハードディスク制御装置の動作を説
明するためのフローチャートである。

【図１２】図１０のハードディスク制御装置の動作を説
明するためのフローチャートである。

【図１３】従来の画像・音声記録再生装置の構成例を示
すブロック図である。

【符号の説明】

２マイコン，３メモリ，４ＩＤＥインタフェース
内蔵ＨＤＤ，５制御部，６ＨＤＤ，７ＩＤＥレジ
スタ群，１１スイッチ，１２情報記録媒体，１３
制御部，２１ＩＤＥインタフェースコントローラ，３
１Ｂレジスタ群，４１制御部，５２情報記録媒体
制御部，５３入力バッファ，５４スイッチ，５５
出力バッファ，５６制御部，６１制御部，６２入
力バッファＡ，６３入力バッファＢ，６４スイッ
チ，６５出力バッファＡ，６６出力バッファＢ

Claims

【特許請求の範囲】

【請求項１】マイクロプロセッサを備え、所定のイン
タフェースを介して記録媒体に対してデータの記録また
は再生を行う記録再生装置において、前記記録媒体に対する制御情報および前記記録媒体のス
テータス情報を記憶する記憶手段と、前記記憶手段に記憶された前記制御情報を前記インタフ
ェースに転送するとともに、前記インタフェースからの
前記ステータス情報を前記記憶手段に転送する転送手段
とを備え、前記記憶手段、および前記転送手段は、前記マイクロプ
ロセッサとは独立して、前記インタフェースの制御だけ
を行うことを特徴とする記録再生装置。
【請求項２】前記転送手段は、前記インタフェースに
記憶されている前記記録媒体からの前記データを直接、
他の所定の記録媒体に転送するとともに、前記他の所定
の記録媒体に記憶されている前記データを直接、前記イ
ンタフェースに転送することを特徴とする請求項１に記
載の記録再生装置。
【請求項３】前記インタフェースは、ＩＤＥインタフ
ェースであることを特徴とする請求項１に記載の記録再
生装置。
【請求項４】前記インタフェースは、エンハンストＩ
ＤＥインタフェースであることを特徴とする請求項１に
記載の記録再生装置。
【請求項５】前記記録媒体は、ハードディスクである
ことを特徴とする請求項１に記載の記録再生装置。
【請求項６】前記記録媒体は、フラッシュメモリカー
ドであることを特徴とする請求項１に記載の記録再生装
置。
【請求項７】マイクロプロセッサを備え、所定のイン
タフェースを介して記録媒体に対してデータの記録また
は再生を行う記録再生装置における記録再生方法におい
て、前記記録媒体に対する制御情報を記憶し、記憶された前記制御情報を前記インタフェースに転送
し、前記インタフェースより転送されてきた前記記録媒体の
ステータス情報を記憶し、マイクロプロセッサとは独立して、インタフェースの制
御だけを行うことを特徴とする記録再生方法。