JPH09294066A - 出力バッファ回路 - Google Patents
出力バッファ回路Info
- Publication number
- JPH09294066A JPH09294066A JP8129103A JP12910396A JPH09294066A JP H09294066 A JPH09294066 A JP H09294066A JP 8129103 A JP8129103 A JP 8129103A JP 12910396 A JP12910396 A JP 12910396A JP H09294066 A JPH09294066 A JP H09294066A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- output buffer
- buffer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Logic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【課題】 ＴＣＸＯをＩＣ化して小型化した場合に消費
電力を増大させずに発振回路よりの発振信号を増幅整形
することができる出力バッファ回路を提供する。 【解決手段】 ＩＣ化した温度補償水晶発振器（ＴＣＸ
Ｏ）において発振回路よりの発振信号を振幅整形する出
力バッファ回路であって、上限周波数の発振信号で所定
の振幅値の増幅出力を得る場合、上記上限周波数より低
い周波数での振幅を制限する振幅制限手段を具備した構
成となっている。
電力を増大させずに発振回路よりの発振信号を増幅整形
することができる出力バッファ回路を提供する。 【解決手段】 ＩＣ化した温度補償水晶発振器（ＴＣＸ
Ｏ）において発振回路よりの発振信号を振幅整形する出
力バッファ回路であって、上限周波数の発振信号で所定
の振幅値の増幅出力を得る場合、上記上限周波数より低
い周波数での振幅を制限する振幅制限手段を具備した構
成となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば補償回路に
よって発振器の発振周波数を周囲温度の変化に対して安
定化する温度補償発振器（ＴＣＯ）等に用いて好適なバ
ッファ回路に関し、特に、上記ＴＣＯをＩＣ化して小型
化した場合に消費電力を増大させずに発振信号を増幅整
形することができる出力バッファ回路に関する。
よって発振器の発振周波数を周囲温度の変化に対して安
定化する温度補償発振器（ＴＣＯ）等に用いて好適なバ
ッファ回路に関し、特に、上記ＴＣＯをＩＣ化して小型
化した場合に消費電力を増大させずに発振信号を増幅整
形することができる出力バッファ回路に関する。
【０００２】
【従来の技術】一般に、発振器の周波数安定度に影響を
及ぼす外部要因は種々あるが、そのうちで実用上最も大
きな要因をなすのはその発振器の置かれる場所の温度で
ある。以下、水晶振動子を用いた温度補償水晶発振器
（ＴＣＸＯ）を例に説明する。即ち、上記温度による影
響を排除するためには種々の方法が提案されているが、
その一つに補償回路によって水晶発振器の負荷容量を変
化させることによって発振周波数を周囲温度の変化に対
して所望の偏差に安定化する温度補償水晶発振器（ＴＣ
ＸＯ）が知られている。従来の温度補償水晶発振器（Ｔ
ＣＸＯ）の基本構成は、図５（ａ）に示す様に水晶振動
子３と増幅器４に直列にバラクタダイオード（バリキャ
ップ）２を挿入し、補償回路１によって発生する直流電
圧を上記バリキャップに印加するものである。なお、上
記バラクタダイオード２に接続されたコンデンサ５は、
制御感度（ＡＦＣ感度）を調整するための容量（コンデ
ンサ）である。また、上記補償回路１は、図５（ｂ）に
示すように複数のサーミスタＲ（Ｔ）と抵抗Ｒを含む抵
抗回路網で形成されており水晶発振器の発振周波数が温
度変化に伴って変化する際、各温度においてその変化を
打ち消すようなバリキャップの容量となるように直流電
圧を発生するように構成されている。なお補償回路１は
上記抵抗回路網の各回路素子を製品毎に付け換えること
によって水晶の温度特性のばらつきや他の回路素子のば
らつきを補正して、希望する温度範囲において規定する
周波数偏差以下となるように調整するのが一般的であ
る。なお、ＴＣＸＯとしては、上記図５に示したように
サーミスタと抵抗等の補償回路によって単に直流電圧変
化を発生する間接型の他に、サーミスタとコンデンサと
の並列回路を直接水晶振動子に直列に接続し、該補償回
路に直接高周波電流を流し、温度によるサーミスタの抵
抗変化によって、等価直列容量を変化させることにより
温度補償を行う直接型がある。
及ぼす外部要因は種々あるが、そのうちで実用上最も大
きな要因をなすのはその発振器の置かれる場所の温度で
ある。以下、水晶振動子を用いた温度補償水晶発振器
（ＴＣＸＯ）を例に説明する。即ち、上記温度による影
響を排除するためには種々の方法が提案されているが、
その一つに補償回路によって水晶発振器の負荷容量を変
化させることによって発振周波数を周囲温度の変化に対
して所望の偏差に安定化する温度補償水晶発振器（ＴＣ
ＸＯ）が知られている。従来の温度補償水晶発振器（Ｔ
ＣＸＯ）の基本構成は、図５（ａ）に示す様に水晶振動
子３と増幅器４に直列にバラクタダイオード（バリキャ
ップ）２を挿入し、補償回路１によって発生する直流電
圧を上記バリキャップに印加するものである。なお、上
記バラクタダイオード２に接続されたコンデンサ５は、
制御感度（ＡＦＣ感度）を調整するための容量（コンデ
ンサ）である。また、上記補償回路１は、図５（ｂ）に
示すように複数のサーミスタＲ（Ｔ）と抵抗Ｒを含む抵
抗回路網で形成されており水晶発振器の発振周波数が温
度変化に伴って変化する際、各温度においてその変化を
打ち消すようなバリキャップの容量となるように直流電
圧を発生するように構成されている。なお補償回路１は
上記抵抗回路網の各回路素子を製品毎に付け換えること
によって水晶の温度特性のばらつきや他の回路素子のば
らつきを補正して、希望する温度範囲において規定する
周波数偏差以下となるように調整するのが一般的であ
る。なお、ＴＣＸＯとしては、上記図５に示したように
サーミスタと抵抗等の補償回路によって単に直流電圧変
化を発生する間接型の他に、サーミスタとコンデンサと
の並列回路を直接水晶振動子に直列に接続し、該補償回
路に直接高周波電流を流し、温度によるサーミスタの抵
抗変化によって、等価直列容量を変化させることにより
温度補償を行う直接型がある。
【０００３】
【発明が解決しようとする課題】上記ＴＣＸＯは、近
年、携帯電話等の通信機器に多く使用され、携帯機器の
小型化に伴ってＴＣＸＯにおいても、より一層の小型化
が望まれている。
年、携帯電話等の通信機器に多く使用され、携帯機器の
小型化に伴ってＴＣＸＯにおいても、より一層の小型化
が望まれている。
【０００４】そこで、上記ＴＣＸＯの補償回路を中心に
ＩＣ化して画期的な小型化および調整の効率化を達成す
ることが望まれているが、ＩＣ化の場合に留まらず以下
の様な問題点があった。一般に、発振回路の出力信号を
増幅整形するために出力バッファ回路を備えるが、図６
に示す様な従来の構成の出力バッファ回路を使用しよう
とした場合、以下の様な問題が生じる。すなわち、バッ
ファ回路として図６に示す様に、第１、第２、第３およ
び第４のインバータ回路６ａ、６ｂ、６ｃ、６ｄを直列
に接続して電源ＶＤＤで駆動する様に構成し、例えば１
０〜２０ＭＨｚの使用帯域で１ＶｐｐＭＩＮ程度の出力
を発生する様にＣ−ＭＯＳ回路にて設定する場合を考え
ると、一般に周波数が高くなるほど増幅率が低下する。
従って、上記使用帯域（１０〜２０ＭＨｚ）の上限周波
数（２０ＭＨｚ）での動作条件が最も厳しいため、図７
の実線で示す様に、この動作条件（２０ＭＨｚ）で１Ｖ
ｐｐＭＩＮを出力する様に設定すると、下限の周波数
（１０ＭＨｚ）においては、図７の点線で示す様に、振
幅が上記１ＶｐｐＭＩＮを超え、必要以上に大振幅とな
り、その分消費電力が大きくなってしまう。すなわち、
一般に増幅器では信号周波数が高くなるにつれて利得が
小さくなるので、最高周波数において規定の利得が得ら
れるように増幅器を構成すると、それ以下の周波数では
利得過剰となって必要以上の振幅値の信号が出力される
からである。なお、上記図７の実線および点線は理想値
を示しており、実際には図７の一点鎖線および二点鎖線
で示す様になまりの生じた波形となる。上記消費電力が
大きくなることによって、当然、発熱量が大きくなった
り、他の回路部へのノイズが大きくなり、上記発熱量の
増大やノイズの増大はＩＣ回路にとっては大きな問題と
なっていた。
ＩＣ化して画期的な小型化および調整の効率化を達成す
ることが望まれているが、ＩＣ化の場合に留まらず以下
の様な問題点があった。一般に、発振回路の出力信号を
増幅整形するために出力バッファ回路を備えるが、図６
に示す様な従来の構成の出力バッファ回路を使用しよう
とした場合、以下の様な問題が生じる。すなわち、バッ
ファ回路として図６に示す様に、第１、第２、第３およ
び第４のインバータ回路６ａ、６ｂ、６ｃ、６ｄを直列
に接続して電源ＶＤＤで駆動する様に構成し、例えば１
０〜２０ＭＨｚの使用帯域で１ＶｐｐＭＩＮ程度の出力
を発生する様にＣ−ＭＯＳ回路にて設定する場合を考え
ると、一般に周波数が高くなるほど増幅率が低下する。
従って、上記使用帯域（１０〜２０ＭＨｚ）の上限周波
数（２０ＭＨｚ）での動作条件が最も厳しいため、図７
の実線で示す様に、この動作条件（２０ＭＨｚ）で１Ｖ
ｐｐＭＩＮを出力する様に設定すると、下限の周波数
（１０ＭＨｚ）においては、図７の点線で示す様に、振
幅が上記１ＶｐｐＭＩＮを超え、必要以上に大振幅とな
り、その分消費電力が大きくなってしまう。すなわち、
一般に増幅器では信号周波数が高くなるにつれて利得が
小さくなるので、最高周波数において規定の利得が得ら
れるように増幅器を構成すると、それ以下の周波数では
利得過剰となって必要以上の振幅値の信号が出力される
からである。なお、上記図７の実線および点線は理想値
を示しており、実際には図７の一点鎖線および二点鎖線
で示す様になまりの生じた波形となる。上記消費電力が
大きくなることによって、当然、発熱量が大きくなった
り、他の回路部へのノイズが大きくなり、上記発熱量の
増大やノイズの増大はＩＣ回路にとっては大きな問題と
なっていた。
【０００５】
【目的】本発明は、上記事情に鑑みてなされたものであ
って、ＴＣＸＯをＩＣ化して小型化した場合であっても
消費電力を増大することなく広い範囲の周波数において
発振信号を規定値レベルに増幅整形することができる出
力バッファ回路を提供することを目的とする。
って、ＴＣＸＯをＩＣ化して小型化した場合であっても
消費電力を増大することなく広い範囲の周波数において
発振信号を規定値レベルに増幅整形することができる出
力バッファ回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、周波数信号を増幅整形する出力バッファ
回路において、第１の周波数の信号で所定の振幅値の増
幅出力を得る場合に上記第１の周波数より低い周波数で
の振幅を制限して上記振幅値を所定値以内とする振幅制
限手段を具備したことを特徴とする。
め、本発明は、周波数信号を増幅整形する出力バッファ
回路において、第１の周波数の信号で所定の振幅値の増
幅出力を得る場合に上記第１の周波数より低い周波数で
の振幅を制限して上記振幅値を所定値以内とする振幅制
限手段を具備したことを特徴とする。
【０００７】本発明の他の特徴は、上記出力バッファ回
路が、直列に接続された複数のインバータ回路を有し、
上記複数のインバータ回路の最終段に振幅制限のネガテ
ィブフィードバックをかける振幅制限回路が設けられて
いることである。本発明の他の特徴は、上記出力バッフ
ァ回路が、直列に接続された複数の増幅器を含み、且
つ、最終段の増幅器は増幅素子がタンデムに結合したも
のであり、上記複数の増幅器の所要段出力の一部を上記
タンデム接続された増幅素子の少なくとも一つの増幅度
をネガティブに制御するように供給されたことである。
路が、直列に接続された複数のインバータ回路を有し、
上記複数のインバータ回路の最終段に振幅制限のネガテ
ィブフィードバックをかける振幅制限回路が設けられて
いることである。本発明の他の特徴は、上記出力バッフ
ァ回路が、直列に接続された複数の増幅器を含み、且
つ、最終段の増幅器は増幅素子がタンデムに結合したも
のであり、上記複数の増幅器の所要段出力の一部を上記
タンデム接続された増幅素子の少なくとも一つの増幅度
をネガティブに制御するように供給されたことである。
【０００８】
【発明の実施の形態】以下、本発明を図示した実施形態
に基づいて詳細に説明する。図１は、本発明による出力
バッファ回路の一実施形態を有するＩＣ化された温度補
償水晶発振器（ＴＣＸＯ）の構成ブロック図である。図
１に示す様に、上記ＴＣＸＯは、温度軸に対して特定の
関数電圧を発生させるための補償回路部および発振回路
部を有するＩＣ化されたＩＣ部１０と、上記ＩＣ部１０
に外付けで接続されたバリキャップ部１１と、上記バリ
キャップ部１１に接続された水晶振動子１２とを有する
構成となっている。なお、補償回路のサーミスタ部１３
は上記ＩＣ部１０に外付けで接続されたもので、温度変
化に伴って温度の３次関数の直流電圧を発生するもので
ある。上記ＩＣ部１０は、温度補償の調整や測定を行う
ための種々の信号を入出力するための入出力端子群１４
と、上記端子群１４に接続された切替回路１５と、上記
切替回路１５に接続されたメモリ（ＥＥ−ＰＲＯＭ）１
６と、上記メモリ１６に接続されたレギュレータ１７
と、上記切替回路１５およびメモリ１６およびサーミス
タ部１３およびバリキャップ部１１に接続された可変抵
抗回路網１８と、上記切替回路１５およびメモリ１６お
よびバリキャップ部１１に接続された分圧回路１９と、
上記バリキャップ部１１に接続された発振回路２０と、
上記発振回路２０および出力端子２１に接続された出力
バッファ回路２２と、上記切替回路１５およびメモリ１
６およびレギュレータ１７に接続された電源端子２３、
２４とを有する構成となっている。
に基づいて詳細に説明する。図１は、本発明による出力
バッファ回路の一実施形態を有するＩＣ化された温度補
償水晶発振器（ＴＣＸＯ）の構成ブロック図である。図
１に示す様に、上記ＴＣＸＯは、温度軸に対して特定の
関数電圧を発生させるための補償回路部および発振回路
部を有するＩＣ化されたＩＣ部１０と、上記ＩＣ部１０
に外付けで接続されたバリキャップ部１１と、上記バリ
キャップ部１１に接続された水晶振動子１２とを有する
構成となっている。なお、補償回路のサーミスタ部１３
は上記ＩＣ部１０に外付けで接続されたもので、温度変
化に伴って温度の３次関数の直流電圧を発生するもので
ある。上記ＩＣ部１０は、温度補償の調整や測定を行う
ための種々の信号を入出力するための入出力端子群１４
と、上記端子群１４に接続された切替回路１５と、上記
切替回路１５に接続されたメモリ（ＥＥ−ＰＲＯＭ）１
６と、上記メモリ１６に接続されたレギュレータ１７
と、上記切替回路１５およびメモリ１６およびサーミス
タ部１３およびバリキャップ部１１に接続された可変抵
抗回路網１８と、上記切替回路１５およびメモリ１６お
よびバリキャップ部１１に接続された分圧回路１９と、
上記バリキャップ部１１に接続された発振回路２０と、
上記発振回路２０および出力端子２１に接続された出力
バッファ回路２２と、上記切替回路１５およびメモリ１
６およびレギュレータ１７に接続された電源端子２３、
２４とを有する構成となっている。
【０００９】次に、図２の動作フローチャートを参照し
て、上記ＴＣＸＯの製造過程特に調整の概要を説明する
と、まず、ステップ１００において、補償する前の温度
特性を測定する。この測定の結果、各温度における周波
数偏のデータを取得し、上記切替回路１５を介して上記
端子群１４より上記メモリ１６へ上記分圧回路１９の分
圧や可変抵抗回路網１８の温度特性やレギュレータ１７
の出力電圧のばらつきの補正を含めた補正データを書き
込む（ステップ１０１）。次に、ステップ１０２におい
て、実際に補償動作を機能させて各温度における出力周
波数および必要があれば各部の電圧を測定する。その結
果、周波数の温度特性が規定値以内であれば調整を終了
するが、規格値を満たさない場合は（ステップ１０３に
てＮＯ）、その測定結果に基づいて更に部分的に補正デ
ータを上記メモリ１６へ書き込む（ステップ１０４）。
このような調整を終えたＴＣＸＯでは、実際の動作にお
いては、上記メモリ１６より上記調整済の補正データが
読み出され、上記温度特性や出力電圧のばらつきを補正
するために上記補正データを必要とする上記ＩＣ部１０
内の各部（上記切替回路１５、レギュレータ１７、可変
抵抗回路網１８、分圧回路１９）へ送られる。また、使
用時においては、ユーザにより上記分圧回路１９による
ＡＦＣ感度の調整が行われることもある。
て、上記ＴＣＸＯの製造過程特に調整の概要を説明する
と、まず、ステップ１００において、補償する前の温度
特性を測定する。この測定の結果、各温度における周波
数偏のデータを取得し、上記切替回路１５を介して上記
端子群１４より上記メモリ１６へ上記分圧回路１９の分
圧や可変抵抗回路網１８の温度特性やレギュレータ１７
の出力電圧のばらつきの補正を含めた補正データを書き
込む（ステップ１０１）。次に、ステップ１０２におい
て、実際に補償動作を機能させて各温度における出力周
波数および必要があれば各部の電圧を測定する。その結
果、周波数の温度特性が規定値以内であれば調整を終了
するが、規格値を満たさない場合は（ステップ１０３に
てＮＯ）、その測定結果に基づいて更に部分的に補正デ
ータを上記メモリ１６へ書き込む（ステップ１０４）。
このような調整を終えたＴＣＸＯでは、実際の動作にお
いては、上記メモリ１６より上記調整済の補正データが
読み出され、上記温度特性や出力電圧のばらつきを補正
するために上記補正データを必要とする上記ＩＣ部１０
内の各部（上記切替回路１５、レギュレータ１７、可変
抵抗回路網１８、分圧回路１９）へ送られる。また、使
用時においては、ユーザにより上記分圧回路１９による
ＡＦＣ感度の調整が行われることもある。
【００１０】次に、本発明の要部である出力バッファ回
路２２について説明する。図３は本発明の一実施例を示
すブロック図である。この例に示す回路は、直列に接続
された第１、第２、第３のインバータ回路２５、２６、
２７と、上記第３のインバータ回路２７の出力側にゲー
ト端子が接続された第１のＮチャンネルＦＥＴ２８と、
上記第１のＦＥＴ２８のドレイン側に接続された出力端
子２９と、そのソース端子およびドレイン端子が上記第
１のＦＥＴ２８のドレイン端子および電源ＶＤＤにそれ
ぞれ接続されると共に、そのゲート端子が上記第２のイ
ンバータ回路２６の出力側に接続された第２のＮチャン
ネルＦＥＴ３０とから構成されている。ここで、上記第
２のＦＥＴ３０は、消費電力を抑えるための振幅制限回
路の役割を果たしている。また、この出力バッファ回路
２２は、使用帯域が１０〜２０ＭＨｚである場合は、２
０ＭＨｚの上限周波数において１ＶｐｐＭＩＮを出力す
る様に設定されている（図４（ａ）参照）。そして、上
記第１、第２、第３のインバータ回路２５、２６、２７
のゲインの割合は、例えばそれぞれ１、１、３となって
おり、上記第１のＦＥＴ２８のゲインは１０となってい
る。
路２２について説明する。図３は本発明の一実施例を示
すブロック図である。この例に示す回路は、直列に接続
された第１、第２、第３のインバータ回路２５、２６、
２７と、上記第３のインバータ回路２７の出力側にゲー
ト端子が接続された第１のＮチャンネルＦＥＴ２８と、
上記第１のＦＥＴ２８のドレイン側に接続された出力端
子２９と、そのソース端子およびドレイン端子が上記第
１のＦＥＴ２８のドレイン端子および電源ＶＤＤにそれ
ぞれ接続されると共に、そのゲート端子が上記第２のイ
ンバータ回路２６の出力側に接続された第２のＮチャン
ネルＦＥＴ３０とから構成されている。ここで、上記第
２のＦＥＴ３０は、消費電力を抑えるための振幅制限回
路の役割を果たしている。また、この出力バッファ回路
２２は、使用帯域が１０〜２０ＭＨｚである場合は、２
０ＭＨｚの上限周波数において１ＶｐｐＭＩＮを出力す
る様に設定されている（図４（ａ）参照）。そして、上
記第１、第２、第３のインバータ回路２５、２６、２７
のゲインの割合は、例えばそれぞれ１、１、３となって
おり、上記第１のＦＥＴ２８のゲインは１０となってい
る。
【００１１】次に、上記出力バッファ回路２２の動作に
ついて説明する。まず、上記発振回路２０を上限周波数
である２０ＭＨｚの発振信号で動作させると、その発振
信号は整形増幅され、図４（ａ）に示す様に、１Ｖｐｐ
ＭＩＮの出力信号が上記出力端子２９より出力されるこ
とは従来技術と同様である。次に、上記発振回路２０を
下限周波数である１０ＭＨｚの発振信号で動作させる
と、その発振信号は、上記第１および第２のインバータ
回路２５、２６によって図４（ｂ）に示す様な信号Ａに
整形され、上記第３のインバータ回路２７へ供給される
と共に、上記第２のＦＥＴ３０へ供給される。そして、
上記第１のＦＥＴ２８のゲート端子には上記第３のイン
バータ回路２７による上記信号Ａの反転信号Ｂ（図４
（ｃ）参照）が加えられ、上記第２のＦＥＴ３０のゲー
ト端子には、上記信号Ａ（上記反転信号Ｂと逆の相信
号）が加えられる。従って、上記第２のＦＥＴ３０の増
幅度が第２のインバ−タ回路２６の出力に反比例し、そ
れにより、上記出力端子２９よりは図４（ｄ）に示す如
くＶＤＤ−Ｖｔｈｎの様に振幅の制限された出力信号が
出力され（１ＶｐｐＭＩＮ以上の振幅を行わない）、そ
の振幅の制限された分（Ｖｔｈｎ）に相当する消費電力
が抑えられる。ここで、上記Ｖｔｈｎは、上記第２のＦ
ＥＴ３０のしきい値電圧であり、例えば約０．８Ｖであ
る。なお、上記図４（ａ）〜（ｃ）の実線は理想値を示
しており、実際には図４（ｄ）の一点鎖線に示す様にな
まりの生じた波形となる。なお、上記実施形態において
は、使用帯域が１０〜２０ＭＨｚである場合を示したが
これに限定されず、より広いあるいは、狭い使用帯域あ
るいは他の周波数帯でも良いことは言うまでもない。な
お、上記実施形態では、上記振幅制限機能を有する出力
バッファ回路をＩＣ化したＴＣＸＯに用いた例について
説明したが、これに限定されることなく、上記出力バッ
ファ回路を様々な場面に適用できることは言うまでもな
い。
ついて説明する。まず、上記発振回路２０を上限周波数
である２０ＭＨｚの発振信号で動作させると、その発振
信号は整形増幅され、図４（ａ）に示す様に、１Ｖｐｐ
ＭＩＮの出力信号が上記出力端子２９より出力されるこ
とは従来技術と同様である。次に、上記発振回路２０を
下限周波数である１０ＭＨｚの発振信号で動作させる
と、その発振信号は、上記第１および第２のインバータ
回路２５、２６によって図４（ｂ）に示す様な信号Ａに
整形され、上記第３のインバータ回路２７へ供給される
と共に、上記第２のＦＥＴ３０へ供給される。そして、
上記第１のＦＥＴ２８のゲート端子には上記第３のイン
バータ回路２７による上記信号Ａの反転信号Ｂ（図４
（ｃ）参照）が加えられ、上記第２のＦＥＴ３０のゲー
ト端子には、上記信号Ａ（上記反転信号Ｂと逆の相信
号）が加えられる。従って、上記第２のＦＥＴ３０の増
幅度が第２のインバ−タ回路２６の出力に反比例し、そ
れにより、上記出力端子２９よりは図４（ｄ）に示す如
くＶＤＤ−Ｖｔｈｎの様に振幅の制限された出力信号が
出力され（１ＶｐｐＭＩＮ以上の振幅を行わない）、そ
の振幅の制限された分（Ｖｔｈｎ）に相当する消費電力
が抑えられる。ここで、上記Ｖｔｈｎは、上記第２のＦ
ＥＴ３０のしきい値電圧であり、例えば約０．８Ｖであ
る。なお、上記図４（ａ）〜（ｃ）の実線は理想値を示
しており、実際には図４（ｄ）の一点鎖線に示す様にな
まりの生じた波形となる。なお、上記実施形態において
は、使用帯域が１０〜２０ＭＨｚである場合を示したが
これに限定されず、より広いあるいは、狭い使用帯域あ
るいは他の周波数帯でも良いことは言うまでもない。な
お、上記実施形態では、上記振幅制限機能を有する出力
バッファ回路をＩＣ化したＴＣＸＯに用いた例について
説明したが、これに限定されることなく、上記出力バッ
ファ回路を様々な場面に適用できることは言うまでもな
い。
【００１２】
【発明の効果】本発明は、以上説明した様に、上限周波
数の発振信号で所定の振幅値の増幅出力を得る様に設定
された出力バッファ回路において、上限周波数以下の周
波数での振幅を制限したので、その分の消費電力を低減
させることができる。
数の発振信号で所定の振幅値の増幅出力を得る様に設定
された出力バッファ回路において、上限周波数以下の周
波数での振幅を制限したので、その分の消費電力を低減
させることができる。
【図面の簡単な説明】
【図１】本発明による出力バッファ回路の一実施形態を
有するＩＣ化された温度補償水晶発振器（ＴＣＸＯ）の
構成ブロック図である。
有するＩＣ化された温度補償水晶発振器（ＴＣＸＯ）の
構成ブロック図である。
【図２】図１に示したＴＣＸＯの調整方法のフローチャ
ートである。
ートである。
【図３】図１に示した出力バッファ回路の内部構成図で
ある。
ある。
【図４】図４（ａ）、（ｂ）、（ｃ）、（ｄ）は、図３
に示した出力バッファ回路の動作波形図である。
に示した出力バッファ回路の動作波形図である。
【図５】（ａ）は、従来の温度補償水晶発振器（ＴＣＸ
Ｏ）の基本構成図であり、（ｂ）は、補償回路の構成図
である。
Ｏ）の基本構成図であり、（ｂ）は、補償回路の構成図
である。
【図６】通常の出力バッファ回路の構成図である。
【図７】図６に示した出力バッファ回路の動作波形図で
ある。
ある。
１…補償回路、２…バラクタダイオード（バリキャッ
プ）、３、１２…水晶振動子、４、２０…発振回路（Ｏ
ＳＣ）、６ａ、６ｂ、６ｃ、６ｄ…第１、第２、第３、
第４のインバータ回路、１０…ＩＣ部、
１１…バリキャップ部、１３…サーミスタ
部、 １４…入出力端子群、１５…
切替回路、 １６…メモリ（Ｅ
Ｅ−ＰＲＯＭ）、１７…レギュレータ、
１８…可変抵抗回路網、１９…分圧回路、
２１…出力端子、２２…出力バッフ
ァ回路、 ２３、２４…電源端子、２
５、２６、２７…第１、第２、第３のインバータ回路、
２８…第１のＦＥＴ、 ２９…出力
端子、３０…第２のＦＥＴ、 １０
０〜１０３…各ステップ、
プ）、３、１２…水晶振動子、４、２０…発振回路（Ｏ
ＳＣ）、６ａ、６ｂ、６ｃ、６ｄ…第１、第２、第３、
第４のインバータ回路、１０…ＩＣ部、
１１…バリキャップ部、１３…サーミスタ
部、 １４…入出力端子群、１５…
切替回路、 １６…メモリ（Ｅ
Ｅ−ＰＲＯＭ）、１７…レギュレータ、
１８…可変抵抗回路網、１９…分圧回路、
２１…出力端子、２２…出力バッフ
ァ回路、 ２３、２４…電源端子、２
５、２６、２７…第１、第２、第３のインバータ回路、
２８…第１のＦＥＴ、 ２９…出力
端子、３０…第２のＦＥＴ、 １０
０〜１０３…各ステップ、
Claims (3)
- 【請求項１】 周波数信号を増幅整形する出力バッファ
回路であって、第１の周波数の信号で所定の振幅値の増
幅出力を得る場合に上記第１の周波数より低い周波数で
の振幅を制限して上記振幅値を所定値以内とする振幅制
限手段を具備したことを特徴とする出力バッファ回路。 - 【請求項２】 上記出力バッファ回路が、直列に接続さ
れた複数のインバータ回路を有し、上記複数のインバー
タ回路の最終段に振幅制限のネガティブフィードバック
をかける振幅制限回路が設けられていることを特徴とす
る請求項１に記載の出力バッファ回路。 - 【請求項３】 上記出力バッファ回路が、直列に接続さ
れた複数の増幅器を含み、且つ、最終段の増幅器は増幅
素子がタンデムに結合したものであり、上記複数の増幅
器の所要段出力の一部を上記タンデム接続された増幅素
子の少なくとも一つの増幅度をネガティブに制御するよ
うに供給されたことを特徴とする請求項１又は２記載の
出力バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8129103A JPH09294066A (ja) | 1996-04-25 | 1996-04-25 | 出力バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8129103A JPH09294066A (ja) | 1996-04-25 | 1996-04-25 | 出力バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09294066A true JPH09294066A (ja) | 1997-11-11 |
Family
ID=15001150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8129103A Pending JPH09294066A (ja) | 1996-04-25 | 1996-04-25 | 出力バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09294066A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111722A (ja) * | 2007-10-30 | 2009-05-21 | Panasonic Corp | 発振制御装置及び発振器 |
| US7579917B2 (en) | 2006-03-23 | 2009-08-25 | Panasonic Corporation | Output circuit for oscillator |
-
1996
- 1996-04-25 JP JP8129103A patent/JPH09294066A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579917B2 (en) | 2006-03-23 | 2009-08-25 | Panasonic Corporation | Output circuit for oscillator |
| JP2009111722A (ja) * | 2007-10-30 | 2009-05-21 | Panasonic Corp | 発振制御装置及び発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473289A (en) | Temperature compensated crystal oscillator | |
| US7348859B2 (en) | Crystal oscillator | |
| US7355489B2 (en) | High gain, high frequency CMOS oscillator circuit and method | |
| JP2016517219A (ja) | 拡張されたダイナミックレンジの間で線形利得を有するｌｎａ | |
| EP1432119A1 (en) | High quality serial resonance oscillator | |
| US7205858B2 (en) | Temperature compensated piezoelectric oscillator and electronic apparatus comprising it | |
| JP2003046335A (ja) | 温度補償水晶発振器 | |
| US20070126485A1 (en) | Voltage-controlled oscillator | |
| US5999063A (en) | Temperature-compensated crystal oscillator using square-law converter circuits for lower and higher temperature sides | |
| JP4237637B2 (ja) | 無線周波出力電力の制御 | |
| JPH09294066A (ja) | 出力バッファ回路 | |
| JP4499457B2 (ja) | 水晶発振器 | |
| JPH0846427A (ja) | 電圧制御型水晶発振器 | |
| US5770980A (en) | Fast starting oscillator | |
| JPH06276020A (ja) | 温度補償水晶発振器 | |
| JP5839936B2 (ja) | 水晶発振器 | |
| JP2006033238A (ja) | 電圧制御型発振器 | |
| JP2002026658A (ja) | 水晶発振回路 | |
| JP4541805B2 (ja) | 温度補償型水晶発振器 | |
| JP2002198736A (ja) | 温度補償水晶発振器 | |
| JP2002135051A (ja) | 圧電発振器 | |
| JP5556928B2 (ja) | 温度補償電圧発生回路、温度補償型発振回路 | |
| JP2010161437A (ja) | 温度補償型圧電発振器 | |
| JP3115811B2 (ja) | 電圧制御発振器と電圧制御発振方法 | |
| JPH1168463A (ja) | 温度補償型水晶発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |