JPH09292864A

JPH09292864A - ディジタル／アナログ変換器

Info

Publication number: JPH09292864A
Application number: JP34985096A
Authority: JP
Inventors: Tatsuji Asakawa; 辰司浅川
Original assignee: Asahi Glass Co Ltd
Current assignee: AGC Inc
Priority date: 1996-12-27
Filing date: 1996-12-27
Publication date: 1997-11-11

Abstract

(57)【要約】【課題】高品位の階調性表示を得る。【解決手段】列毎に入力された３ビットのディジタル画
像データがデコーダー１６でｄ₁ 〜ｄ₈ の選択出力に変
換され、抵抗からなる分圧回路１７によって基準電圧が
分圧され、液晶の光学特性に合わせられた複数の出力電
位が設けられ、選択出力によってスイッチ１８が制御さ
れて出力電位の一つが選択されて列電極との接続端子に
送られ、８階調の表示を行なうＴＦＴ用のディジタル／
アナログ変換器。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、列電極を形成した
基板と、共通電極または列電極に直交する行電極により
選択される複数の画素電極を形成した対向基板間に挟持
される液晶による画像表示装置に用いられるディジタル
／アナログ変換器に関する。

【０００２】

【従来の技術】従来の画像表示装置は図２に示すよう
に、Ｄ（１）〜Ｄ（Ｎ）で接続端子・電位を示す複数の
列電極を形成した基板と、Ｖ_C で電極端子・電位を示す
共通電極を形成した対向基板間に挟持される液晶表示体
（６）から構成され、列電極へのデータは、データＤを
クロックＣＬでシフトレジスター（５）により直列に転
送し、Ｄ（１）〜Ｄ（Ｎ）にあたる一群のデータ転送を
終了後シフトレジスターを一定期間静止状態に保ち、各
ビットの並列出力をＤ（１）〜Ｄ（Ｎ）に加えることで
構成していた。

【０００３】Ｖ_DD，Ｖ_SS（Ｖ_DD＞Ｖ_SS）は（５）の電源
端子・電位であり、Ｖ_C ＝Ｖ_SSでデータＤを転送後、
（６）の画素に加えられたＤ（Ｊ）−Ｖ_C 電圧（Ｊ＝１
〜Ｎ）は、次のＶ_C ＝Ｖ_DDのフレームにおいて、前のフ
レームと反転したデータを転送することで符号反転し、
液晶の交流駆動を行なっていた。

【０００４】

【発明が解決しようとする課題】したがって、画素に加
えられる電圧は、表示（点灯）か消去（非点灯）かの２
値のみとなり、電圧を変えて濃淡の階調のある表示を実
現することには、構成上問題があった。

【０００５】

【課題を解決するための手段】本発明は前述の問題点を
解決すべくなされたものであり、能動素子と液晶を備え
た画像表示装置の列電極を駆動するディジタル／アナロ
グ変換器であって、デコーダーと、抵抗で構成された分
圧回路と、スイッチとが備えられ、分圧回路と列電極と
の間にスイッチが配置され、分圧回路によって基準電圧
が分圧され、液晶の光学特性に合わせられた複数の出力
電位が設けられ、一列あたりｎビットで構成されたディ
ジタル画像データが入力され、デコーダーによって各列
毎の選択出力に変換され、選択出力によってスイッチが
制御されて前記出力電位のいずれかがアナログ画像デー
タとして選択されて列電極との接続端子に送られ、２ⁿ
階調の表示が行われるように設けられたことを特徴とす
るディジタル／アナログ変換器を提供する。

【０００６】図１は本発明の画像表示装置に用いられる
ディジタル／アナログ変換器の構成図であり、（１）は
シフトレジスター、（２）はラッチ、（３）はディジタ
ル／アナログ変換器、（４）は液晶表示体を示してい
る。

【０００７】（４）はＤ（１）〜Ｄ（Ｎ）で（３）との
接続端子を示す複数の列電極を形成した基板と、Ｖ_C で
電極端子・電位を示す共通電極を形成した対向基板間に
挟持される液晶から成り、列電極へのデータＤ（Ｊ）
（Ｊ＝１〜Ｎ）は、データＤ₀，Ｄ₁ ，Ｄ₂ をクロック
ＣＬで（１）により直列に転送し、Ｄ₀ ^S（１），Ｄ
₁ ^S（１），Ｄ₂ ^S（１）〜Ｄ₀ ^S（Ｎ），Ｄ₁ ^S（Ｎ），Ｄ₂ ^S
（Ｎ）にあたる一群のデータ転送を終了後、（１）の各
ビットの出力をライトイネーブル信号Ｗにより（２）に
並列に書き込み（２）の出力Ｄ₀ （Ｊ），Ｄ₁ （Ｊ），
Ｄ₂ （Ｊ）（Ｊ＝１〜Ｎ）を列毎にディジタル／アナロ
グ変換して得ている。

【０００８】Ｖ_DD，Ｖ_SS（Ｖ_DD＞Ｖ_SS）は、（１），
（２）の電源端子・電位であり、Ｖ_CCはＶ_CC≦Ｖ_SSにと
られ、Ｖ_DDと共に（３）の電源端子・電位となり、Ｖ_R
は（４）の共通電極電位Ｖ_C に対するアナログ出力を定
める（３）の基準電圧入力である。

【０００９】

【作用】その動作を図３のタイミングチャートに示す。
（１）はＤ₀ ，Ｄ₁ ，Ｄ₂ を転送するために、３組のシ
フトレジスターから構成され、ＣＬがＶ_SSでＤ₀ ，
Ｄ₁，Ｄ₂ を読み込み、Ｖ_DDで次段にデータを転送して
いる。Ｄ（Ｊ）はＶ_CC〜Ｖ_Rの電位にあり、Ｖ_C がフレ
ーム毎にＶ_CC，Ｖ_R の電位を交互にとり、Ｄ₀ ，Ｄ₁，
Ｄ₂ が偶数フレーム毎に直前のフレームと反転したデー
タになっている。

【００１０】このことから、Ｗによって（２）に書き込
まれた並列に出力される（３）へのディジタル入力Ｄ₀
（Ｊ），Ｄ₁ （Ｊ），Ｄ₂ （Ｊ）（Ｊ＝１〜Ｎ）は直前
のフレームの値と相補的に反転した値になっており、デ
ィジタル／アナログ変換器の出力がこのような入力変換
でＶ_C に対して反転した値となるように構成しているこ
とから、画素にかかる電圧Ｄ（Ｊ）−Ｖ_C は、偶数フレ
ーム毎に直前のフレームと符号が反転し、液晶の交流駆
動がなされている。

【００１１】図１は、３ビットのデータをディジタル／
アナログ変換していることから、８階調の画像表示装置
となっているが、一般的にはｎビットのデータ入力で２
ⁿ 階調の画像表示装置が得られる。

【００１２】

【実施例】このような本発明の画像表示装置に用いられ
るディジタル／アナログ変換器は、同一基板上に形成し
た複数のトランジスター、若しくはダイオード等の能動
素子をスイッチとして液晶を駆動する画像表示装置に適
用される。

【００１３】図４は一画素毎に形成されたトランジスタ
ーによって駆動される画像表示装置の画素の構成であ
り、（Ｉ，Ｊ）〜（Ｉ＋１，Ｊ＋１）の４画素を示して
いる。（７）はトランジスター、（８）は表示電圧の記
憶容量、（９）は画素電極、（１０）は（９）と対向す
る基板上の共通電極、（１１）は液晶、（１２）はゲー
ト信号を伝達する行電極、（１３）はソース信号を伝達
する列電極である。

【００１４】ゲート信号Ｇ（Ｉ）によりオンしたトラン
ジスターは、ソース信号Ｄ（Ｊ），Ｄ（Ｊ＋１）を各画
素電極に伝え、（１０）との間の電圧を（８）および
（１１）の並列容量に表示電圧として蓄え、オフ時には
その蓄えた電圧で画像を表示する。（８）の片側電極と
（１０）は共通に接続され、Ｖ_C の電位となっているこ
とと、（８）および（１１）の並列容量が（７）のゲー
ト・ドレイン間容量に対して充分大きいことから、
（９）（１０）間に配置されている表示電圧はトランジ
スターがオフしている間、Ｖ_C の電位変化にほとんど依
存せず一定を保つ。

【００１５】図５は図４に示した画素を有し、ディジタ
ル／アナログ変換器を備えた画像表示装置の構成図であ
り、本発明の第１の実施例である。図１に対応して（１
４）はシフトレジスター、（１５）はラッチ、（１６）
（１７）（１８）はディジタル／アナログ変換器を構成
し、（２０）は図４に示した画素の（７）（８）（９）
（１２）（１３）を行電極群と列電極群が互いに直交す
るようにマトリックス状に複数個配列した基板と共通電
極（１０）を形成した対向基板間に挟持される液晶（１
１）から成る表示体、（１９）は同一行電極に接続され
るトランジスター群を行毎に順次オンさせるゲート信号
を送出するシフトレジスターである。

【００１６】Ｇ（１）〜Ｇ（Ｍ）は（２０）の複数行の
行電極群との接続素子・電位を示し、Ｖ_G ，Ｖ_EE（Ｖ_G
＞Ｖ_SS≧Ｖ_EE）は（１９）の電源端子・電位であり、ク
ロックＣＬ_G でデータＤ_G をシフトし、Ｇ（１）〜Ｇ
（Ｍ）のゲート信号を作成している。ラッチ出力Ｄ₀
（Ｊ），Ｄ₁ （Ｊ），Ｄ₂ （Ｊ）（Ｊ＝１〜Ｎ）はデコ
ーダー（１６）によりｄ₁ （Ｊ），ｄ₂ （Ｊ），ｄ₃
（Ｊ），ｄ₄ （Ｊ），ｄ₅ （Ｊ），ｄ₆ （Ｊ），ｄ₇
（Ｊ），ｄ₈ （Ｊ）の８出力になり、分圧回路（１７）
から出力されるＶ₁ ，Ｖ₂ ，Ｖ₃ ，Ｖ₄ ，Ｖ₅ ，Ｖ₆ ，
Ｖ₇ ，Ｖ₈ の電位に接続されるスイッチ（１８）を制御
し、電位を選択して（２０）のソース電極に送られるア
ナログ画像データＤ（Ｊ）を作っている。

【００１７】（１６）（１７）（１８）より成るディジ
タル／アナログ変換器の電源は図１（３）のＶ_CC＝Ｖ_SS
でとられ、（１７）はＶ_R −Ｖ_C 間電圧を（２０）の液
晶の光学特性に合わせて抵抗で分圧している。図６のタ
イミングチャートに示すように、（１４）でデータＤ
₀ ，Ｄ₁ ，Ｄ₂ をクロックＣＬにより直列に転送し、Ｄ
₀ ^S（１），Ｄ₁ ^S（１），Ｄ₂ ^S（１）〜Ｄ₀ ^S（Ｎ），Ｄ₁ ^S
（Ｎ），Ｄ₂ ^S（Ｎ）にあたる一群のデータ転送を終了
後、（１９）の一行のゲート信号がＶ_G となり同一行の
（２０）の画素群のトランジスターをオンさせ、（１
４）の各ビットの出力をライトイネーブル信号Ｗにより
（１５）に並列に書き込み、その出力Ｄ₀ （Ｊ），Ｄ₁
（Ｊ），Ｄ₂ （Ｊ）（Ｊ＝１〜Ｎ）の列毎にディジタル
／アナログ変換したデータＤ（Ｊ）を列電極を通して画
素電極に蓄えている。

【００１８】この行のゲート信号がＶ_G になっている間
に次行のデータが（１４）を転送され、ゲート信号がＶ
_EEとなりその行の画素群のトランジスターがオフし、次
行のゲート信号がＶ_EEからＶ_G になると次のライトイネ
ーブル信号が出て（１４）の出力を（１５）に書き込
み、（１６）（１７）（１８）により変換されたデータ
が画素に伝えられる。このようなシークエンスをＧ
（１）〜Ｇ（Ｍ）のゲートでＭ回繰り返した１フレーム
で（２０）の全画素の表示電圧を定めている。

【００１９】この実施例の画素へのデータサイクルは様
々な表示データを全画素に入れる１フレームと一様な消
去データを全画素に入れる１フレームおよび共通電極電
位を基準として前記データと対称に反転する表示データ
を全画素に入れる１フレームと消去データを全画素に入
れる１フレームの計４フレームから構成されており、こ
のサイクルを定める周波数が（２０）の表示体にフリッ
カーを生じないように３０Ｈｚ以上で駆動されている。

【００２０】共通電極電位Ｖ_C はこのサイクルに合わせ
て前２フレームＶ_SS、後２フレームＶ_ROになっており、
Ｖ_C に対するアナログ出力を定める（１６）（１７）
（１８）より成るディジタル／アナログ変換器の基準電
位Ｖ_R の値を前２フレームＶ_RO、後２フレームＶ_SSと
し、Ｖ_R −Ｖ_C 間の基準電圧の値を前２フレームＶ_RO−
Ｖ_SS、後２フレームＶ_SS−Ｖ_ROとして、２フレーム毎の
所定の周期で反転し、液晶の交流駆動を行なっている。

【００２１】画素内の液晶にかかる実効電圧は、表示デ
ータのＶ_C との間の電圧をＶ_X 、消去データのＶ_C との
間の電圧をＶ₀ （Ｖ₀ ＝Ｖ₁ −Ｖ_C ）とすると（Ｖ_X ²＋
Ｖ₀ ²）^0.5 ／２^0.5 となることから、（１７）は実効値
で階調表示がなされるように抵抗比を定め、Ｖ₁ 〜Ｖ₈
の電位を出している。したがって、１行Ｊ列の画素電極
の電位Ｄ（１Ｊ）はＶ_C とともに２フレーム毎に反転し
Ｄ（１Ｊ）−Ｖ_C はデューティ５０％の交流波形となっ
ている。

【００２２】図７は図４と異なる駆動方式の画像表示装
置の画素の構成であり、（Ｉ，Ｊ）〜（Ｉ＋１，Ｊ＋
１）の４画素を示している。（２１）はトランジスタ
ー、（２２）は表示電圧の記憶容量、（２３）は画素電
極、（２４）は（２３）と対向する基板上の列電極、
（２５）は液晶、（２６）はゲート信号を伝達する行電
極、（２７）は（２４）と対向するトランジスターの集
積されている基板上で（２２）の片側電極を列状に共通
接続し、（２４）と接続する列電極、（２８）はソース
信号を伝達するソース信号Ｖ_a である。ゲート信号によ
りオンしたトランジスターは、ソース信号Ｖ_a の電位を
各画素電極に伝え、列電極Ｄ（Ｊ），Ｄ（Ｊ＋１）から
の信号との差電圧を（２２）および（２５）の並列容量
に表示電圧として蓄え、オフ時にはその蓄えた電圧で画
像を表示する。

【００２３】図４で説明したのと同様に、（２２）及び
（２５）の並列容量が（２１）のゲート・ドレイン間容
量に対して充分大きいことから（２３）（２４）間に記
憶されている表示電圧はトランジスターがオフしている
間、（２４）（２７）の電位変化にほとんど依存せず一
定を保つ。

【００２４】図８は図７に示した画素を有する画像表示
装置の構成図であり、本発明の第２の実施例を示し、図
９はその動作を示すタイミングチャートである。

【００２５】（２９）〜（３５）はそれぞれ図５（１
４）〜（２０）に対応しているが、第１の実施例と異な
るところは、（３５）が図７に示した画素の（２４）の
列電極を複数形成した基板と、（２１）（２２）（２
３）（２６）（２７）（２８）を行電極群と列電極群が
互いに直交するようにマトリックス状に配列し、列電極
（２４）に直交する行電極により選択される複数の画素
電極を形成した対向基板間に挟持される液晶（２５）か
ら成る表示体であること、（３５）の列電極毎に形成さ
れたディジタル／アナログ変換器を構成する（３１）
（３２）（３３）の内、（３２）の基準電圧Ｖ_R −Ｖ_SS
が固定されていることである。

【００２６】そのために（３４）の一行のゲート信号が
Ｖ_G となり同一行の（３５）の画素群のトランジスター
がオンすると複数の列電極に共通なソース信号Ｖ_a を画
素電極に入れ、この行電極により選択された画素電極の
電位に対して、液晶にかかるアナログ電圧が定められる
ように列電極Ｄ（Ｊ）（Ｊ＝１〜Ｎ）を通してデータを
加えている。

【００２７】この行のゲート信号がＶ_G になっている間
に次行のデータが（２９）を転送され、ゲート信号がＶ
_EE（≦２Ｖ_SS−Ｖ_RO）となりその行の画素群のトランジ
スターがオフし、次行のゲート信号がＶ_EEからＶ_G にな
ると、ライトイネーブル信号Ｗが出て（２９）の各ビッ
トの並列出力を（３０）に書き込み、（３０）の出力を
（３１）（３２）（３３）のディジタル／アナログ変換
器により変換したデータを画素に伝えている。

【００２８】この実施例の画素へのデータサイクルは、
様々な表示データを全画素に入れる１フレームと、行電
極により選択された画素電極の電位を基準として前１フ
レームのデータと対称に反転する表示データを全画素に
入れる１フレームの計２フレームから構成されている。

【００２９】ソース信号Ｖ_a に従って行電極により選択
された画素電極の電位は前１フレームＶ_SS、後１フレー
ムＶ_ROになっており、シフトレジスターへの入力Ｄ₀ ，
Ｄ₁，Ｄ₂ が後１フレームで前１フレームと反転したデ
ータになっていることからＷによってラッチに書き込ま
れ、並列に出力されるディジタル／アナログ変換器への
ディジタル入力Ｄ₀ （Ｊ），Ｄ₁ （Ｊ），Ｄ₂ （Ｊ）は
後１フレームで前１フレームの値と相補的に反転した値
になっており、デコーダーがこの相補的な入力に対し
て、ｄ_k （Ｊ）→ｄ_9-k （Ｊ）（ｋ＝１〜８）となるよ
うにスイッチの選択を変え、分圧回路がＶ_k −Ｖ_SS＝Ｖ
_R −Ｖ_9-k にＶ₁ 〜Ｖ₈ の電位を定めていることから、
ディジタル／アナログ変換器の出力電圧は行電極により
選択された画素電極の電位に対して、１フレーム毎の所
定の周期で反転し、液晶の交流駆動を行なっている。

【００３０】液晶にかかる前１フレームの電圧をＶ_X と
すると、後１フレームは−Ｖ_X となり、（３２）は液晶
の点灯、非点灯を定める電圧をＶ_R −Ｖ_SS間で前述の如
く特性に合せ、階調表示がなされるように抵抗で分圧
し、１行Ｊ列の画素の液晶にかかる電圧Ｄ（Ｊ）−Ｄ
（１Ｊ）に示す如くデューティ１００％の駆動をしてい
る。

【００３１】図１０は図９に示したタイミングチャート
を変形した本発明の第２の実施例のタイミングチャート
である。ソース信号Ｖ_a に従って行電極により選択され
た画素電極の電位はＶ_SSかＶ_ROであり、列電極の信号Ｄ
（Ｊ）はＶ_SS〜Ｖ_ROにあることから、行電極により選択
された画素電極の電位がＶ_SSの時からの１フレーム間
は、非選択の期間を通じて画素電極の電位Ｄ（ＩＪ）
（Ｉ＝１〜Ｍ，Ｊ＝１〜Ｎ）は２Ｖ_SS−Ｖ_RO〜Ｖ_ROにあ
り、Ｖ_ROの時からの１フレーム間のＤ（ＩＪ）はＶ_SS〜
２Ｖ_RO−Ｖ_SSにある。

【００３２】図９では画素毎のトランジスターを制御す
るゲート信号を、画素を選択しトランジスターをオンさ
せるのにＶ_G （＞Ｖ_RO）、画素を非選択にしトランジス
ターをオフさせるのにＶ_EE（≦２Ｖ_SS−Ｖ_RO）と変化さ
せているが、図１０では、Ｄ（ＩＪ）の電位に注目し、
行電極により選択された画素電極の電位がＶ_SSの時から
の１フレームは、トランジスターをオンさせるのにＶ_G
＋Ｖ_SS−Ｖ_RO（＞Ｖ_SS）、トランジスターをオフさせる
のにＶ_EE（≦２Ｖ_SS−Ｖ_RO）とし、Ｖ_ROの時からの１フ
レームは、トランジスターをオンさせるのにＶ_G （＞Ｖ
_RO）、トランジスターをオフさせるのにＶ_EE＋Ｖ_RO−Ｖ
_SS（≦Ｖ_SS）とし、フレーム毎のゲート信号のパルスの
高さをＶ_G ＋Ｖ_SS−Ｖ_RO−Ｖ_EE（＜Ｖ_G −Ｖ_EE）に縮
め、Ｇ（１）〜Ｇ（Ｍ）の各ゲート信号を出している。

【００３３】図５、図８ではディジタル／アナログ変換
器を構成する分圧回路は１個で、デコーダー、スイッチ
を表示体の列電極毎に形成しているが、複数のデコーダ
ー、スイッチ毎に分圧回路を持たせ、ディジタル／アナ
ログ変換してもよい。

【００３４】また図１、図５の構成で共通電極・電位と
呼称したところは、図８に示した構成の列電極に直交す
る行電極により選択される画素電極・電位とすることで
本発明の趣旨を同様に果すことができる。図８の構成の
列電極に直交する行電極により選択される画素電極・電
位を図１、図５に示した構成の共通電極・電位とするこ
とも同様である。したがって、以後の実施例については
この点は考慮されているものとして、複数の列電極を形
成した基板と、共通電極を形成した対向基板間に挟持さ
れる液晶による表示体を用いた画像表示装置について記
載し、複数の列電極を形成した基板と、列電極に直交す
る行電極により選択される複数の画素電極を形成した対
向基板間に挟持される液晶による表示体を用いた画像表
示装置をも包含するものとする。

【００３５】次に参考例を図１１〜１６を参照して説明
する。なお、各例に用いられている共通的な回路要素、
および駆動方式は他の例においても組み合わせて適用可
能である。まず図１１は図５（１６）（１７）（１
８）、図８（３１）（３２）（３３）に代替されるディ
ジタル／アナログ変換器を示し、図１２は図１１に示し
た回路に使用される演算増幅器を示している。図５、図
８のディジタル／アナログ変換器が電圧選択方式であっ
たのに対して、図１１は電流選択方式となっている。

【００３６】いずれも相補接続絶縁ゲート型電界効果ト
ランジスターの集積回路で構成される。（３６）は演算
増幅器であり、基準電圧Ｖ_R −Ｖ_CCを反転入力し、出力
で電流源トランジスター（３８），（４１），（４
３），（４５），（４７）を制御し、ｒの抵抗（３９）
の電極間電圧を非反転入力としている。（３７），（４
０），（４２），（４４），（４６）は（３８），（４
１），（４３），（４５），（４７）の電流経路をオン
・オフするスイッチトランジスターであり、電流源トラ
ンジスターよりオン抵抗が充分低く、（３８）／（４１
＋２Ｌ）（Ｌ＝０〜３）のチャンネル幅／チャンネル長
比と（３７）／（４０＋２Ｌ）とが実質的にほぼ等しく
なるようにしている。

【００３７】ゲート電圧がＶ_SSとなっている（３７）は
常時オンであり、（３８）により（３９）に流れる電流
は抵抗の電極間電圧がＶ_R −Ｖ_CCとなるように（３６）
で定められる。集積回路内で電流源トランジスターは近
接して配置され、チャンネル幅／チャンネル長を規格化
した性能が同等であり、演算増幅器出力Ｖ₀ を共通にゲ
ート入力としていることから、電流源トランジスターの
チャンネル幅／チャンネル長を（３８）β，（４１）β
_p ，（４３）β₀ ，（４５）β₁ ，（４７）β₂ とし、
（４８）の抵抗をＲとすれば出力はＤ（Ｊ）＝（Ｖ_R −
Ｖ_CC）Ｒ（Ｐβ_p ＋Ｄ₀ （Ｊ）β₀ ＋Ｄ₁ （Ｊ）β₁ ＋
Ｄ₂ （Ｊ）β₂ ）／ｒβ＋Ｖ_CC，（Ｐ，Ｄ₀ （Ｊ），Ｄ
₁ （Ｊ），Ｄ₂ （Ｊ）はＶ_DDの時０，Ｖ_SSの時１）とな
り、ｒ，Ｒ，β_p ，β₀ ，β₁ ，β₂ を適切な値に定め
ることで、Ｐ，Ｄ₀ （Ｊ），Ｄ₁（Ｊ），Ｄ₂ （Ｊ）の
ディジタル入力をディジタル／アナログ変換した出力が
得られる。

【００３８】例えばｒ＝Ｒ，β₂ ＝２β₁ ＝４β₀ ，β
＝β₀ ＋β₁ ＋β₂ とすればＶ_SS〜Ｖ_DDのディジタル入
力でＶ_CC〜（Ｖ_R −Ｖ_CC）（１＋β_p ／β）＋Ｖ_CCのア
ナログ電圧が、（Ｖ_R −Ｖ_CC）／７の単位電圧の３ビッ
トの重み付けで出力される。

【００３９】（３６）は、簡単には、バイアス段と差動
増幅段を有する演算増幅器を用いることができ、図１２
に例示される回路は近接し、形状の全く同等なＰチャン
ネルトランジスター（５４），（５５）を能動負荷と
し、近接し、形状の全く同等なＮチャンネルトランジス
ター（５２），（５３）のゲートに差動入力Ｖ₊ ，Ｖ_-
を接続し、ソースをＮチャンネルトランジスター（５
１）の定電流源に接続した差動増幅段と、ゲート・ドレ
イン及び（５１）のゲートを接続したＮチャンネルトラ
ンジスター（５０）に、負荷抵抗となるＰチャンネルト
ランジスター（４９）を接続したバイアス段からなる演
算増幅器である。

【００４０】ディジタル／アナログ変換器は液晶表示体
の列電極毎に形成されるが、（３６）は先述の分圧回路
のように複数列のディジタル／アナログ変換器で共有す
ることができ、Ｄ（Ｊ）を定める抵抗（４８）は複数列
について、（３９）と近接するように集積回路上に配置
される。

【００４１】（Ｖ_R −Ｖ_CC）β_p ／βは図５、図８のＶ
₁ −Ｖ_C ，Ｖ₁ −Ｖ_SS，Ｖ_R −Ｖ₈に相当する予め定め
られた電圧を設定するのに用い、Ｐで（４０）をスイッ
チし、（４１）を制御することで達せられる。

【００４２】図１３は図４に示した画素から成る液晶表
示体の各列毎に図１１に示したディジタル／アナログ変
換器を有する画像表示装置の構成図であり、本発明の参
考例１を示し、図１４はそのタイミングチャートであ
る。（５６）（５７）（５９）（６０）はそれぞれ図５
（１４）（１５）（１９）（２０）に対応している。

【００４３】（５６）でデータＤ₀ ，Ｄ₁ ，Ｄ₂ をクロ
ックＣＬにより直列に転送し、Ｄ₀ ^S（１），Ｄ
₁ ^S（１），Ｄ₂ ^S（１）〜Ｄ₀ ^S（Ｎ），Ｄ₁ ^S（Ｎ），Ｄ₂ ^S
（Ｎ）にあたる一群のデータ転送を終了後、（５９）の
一行のゲート信号がＶ_G となり同一行の（６０）の画素
群のトランジスターをオンさせる。

【００４４】（５６）の各ビットの出力はライトイネー
ブル信号Ｗにより（５７）に書き込まれ、その出力Ｄ₀
（Ｊ），Ｄ₁ （Ｊ），Ｄ₂ （Ｊ）（Ｊ＝１〜Ｎ）を（５
８）で図１１の様に列毎にディジタル／アナログ変換し
たデータＤ（Ｊ）は列電極を通して画素電極に蓄えられ
る。

【００４５】この行のゲート信号がＶ_G になっている間
に次行のデータが（５６）を転送され、ゲート信号がＶ
_EEとなりその行の画素群のトランジスターがオフし、次
行のゲート信号がＶ_EEからＶ_G になると次のライトイネ
ーブル信号が出て（５６）の出力を（５７）に書き込み
（５８）により変換されたデータが画素に伝えられる。

【００４６】この参考例の画素へのデータサイクルは、
様々な表示データを全画素に入れる１フレームと共通電
極電位Ｖ_C を基準として前記データと対称に反転する表
示データを全画素に入れる１フレームの計２フレームか
ら構成され、所定の周波数例えば３０Ｈｚで駆動されて
いる。

【００４７】共通電極電位Ｖ_C はこのサイクルに合わせ
て前１フレームＶ_CC、後１フレームＶ_ROになっており、
シフトレジスターへの入力Ｄ₀ ，Ｄ₁ ，Ｄ₂ が後１フレ
ームで前１フレームと反転したデータになっていること
から、Ｗによってラッチに書き込まれ、並列に出力され
るディジタル／アナログ変換器へのディジタル入力Ｄ₀
（Ｊ），Ｄ₁ （Ｊ），Ｄ₂ （Ｊ）は後１フレームで前１
フレームの値と相補的に反転した値になっており、予め
定められた電圧を設定するスイッチ入力Ｐも前１フレー
ムＶ_SSで電圧設定、後１フレームＶ_DDで電圧非設定とな
っていることから、基準電圧入力がＶ_RO−Ｖ_CCで一定な
ディジタル／アナログ変換器の出力は共通電極の電位に
対して１フレーム毎の所定の周期で反転し、液晶の交流
駆動がなされている。

【００４８】図１１に示すディジタル／アナログ変換器
の電流源トランジスターのチャンネル幅／チャンネル長
は適切な値に定められ（図１４ではβ＝β_p ＋β₀ ＋β
₁ ＋β₂ でβ_p ，β₀ ＜β₁ ＜β₂ を定めている）、階
調表示する液晶の光学特性に合わせて、ディジタル入力
に対するアナログ出力が出されるようにしている。した
がって、１行Ｊ列の画像電極のＤ（１Ｊ）はＶ_C ととも
に１フレーム毎に反転し、Ｄ（１Ｊ）−Ｖ_C がデューテ
ィ１００％の交流波形となっている。

【００４９】図１５は図１４に示したタイミングチャー
トを変形した本発明の参考例１のタイミングチャートで
ある。共通電極電位Ｖ_C がＶ_CCの時には、画素電極の電
位は２Ｖ_CC−Ｖ_RO〜Ｖ_ROにあり、Ｖ_C がＶ_ROの時にはＶ
_CO〜２Ｖ_RO−Ｖ_CCにある。

【００５０】図１４では画素毎のトランジスターを制御
するゲート信号を、画素を選択しトランジスターをオン
させるのにＶ_G （＞Ｖ_RO）、画素を非選択にしトランジ
スターをオフさせるのにＶ_EE（≦２Ｖ_CC−Ｖ_RO）と変化
させているが、図１５では共通電極電位Ｖ_C がＶ_CCの時
には、トランジスターをオンさせるのにＶ_G ＋Ｖ_CC−Ｖ
_RO（＞Ｖ_RO）、トランジスターをオフさせるのにＶ
_EE（≦２Ｖ_CC−Ｖ_RO）とし、Ｖ_C がＶ_ROの時にはトラン
ジスターをオンさせるのにＶ_G 、トランジスターをオフ
させるのにＶ_EE＋Ｖ_RO−Ｖ_CC（Ｖ_CC）とし、ゲート信号
のパルスの高さをＶ_G ＋Ｖ_CC−Ｖ_RO−Ｖ_EE（＜Ｖ_G −Ｖ
_EE）に縮め、Ｇ（１）〜Ｇ（Ｍ）の各ゲート信号を出し
ている。

【００５１】図１６は図１３に示した画像表示装置と同
様な構成の参考例２の画像表示装置の動作を示すタイミ
ングチャートである。図１６は図１４に対して、シフト
レジスターに入力されるクロックＣＬ、データＤ₀ ，Ｄ
₁ ，Ｄ₂ 、ラッチへのデータ書き込みをイネーブルにす
る信号Ｗ、ディジタル／アナログ変換器に予め定められ
た出力電圧を設定するスイッチ入力Ｐは同様な信号とな
っているが、ディジタル／アナログ変換器の電源Ｖ_CC及
び基準電圧入力Ｖ_R が１フレーム毎に変化し、共通電極
電位Ｖ_C は一定になっている。

【００５２】図１１に示すディジタル／アナログ変換器
は、基準電圧入力Ｖ_R 、出力Ｄ（Ｊ）ともに電源電位Ｖ
_CCに対して定められるようになっており、Ｖ_R −Ｖ_CCを
一定にしたままの変化では、Ｄ（Ｊ）−Ｖ_CCは一定に定
められる。図１６においてＰがＶ_SSとなっている前１フ
レームでは、Ｖ_R がＶ_RO，Ｖ_COが（Ｖ_RO＋Ｖ_CO）／２と
なっており、後１フレームでは、シフトレジスターへの
入力Ｄ₀ ，Ｄ₁ ，Ｄ₂が前と反転したデータになってい
ることから、Ｗによってラッチに書き込まれ並列に出力
されるディジタル／アナログ変換器へのディジタル入力
Ｄ₀ （Ｊ），Ｄ₁ （Ｊ），Ｄ₂ （Ｊ）は後１フレームで
前１フレームの値と相補的に反転した値になり、ＰがＶ
_DD，Ｖ_R が（Ｖ_RO＋Ｖ_CO）／２，Ｖ_CCがＶ_COであること
と、共通電極電位Ｖ_C がフレームに依らず（Ｖ_RO＋
Ｖ_CO）／２の一定であること、ディジタル／アナログ変
換器のチャンネル幅／チャンネル長がβ＝β_p ＋β₀ ＋
β₁ ＋β₂ となるように選ばれていることから、画素に
入る電位は前１フレームで（Ｖ _RO＋Ｖ_CO）／２〜Ｖ_RO、
後１フレームでＶ_C を基準として前と対称に反転する
（Ｖ_RO＋Ｖ_CO）／２〜Ｖ_COとなり、１フレーム毎の所定
の周期で反転する液晶の交流駆動がなされている。した
がって、行Ｊ列の画素電極の電位Ｄ（１Ｊ）はＶ_Cに対
して１フレーム毎に反転し、Ｄ（１Ｊ）−Ｖ_C はデュー
ティ１００％の交流波形を示している。

【００５３】以上説明した本発明及び第１〜第２の実施
例、参考例１、参考例２のディジタル／アナログ変換器
を備えた画像表示装置でカラー表示するためには、透明
な共通電極または列電極を形成した基板上に近接してＲ
（赤）、Ｇ（緑）、Ｂ（青）の３原色カラーフィルター
を、対向基板の画素電極に対応して配置し、行電極によ
り選択される画素電極に対応するカラーフィルターの並
びに応じて順次クロックＣＬに同期したカラーデータＤ
₀ ，Ｄ₁ ，Ｄ₂ をシフトレジスターに転送し、ラッチ後
ディジタル／アナログ変換した出力を選択された行の画
素電極に入れることで達成される。

【００５４】即ち液晶表示体のカラーフィルター後方に
光源を配置し、液晶にかかる電圧で画素毎の液晶配列を
制御し、カラーフィルター、液晶を通して透過する光量
を変化させることでカラー画像表示がなされる。

【００５５】

【発明の効果】このように本発明のディジタル／アナロ
グ変換器を備えた画像表示装置は、液晶表示体の列電極
毎に共通な分圧回路と、デコーダーと、スイッチとが備
えられたディジタル／アナログ変換器を配置した構成と
したことで、液晶にかかる電圧を画素毎に変えて階調表
示をすることができ、液晶表示体の画素電極に線順次動
作でデータを入れるようにしたことで、画像データをラ
ッチしディジタル／アナログ変換して画素電極に入れる
期間はフレーム周期／画素の行数となり、データの設定
時間に余裕を持たせられることから、画素の行数、列数
を増加させ大表示容量、大面積の表示を実現できる優れ
た特徴を有するものである。

【図面の簡単な説明】

【図１】本発明のディジタル／アナログ変換器を備えた
画像表示装置の構成図。

【図２】従来の画像表示装置の構成図。

【図３】図１の画像表示装置の動作を示すタイミングチ
ャート。

【図４】一画素毎に形成されたトランジスターによって
駆動される画像表示装置の画素の構成図。

【図５】図４の画素を有する本発明の第１の実施例の構
成図。

【図６】図５の第１の実施例の動作を示すタイミングチ
ャート。

【図７】一画素毎に形成されたトランジスターによって
駆動される画像表示装置の画素の構成図。

【図８】図７の画素を有する本発明の第２の実施例の構
成図。

【図９】図８の画像表示装置の動作を示すタイミングチ
ャート。

【図１０】図９と同様に図８の画像表示装置の動作を示
すタイミングチャート。

【図１１】画像表示装置に使用されるディジタル／アナ
ログ変換器の参考例。

【図１２】図１１のディジタル／アナログ変換器に使用
される演算増幅器。

【図１３】図４の画素と図１１のディジタル／アナログ
変換器を有する参考例１の画像表示装置の構成図。

【図１４】図１３の画像表示装置の動作を示すタイミン
グチャート。

【図１５】図１４と同様に図１３の画像表示装置の動作
を示すタイミングチャート。

【図１６】図１３の画像表示装置と同様な構成の参考例
２の画像表示装置の動作を示すタイミングチャート。

【符号の説明】

１：シフトレジスター２：ラッチ３：ディジタル／アナログ変換器４：液晶表示体Ｄ（１）〜Ｄ（Ｎ）：（３）と（４）との接続端子を示
す列電極Ｗ：（２）のライトイネーブル信号Ｖ_R ：（３）の基準電圧入力Ｖ_C ：（４）の共通電極端子・電位Ｖ_DD，Ｖ_SS：（１）と（２）の電源端子・電位Ｖ_DD，Ｖ_CC：（３）の電源端子・電位

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年１月２３日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】図１５は図１４に示したタイミングチャー
トを変形した本発明の参考例１のタイミングチャートで
ある。共通電極電位Ｖ_C がＶ_CCの時には、画素電極の電
位は２Ｖ_CC−Ｖ_RO〜Ｖ_ROにあり、Ｖ_C がＶ_ROの時にはＶ
_CC〜２Ｖ_RO−Ｖ_CCにある。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００５０

【補正方法】変更

【補正内容】

【００５０】図１４では画素毎のトランジスターを制御
するゲート信号を、画素を選択しトランジスターをオン
させるのにＶ_G （＞Ｖ_RO）、画素を非選択にしトランジ
スターをオフさせるのにＶ_EE（≦２Ｖ_CC−Ｖ_RO）と変化
させているが、図１５では共通電極電位Ｖ_C がＶ_CCの時
には、トランジスターをオンさせるのにＶ_G ＋Ｖ_CC−Ｖ
_RO（＞Ｖ_RO）、トランジスターをオフさせるのにＶ
_EE（≦２Ｖ_CC−Ｖ_RO）とし、Ｖ_C がＶ_ROの時にはトラン
ジスターをオンさせるのにＶ_G 、トランジスターをオフ
させるのにＶ_EE＋Ｖ_RO−Ｖ_CC（≦Ｖ_CC）とし、ゲート信
号のパルスの高さをＶ_G ＋Ｖ_CC−Ｖ_RO−Ｖ_EE（＜Ｖ_G −
Ｖ_EE）に縮め、Ｇ（１）〜Ｇ（Ｍ）の各ゲート信号を出
している。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００５２

【補正方法】変更

【補正内容】

【００５２】図１１に示すディジタル／アナログ変換器
は、基準電圧入力Ｖ_R 、出力Ｄ（Ｊ）ともに電源電位Ｖ
_CCに対して定められるようになっており、Ｖ_R −Ｖ_CCを
一定にしたままの変化では、Ｄ（Ｊ）−Ｖ_CCは一定に定
められる。図１６においてＰがＶ_SSとなっている前１フ
レームでは、Ｖ_R がＶ_RO，Ｖ_CCが（Ｖ_RO＋Ｖ_CO）／２と
なっており、後１フレームでは、シフトレジスターへの
入力Ｄ₀ ，Ｄ₁ ，Ｄ₂が前と反転したデータになってい
ることから、Ｗによってラッチに書き込まれ並列に出力
されるディジタル／アナログ変換器へのディジタル入力
Ｄ₀ （Ｊ），Ｄ₁ （Ｊ），Ｄ₂ （Ｊ）は後１フレームで
前１フレームの値と相補的に反転した値になり、ＰがＶ
_DD，Ｖ_R が（Ｖ_RO＋Ｖ_CO）／２，Ｖ_CCがＶ_COであること
と、共通電極電位Ｖ_C がフレームに依らず（Ｖ_RO＋
Ｖ_CO）／２の一定であること、ディジタル／アナログ変
換器のチャンネル幅／チャンネル長がβ＝β_p ＋β₀ ＋
β₁ ＋β₂ となるように選ばれていることから、画素に
入る電位は前１フレームで（Ｖ_RO＋Ｖ_CO）／２〜Ｖ_RO、
後１フレームでＶ_C を基準として前と対称に反転する
（Ｖ_RO＋Ｖ_CO）／２〜Ｖ_COとなり、１フレーム毎の所定
の周期で反転する液晶の交流駆動がなされている。した
がって、１行Ｊ列の画素電極の電位Ｄ（１Ｊ）はＶ_C に
対して１フレーム毎に反転し、Ｄ（１Ｊ）−Ｖ_C はデュ
ーティ１００％の交流波形を示している。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正内容】

【００５３】以上説明した本発明及び第１〜第２の実施
例、参考例１、参考例２のディジタル／アナログ変換器
を備えた画像表示装置でカラー表示するためには、透明
な共通電極または列電極を形成した基板上に電極に近接
してＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色カラーフィ
ルターを、対向基板の画素電極に対応して配置し、行電
極により選択される画素電極に対応するカラーフィルタ
ーの並びに応じて順次クロックＣＬに同期したカラーデ
ータＤ₀ ，Ｄ₁ ，Ｄ₂ をシフトレジスターに転送し、ラ
ッチ後ディジタル／アナログ変換した出力を選択された
行の画素電極に入れることで達成される。

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正内容】

【図５】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図１５

【補正方法】変更

【補正内容】

【図１５】

Claims

【特許請求の範囲】

【請求項１】能動素子と液晶を備えた画像表示装置の列
電極を駆動するディジタル／アナログ変換器であって、
デコーダーと、抵抗を備えた分圧回路と、スイッチとが
備えられ、分圧回路と列電極との間にスイッチが配置さ
れ、分圧回路によって基準電圧が分圧され、液晶の光学
特性に合わせられた複数の出力電位が設けられ、一列あ
たりｎビットで構成されたディジタル画像データが入力
され、デコーダーによって各列毎の選択出力に変換さ
れ、選択出力によってスイッチが制御されて前記出力電
位のいずれかがアナログ画像データとして選択されて列
電極との接続端子に送られ、２ⁿ 階調の表示が行われる
ように設けられ、集積回路で構成されてなることを特徴
とするディジタル／アナログ変換器。
【請求項２】ディジタル／アナログ変換器の基準電圧の
値が、１フレームで反転される請求項１記載のディジタ
ル／アナログ変換器。
【請求項３】ディジタルの画像データの入力の値を１フ
レームの周期で相補的に変える請求項１記載のディジタ
ル／アナログ変換器。
【請求項４】相補接続絶縁ゲート型電界効果トランジス
ターの集積回路で構成された請求項１、２または３記載
のディジタル／アナログ変換器。
【請求項５】ｎ＝３である請求項１、２、３または４記
載のディジタル／アナログ変換器。