JPH09283764A

JPH09283764A - 半導体装置およびその製造方法

Info

Publication number: JPH09283764A
Application number: JP9541596A
Authority: JP
Inventors: Toshiyuki Kishi; 敏幸岸; Takashi Toida; 孝志戸井田
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1996-04-17
Filing date: 1996-04-17
Publication date: 1997-10-31

Abstract

(57)【要約】【課題】埋込酸化膜の膜厚が薄くなり、ゲート電極や
配線の寄生容量が大きくなるという問題点と、埋込酸化
膜がなくなってしまい、ゲート電極と半導体基板とが短
絡するという問題点の発生を防止する。【解決手段】半導体基板１１に設ける埋込酸化膜１３
と、埋込酸化膜１３上に設ける素子領域１７と、素子領
域１７の表面で素子領域の周辺部に設ける境界領域被膜
２１と、境界領域被膜２１上に設けソース領域とドレイ
ン領域とゲート電極形成領域を露出するように設ける絶
縁膜２５と、素子領域上に設けるゲート酸化膜と、ゲー
ト酸化膜上に設けるゲート電極３１と、ゲート電極３１
の整合する領域の素子領域に設けるソース領域とドレイ
ン領域とを有する半導体装置およびその製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の構造と
製造方法とに関し、とくに絶縁性膜被膜上に素子を形成
するシリコン・オン・インシュレータ（ＳＯＩ）技術を
利用する半導体装置の構造と製造方法とに関する。

【０００２】

【従来の技術】絶縁性膜被膜上に素子を形成するシリコ
ン・オン・インシュレータ（ＳＯＩ）技術を用いて得ら
れる半導体装置においては、素子間の完全な絶縁分離が
可能であり、さらにラッチアップやソフトエラーの発生
を抑制することができるという利点を備えている。この
シリコン・オン・インシュレータ技術を用いる半導体装
置としては、たとえば特開昭５６−１１１２６１号公報
に記載されている。

【０００３】さらにまた絶縁性被膜上に形成する半導体
膜の膜厚を薄膜化した半導体装置では、空乏層電荷の大
部分がゲート電極のポテンシャルに支配されるため、短
チャンネル効果を抑えることや、電流駆動能力を向上さ
せることが可能となる。

【０００４】この絶縁性膜被膜上に素子を形成するシリ
コン・オン・インシュレータ技術を用いた従来技術にお
ける半導体装置を、図９と図１０とを用いて説明する。
図９は従来技術における絶縁性被膜上に形成する電界効
果型トランジスタを示す平面図であり、図１０は従来技
術における絶縁性被膜上に形成する電界効果型トランジ
スタを示す断面図である。以下、図９と図１０とを交互
に参照して説明する。

【０００５】半導体基板１１に酸素イオンを注入し、さ
らに熱処理を行うことにより形成する埋込酸化膜１３
と、この埋込酸化膜１３上の半導体膜とを半導体基板１
１上に設ける。この半導体膜を島状にパターンニングし
て、半導体膜に素子を形成する素子領域１７とする。こ
の素子領域１７は、島状に分離することと、埋込酸化膜
１３とによって完全に絶縁分離している。

【０００６】さらに半導体膜からなる素子領域１７表面
にゲート酸化膜２７を設け、さらにゲート電極３１を設
けて、半導体−絶縁性被膜−金属のＭＯＳ型半導体素子
を構成している。さらにゲート電極３１に整合する素子
領域１７にソース領域３３とドレイン領域３５とを設け
る。

【０００７】さらに絶縁性被膜からなる層間膜３７を半
導体基板１１上の全面に設ける。さらにまた層間膜３７
に開口領域であるコンタクトホール３９を設ける。そし
て、配線４１を設け、コンタクトホール３９を介して、
ソース領域３３とドレイン領域３５とゲート電極３１
と、配線４１とを接続する。

【０００８】

【発明が解決しようとする課題】この図９と図１０に示
すシリコン・オン・インシュレータ技術を用いる半導体
装置では、素子間の完全な絶縁分離が可能であり、さら
にラッチアップやソフトエラーの発生を抑制することが
可能となる。さらに絶縁性被膜上に形成する半導体膜の
膜厚を薄膜化した半導体装置では、空乏層電荷の大部分
がゲート電極のポテンシャルに支配されるため、短チャ
ンネル効果を抑えることや、電流駆動能力を向上させる
ことが可能となる。

【０００９】しかしながら図９と図１０とを用いて説明
したシリコン・オン・インシュレータ技術を用いる半導
体装置では、以下に記載する埋込酸化膜１３の形成に起
因する問題点がある。

【００１０】前述のように埋込酸化膜１３は、半導体基
板１１に酸素イオンを注入して形成している。そして酸
素イオン注入量として１０¹⁸ｃｍ^-2オーダーから、結晶
欠陥の発生の少ない１０¹⁷ｃｍ^-2オーダーの酸素イオン
注入量が最近注目されてきている。

【００１１】埋込酸化膜１３を１０¹⁷ｃｍ^-2オーダーの
酸素イオン注入量によって形成すると、従来の１０¹⁸ｃ
ｍ^-2オーダーの酸素イオン注入量を採用する半導体装置
と比較して、素子領域の結晶欠陥を低減することがで
き、さらに汚染の発生もない。このため品質が良好な素
子領域１７を備える半導体基板１１を得ることができる
という利点をもつ。

【００１２】しかしながら１０¹⁷ｃｍ^-2オーダーの酸素
イオン注入量によって形成する埋込酸化膜１３は、７０
ｎｍから８０ｎｍの厚さとなってしまう。このため酸素
イオン注入による埋込酸化膜１３の形成した後のゲート
酸化膜の形成処理工程とゲート電極の形成処理工程にお
いて、埋込酸化膜１３の膜厚が薄くなり、ゲート電極３
１の寄生容量が大きくなるという問題点が発生する。さ
らに埋込酸化膜１３がなくなってしまい、ゲート電極３
１と半導体基板１１とが短絡するという問題点も発生す
る。

【００１３】本発明の目的は、上記の問題点を解決し
て、埋込酸化膜の膜厚が薄くなり、ゲート電極や配線の
寄生容量が大きくなるという問題点と、埋込酸化膜がな
くなってしまい、ゲート電極と半導体基板とが短絡する
という問題点の発生を防止することが可能なシリコン・
オン・インシュレータ技術を用いる半導体装置の構造と
この構造を形成するための製造方法とを提供することで
ある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置の構造とこの半導体装置構造を得
るための製造方法とは、下記記載の手段を採用する。

【００１５】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域の表面で素子領域の周辺部に設ける境界領域被膜
と、境界領域被膜上に設けソース領域とドレイン領域と
ゲート電極形成領域を露出するように設ける絶縁膜と、
素子領域上に設けるゲート酸化膜と、ゲート酸化膜上に
設けるゲート電極と、ゲート電極の整合する領域の素子
領域に設けるソース領域とドレイン領域とを有すること
を特徴とする。

【００１６】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域上に設けソース領域とドレイン領域とゲート電極
形成領域を露出するように設ける絶縁膜と、素子領域上
に設けるゲート酸化膜と、ゲート酸化膜上に設けるゲー
ト電極と、ゲート電極の整合する領域の素子領域に設け
るソース領域とドレイン領域とを有することを特徴とす
る。

【００１７】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域の表面で素子領域の周辺部に設ける境界領域被膜
と、境界領域被膜上に設けソース領域とドレイン領域と
ゲート電極形成領域を露出するように設け酸化シリコン
膜からなる絶縁膜と、素子領域上に設けるゲート酸化膜
と、ゲート酸化膜上に設けるゲート電極と、ゲート電極
の整合する領域の素子領域に設けるソース領域とドレイ
ン領域とを有することを特徴とする。

【００１８】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域上に設けソース領域とドレイン領域とゲート電極
形成領域を露出するように設け酸化シリコン膜からなる
絶縁膜と、素子領域上に設けるゲート酸化膜と、ゲート
酸化膜上に設けるゲート電極と、ゲート電極の整合する
領域の素子領域に設けるソース領域とドレイン領域とを
有することを特徴とする。

【００１９】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域の表面で素子領域の周辺部に設ける境界領域被膜
と、境界領域被膜上に設けソース領域とドレイン領域と
ゲート電極形成領域を露出するように設け不純物を含む
酸化シリコン膜からなる絶縁膜と、素子領域上に設ける
ゲート酸化膜と、ゲート酸化膜上に設けるゲート電極
と、ゲート電極の整合する領域の素子領域に設けるソー
ス領域とドレイン領域とを有することを特徴とする。

【００２０】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域上に設けソース領域とドレイン領域とゲート電極
形成領域を露出するように設け不純物を含む酸化シリコ
ン膜からなる絶縁膜と、素子領域上に設けるゲート酸化
膜と、ゲート酸化膜上に設けるゲート電極と、ゲート電
極の整合する領域の素子領域に設けるソース領域とドレ
イン領域とを有することを特徴とする。

【００２１】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域の表面で素子領域の周辺部に設ける境界領域被膜
と、境界領域被膜上に設けソース領域とドレイン領域と
ゲート電極形成領域を露出するように設ける絶縁膜と、
素子領域上に設けるゲート酸化膜と、ゲート酸化膜上に
設けるゲート電極と、ゲート電極の整合する領域の素子
領域に設けるソース領域とドレイン領域とを備え、絶縁
膜は素子領域の対向する２辺に設けることを特徴とす
る。

【００２２】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域上に設けソース領域とドレイン領域とゲート電極
形成領域を露出するように設ける絶縁膜と、素子領域上
に設けるゲート酸化膜と、ゲート酸化膜上に設けるゲー
ト電極と、ゲート電極の整合する領域の素子領域に設け
るソース領域とドレイン領域とを備え、絶縁膜は素子領
域の対向する２辺に設けることを特徴とする。

【００２３】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域の表面で素子領域の周辺部に設ける境界領域被膜
と、境界領域被膜上に設けソース領域とドレイン領域と
ゲート電極形成領域を露出するように設け酸化シリコン
膜からなる絶縁膜と、素子領域上に設けるゲート酸化膜
と、ゲート酸化膜上に設けるゲート電極と、ゲート電極
の整合する領域の素子領域に設けるソース領域とドレイ
ン領域とを備え、絶縁膜は素子領域の対向する２辺に設
けることを特徴とする。

【００２４】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域上に設けソース領域とドレイン領域とゲート電極
形成領域を露出するように設け酸化シリコン膜からなる
絶縁膜と、素子領域上に設けるゲート酸化膜と、ゲート
酸化膜上に設けるゲート電極と、ゲート電極の整合する
領域の素子領域に設けるソース領域とドレイン領域とを
備え、絶縁膜は素子領域の対向する２辺に設けることを
特徴とする。

【００２５】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域の表面で素子領域の周辺部に設ける境界領域被膜
と、境界領域被膜上に設けソース領域とドレイン領域と
ゲート電極形成領域を露出するように設け不純物を含む
酸化シリコン膜からなる絶縁膜と、素子領域上に設ける
ゲート酸化膜と、ゲート酸化膜上に設けるゲート電極
と、ゲート電極の整合する領域の素子領域に設けるソー
ス領域とドレイン領域とを備え、絶縁膜は素子領域の対
向する２辺に設けることを特徴とする。

【００２６】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域上に設けソース領域とドレイン領域とゲート電極
形成領域を露出するように設け不純物を含む酸化シリコ
ン膜からなる絶縁膜と、素子領域上に設けるゲート酸化
膜と、ゲート酸化膜上に設けるゲート電極と、ゲート電
極の整合する領域の素子領域に設けるソース領域とドレ
イン領域とを備え、絶縁膜は素子領域の対向する２辺に
設けることを特徴とする。

【００２７】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域の表面で素子領域の周辺部に設ける境界領域被膜
と、境界領域被膜上に設けソース領域とドレイン領域と
ゲート電極形成領域を露出するように設ける絶縁膜と、
素子領域上に設けるゲート酸化膜と、ゲート酸化膜上に
設けるゲート電極と、ゲート電極の整合する領域の素子
領域に設けるソース領域とドレイン領域とを備え、絶縁
膜は素子領域の全周囲に設けることを特徴とする。

【００２８】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域上に設けソース領域とドレイン領域とゲート電極
形成領域を露出するように設ける絶縁膜と、素子領域上
に設けるゲート酸化膜と、ゲート酸化膜上に設けるゲー
ト電極と、ゲート電極の整合する領域の素子領域に設け
るソース領域とドレイン領域とを備え、絶縁膜は素子領
域の全周囲に設けることを特徴とする。

【００２９】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域の表面で素子領域の周辺部に設ける境界領域被膜
と、境界領域被膜上に設けソース領域とドレイン領域と
ゲート電極形成領域とを露出するように設け酸化シリコ
ン膜からなる絶縁膜と、素子領域上に設けるゲート酸化
膜と、ゲート酸化膜上に設けるゲート電極と、ゲート電
極の整合する領域の素子領域に設けるソース領域とドレ
イン領域とを備え、絶縁膜は素子領域の全周囲に設ける
ことを特徴とする。

【００３０】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域上に設けソース領域とドレイン領域とゲート電極
形成領域を露出するように設け酸化シリコン膜からなる
絶縁膜と、素子領域上に設けるゲート酸化膜と、ゲート
酸化膜上に設けるゲート電極と、ゲート電極の整合する
領域の素子領域に設けるソース領域とドレイン領域とを
備え、絶縁膜は素子領域の全周囲に設けることを特徴と
する。

【００３１】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域の表面で素子領域の周辺部に設ける境界領域被膜
と、境界領域被膜上に設けソース領域とドレイン領域と
ゲート電極形成領域を露出するように設け不純物を含む
酸化シリコン膜からなる絶縁膜と、素子領域上に設ける
ゲート酸化膜と、ゲート酸化膜上に設けるゲート電極
と、ゲート電極の整合する領域の素子領域に設けるソー
ス領域とドレイン領域とを備え、絶縁膜は素子領域の全
周囲に設けることを特徴とする。

【００３２】本発明の半導体装置は、半導体基板に設け
る埋込酸化膜と、埋込酸化膜上に設ける素子領域と、素
子領域上に設けソース領域とドレイン領域とゲート電極
形成領域を露出するように設け不純物を含む酸化シリコ
ン膜からなる絶縁膜と、素子領域上に設けるゲート酸化
膜と、ゲート酸化膜上に設けるゲート電極と、ゲート電
極の整合する領域の素子領域に設けるソース領域とドレ
イン領域とを備え、絶縁膜は素子領域の全周囲に設ける
ことを特徴とする。

【００３３】本発明の半導体装置の製造方法は、半導体
基板に酸素イオンをイオン注入し、熱処理を行うことに
より埋込酸化膜とこの埋込酸化膜上の半導体膜を形成す
る工程と、ホトエッチング処理を行うことにより半導体
膜を島状パターンにパターニングして素子領域を形成
し、酸化雰囲気中で酸化処理を行い素子領域の表面に境
界領域被膜材料を形成する工程と、全面に絶縁膜材料を
形成し、ホトエッチング処理を行うことにより絶縁膜材
料と境界領域被膜材料とをソース領域とドレイン領域と
ゲート電極形成領域が開口するようにパターニングして
絶縁膜と境界領域被膜を形成する工程と、酸化雰囲気中
で酸化処理を行うことによって絶縁膜と境界領域被膜と
の開口内の素子領域の表面にゲート酸化膜を形成し、全
面にゲート電極材料を形成し、ホトエッチング処理を行
うことによりゲート電極材料をパターニングしてゲート
電極を形成し、イオン注入処理を行うことによりゲート
電極に整合する領域にソース領域とドレイン領域とを形
成する工程と、全面に層間膜を形成し、ホトエッチング
処理を行うことにより層間膜にコンタクトホールを形成
し、全面に配線材料を形成し、ホトエッチング処理を行
うことにより配線材料をパターニングして配線を形成す
る工程とを有することを特徴とする。

【００３４】本発明の半導体装置の製造方法は、半導体
基板に酸素イオンをイオン注入し、熱処理を行うことに
より埋込酸化膜とこの埋込酸化膜上の半導体膜を形成す
る工程と、ホトエッチング処理を行うことにより半導体
膜を島状パターンにパターニングして素子領域を形成
し、全面に絶縁膜材料を形成し、ホトエッチング処理を
行うことにより絶縁膜材料をソース領域とドレイン領域
とゲート電極形成領域が開口するようにパターニングし
て絶縁膜を形成する工程と、酸化雰囲気中で酸化処理を
行うことによって絶縁膜の開口内の素子領域の表面にゲ
ート酸化膜を形成し、全面にゲート電極材料を形成し、
ホトエッチング処理を行うことによりゲート電極材料を
パターニングしてゲート電極を形成し、イオン注入処理
を行うことによりゲート電極に整合する領域にソース領
域とドレイン領域とを形成する工程と、全面に層間膜を
形成し、ホトエッチング処理を行うことにより層間膜に
コンタクトホールを形成し、全面に配線材料を形成し、
ホトエッチング処理を行うことにより配線材料をパター
ニングして配線を形成する工程とを有することを特徴と
する。

【００３５】本発明の半導体装置の製造方法は、半導体
基板に酸素イオンをイオン注入し、熱処理を行うことに
より埋込酸化膜とこの埋込酸化膜上の半導体膜を形成す
る工程と、ホトエッチング処理を行うことにより半導体
膜を島状パターンにパターニングして素子領域を形成
し、酸化雰囲気中で酸化処理を行い素子領域の表面に境
界領域被膜材料を形成する工程と、全面に酸化シリコン
膜からなる絶縁膜材料を形成し、ホトエッチング処理を
行うことにより絶縁膜材料と境界領域被膜材料とをソー
ス領域とドレイン領域とゲート電極形成領域が開口する
ようにパターニングして絶縁膜と境界領域被膜を形成す
る工程と、酸化雰囲気中で酸化処理を行うことによって
絶縁膜と境界領域被膜との開口内の素子領域の表面にゲ
ート酸化膜を形成し、全面にゲート電極材料を形成し、
ホトエッチング処理を行うことによりゲート電極材料を
パターニングしてゲート電極を形成し、イオン注入処理
を行うことによりゲート電極に整合する領域にソース領
域とドレイン領域とを形成する工程と、全面に層間膜を
形成し、ホトエッチング処理を行うことにより層間膜に
コンタクトホールを形成し、全面に配線材料を形成し、
ホトエッチング処理を行うことにより配線材料をパター
ニングして配線を形成する工程とを有することを特徴と
する。

【００３６】本発明の半導体装置の製造方法は、半導体
基板に酸素イオンをイオン注入し、熱処理を行うことに
よって埋込酸化膜とこの埋込酸化膜上の半導体膜を形成
する工程と、ホトエッチング処理を行うことにより半導
体膜を島状パターンにパターニングして素子領域を形成
し、全面に酸化シリコン膜からなる絶縁膜材料を形成
し、ホトエッチング処理を行うことにより絶縁膜材料を
ソース領域とドレイン領域とゲート電極形成領域が開口
するようにパターニングして絶縁膜を形成する工程と、
酸化雰囲気中で酸化処理を行うことによって絶縁膜の開
口内の素子領域の表面にゲート酸化膜を形成し、全面に
ゲート電極材料を形成し、ホトエッチング処理を行うこ
とによりゲート電極材料をパターニングしてゲート電極
を形成し、イオン注入処理を行うことによりゲート電極
に整合する領域にソース領域とドレイン領域とを形成す
る工程と、全面に層間膜を形成し、ホトエッチング処理
を行うことにより層間膜にコンタクトホールを形成し、
全面に配線材料を形成し、ホトエッチング処理を行うこ
とにより配線材料をパターニングして配線を形成する工
程とを有することを特徴とする。

【００３７】本発明の半導体装置の製造方法は、半導体
基板に酸素イオンをイオン注入し、熱処理を行うことに
より埋込酸化膜とこの埋込酸化膜上の半導体膜を形成す
る工程と、ホトエッチング処理を行うことにより半導体
膜を島状パターンにパターニングして素子領域を形成
し、酸化雰囲気中で酸化処理を行い素子領域の表面に境
界領域被膜材料を形成する工程と、全面に不純物を含む
酸化シリコン膜からなる絶縁膜材料を形成し、ホトエッ
チング処理を行うことにより絶縁膜材料と境界領域被膜
材料とをソース領域とドレイン領域とゲート電極形成領
域が開口するようにパターニングして絶縁膜と境界領域
被膜を形成する工程と、酸化雰囲気中で酸化処理を行う
ことによって絶縁膜と境界領域被膜との開口内の素子領
域の表面にゲート酸化膜を形成し、全面にゲート電極材
料を形成し、ホトエッチング処理を行うことによりゲー
ト電極材料をパターニングしてゲート電極を形成し、イ
オン注入処理を行うことによりゲート電極に整合する領
域にソース領域とドレイン領域とを形成する工程と、全
面に層間膜を形成し、ホトエッチング処理を行うことに
より層間膜にコンタクトホールを形成し、全面に配線材
料を形成し、ホトエッチング処理を行うことにより配線
材料をパターニングして配線を形成する工程とを有する
ことを特徴とする。

【００３８】本発明の半導体装置の製造方法は、半導体
基板に酸素イオンをイオン注入し、熱処理を行うことに
より埋込酸化膜とこの埋込酸化膜上の半導体膜を形成す
る工程と、ホトエッチング処理を行うことにより半導体
膜を島状パターンにパターニングして素子領域を形成
し、全面に不純物を含む酸化シリコン膜からなる絶縁膜
材料を形成し、ホトエッチング処理を行うことによって
絶縁膜材料をソース領域とドレイン領域とゲート電極形
成領域が開口するようにパターニングして絶縁膜を形成
する工程と、酸化雰囲気中で酸化処理を行うことによっ
て絶縁膜の開口内の素子領域の表面にゲート酸化膜を形
成し、全面にゲート電極材料を形成し、ホトエッチング
処理を行うことによりゲート電極材料をパターニングし
てゲート電極を形成し、イオン注入処理を行うことによ
りゲート電極に整合する領域にソース領域とドレイン領
域とを形成する工程と、全面に層間膜を形成し、ホトエ
ッチング処理を行うことにより層間膜にコンタクトホー
ルを形成し、全面に配線材料を形成し、ホトエッチング
処理を行うことにより配線材料をパターニングして配線
を形成する工程とを有することを特徴とする。

【００３９】本発明の半導体装置の製造方法は、半導体
基板に酸素イオンをイオン注入し、熱処理を行うことに
より埋込酸化膜とこの埋込酸化膜上の半導体膜を形成す
る工程と、ホトエッチング処理を行うことにより半導体
膜を島状パターンにパターニングして素子領域を形成
し、酸化雰囲気中で酸化処理を行い素子領域の表面に境
界領域被膜材料を形成する工程と、全面に不純物を含む
酸化シリコン膜からなる絶縁膜材料を形成し、リフロー
処理を行い、ホトエッチング処理を行うことにより絶縁
膜材料と境界領域被膜材料とをソース領域とドレイン領
域とゲート電極形成領域が開口するようにパターニング
して絶縁膜と境界領域被膜を形成する工程と、酸化雰囲
気中で酸化処理を行うことによって絶縁膜と境界領域被
膜との開口内の素子領域の表面にゲート酸化膜を形成
し、全面にゲート電極材料を形成し、ホトエッチング処
理を行うことによりゲート電極材料をパターニングして
ゲート電極を形成し、イオン注入処理を行うことにより
ゲート電極に整合する領域にソース領域とドレイン領域
とを形成する工程と、全面に層間膜を形成し、ホトエッ
チング処理を行うことにより層間膜にコンタクトホール
を形成し、全面に配線材料を形成し、ホトエッチング処
理を行うことにより配線材料をパターニングして配線を
形成する工程とを有することを特徴とする。

【００４０】本発明の半導体装置の製造方法は、半導体
基板に酸素イオンをイオン注入し、熱処理を行うことに
より埋込酸化膜とこの埋込酸化膜上の半導体膜を形成す
る工程と、ホトエッチング処理を行うことにより半導体
膜を島状パターンにパターニングして素子領域を形成
し、全面に不純物を含む酸化シリコン膜からなる絶縁膜
材料を形成し、リフロー処理を行い、ホトエッチング処
理を行うことによって絶縁膜材料をソース領域とドレイ
ン領域とゲート電極形成領域が開口するようにパターニ
ングして絶縁膜を形成する工程と、酸化雰囲気中で酸化
処理を行うことによって絶縁膜の開口内の素子領域の表
面にゲート酸化膜を形成し、全面にゲート電極材料を形
成し、ホトエッチング処理を行うことによりゲート電極
材料をパターニングしてゲート電極を形成し、イオン注
入処理を行うことによりゲート電極に整合する領域にソ
ース領域とドレイン領域とを形成する工程と、全面に層
間膜を形成し、ホトエッチング処理を行うことにより層
間膜にコンタクトホールを形成し、全面に配線材料を形
成し、ホトエッチング処理を行うことにより配線材料を
パターニングして配線を形成する工程とを有することを
特徴とする。

【００４１】本発明のシリコン・オン・インシュレータ
技術を用いる半導体装置の構造とこの構造を形成するた
めの製造方法とにおいては、素子領域の周辺領域とゲー
ト電極の下層に絶縁膜を設ける手段、あるいは素子領域
の周辺領域に境界領域被膜を設けさらに素子領域の周辺
領域とゲート電極の下層に絶縁膜を設ける手段を採用す
る。

【００４２】このため埋込酸化膜の上層に絶縁膜を形成
した状態で、ゲート酸化膜の形成処理工程とゲート電極
の形成処理工程とを行うことになる。したがって埋込酸
化膜の膜厚が薄くなる現象や、埋込酸化膜がなくなる現
象は発生せず、ゲート電極の寄生容量が大きくなるとい
う問題点や、ゲート電極と半導体基板とが短絡するとい
う問題点が発生することはない。この結果、本発明のシ
リコン・オン・インシュレータ技術を用いる半導体装置
特性が良好な半導体装置を得ることができる。

【００４３】

【発明の実施の形態】以下、図面を用いて本発明を実施
するための最適な実施形態における半導体装置を説明す
る。まずはじめに図５と図６を用いて本発明の実施形態
における半導体装置の構造を説明する。図５は本発明の
実施形態における半導体装置を示す断面図であり、図６
は本発明の実施形態における半導体装置を示す平面図で
ある。なお図５は図６の平面図のＡ−Ａ線における断面
を示す。以下、図５と図６とを交互に参照して本発明の
実施形態を説明する。

【００４４】半導体基板１１に酸化シリコン膜からなる
埋込酸化膜１３を設け、この埋込酸化膜１３上に半導体
膜からなる素子領域１７を設ける。この素子領域１７は
島状の平面パターン形状を有する。さらにこの素子領域
１７上に設けるゲート酸化膜２７を介してゲート電極３
１を設ける。このゲート電極３１は、図６の平面図に示
すように島状の素子領域１７を横断するように設ける。

【００４５】素子領域１７の周辺領域の対向する２辺
で、しかもゲート酸化膜２７を形成していない領域の素
子領域１７表面に境界領域被膜２１を設ける。この境界
領域被膜２１は酸化シリコン膜で構成する。さらに境界
領域被膜２１と埋込酸化膜１３との上層でゲート電極３
１の下層に絶縁膜２５を設ける。この絶縁膜２５も酸化
シリコン膜で構成する。

【００４６】さらにゲート電極３１に整合する素子領域
１７には、ソース領域３３とドレイン領域３５とを設け
る。このソース領域３３とドレイン領域３５とを設ける
領域の素子領域１７表面は、絶縁膜２５は開口するよう
にして、ゲート酸化膜２７を設けている。

【００４７】さらに絶縁性被膜であるリンとボロンとを
含む酸化シリコン膜からなる層間膜３７を半導体基板１
１上の全面に設ける。そしてこの層間膜３７に開口領域
であるコンタクトホール３９を設ける。さらにまたシリ
コンと銅とを含むアルミニウムからなる配線４１を設
け、コンタクトホール３９を介して、ソース領域３３と
ドレイン領域３５とゲート電極３１と、配線４１とを接
続する。

【００４８】このように本発明のシリコン・オン・イン
シュレータ技術を用いる半導体装置では、ゲート電極３
１と埋込酸化膜１３との間に絶縁膜２５を設ける構成を
採用している。

【００４９】このため本発明の半導体装置では、埋込酸
化膜１３上層に絶縁膜２５を形成した状態で、ゲート酸
化膜２７の形成処理工程とゲート電極３１の形成処理工
程とを行うことになる。

【００５０】したがって本発明は埋込酸化膜１３の膜厚
が薄くなる現象や、埋込酸化膜１３がなくなる現象は発
生せず、ゲート電極３１の寄生容量が大きくなるという
問題点や、ゲート電極３１と半導体基板１１とが短絡す
るという問題点が発生することはない。この結果、本発
明のシリコン・オン・インシュレータ技術を用いる半導
体装置特性が良好な半導体装置を得ることができる。

【００５１】つぎに図５と図６に示す本発明の半導体装
置の構造を形成するための製造方法を、図１から図５の
断面図と図６の平面図とを用いて説明する。

【００５２】まずはじめに図１に示すように、導電型が
Ｐ型の単結晶シリコン基板からなる半導体基板１１に酸
素イオンを注入する。この半導体基板１１への酸素イオ
ン注入は、酸素イオン注入量が４×１０¹⁷ｃｍ^-2で、加
速エネルギーが１２０ｋｅＶの条件で行う。

【００５３】その後、温度１３２０℃で時間３６０分の
熱処理条件でアニール処理を行い、半導体基板１１のシ
リコンとイオン注入した酸素とを反応させて半導体基板
１１中に酸化シリコン膜からなる埋込酸化膜１３と、単
結晶シリコン膜からなる半導体膜１５とを形成する。こ
の結果、膜厚８０ｎｍの埋込酸化膜１３と、この埋込酸
化膜１３上層に膜厚１８０ｎｍの半導体膜１５を形成す
ることができる。

【００５４】その後、半導体膜１５上の全面に感光性樹
脂４３を回転塗布法により形成し、所定のフォトマスク
を用いて露光処理と現像処理とを行い、素子領域１７の
形成領域上に感光性樹脂４３を形成するように、この感
光性樹脂４３をパターニングする。

【００５５】つぎに図２に示すように、このパターニン
グした感光性樹脂４３をエッチングマスクに用いて、半
導体膜１５を島状の平面パターン形状になるようにエッ
チング処理して素子領域１７を形成する。素子領域１７
を形成するためのエッチング処理は、反応性イオンエッ
チング装置を用いて、エッチングガスとして六フッ化イ
オウ（ＳＦ6 ）とヘリウム（Ｈｅ）と酸素（Ｏ2 ）との
混合ガスを使用して行う。

【００５６】素子領域１７をエッチング処理によって形
成後、エッチングマスクとして用いた感光性樹脂４３
を、加熱した硫酸（Ｈ2 ＳＯ4 ）と過酸化水素（Ｈ2 Ｏ
2 ）との混合溶液を用いて除去する。この結果、半導体
素子を形成する島状の素子領域１７を埋込酸化膜１３上
に形成することができる。

【００５７】その後、酸化処理を行い素子領域１７の表
面に酸化シリコン膜からなる境界領域被膜材料１９を、
２０ｎｍの膜厚で形成する。この境界領域被膜材料１９
は、酸素と窒素との混合ガス雰囲気中で、温度１０００
℃、時間２５分の酸化処理条件で行う。

【００５８】つぎに図３に示すように、半導体基板１１
の全面に酸化シリコン膜からなる絶縁膜材料２３を、１
００ｎｍの膜厚になるように形成する。この酸化シリコ
ン膜からなる絶縁膜材料２３は、化学気相成長装置を用
い、反応ガスとしてモノシラン（ＳｉＨ4 ）と酸素（Ｏ
2 ）との混合ガスを用いて形成する。

【００５９】その後、絶縁膜材料２３上の全面に感光性
樹脂４３を回転塗布法によって形成し、所定のフォトマ
スクを用いて露光処理と現像処理とを行い、素子領域１
７の周辺領域の対向する２辺上とゲート電極の形成予定
領域とに感光性樹脂４３を形成するように、この感光性
樹脂４３をパターニングする。

【００６０】つぎに図４に示すように、パターニングし
た感光性樹脂４３をエッチングマスクに用いて、絶縁膜
材料２３と境界領域被膜材料１９とをエッチング処理し
て絶縁膜２５と境界領域被膜２１を形成する。絶縁膜２
５と境界領域被膜２１を形成するためのエッチング処理
は、フッ酸（ＨＦ）とフッ化アンモン（ＮＨ4 Ｆ）との
混合溶液であるバッファードフッ酸を用いるウエットエ
ッチングにより行う。

【００６１】絶縁膜２５と境界領域被膜２１をエッチン
グ処理によって形成後、エッチングマスクとして用いた
感光性樹脂４３を、加熱した硫酸（Ｈ2 ＳＯ4 ）と過酸
化水素（Ｈ2 Ｏ2 ）との混合溶液を用いて除去する。

【００６２】このとき素子領域１７と、絶縁膜２５と境
界領域被膜２１とのオーバーラップ寸法は、０．６μｍ
とする。境界領域被膜２１は、ゲート電極の形成予定領
域の下層でしかも素子領域１７の対向する２辺に形成す
る。さらに絶縁膜２５は、図６の平面図のハッチングを
施した領域である、ゲート電極の形成予定領域の下層で
しかも素子領域１７の周辺部とオーバーラップし、さら
に埋込酸化膜１３上層に形成する。すなわちソース領域
ドレイン領域の形成予定領域の絶縁膜２５は除去する。

【００６３】その後、酸化処理を行って素子領域１７の
表面に酸化シリコン膜からなるゲート酸化膜２７を、１
０ｎｍの膜厚で形成する。このゲート酸化膜２７は、酸
素雰囲気中で、温度９００℃、時間２５分の酸化処理条
件で行う。この結果、絶縁膜２５開口内の素子領域１７
上にゲート酸化膜２７を形成することができる。

【００６４】その後、多結晶シリコン膜からなるゲート
電極材料２９を半導体基板１１の全面に、膜厚４００ｎ
ｍで形成する。この多結晶シリコン膜からなるゲート電
極材料２９は、化学気相成長装置を用い、反応ガスとし
てモノシラン（ＳｉＨ4 ）を用いて形成する。

【００６５】その後、ゲート電極材料２９上の全面に感
光性樹脂４３を回転塗布法によって形成し、所定のフォ
トマスクを用いて露光処理と現像処理とを行い、ゲート
電極３１の形成領域に感光性樹脂４３を形成するよう
に、この感光性樹脂４３をパターニングする。

【００６６】つぎに図５に示すように、パターニングし
た感光性樹脂４３をエッチングマスクに用いて、ゲート
電極材料２９をエッチング処理してゲート電極３１を形
成する。このゲート電極３１を形成するためのエッチン
グ処理は、反応性イオンエッチング装置を使用して、エ
ッチングガスとして六フッ化イオウ（ＳＦ6 ）と酸素
（Ｏ2 ）との混合ガスを使用して行う。

【００６７】ゲート電極３１をエッチング処理によって
形成後、エッチングマスクとして用いた感光性樹脂４３
を、加熱した硫酸（Ｈ2 ＳＯ4 ）と過酸化水素（Ｈ2 Ｏ
2 ）との混合溶液を用いて除去する。

【００６８】このゲート電極３１の平面パターン形状
は、図６の平面図に示すように、素子領域１７を横断す
るように設け、しかもこのゲート電極３１の下層は、素
子領域１７の中央部ではゲート酸化膜２７が存在し、素
子領域１７の対向する周辺部では絶縁膜２５と境界領域
被膜２１とが存在し、素子領域１７から外れた領域では
絶縁膜２５が存在するように形成する。

【００６９】その後、図６の平面図に示すように、ゲー
ト電極３１に整合する素子領域１７に、この素子領域１
７と反対導電型の不純物である砒素をイオン注入法によ
って導入してソース領域３３とドレイン領域３５とを形
成する。このソース領域３３とドレイン領域３５を形成
するための砒素のイオン注入量は、３×１０¹⁵ｃｍ^-2と
する。

【００７０】その後、リンとボロンとを含む酸化シリコ
ン膜からなる層間膜３７を半導体基板１１の全面に形成
する。このリンとボロンとを含む酸化シリコン膜からな
る層間膜３７は、化学気相成長装置を用い、反応ガスと
してホスフィン（ＰＨ3 ）とジボラン（Ｂ2 Ｈ6 ）とモ
ノシラン（ＳｉＨ4 ）と酸素（Ｏ2 ）とを用いて被膜形
成を行う。

【００７１】その後、窒素雰囲気中で、温度９００℃、
時間３０分の条件で熱処理を行い、層間膜３７の表面の
平坦化を行うと同時に、ソース領域３３とドレイン領域
３５に導入した不純物である砒素を活性化させる。

【００７２】その後、層間膜３７上の全面に感光性樹脂
（図示せず）を回転塗布法によって形成し、所定のフォ
トマスクを用いて露光処理と現像処理を行い、コンタク
トホール３９の形成領域が開口するように感光性樹脂を
パターニングする。

【００７３】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて、層間膜３７をエッチング
処理してコンタクトホール３９を形成する。このコンタ
クトホール３９を形成するためのエッチング処理は、反
応性イオンエッチング装置を使用して、エッチングガス
として三フッ化メタン（ＣＨＦ3 ）と二フッ化メタン
（ＣＨ2 Ｆ2 ）との混合ガスを使用して行う。

【００７４】その後、シリコンと銅とを含むアルミニウ
ムからなる配線材料を、８００ｎｍの膜厚で全面に形成
する。この配線材料は、スパッタリング装置を用いて形
成する。

【００７５】その後、配線材料上の全面に感光性樹脂
（図示せず）を回転塗布法によって形成し、所定のフォ
トマスクを用いて露光処理と現像処理を行い、配線４１
の形成領域に残存するように感光性樹脂をパターニング
する。

【００７６】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて、配線材料をエッチング処
理して配線４１を形成する。この配線４１を形成するた
めのエッチング処理は、反応性イオンエッチング装置を
使用して、エッチングガスとして塩素（Ｃｌ2 ）と三塩
化ホウ素（ＢＣｌ3 ）との混合ガスを使用して行う。

【００７７】このようにして図５と図６とに示すシリコ
ン・オン・インシュレータ技術を用いる半導体装置を形
成することができる。

【００７８】つぎに本発明の第２の実施形態におけるシ
リコン・オン・インシュレータ技術を用いる半導体装置
の構造と製造方法とを、図５と図７とを用いて説明す
る。図５は本発明の実施形態における半導体装置を示す
断面図であり、図７は本発明の実施形態における半導体
装置を示す平面図である。以下、図５と図７とを交互に
参照して本発明の実施形態を説明する。

【００７９】この図５と図７とを用いて説明する第２の
実施形態の半導体装置においては、境界領域被膜２１を
素子領域１７の周辺部の全周囲に設ける。さらに絶縁膜
２５も、素子領域１７の周辺部の全周囲で、この素子領
域１７とオーバーラップするように設ける。

【００８０】絶縁膜２５は、図７の平面図に示すよう
に、図７のハッチングを施した領域に形成し、素子領域
１７のソース領域３３とドレイン領域３５とゲート電極
３１の形成領域を開口するようにパターン形成する。こ
のとき素子領域１７と、絶縁膜２５と境界領域被膜２１
とのオーバーラップ寸法は、０．６μｍとする。

【００８１】すなわち第２の実施形態と、さきに説明し
た第１の実施形態との相違点は、境界領域被膜２１と絶
縁膜２５との平面パターン形状が異なる。そしてこの境
界領域被膜２１と絶縁膜２５との平面パターン形状以外
に構成は、第１の実施形態と同じであり、構造の詳細な
説明は省略する。

【００８２】さらに図５と図７とに示す第２の実施形態
における半導体装置の製造方法は、境界領域被膜２１と
絶縁膜２５との平面パターン形状が異なるように感光性
樹脂のパターン形状を異なるように形成すればよく、第
１の実施形態と同じであり、製造方法の詳細な説明は省
略する。

【００８３】つぎに本発明の第３の実施形態におけるシ
リコン・オン・インシュレータ技術を用いる半導体装置
の構造と製造方法とを、図８を用いて説明する。図８は
本発明の第３の実施形態における半導体装置を示す断面
図である。

【００８４】この図８を用いて説明する第３の実施形態
の半導体装置では、第１の実施形態と第２の実施形態と
において、素子領域１７表面でしかも素子領域１７の周
辺領域に設けていた境界領域被膜２１の形成を省略す
る。

【００８５】そして絶縁膜２５は、素子領域１７の対向
する２辺にオーバーラップするように設ける第１の実施
形態と同じ構造とする実施形態と、素子領域１７の周辺
部の全周囲にオーバーラップするように設ける第２の実
施形態と同じ構造とする実施形態とするように設けるこ
とができる。このとき素子領域１７と、絶縁膜２５との
オーバーラップ寸法は、０．６μｍとする。

【００８６】そしてこの境界領域被膜２１の形状を省略
する以外の構成は、第１の実施形態第２の実施形態と同
じであり、構造の詳細な説明は省略する。

【００８７】さらに図８に示す第３の実施形態における
半導体装置の製造方法は、素子領域１７を島状にパター
ンニングした後に、酸化処理によって形成する境界領域
被膜２１を形成するための処理工程を省略すればよい。

【００８８】すなわち素子領域１７を島状にパターンニ
ングした後、絶縁膜材料を全面に形成し、絶縁膜材料を
パターンニングして絶縁膜２５を形成する。これ以外の
製造方法は、第１の実施形態第２の実施形態と同じであ
り、製造方法の詳細な説明は省略する。

【００８９】以上の第１から第３の実施形態の説明では
絶縁膜材料２３として酸化シリコン膜で構成する実施形
態にて説明したが、絶縁膜材料２３としては不純物を含
む酸化シリコン膜で構成してもよい。この不純物として
はリンや砒素やボロンを適用することができる。

【００９０】そしてリンとボロンとを含む酸化シリコン
膜にて絶縁膜材料２３を構成したときは、絶縁膜材料２
３の被膜形成後、窒素雰囲気中で、温度９００℃、時間
３０分の熱処理を行い、絶縁膜材料２３の表面平坦化処
理であるリフロー処理を行うとよい。

【００９１】さらに本発明では以上説明した埋込酸化膜
１３の膜厚が薄くなる現象や、埋込酸化膜１３がなくな
る現象は発生せず、ゲート電極３１の寄生容量が大きく
なるという問題点や、ゲート電極３１と半導体基板１１
とが短絡するという問題点が発生することはないという
効果に加えて以下に記載する効果も備えている。この効
果を図１１のグラフを用いて説明する。図１１はＭＯＳ
トランジスタのゲート電圧とドレイン電流との関係を示
すグラフである。

【００９２】図９と図１０とを用いて説明した従来技術
におけるシリコン・オン・インシュレータ技術を用いる
半導体装置では、島状にパターン形成した素子領域１７
の端部に寄生トランジスタが形成される。

【００９３】この素子領域１７の端部に形成される寄生
トランジスタは、素子領域１７の主面に形成されるＭＯ
Ｓトランジスタよりそのしきい値電圧がデプレッション
側にシフトしている。

【００９４】このため図１１のグラフの破線６５に示す
ように、主面のトランジスタが動作する前に、寄生トラ
ンジスタが動作することになる。したがって従来技術で
は素子領域１７の端部の寄生トランジスタに起因するリ
ーク電流が発生し、半導体装置は所定の動作を行うこと
ができない。

【００９５】これに対して素子領域１７の端部に境界領
域被膜２１と絶縁膜２５とを設ける構成や、絶縁膜２５
を設ける構成を採用する本発明では、寄生トランジスタ
の半導体と金属との間の絶縁性被膜の膜厚が厚くなる。
このため寄生トランジスタのしきい値電圧が高くなり、
図１１の実線６３に示すように、寄生トランジスタの影
響がない、正常なＭＯＳトランジスタの動作を行うこと
ができる。

【００９６】

【発明の効果】以上の説明から明らかなように、本発明
の実施形態におけるシリコン・オン・インシュレータ技
術を用いる半導体装置の構造とこの構造を形成するため
の製造方法とにおいては、素子領域の周辺領域とゲート
電極の下層に絶縁膜を設ける手段、あるいは素子領域の
周辺領域に境界領域被膜を設けさらに素子領域の周辺領
域とゲート電極の下層に絶縁膜を設ける手段を採用す
る。

【００９７】このため埋込酸化膜の上層に絶縁膜を形成
した状態で、ゲート酸化膜の形成処理工程とゲート電極
の形成処理工程とを行うことになる。したがって埋込酸
化膜の膜厚が薄くなる現象や、埋込酸化膜がなくなる現
象は発生せず、ゲート電極の寄生容量が大きくなるとい
う問題点や、ゲート電極と半導体基板とが短絡するとい
う問題点が発生することはない。この結果、本発明のシ
リコン・オン・インシュレータ技術を用いる半導体装置
特性が良好な半導体装置を得ることができる。

【００９８】さらに本発明の半導体装置では、素子領域
の端部に境界領域被膜と絶縁膜とを設ける構成や、絶縁
膜を設ける構成を採用する。このため、寄生トランジス
タの半導体と金属との間の絶縁性被膜の膜厚が厚くな
り、寄生トランジスタのしきい値電圧が高くなり、寄生
トランジスタの影響がない、正常なＭＯＳトランジスタ
の動作を行うことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。

【図２】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。

【図３】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。

【図４】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。

【図５】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。

【図６】本発明の実施の形態における半導体装置の構造
と製造方法とを示す平面図である。

【図７】本発明の実施の形態における半導体装置の構造
と製造方法とを示す平面図である。

【図８】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。

【図９】従来技術における半導体装置の構造と製造方法
とを示す平面図である。

【図１０】従来技術における半導体装置の構造と製造方
法とを示す断面図である。

【図１１】本発明の実施形態と従来技術におけるＭＯＳ
トランジスタのゲート電圧とドレイン電流との関係を示
すグラフである。

【符号の説明】

１１半導体基板１３埋込酸化膜１７素子領域２１境界領域被膜２５絶縁膜２７ゲート酸化膜３１ゲート電極

Claims

【特許請求の範囲】

【請求項１】半導体基板に設ける埋込酸化膜と、埋込
酸化膜上に設ける素子領域と、素子領域の表面で素子領
域の周辺部に設ける境界領域被膜と、境界領域被膜上に
設けソース領域とドレイン領域とゲート電極形成領域を
露出するように設ける絶縁膜と、素子領域上に設けるゲ
ート酸化膜と、ゲート酸化膜上に設けるゲート電極と、
ゲート電極の整合する領域の素子領域に設けるソース領
域とドレイン領域とを有することを特徴とする半導体装
置。
【請求項２】半導体基板に設ける埋込酸化膜と、埋込
酸化膜上に設ける素子領域と、素子領域上に設けソース
領域とドレイン領域とゲート電極形成領域を露出するよ
うに設ける絶縁膜と、素子領域上に設けるゲート酸化膜
と、ゲート酸化膜上に設けるゲート電極と、ゲート電極
の整合する領域の素子領域に設けるソース領域とドレイ
ン領域とを有することを特徴とする半導体装置。
【請求項３】半導体基板に設ける埋込酸化膜と、埋込
酸化膜上に設ける素子領域と、素子領域の表面で素子領
域の周辺部に設ける境界領域被膜と、境界領域被膜上に
設けソース領域とドレイン領域とゲート電極形成領域を
露出するように設け酸化シリコン膜からなる絶縁膜と、
素子領域上に設けるゲート酸化膜と、ゲート酸化膜上に
設けるゲート電極と、ゲート電極の整合する領域の素子
領域に設けるソース領域とドレイン領域とを有すること
を特徴とする半導体装置。
【請求項４】半導体基板に設ける埋込酸化膜と、埋込
酸化膜上に設ける素子領域と、素子領域上に設けソース
領域とドレイン領域とゲート電極形成領域を露出するよ
うに設け酸化シリコン膜からなる絶縁膜と、素子領域上
に設けるゲート酸化膜と、ゲート酸化膜上に設けるゲー
ト電極と、ゲート電極の整合する領域の素子領域に設け
るソース領域とドレイン領域とを有することを特徴とす
る半導体装置。
【請求項５】半導体基板に設ける埋込酸化膜と、埋込
酸化膜上に設ける素子領域と、素子領域の表面で素子領
域の周辺部に設ける境界領域被膜と、境界領域被膜上に
設けソース領域とドレイン領域とゲート電極形成領域を
露出するように設け不純物を含む酸化シリコン膜からな
る絶縁膜と、素子領域上に設けるゲート酸化膜と、ゲー
ト酸化膜上に設けるゲート電極と、ゲート電極の整合す
る領域の素子領域に設けるソース領域とドレイン領域と
を有することを特徴とする半導体装置。
【請求項６】半導体基板に設ける埋込酸化膜と、埋込
酸化膜上に設ける素子領域と、素子領域上に設けソース
領域とドレイン領域とゲート電極形成領域を露出するよ
うに設け不純物を含む酸化シリコン膜からなる絶縁膜
と、素子領域上に設けるゲート酸化膜と、ゲート酸化膜
上に設けるゲート電極と、ゲート電極の整合する領域の
素子領域に設けるソース領域とドレイン領域とを有する
ことを特徴とする半導体装置。
【請求項７】半導体基板に設ける埋込酸化膜と、埋込
酸化膜上に設ける素子領域と、素子領域の表面で素子領
域の周辺部に設ける境界領域被膜と、境界領域被膜上に
設けソース領域とドレイン領域とゲート電極形成領域を
露出するように設ける絶縁膜と、素子領域上に設けるゲ
ート酸化膜と、ゲート酸化膜上に設けるゲート電極と、
ゲート電極の整合する領域の素子領域に設けるソース領
域とドレイン領域とを備え、絶縁膜は素子領域の対向する２辺に設けることを特徴と
する半導体装置。
【請求項８】半導体基板に設ける埋込酸化膜と、埋込
酸化膜上に設ける素子領域と、素子領域上に設けソース
領域とドレイン領域とゲート電極形成領域を露出するよ
うに設ける絶縁膜と、素子領域上に設けるゲート酸化膜
と、ゲート酸化膜上に設けるゲート電極と、ゲート電極
の整合する領域の素子領域に設けるソース領域とドレイ
ン領域とを備え、絶縁膜は素子領域の対向する２辺に設けることを特徴と
する半導体装置。
【請求項９】半導体基板に設ける埋込酸化膜と、埋込
酸化膜上に設ける素子領域と、素子領域の表面で素子領
域の周辺部に設ける境界領域被膜と、境界領域被膜上に
設けソース領域とドレイン領域とゲート電極形成領域を
露出するように設け酸化シリコン膜からなる絶縁膜と、
素子領域上に設けるゲート酸化膜と、ゲート酸化膜上に
設けるゲート電極と、ゲート電極の整合する領域の素子
領域に設けるソース領域とドレイン領域とを備え、絶縁膜は素子領域の対向する２辺に設けることを特徴と
する半導体装置。
【請求項１０】半導体基板に設ける埋込酸化膜と、埋
込酸化膜上に設ける素子領域と、素子領域上に設けソー
ス領域とドレイン領域とゲート電極形成領域を露出する
ように設け酸化シリコン膜からなる絶縁膜と、素子領域
上に設けるゲート酸化膜と、ゲート酸化膜上に設けるゲ
ート電極と、ゲート電極の整合する領域の素子領域に設
けるソース領域とドレイン領域とを備え、絶縁膜は素子領域の対向する２辺に設けることを特徴と
する半導体装置。
【請求項１１】半導体基板に設ける埋込酸化膜と、埋
込酸化膜上に設ける素子領域と、素子領域の表面で素子
領域の周辺部に設ける境界領域被膜と、境界領域被膜上
に設けソース領域とドレイン領域とゲート電極形成領域
を露出するように設け不純物を含む酸化シリコン膜から
なる絶縁膜と、素子領域上に設けるゲート酸化膜と、ゲ
ート酸化膜上に設けるゲート電極と、ゲート電極の整合
する領域の素子領域に設けるソース領域とドレイン領域
とを備え、絶縁膜は素子領域の対向する２辺に設けることを特徴と
する半導体装置。
【請求項１２】半導体基板に設ける埋込酸化膜と、埋
込酸化膜上に設ける素子領域と、素子領域上に設けソー
ス領域とドレイン領域とゲート電極形成領域を露出する
ように設け不純物を含む酸化シリコン膜からなる絶縁膜
と、素子領域上に設けるゲート酸化膜と、ゲート酸化膜
上に設けるゲート電極と、ゲート電極の整合する領域の
素子領域に設けるソース領域とドレイン領域とを備え、絶縁膜は素子領域の対向する２辺に設けることを特徴と
する半導体装置。
【請求項１３】半導体基板に設ける埋込酸化膜と、埋
込酸化膜上に設ける素子領域と、素子領域の表面で素子
領域の周辺部に設ける境界領域被膜と、境界領域被膜上
に設けソース領域とドレイン領域とゲート電極形成領域
を露出するように設ける絶縁膜と、素子領域上に設ける
ゲート酸化膜と、ゲート酸化膜上に設けるゲート電極
と、ゲート電極の整合する領域の素子領域に設けるソー
ス領域とドレイン領域とを備え、絶縁膜は素子領域の全周囲に設けることを特徴とする半
導体装置。
【請求項１４】半導体基板に設ける埋込酸化膜と、埋
込酸化膜上に設ける素子領域と、素子領域上に設けソー
ス領域とドレイン領域とゲート電極形成領域を露出する
ように設ける絶縁膜と、素子領域上に設けるゲート酸化
膜と、ゲート酸化膜上に設けるゲート電極と、ゲート電
極の整合する領域の素子領域に設けるソース領域とドレ
イン領域とを備え、絶縁膜は素子領域の全周囲に設けることを特徴とする半
導体装置。
【請求項１５】半導体基板に設ける埋込酸化膜と、埋
込酸化膜上に設ける素子領域と、素子領域の表面で素子
領域の周辺部に設ける境界領域被膜と、境界領域被膜上
に設けソース領域とドレイン領域とゲート電極形成領域
とを露出するように設け酸化シリコン膜からなる絶縁膜
と、素子領域上に設けるゲート酸化膜と、ゲート酸化膜
上に設けるゲート電極と、ゲート電極の整合する領域の
素子領域に設けるソース領域とドレイン領域とを備え、絶縁膜は素子領域の全周囲に設けることを特徴とする半
導体装置。
【請求項１６】半導体基板に設ける埋込酸化膜と、埋
込酸化膜上に設ける素子領域と、素子領域上に設けソー
ス領域とドレイン領域とゲート電極形成領域を露出する
ように設け酸化シリコン膜からなる絶縁膜と、素子領域
上に設けるゲート酸化膜と、ゲート酸化膜上に設けるゲ
ート電極と、ゲート電極の整合する領域の素子領域に設
けるソース領域とドレイン領域とを備え、絶縁膜は素子領域の全周囲に設けることを特徴とする半
導体装置。
【請求項１７】半導体基板に設ける埋込酸化膜と、埋
込酸化膜上に設ける素子領域と、素子領域の表面で素子
領域の周辺部に設ける境界領域被膜と、境界領域被膜上
に設けソース領域とドレイン領域とゲート電極形成領域
を露出するように設け不純物を含む酸化シリコン膜から
なる絶縁膜と、素子領域上に設けるゲート酸化膜と、ゲ
ート酸化膜上に設けるゲート電極と、ゲート電極の整合
する領域の素子領域に設けるソース領域とドレイン領域
とを備え、絶縁膜は素子領域の全周囲に設けることを特徴とする半
導体装置。
【請求項１８】半導体基板に設ける埋込酸化膜と、埋
込酸化膜上に設ける素子領域と、素子領域上に設けソー
ス領域とドレイン領域とゲート電極形成領域を露出する
ように設け不純物を含む酸化シリコン膜からなる絶縁膜
と、素子領域上に設けるゲート酸化膜と、ゲート酸化膜
上に設けるゲート電極と、ゲート電極の整合する領域の
素子領域に設けるソース領域とドレイン領域とを備え、絶縁膜は素子領域の全周囲に設けることを特徴とする半
導体装置。
【請求項１９】半導体基板に酸素イオンをイオン注入
し、熱処理を行うことにより埋込酸化膜とこの埋込酸化
膜上の半導体膜を形成する工程と、ホトエッチング処理
を行うことにより半導体膜を島状パターンにパターニン
グして素子領域を形成し、酸化雰囲気中で酸化処理を行
い素子領域の表面に境界領域被膜材料を形成する工程
と、全面に絶縁膜材料を形成し、ホトエッチング処理を
行うことにより絶縁膜材料と境界領域被膜材料とをソー
ス領域とドレイン領域とゲート電極形成領域が開口する
ようにパターニングして絶縁膜と境界領域被膜を形成す
る工程と、酸化雰囲気中で酸化処理を行うことによって
絶縁膜と境界領域被膜との開口内の素子領域の表面にゲ
ート酸化膜を形成し、全面にゲート電極材料を形成し、
ホトエッチング処理を行うことによりゲート電極材料を
パターニングしてゲート電極を形成し、イオン注入処理
を行うことによりゲート電極に整合する領域にソース領
域とドレイン領域とを形成する工程と、全面に層間膜を
形成し、ホトエッチング処理を行うことにより層間膜に
コンタクトホールを形成し、全面に配線材料を形成し、
ホトエッチング処理を行うことにより配線材料をパター
ニングして配線を形成する工程とを有することを特徴と
する半導体装置の製造方法。
【請求項２０】半導体基板に酸素イオンをイオン注入
し、熱処理を行うことにより埋込酸化膜とこの埋込酸化
膜上の半導体膜を形成する工程と、ホトエッチング処理
を行うことにより半導体膜を島状パターンにパターニン
グして素子領域を形成し、全面に絶縁膜材料を形成し、
ホトエッチング処理を行うことにより絶縁膜材料をソー
ス領域とドレイン領域とゲート電極形成領域が開口する
ようにパターニングして絶縁膜を形成する工程と、酸化
雰囲気中で酸化処理を行うことによって絶縁膜の開口内
の素子領域の表面にゲート酸化膜を形成し、全面にゲー
ト電極材料を形成し、ホトエッチング処理を行うことに
よりゲート電極材料をパターニングしてゲート電極を形
成し、イオン注入処理を行うことによりゲート電極に整
合する領域にソース領域とドレイン領域とを形成する工
程と、全面に層間膜を形成し、ホトエッチング処理を行
うことにより層間膜にコンタクトホールを形成し、全面
に配線材料を形成し、ホトエッチング処理を行うことに
より配線材料をパターニングして配線を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２１】半導体基板に酸素イオンをイオン注入
し、熱処理を行うことにより埋込酸化膜とこの埋込酸化
膜上の半導体膜を形成する工程と、ホトエッチング処理
を行うことにより半導体膜を島状パターンにパターニン
グして素子領域を形成し、酸化雰囲気中で酸化処理を行
い素子領域の表面に境界領域被膜材料を形成する工程
と、全面に酸化シリコン膜からなる絶縁膜材料を形成
し、ホトエッチング処理を行うことにより絶縁膜材料と
境界領域被膜材料とをソース領域とドレイン領域とゲー
ト電極形成領域が開口するようにパターニングして絶縁
膜と境界領域被膜を形成する工程と、酸化雰囲気中で酸
化処理を行うことによって絶縁膜と境界領域被膜との開
口内の素子領域の表面にゲート酸化膜を形成し、全面に
ゲート電極材料を形成し、ホトエッチング処理を行うこ
とによりゲート電極材料をパターニングしてゲート電極
を形成し、イオン注入処理を行うことによりゲート電極
に整合する領域にソース領域とドレイン領域とを形成す
る工程と、全面に層間膜を形成し、ホトエッチング処理
を行うことにより層間膜にコンタクトホールを形成し、
全面に配線材料を形成し、ホトエッチング処理を行うこ
とにより配線材料をパターニングして配線を形成する工
程とを有することを特徴とする半導体装置の製造方法。
【請求項２２】半導体基板に酸素イオンをイオン注入
し、熱処理を行うことにより埋込酸化膜とこの埋込酸化
膜上の半導体膜を形成する工程と、ホトエッチング処理
を行うことにより半導体膜を島状パターンにパターニン
グして素子領域を形成し、全面に酸化シリコン膜からな
る絶縁膜材料を形成し、ホトエッチング処理を行うこと
により絶縁膜材料をソース領域とドレイン領域とゲート
電極形成領域が開口するようにパターニングして絶縁膜
を形成する工程と、酸化雰囲気中で酸化処理を行うこと
によって絶縁膜の開口内の素子領域の表面にゲート酸化
膜を形成し、全面にゲート電極材料を形成し、ホトエッ
チング処理を行うことによりゲート電極材料をパターニ
ングしてゲート電極を形成し、イオン注入処理を行うこ
とによりゲート電極に整合する領域にソース領域とドレ
イン領域とを形成する工程と、全面に層間膜を形成し、
ホトエッチング処理を行うことにより層間膜にコンタク
トホールを形成し、全面に配線材料を形成し、ホトエッ
チング処理を行うことにより配線材料をパターニングし
て配線を形成する工程とを有することを特徴とする半導
体装置の製造方法。
【請求項２３】半導体基板に酸素イオンをイオン注入
し、熱処理を行うことにより埋込酸化膜とこの埋込酸化
膜上の半導体膜を形成する工程と、ホトエッチング処理
を行うことにより半導体膜を島状パターンにパターニン
グして素子領域を形成し、酸化雰囲気中で酸化処理を行
い素子領域の表面に境界領域被膜材料を形成する工程
と、全面に不純物を含む酸化シリコン膜からなる絶縁膜
材料を形成し、ホトエッチング処理を行うことにより絶
縁膜材料と境界領域被膜材料とをソース領域とドレイン
領域とゲート電極形成領域が開口するようにパターニン
グして絶縁膜と境界領域被膜を形成する工程と、酸化雰
囲気中で酸化処理を行うことによって絶縁膜と境界領域
被膜との開口内の素子領域の表面にゲート酸化膜を形成
し、全面にゲート電極材料を形成し、ホトエッチング処
理を行うことによりゲート電極材料をパターニングして
ゲート電極を形成し、イオン注入処理を行うことにより
ゲート電極に整合する領域にソース領域とドレイン領域
とを形成する工程と、全面に層間膜を形成し、ホトエッ
チング処理を行うことにより層間膜にコンタクトホール
を形成し、全面に配線材料を形成し、ホトエッチング処
理を行うことにより配線材料をパターニングして配線を
形成する工程とを有することを特徴とする半導体装置の
製造方法。
【請求項２４】半導体基板に酸素イオンをイオン注入
し、熱処理を行うことにより埋込酸化膜とこの埋込酸化
膜上の半導体膜を形成する工程と、ホトエッチング処理
を行うことにより半導体膜を島状パターンにパターニン
グして素子領域を形成し、全面に不純物を含む酸化シリ
コン膜からなる絶縁膜材料を形成し、ホトエッチング処
理を行うことによって絶縁膜材料をソース領域とドレイ
ン領域とゲート電極形成領域が開口するようにパターニ
ングして絶縁膜を形成する工程と、酸化雰囲気中で酸化
処理を行うことによって絶縁膜の開口内の素子領域の表
面にゲート酸化膜を形成し、全面にゲート電極材料を形
成し、ホトエッチング処理を行うことによりゲート電極
材料をパターニングしてゲート電極を形成し、イオン注
入処理を行うことによりゲート電極に整合する領域にソ
ース領域とドレイン領域とを形成する工程と、全面に層
間膜を形成し、ホトエッチング処理を行うことにより層
間膜にコンタクトホールを形成し、全面に配線材料を形
成し、ホトエッチング処理を行うことにより配線材料を
パターニングして配線を形成する工程とを有することを
特徴とする半導体装置の製造方法。
【請求項２５】半導体基板に酸素イオンをイオン注入
し、熱処理を行うことにより埋込酸化膜とこの埋込酸化
膜上の半導体膜を形成する工程と、ホトエッチング処理
を行うことにより半導体膜を島状パターンにパターニン
グして素子領域を形成し、酸化雰囲気中で酸化処理を行
い素子領域の表面に境界領域被膜材料を形成する工程
と、全面に不純物を含む酸化シリコン膜からなる絶縁膜
材料を形成し、リフロー処理を行い、ホトエッチング処
理を行うことにより絶縁膜材料と境界領域被膜材料とを
ソース領域とドレイン領域とゲート電極形成領域が開口
するようにパターニングして絶縁膜と境界領域被膜を形
成する工程と、酸化雰囲気中で酸化処理を行うことによ
って絶縁膜と境界領域被膜との開口内の素子領域の表面
にゲート酸化膜を形成し、全面にゲート電極材料を形成
し、ホトエッチング処理を行うことによりゲート電極材
料をパターニングしてゲート電極を形成し、イオン注入
処理を行うことによりゲート電極に整合する領域にソー
ス領域とドレイン領域とを形成する工程と、全面に層間
膜を形成し、ホトエッチング処理を行うことにより層間
膜にコンタクトホールを形成し、全面に配線材料を形成
し、ホトエッチング処理を行うことにより配線材料をパ
ターニングして配線を形成する工程とを有することを特
徴とする半導体装置の製造方法。
【請求項２６】半導体基板に酸素イオンをイオン注入
し、熱処理を行うことにより埋込酸化膜とこの埋込酸化
膜上の半導体膜を形成する工程と、ホトエッチング処理
を行うことにより半導体膜を島状パターンにパターニン
グして素子領域を形成し、全面に不純物を含む酸化シリ
コン膜からなる絶縁膜材料を形成し、リフロー処理を行
い、ホトエッチング処理を行うことによって絶縁膜材料
をソース領域とドレイン領域とゲート電極形成領域が開
口するようにパターニングして絶縁膜を形成する工程
と、酸化雰囲気中で酸化処理を行うことによって絶縁膜
の開口内の素子領域の表面にゲート酸化膜を形成し、全
面にゲート電極材料を形成し、ホトエッチング処理を行
うことによりゲート電極材料をパターニングしてゲート
電極を形成し、イオン注入処理を行うことによりゲート
電極に整合する領域にソース領域とドレイン領域とを形
成する工程と、全面に層間膜を形成し、ホトエッチング
処理を行うことにより層間膜にコンタクトホールを形成
し、全面に配線材料を形成し、ホトエッチング処理を行
うことにより配線材料をパターニングして配線を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。