JPH09283443A - Manufacture of semiconductor thin film - Google Patents
Manufacture of semiconductor thin filmInfo
- Publication number
- JPH09283443A JPH09283443A JP11522296A JP11522296A JPH09283443A JP H09283443 A JPH09283443 A JP H09283443A JP 11522296 A JP11522296 A JP 11522296A JP 11522296 A JP11522296 A JP 11522296A JP H09283443 A JPH09283443 A JP H09283443A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- semiconductor thin
- film
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体薄膜の製造
方法に関する。TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor thin film.
【０００２】[0002]
【従来の技術】半導体薄膜の製造方法には、一例とし
て、成膜したアモルファスシリコン薄膜を結晶化してポ
リシリコン薄膜とする方法がある。そして、結晶化した
ポリシリコン薄膜によって薄膜トランジスタを形成する
ことがある。図３は従来のこのようなポリシリコン薄膜
トランジスタの製造工程の一例を示し、図４（Ａ）〜
（Ｄ）はそれぞれ図３に示す製造工程を経て製造される
ポリシリコン薄膜トランジスタの各状態における断面図
を示したものである。このポリシリコン薄膜トランジス
タの製造に際しては、まず図３に示すゲート電極形成工
程Ａにおいて、図４（Ａ）に示すように、ガラス基板１
の上面の所定の個所にゲート電極２を形成する。次に、
図３に示す２層連続成膜工程Ｂにおいて、ゲート電極２
を含むガラス基板１の上面全体にゲート絶縁膜３及び水
素含有の真性なアモルファスシリコン薄膜４を連続して
成膜する。次に、図３に示す脱水素化工程Ｃにおいて、
後の工程でエキシマレーザ照射により高エネルギを与え
たとき水素が突沸して欠陥が生じるのを避けるために、
脱水素化用真空電気炉で熱処理を行うことにより、アモ
ルファスシリコン薄膜４中の水素濃度を低減する。2. Description of the Related Art As an example of a method of manufacturing a semiconductor thin film, there is a method of crystallizing a formed amorphous silicon thin film into a polysilicon thin film. Then, a thin film transistor may be formed by the crystallized polysilicon thin film. FIG. 3 shows an example of a conventional manufacturing process of such a polysilicon thin film transistor, and FIG.
3D is a cross-sectional view of a polysilicon thin film transistor manufactured through the manufacturing process shown in FIG. 3 in various states. In manufacturing the polysilicon thin film transistor, first, in the gate electrode forming step A shown in FIG. 3, as shown in FIG.
The gate electrode 2 is formed at a predetermined position on the upper surface of the. next,
In the two-layer continuous film forming process B shown in FIG.
The gate insulating film 3 and the hydrogen-containing true amorphous silicon thin film 4 are continuously formed on the entire upper surface of the glass substrate 1 including. Next, in the dehydrogenation step C shown in FIG.
In order to avoid the occurrence of defects due to bumping of hydrogen when high energy is applied by excimer laser irradiation in a later step,
The hydrogen concentration in the amorphous silicon thin film 4 is reduced by performing heat treatment in a dehydrogenation vacuum electric furnace.
【０００３】次に、図３に示す結晶化工程Ｄにおいて、
真空中においてエキシマレーザを高エネルギ密度で照射
することにより、真性なアモルファスシリコン薄膜４を
結晶化して真性なポリシリコン薄膜５を形成する。次
に、図３に示す不純物注入工程Ｅにおいて、図４（Ｂ）
に示すように、ポリシリコン薄膜５のうちチャネル領域
５ａとなる領域上に不純物注入マスク６を形成し、ポリ
シリコン薄膜５のうちチャネル領域５ａとなる領域を除
く全領域にリンなどのｎ型不純物を注入する。この後、
不純物注入マスク６を剥離する。次に、図３に示す活性
化工程Ｆにおいて、エキシマレーザを低エネルギ密度で
照射することにより、ｎ型不純物注入領域を活性化す
る。次に、図３に示すチャネル保護膜形成工程Ｇにおい
て、図４（Ｃ）に示すように、ポリシリコン薄膜５のう
ちチャネル領域５ａとなる領域上にチャネル保護膜７を
形成する。Next, in the crystallization step D shown in FIG.
By irradiating an excimer laser with a high energy density in a vacuum, the intrinsic amorphous silicon thin film 4 is crystallized to form an intrinsic polysilicon thin film 5. Next, in the impurity implantation step E shown in FIG.
As shown in FIG. 3, an impurity implantation mask 6 is formed on a region of the polysilicon thin film 5 which will be the channel region 5a, and an n-type impurity such as phosphorus is formed on all regions of the polysilicon thin film 5 except the region of the channel region 5a. Inject. After this,
The impurity implantation mask 6 is peeled off. Next, in the activation step F shown in FIG. 3, the n-type impurity implantation region is activated by irradiating the excimer laser with a low energy density. Next, in a channel protective film forming step G shown in FIG. 3, as shown in FIG. 4C, a channel protective film 7 is formed on a region of the polysilicon thin film 5 which will be the channel region 5a.
【０００４】次に、図３に示すデバイスエリア形成工程
Ｈにおいて、図４（Ｄ）に示すように、ポリシリコン薄
膜５のうち不要な部分を除去する。この状態では、ポリ
シリコン薄膜５の中央部は真性領域からなるチャネル領
域５ａとされ、その両側はｎ型不純物注入領域からなる
ソース領域５ｂ及びドレイン領域５ｃとされている。次
に、図３に示すソース・ドレイン電極形成工程Ｉにおい
て、チャネル保護膜７の上面両側及びソース領域５ｂ、
ドレイン領域５ｃの各上面などにソース電極８及びドレ
イン電極９を形成する。次に、図３に示すオーバーコー
ト膜成膜工程Ｊにおいて、全上面にオーバーコート膜１
０を成膜する。次に、図３に示す水素化工程Ｋにおい
て、水素化用電気炉または水素化用プラズマ炉で水素化
処理を行うことにより、ポリシリコン薄膜５のダングリ
ングボンドを減少させる。かくして、ボトムゲート型の
ポリシリコン薄膜トランジスタが製造される。Next, in a device area forming step H shown in FIG. 3, an unnecessary portion of the polysilicon thin film 5 is removed as shown in FIG. 4 (D). In this state, the central portion of the polysilicon thin film 5 is a channel region 5a made of an intrinsic region, and both sides thereof are a source region 5b and a drain region 5c made of an n-type impurity implantation region. Next, in the source / drain electrode forming step I shown in FIG. 3, both sides of the upper surface of the channel protective film 7 and the source region 5b,
The source electrode 8 and the drain electrode 9 are formed on each upper surface of the drain region 5c. Next, in the overcoat film forming step J shown in FIG.
0 is formed. Next, in a hydrogenation step K shown in FIG. 3, dangling bonds of the polysilicon thin film 5 are reduced by performing a hydrogenation process in an electric furnace for hydrogenation or a plasma furnace for hydrogenation. Thus, a bottom gate type polysilicon thin film transistor is manufactured.
【０００５】ところで、従来のこのようなポリシリコン
薄膜トランジスタの製造方法では、図３に示す脱水素化
工程Ｃ及び結晶化工程Ｄを行う際、図４（Ａ）に示すよ
うに、アモルファスシリコン薄膜４が露出しているの
で、真空中で行っている。このため、脱水素化工程Ｃ及
び結晶化工程Ｄにおける真空引きに時間がかかり、スル
ープットが良くないという問題があった。この発明の課
題は、脱水素化工程及び結晶化工程を短時間で行うこと
ができるようにすることである。By the way, in the conventional method of manufacturing such a polysilicon thin film transistor, when performing the dehydrogenation step C and the crystallization step D shown in FIG. 3, as shown in FIG. Since it is exposed, it is done in a vacuum. Therefore, it takes a long time to perform vacuuming in the dehydrogenation step C and the crystallization step D, and there is a problem that throughput is not good. An object of the present invention is to make it possible to perform the dehydrogenation step and the crystallization step in a short time.
【０００６】[0006]
【課題を解決するための手段】この発明は、水素含有の
アモルファス状の半導体薄膜上に絶縁膜を形成し、常圧
雰囲気中において前記半導体薄膜にエキシマ光を照射す
ることにより、前記半導体薄膜を脱水素化するとともに
前記半導体薄膜の少なくとも一部を結晶化するようにし
たものである。According to the present invention, an insulating film is formed on a hydrogen-containing amorphous semiconductor thin film, and the semiconductor thin film is irradiated with excimer light in a normal pressure atmosphere to form the semiconductor thin film. At the same time as dehydrogenating, at least a part of the semiconductor thin film is crystallized.
【０００７】この発明によれば、水素含有のアモルファ
ス状の半導体薄膜上に絶縁膜を形成しているので、半導
体薄膜が露出せず、したがって半導体薄膜の脱水素化及
び結晶化を常圧雰囲気中において行うことができる。こ
の結果、従来のような真空引きが不要となり、脱水素化
工程及び結晶化工程を短時間で行うことができる。According to the present invention, since the insulating film is formed on the amorphous semiconductor thin film containing hydrogen, the semiconductor thin film is not exposed, and therefore the semiconductor thin film is dehydrogenated and crystallized in a normal pressure atmosphere. Can be done in. As a result, the conventional vacuuming is unnecessary, and the dehydrogenation step and the crystallization step can be performed in a short time.
【０００８】[0008]
【発明の実施の形態】図１はこの発明の一実施形態を適
用したポリシリコン薄膜トランジスタの製造工程を示
し、図２（Ａ）〜（Ｃ）はそれぞれ図１に示す製造工程
を経て製造されるポリシリコン薄膜トランジスタの各状
態における断面図を示したものである。このポリシリコ
ン薄膜トランジスタの製造に際しては、まず図１に示す
ゲート電極形成工程Ａにおいて、図２（Ａ）に示すよう
に、ガラス基板２１の上面の所定の個所にアルミニウム
−チタン合金からなるゲート電極２２を形成する。次
に、図１に示す陽極酸化工程Ｂにおいて、陽極酸化処理
を行うことにより、ゲート電極２２の表面に酸化アルミ
ニウムからなる第１ゲート絶縁膜２３を形成する。次
に、図１に示す３層連続成膜工程Ｃにおいて、第１ゲー
ト絶縁膜２３を含むガラス基板２１の上面全体に、ＰＥ
−ＣＶＤにより、窒化シリコンからなる第２ゲート絶縁
膜２４、水素含有の真性なアモルファスシリコン薄膜
（半導体薄膜）２５及び窒化シリコンからなるチャネル
保護膜形成用膜（絶縁膜）２６を連続して成膜する。1 shows a manufacturing process of a polysilicon thin film transistor to which an embodiment of the present invention is applied, and FIGS. 2 (A) to 2 (C) are respectively manufactured through the manufacturing process shown in FIG. FIG. 3 is a cross-sectional view showing each state of the polysilicon thin film transistor. In manufacturing this polysilicon thin film transistor, first, in a gate electrode forming step A shown in FIG. 1, as shown in FIG. 2A, a gate electrode 22 made of an aluminum-titanium alloy is provided at a predetermined position on the upper surface of the glass substrate 21. To form. Next, in the anodizing step B shown in FIG. 1, by performing anodizing treatment, the first gate insulating film 23 made of aluminum oxide is formed on the surface of the gate electrode 22. Next, in a three-layer continuous film forming process C shown in FIG. 1, PE is formed on the entire upper surface of the glass substrate 21 including the first gate insulating film 23.
By CVD, a second gate insulating film 24 made of silicon nitride, a hydrogen-containing intrinsic amorphous silicon thin film (semiconductor thin film) 25, and a channel protective film forming film (insulating film) 26 made of silicon nitride are continuously formed. To do.
【０００９】次に、図１に示す脱水素化・結晶化工程Ｄ
について説明するが、この場合、水素含有の真性なアモ
ルファスシリコン薄膜２５上にチャネル保護膜形成用膜
２６を成膜しているので、水素含有の真性なアモルファ
スシリコン薄膜２５が露出せず、したがって常圧雰囲気
中例えば大気中において行うことが可能となる。そこ
で、まず大気中においてエキシマランプの放射光（エキ
シマ光）を照射することにより、水素含有の真性なアモ
ルファスシリコン薄膜２５の脱水素化処理を行う。この
場合、エキシマランプ照射エリアをガラス基板２１を通
過させるが、エキシマランプ照射エリアは予備加熱エリ
アと本加熱エリアとからなっている。予備加熱エリアで
は、加熱温度２５０℃以下での連続照射により、本加熱
エリアにおいてゲート電極２２及び第１ゲート絶縁膜２
３中のアルミニウムにヒロックが発生するのを防止する
とともに、ガラス基板２１の熱ストレスを緩和させる。
本加熱エリアでは、ゲート電極２２の材料であるアルミ
ニウム−チタン合金の融点以下の高温での連続照射によ
り、水素含有の真性なアモルファスシリコン薄膜２５の
脱水素化処理を短時間で行う。Next, the dehydrogenation / crystallization step D shown in FIG.
In this case, since the channel protective film forming film 26 is formed on the hydrogen-containing intrinsic amorphous silicon thin film 25, the hydrogen-containing intrinsic amorphous silicon thin film 25 is not exposed, and therefore the This can be performed in a pressure atmosphere, for example, in the atmosphere. Therefore, first, the dehydrogenation process of the hydrogen-containing intrinsic amorphous silicon thin film 25 is performed by irradiating the radiant light (excimer light) of the excimer lamp in the atmosphere. In this case, the excimer lamp irradiation area is passed through the glass substrate 21, but the excimer lamp irradiation area is composed of a preliminary heating area and a main heating area. In the preheating area, the gate electrode 22 and the first gate insulating film 2 are continuously irradiated in the main heating area at a heating temperature of 250 ° C. or less.
The hillock is prevented from being generated in the aluminum in the glass 3, and the thermal stress of the glass substrate 21 is relieved.
In the main heating area, the dehydrogenation treatment of the hydrogen-containing true amorphous silicon thin film 25 is performed in a short time by continuous irradiation at a high temperature equal to or lower than the melting point of the aluminum-titanium alloy which is the material of the gate electrode 22.
【００１０】次に、同じく大気中においてエキシマレー
ザ（エキシマ光）を低エネルギ密度で例えば１５０ｍＪ
／ｃｍ2程度以下で照射すると、真性なアモルファスシ
リコン薄膜２５が結晶化して真性なポリシリコン薄膜２
７が形成される。この場合、エキシマレーザのエネルギ
密度を１５０ｍＪ／ｃｍ2程度以下と低くするのは、特
にチャネル保護膜形成用膜２６を形成する窒化シリコン
膜に水素が含有されているので、この水素が突沸するの
を避けるためである。また、エキシマレーザのエネルギ
密度が１５０ｍＪ／ｃｍ2程度以下と低くても、１μｍ
程度以下のマイクロクリスタル（結晶化していないもの
も含む）が形成される。このように、脱水素化工程と結
晶化工程とを大気中で連続して行うことができるので、
従来のような真空引きが不要となり、脱水素化工程及び
結晶化工程を短時間で行うことができ、スループットを
良くすることができる。なお、結晶化工程におけるエキ
シマレーザの照射は、ビームサイズを短い幅を有する細
長い帯状とされたレーザビームをビームサイズの幅方向
にオーバーラップさせながらスキャン照射することによ
り行うようにしてもよい。この場合、オーバーラップ量
を好ましくは５０％以上、より好ましくは９０〜９９％
とする。Next, in the same atmosphere, an excimer laser (excimer light) is emitted at a low energy density of, for example, 150 mJ.
When the irradiation is performed at a dose of about 1 / cm 2 or less, the intrinsic amorphous silicon thin film 25 is crystallized and the intrinsic polysilicon thin film 2
7 is formed. In this case, the energy density of the excimer laser is reduced to about 150 mJ / cm 2 or less because hydrogen is bumped because hydrogen is contained particularly in the silicon nitride film forming the channel protective film forming film 26. This is to avoid Even if the energy density of the excimer laser is as low as about 150 mJ / cm 2 or less, it is 1 μm.
Microcrystals (including those not crystallized) of a degree or less are formed. In this way, since the dehydrogenation step and the crystallization step can be continuously performed in the atmosphere,
The conventional vacuuming is unnecessary, the dehydrogenation step and the crystallization step can be performed in a short time, and the throughput can be improved. The irradiation of the excimer laser in the crystallization process may be performed by scanning irradiation with a laser beam in the shape of an elongated band having a short beam size while overlapping in the width direction of the beam size. In this case, the overlap amount is preferably 50% or more, more preferably 90 to 99%.
And
【００１１】次に、図１に示すチャネル保護膜形成工程
Ｅにおいて、図２（Ｂ）に示すように、チャネル保護膜
形成用膜２６のうち不要な部分を除去することにより、
ポリシリコン薄膜２７上の所定の個所にチャネル保護膜
２６ａを形成する。次に、図１に示すｎ型シリコン成膜
工程Ｆにおいて、チャネル保護膜２６ａを含むポリシリ
コン薄膜２７の上面全体にＰＥ−ＣＶＤによりリンなど
がドープされたｎ型シリコン膜２８を成膜する。次に、
図１に示すデバイスエリア形成工程Ｇにおいて、図２
（Ｃ）に示すように、ｎ型シリコン膜２８のうち不要な
部分を除去してソース領域２８ａ及びドレイン領域２８
ｂを形成するとともに、ポリシリコン薄膜２７のうち不
要な部分を除去してチャネル領域２７ａを形成する。す
なわち、チャネル保護膜２６ａの上面両側及びその両側
におけるチャネル領域２７ａの各上面にソース領域２８
ａ及びドレイン領域２８ｂを形成する。この場合、チャ
ネル領域２７ａは真性ポリシリコンからなり、ソース領
域２８ａ及びドレイン領域２８ｂはｎ型シリコンからな
っている。このように、ソース領域２８ａ及びドレイン
領域２８ｂを、成膜したｎ型シリコン膜によって形成し
ているので、不純物注入工程及び活性化工程が不要とな
り、したがってこれによっても製造工程を簡略化するこ
とができる。なお、ソース領域２８ａ及びドレイン領域
２８ｂはｎ型アモルファスシリコンあるいはｎ型ポリシ
リコンからなるものであってもよい。Next, in the channel protective film forming step E shown in FIG. 1, as shown in FIG. 2B, unnecessary portions of the channel protective film forming film 26 are removed,
A channel protection film 26a is formed at a predetermined position on the polysilicon thin film 27. Next, in an n-type silicon film forming step F shown in FIG. 1, an n-type silicon film 28 doped with phosphorus or the like is formed by PE-CVD on the entire upper surface of the polysilicon thin film 27 including the channel protective film 26a. next,
In the device area forming step G shown in FIG.
As shown in (C), unnecessary portions of the n-type silicon film 28 are removed to remove the source region 28a and the drain region 28.
While forming b, unnecessary portions of the polysilicon thin film 27 are removed to form a channel region 27a. That is, the source region 28 is formed on both upper surfaces of the channel protective film 26a and on each upper surface of the channel region 27a on both sides thereof.
a and the drain region 28b are formed. In this case, the channel region 27a is made of intrinsic polysilicon, and the source region 28a and the drain region 28b are made of n-type silicon. As described above, since the source region 28a and the drain region 28b are formed by the formed n-type silicon film, the impurity implantation step and the activation step are unnecessary, and thus the manufacturing process can be simplified. it can. The source region 28a and the drain region 28b may be made of n-type amorphous silicon or n-type polysilicon.
【００１２】次に、図１に示すソース・ドレイン電極形
成工程Ｈにおいて、ソース領域２８ａ及びドレイン領域
２８ｂの各上面などに、クロムからなる第１ソース電極
２９及び第１ドレイン電極３０を形成し、続いてその各
上面にアルミニウム−チタン合金からなる第２ソース電
極３１及び第２ドレイン電極３２を形成する。次に、図
１に示すオーバーコート膜成膜工程Ｉにおいて、全上面
にオーバーコート膜３３を成膜する。次に、図１に示す
水素化工程Ｊにおいて、水素化用電気炉または水素化用
プラズマ炉で水素化処理を行うことにより、チャネル領
域２７ａ、ソース領域２８ａ及びドレイン領域２８ｂの
ダングリングボンドを減少させる。かくして、ボトムゲ
ート型のポリシリコン薄膜トランジスタが製造される。Next, in a source / drain electrode forming step H shown in FIG. 1, a first source electrode 29 and a first drain electrode 30 made of chromium are formed on the upper surfaces of the source region 28a and the drain region 28b, respectively. Subsequently, a second source electrode 31 and a second drain electrode 32 made of an aluminum-titanium alloy are formed on each upper surface thereof. Next, in the overcoat film forming step I shown in FIG. 1, the overcoat film 33 is formed on the entire upper surface. Next, in a hydrogenation step J shown in FIG. 1, hydrogenation is performed in an electric furnace for hydrogenation or a plasma furnace for hydrogenation to reduce dangling bonds in the channel region 27a, the source region 28a, and the drain region 28b. Let Thus, a bottom gate type polysilicon thin film transistor is manufactured.
【００１３】ところで、図１に示す製造工程を、従来の
同型のつまりボトムゲート型のアモルファスシリコン薄
膜トランジスタの製造工程と比較した場合、脱水素化・
結晶化工程Ｄが付加されているだけであるので、従来の
ボトムゲート型のアモルファスシリコン薄膜トランジス
タの製造プロセスラインに脱水素化・結晶化工程Ｄのた
めのエキシマランプ装置及びエキシマレーザ装置を付加
すると、従来のボトムゲート型のアモルファスシリコン
薄膜トランジスタの製造プロセスラインを若干変更して
そのまま使用することにより、この発明のポリシリコン
薄膜トランジスタを製造することができることになる。
なお、この発明は、ｐ型のポリシリコン薄膜トランジス
タにも適用することができる。By the way, when the manufacturing process shown in FIG. 1 is compared with the conventional manufacturing process of the same type, that is, a bottom gate type amorphous silicon thin film transistor, dehydrogenation
Since only the crystallization process D is added, if an excimer lamp device and an excimer laser device for the dehydrogenation / crystallization process D are added to the conventional bottom gate type amorphous silicon thin film transistor manufacturing process line, By slightly changing the manufacturing process line of the conventional bottom gate type amorphous silicon thin film transistor and using it as it is, the polysilicon thin film transistor of the present invention can be manufactured.
The present invention can also be applied to a p-type polysilicon thin film transistor.
【００１４】[0014]
【発明の効果】以上説明したように、この発明によれ
ば、アモルファス状の半導体薄膜の脱水素化及び結晶化
を常圧雰囲気中において行うことができるので、従来の
ような真空引きが不要となり、脱水素化工程及び結晶化
工程を短時間で行うことができ、スループットを良くす
ることができる。As described above, according to the present invention, dehydrogenation and crystallization of an amorphous semiconductor thin film can be performed in an atmosphere of normal pressure, so that the conventional vacuuming is unnecessary. The dehydrogenation step and the crystallization step can be performed in a short time, and the throughput can be improved.
【図１】この発明の一実施形態を適用したポリシリコン
薄膜トランジスタの製造工程を示す図。FIG. 1 is a diagram showing a manufacturing process of a polysilicon thin film transistor to which an embodiment of the present invention is applied.
【図２】（Ａ）〜（Ｃ）はそれぞれ図１に示す製造工程
を経て製造されるポリシリコン薄膜トランジスタの各状
態における断面図。2A to 2C are cross-sectional views in each state of a polysilicon thin film transistor manufactured through the manufacturing process shown in FIG.
【図３】従来のポリシリコン薄膜トランジスタの製造工
程を示す図。FIG. 3 is a diagram showing a manufacturing process of a conventional polysilicon thin film transistor.
【図４】（Ａ）〜（Ｄ）はそれぞれ図３に示す製造工程
を経て製造されるポリシリコン薄膜トランジスタの各状
態における断面図。4A to 4D are cross-sectional views in each state of a polysilicon thin film transistor manufactured through the manufacturing process shown in FIG.
２１ ガラス基板 ２２ ゲート電極 ２３ 第１ゲート絶縁膜 ２４ 第２ゲート絶縁膜 ２５ アモルファスシリコン薄膜（半導体薄膜） ２６ チャネル保護膜形成用膜（絶縁膜） ２７ ポリシリコン薄膜 21 glass substrate 22 gate electrode 23 first gate insulating film 24 second gate insulating film 25 amorphous silicon thin film (semiconductor thin film) 26 channel protective film forming film (insulating film) 27 polysilicon thin film
Claims (5)
上に絶縁膜を形成し、常圧雰囲気中において前記半導体
薄膜にエキシマ光を照射することにより、前記半導体薄
膜を脱水素化するとともに前記半導体薄膜の少なくとも
一部を結晶化することを特徴とする半導体薄膜の製造方
法。1. An insulating film is formed on a hydrogen-containing amorphous semiconductor thin film, and the semiconductor thin film is irradiated with excimer light in a normal pressure atmosphere to dehydrogenate the semiconductor thin film and the semiconductor thin film. A method for producing a semiconductor thin film, characterized by crystallizing at least a part of.
雰囲気は大気であることを特徴とする半導体薄膜の製造
方法。2. The method of manufacturing a semiconductor thin film according to claim 1, wherein the atmospheric pressure atmosphere is atmospheric air.
前記半導体薄膜の脱水素化はエキシマランプの照射によ
り行い、前記半導体薄膜の結晶化はエキシマレーザの照
射により行うことを特徴とする半導体薄膜の製造方法。3. The method according to claim 1, wherein
A method of manufacturing a semiconductor thin film, wherein dehydrogenation of the semiconductor thin film is performed by irradiation of an excimer lamp, and crystallization of the semiconductor thin film is performed by irradiation of an excimer laser.
シマランプを照射し、次いで前記エキシマレーザを照射
することを特徴とする半導体薄膜の製造方法。4. The method of manufacturing a semiconductor thin film according to claim 3, wherein the excimer lamp is irradiated and then the excimer laser is irradiated.
おいて、前記アモルファス状の半導体薄膜はアモルファ
スシリコン薄膜であることを特徴とする半導体薄膜の製
造方法。5. The method of manufacturing a semiconductor thin film according to claim 1, wherein the amorphous semiconductor thin film is an amorphous silicon thin film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11522296A JPH09283443A (en) | 1996-04-15 | 1996-04-15 | Manufacture of semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11522296A JPH09283443A (en) | 1996-04-15 | 1996-04-15 | Manufacture of semiconductor thin film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283443A true JPH09283443A (en) | 1997-10-31 |
Family
ID=14657391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11522296A Pending JPH09283443A (en) | 1996-04-15 | 1996-04-15 | Manufacture of semiconductor thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283443A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100284709B1 (en) * | 1998-01-24 | 2001-04-02 | 구본준, 론 위라하디락사 | How to crystallize amorphous silicon thin film |
| US6927109B1 (en) * | 1999-07-05 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus laser irradiation method, semiconductor device and method of manufacturing a semiconductor device |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008040478A (en) * | 2006-08-09 | 2008-02-21 | Samsung Sdi Co Ltd | Organic light emitting display device |
| US7338913B2 (en) | 1999-08-18 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| CN102379027A (en) * | 2010-06-21 | 2012-03-14 | 松下电器产业株式会社 | Method for crystallizing silicon thin film and method for manufacturing silicon tft device |
| WO2013061383A1 (en) * | 2011-10-28 | 2013-05-02 | パナソニック株式会社 | Thin film semiconductor device and method for producing same |
| CN109417099A (en) * | 2016-04-25 | 2019-03-01 | 堺显示器制品株式会社 | Thin film transistor (TFT), display device and method for fabricating thin film transistor |
-
1996
- 1996-04-15 JP JP11522296A patent/JPH09283443A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100284709B1 (en) * | 1998-01-24 | 2001-04-02 | 구본준, 론 위라하디락사 | How to crystallize amorphous silicon thin film |
| US6927109B1 (en) * | 1999-07-05 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus laser irradiation method, semiconductor device and method of manufacturing a semiconductor device |
| US7419861B2 (en) | 1999-07-05 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, semiconductor device, and method of manufacturing a semiconductor device |
| US7338913B2 (en) | 1999-08-18 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008040478A (en) * | 2006-08-09 | 2008-02-21 | Samsung Sdi Co Ltd | Organic light emitting display device |
| CN102379027A (en) * | 2010-06-21 | 2012-03-14 | 松下电器产业株式会社 | Method for crystallizing silicon thin film and method for manufacturing silicon tft device |
| WO2013061383A1 (en) * | 2011-10-28 | 2013-05-02 | パナソニック株式会社 | Thin film semiconductor device and method for producing same |
| US8912054B2 (en) | 2011-10-28 | 2014-12-16 | Panasonic Corporation | Thin-film semiconductor device and method of manufacturing the same |
| CN109417099A (en) * | 2016-04-25 | 2019-03-01 | 堺显示器制品株式会社 | Thin film transistor (TFT), display device and method for fabricating thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586558B2 (en) | Method for reforming thin film and apparatus used for implementing the method | |
| US20050009262A1 (en) | Semiconductor device and process for fabricating the same | |
| JPH07118443B2 (en) | Manufacturing method of semiconductor device | |
| JPH11233790A (en) | Manufacture of thin film transistor | |
| JPH01187814A (en) | Manufacture of thin film semiconductor device | |
| JP2001053020A (en) | Crystallization of semiconductor thin film and manufacture of thin film semiconductor device | |
| JPH09283443A (en) | Manufacture of semiconductor thin film | |
| JPH0794756A (en) | Method of fabricating semiconductor device | |
| JPH06333823A (en) | Manufacture of polycrystalline silicon film, manufacture of thin film transistor and remote plasma device | |
| JPH09186336A (en) | Method of manufacturing thin film transistor | |
| JPS6230314A (en) | Manufacture of crystalline semiconductor thin film | |
| JPH0797565B2 (en) | Method for manufacturing semiconductor device | |
| JP3774278B2 (en) | Method for manufacturing thin film transistor substrate for liquid crystal display device | |
| JP2000077353A (en) | Manufacture of semiconductor device | |
| JP2500484B2 (en) | Thin film transistor manufacturing method | |
| JPH03284831A (en) | Forming method for semiconductor thin-film | |
| JPH06181178A (en) | Fabrication of thin film transistor | |
| JP2725669B2 (en) | Semiconductor device manufacturing method | |
| JP2939819B2 (en) | Method for manufacturing thin film transistor | |
| JP2531383B2 (en) | Thin film transistor manufacturing method | |
| JP2831006B2 (en) | Method for manufacturing thin film transistor | |
| JPS63292682A (en) | Manufacture of thin film semiconductor device | |
| JP3567937B2 (en) | Method for manufacturing thin film transistor | |
| JP3493160B2 (en) | Method for manufacturing semiconductor device | |
| JP3031399B2 (en) | Method for manufacturing MIS transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060202 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060814 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
| A521 | Written amendment |
Effective date: 20061031 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061215 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |