JPH09186336A - Method of manufacturing thin film transistor - Google Patents

Method of manufacturing thin film transistor

Info

Publication number
JPH09186336A
JPH09186336A JP35123495A JP35123495A JPH09186336A JP H09186336 A JPH09186336 A JP H09186336A JP 35123495 A JP35123495 A JP 35123495A JP 35123495 A JP35123495 A JP 35123495A JP H09186336 A JPH09186336 A JP H09186336A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
excimer laser
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP35123495A
Other languages
Japanese (ja)
Inventor
Toshio Kudo
利雄 工藤
Haruo Wakai
晴夫 若井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP35123495A priority Critical patent/JPH09186336A/en
Publication of JPH09186336A publication Critical patent/JPH09186336A/en
Abandoned legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify the bottom gate type polysilicon thin film transistor. SOLUTION: A hydrogen containing true amorphous silicon thin film 25 and a channel protective film forming film 26 comprising a silicon nitride are continuously formed on the surface of the second insulating film 24. Next, the amorphous silicon film 25 is dehydrogenated by irradiating the film 25 with excimer laser in low density in the atmosphere and then the true amorphous silicon thin film 25 is polymerized to form a true polysilicon thin film 27. At this time, this step can be performed simply by changing the energy density of the excimer laser. Besides, after the formation of a channel protective film 26a, a source region 28a and a drain region 28b are formed of a formed n type silicon film. In such a case, both impurity implanting step and activating step can be eliminated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は薄膜トランジスタ
の製造方法に関し、特にボトムゲート型のポリシリコン
薄膜トランジスタの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor, and more particularly to a method of manufacturing a bottom gate type polysilicon thin film transistor.

【0002】[0002]

【従来の技術】図3は従来のボトムゲート型のポリシリ
コン薄膜トランジスタの製造工程を示し、図4(A)〜
(D)はそれぞれ図3に示す製造工程を経て製造される
薄膜トランジスタの各状態における断面図を示したもの
である。この薄膜トランジスタの製造に際しては、まず
図3に示すゲート電極形成工程Aにおいて、図4(A)
に示すように、ガラス基板1の上面の所定の個所にゲー
ト電極2を形成する。次に、図3に示す2層連続成膜工
程Bにおいて、ゲート電極2を含むガラス基板1の上面
全体にゲート絶縁膜3および水素含有の真性なアモルフ
ァスシリコン薄膜4を連続して成膜する。次に、図3に
示す脱水素化工程Cにおいて、後の工程でエキシマレー
ザ照射により高エネルギを与えたとき水素が突沸して欠
陥が生じるのを避けるために、脱水素化用電気炉で熱処
理を行うことにより、アモルファスシリコン薄膜4中の
水素濃度を低減する。
2. Description of the Related Art FIG. 3 shows a manufacturing process of a conventional bottom gate type polysilicon thin film transistor.
3D is a cross-sectional view in each state of the thin film transistor manufactured through the manufacturing process illustrated in FIG. 3. In manufacturing this thin film transistor, first, in the gate electrode forming step A shown in FIG.
As shown in FIG. 3, the gate electrode 2 is formed at a predetermined position on the upper surface of the glass substrate 1. Next, in a two-layer continuous film forming step B shown in FIG. 3, a gate insulating film 3 and an intrinsic amorphous silicon thin film 4 containing hydrogen are continuously formed on the entire upper surface of the glass substrate 1 including the gate electrode 2. Next, in the dehydrogenation step C shown in FIG. 3, in order to prevent hydrogen from bumping and causing defects when high energy is applied by excimer laser irradiation in a later step, heat treatment is performed in an electric furnace for dehydrogenation. By doing so, the hydrogen concentration in the amorphous silicon thin film 4 is reduced.

【0003】次に、図3示すポリ化工程Dにおいて、エ
キシマレーザを高エネルギ密度で照射することにより、
真性なアモルファスシリコン薄膜4をポリ化して真性な
ポリシリコン薄膜5を形成する。次に、図3に示す不純
物注入工程Eにおいて、図4(B)に示すように、ポリ
シリコン薄膜5のうちチャネル領域5aとなる領域上に
不純物注入マスク6を形成し、ポリシリコン薄膜5のう
ちチャネル領域5aを除く全領域にリン等のn型不純物
を注入する。この後、不純物注入マスク6を剥離する。
次に、図3に示す活性化工程Fにおいて、エキシマレー
ザを低エネルギ密度で照射することにより、n型不純物
注入領域を活性化する。次に、図3に示すチャネル保護
膜形成工程Gにおいて、図4(C)に示すように、ポリ
シリコン薄膜5のうちチャネル領域5aとなる領域上に
チャネル保護膜7を形成する。
Next, in a polyizing step D shown in FIG. 3, by irradiating an excimer laser with a high energy density,
The intrinsic amorphous silicon thin film 4 is polyized to form an intrinsic polysilicon thin film 5. Next, in the impurity implantation step E shown in FIG. 3, as shown in FIG. 4B, an impurity implantation mask 6 is formed on a region of the polysilicon thin film 5 which will be the channel region 5a, and the polysilicon thin film 5 is formed. An n-type impurity such as phosphorus is implanted into the entire region except the channel region 5a. After that, the impurity implantation mask 6 is peeled off.
Next, in the activation step F shown in FIG. 3, the n-type impurity implantation region is activated by irradiating the excimer laser with a low energy density. Next, in a channel protective film forming step G shown in FIG. 3, as shown in FIG. 4C, a channel protective film 7 is formed on a region of the polysilicon thin film 5 which will be the channel region 5a.

【0004】次に、図3に示すデバイスエリア形成工程
Hにおいて、図4(D)に示すように、ポリシリコン薄
膜5のうち不要な部分を除去する。この状態では、ポリ
シリコン薄膜5の中央部は真性領域からなるチャネル領
域5aとされ、その両側はn型不純物注入領域からなる
ソース領域5bおよびドレイン領域5cとされている。
次に、図3に示すソース・ドレイン電極形成工程Iにお
いて、チャネル保護膜7の上面両側およびソース領域5
b、ドレイン領域5cの各上面等にソース電極8および
ドレイン電極9を形成する。次に、図3に示すオーバー
コート膜成膜工程Jにおいて、全上面にオーバーコート
膜10を成膜する。次に、図3に示す水素化工程Kにお
いて、水素化用電気炉または水素化用プラズマ炉で水素
化処理を行うことにより、ポリシリコン薄膜5のダング
リングボンドを減少させる。かくして、ボトムゲート型
のポリシリコン薄膜トランジスタが製造される。
Next, in a device area forming step H shown in FIG. 3, an unnecessary portion of the polysilicon thin film 5 is removed as shown in FIG. 4 (D). In this state, the central portion of the polysilicon thin film 5 is a channel region 5a made of an intrinsic region, and both sides thereof are a source region 5b and a drain region 5c made of an n-type impurity implantation region.
Next, in the source / drain electrode forming step I shown in FIG. 3, both sides of the upper surface of the channel protective film 7 and the source region 5 are formed.
b, the source electrode 8 and the drain electrode 9 are formed on each upper surface of the drain region 5c. Next, in the overcoat film forming step J shown in FIG. 3, the overcoat film 10 is formed on the entire upper surface. Next, in a hydrogenation step K shown in FIG. 3, dangling bonds of the polysilicon thin film 5 are reduced by performing a hydrogenation process in an electric furnace for hydrogenation or a plasma furnace for hydrogenation. Thus, a bottom gate type polysilicon thin film transistor is manufactured.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

【0005】ところで、従来のこのようなボトムゲート
型のポリシリコン薄膜トランジスタの製造方法では、従
来の同型のつまりボトムゲート型のアモルファスシリコ
ン薄膜トランジスタの製造方法と比較すると、脱水素化
工程C、ポリ化工程D、不純物注入工程E、活性化工程
Fおよび水素化工程Kが付加されており、製造工程が複
雑であるという問題があった。この場合、特に、脱水素
化工程Cのための脱水素化用電気炉とポリ化工程Dおよ
び活性化工程Fのためのエキシマレーザ装置とが別々の
装置であるので、製造工程が複雑となり、また設備投資
が増大する要因となっている。この発明の課題は、製造
工程を簡略化するとともに設備投資を低減化することで
ある。
By the way, in the conventional method for manufacturing the bottom gate type polysilicon thin film transistor, as compared with the conventional method for manufacturing the same type, that is, the bottom gate type amorphous silicon thin film transistor, the dehydrogenation step C and the polysiliconization step are performed. Since D, the impurity injection step E, the activation step F and the hydrogenation step K are added, there is a problem that the manufacturing process is complicated. In this case, in particular, since the dehydrogenation electric furnace for the dehydrogenation step C and the excimer laser device for the polyprocessing step D and the activation step F are separate apparatuses, the manufacturing process becomes complicated, It is also a factor of increasing capital investment. An object of the present invention is to simplify the manufacturing process and reduce the equipment investment.

【0006】[0006]

【課題を解決するための手段】この発明は、ソース、ド
レイン、チャネル領域を有するポリシリコンを活性半導
体層とする薄膜トランジスタの製造方法において、水素
化アモルファスシリコン膜に、エキシマレーザを前回の
照射領域と50%以上オーバーラップさせて照射するス
キャン走査を全領域に行って、前記水素化アモルファス
シリコン膜を脱水素化およびポリ化するようにしたもの
である。
According to the present invention, in a method of manufacturing a thin film transistor using polysilicon having a source, a drain, and a channel region as an active semiconductor layer, a hydrogenated amorphous silicon film is irradiated with an excimer laser as a previous irradiation region. A scan scan for irradiation with 50% or more overlap is performed over the entire region to dehydrogenate and poly-ize the hydrogenated amorphous silicon film.

【0007】この発明によれば、水素化アモルファスシ
リコン膜に、エキシマレーザを前回の照射領域と50%
以上オーバーラップさせて照射するスキャン走査によっ
て、脱水素化工程とポリ化工程とを一度に行うことがで
きることとなり、したがって製造工程を簡略化すること
ができ、またこれに伴い設備投資を低減化することがで
きる。
According to the present invention, the hydrogenated amorphous silicon film is irradiated with the excimer laser by 50% from the previous irradiation area.
By performing the scanning scan with overlapping irradiation, the dehydrogenation step and the polycondensation step can be performed at the same time. Therefore, the manufacturing process can be simplified, and the capital investment can be reduced accordingly. be able to.

【0008】[0008]

【発明の実施の形態】図1はこの発明の一実施形態にお
けるボトムゲート型のポリシリコン薄膜トランジスタの
製造工程を示し、図2(A)〜(C)はそれぞれ図1に
示す製造工程を経て製造される薄膜トランジスタの各状
態における断面図を示したものである。この薄膜トラン
ジスタの製造に際しては、まず図1に示すゲート電極形
成工程Aにおいて、図2(A)に示すように、ガラス基
板21の上面の所定の個所にアルミニウム−チタン合金
からなるゲート電極22を形成する。次に、図1に示す
陽極酸化工程Bにおいて、陽極酸化処理を行うことによ
り、ゲート電極22の表面に酸化アルミニウムからなる
第1ゲート絶縁膜23を形成する。次に、図1に示す3
層連続成膜工程Cにおいて、第1ゲート絶縁膜23を含
むガラス基板21の上面全体に、PE−CVDにより、
窒化シリコンからなる第2ゲート絶縁膜24、水素含有
の真性なアモルファスシリコン薄膜25および窒化シリ
コンからなるチャネル保護膜形成用膜26を連続して成
膜する。
FIG. 1 shows a manufacturing process of a bottom gate type polysilicon thin film transistor in one embodiment of the present invention, and FIGS. 2 (A) to 2 (C) are respectively manufactured through the manufacturing process shown in FIG. 7A to 7C are cross-sectional views of the thin film transistor in each state. In manufacturing this thin film transistor, first, in a gate electrode forming step A shown in FIG. 1, as shown in FIG. 2A, a gate electrode 22 made of an aluminum-titanium alloy is formed at a predetermined position on the upper surface of a glass substrate 21. To do. Next, in the anodizing step B shown in FIG. 1, by performing anodizing treatment, the first gate insulating film 23 made of aluminum oxide is formed on the surface of the gate electrode 22. Next, as shown in FIG.
In the layer continuous film forming step C, PE-CVD is performed on the entire upper surface of the glass substrate 21 including the first gate insulating film 23 by PE-CVD.
A second gate insulating film 24 made of silicon nitride, an intrinsic amorphous silicon thin film 25 containing hydrogen, and a channel protective film forming film 26 made of silicon nitride are continuously formed.

【0009】次に、図1に示す脱水素化・ポリ化工程D
について説明するが、この場合、水素含有の真性アモル
ファスシリコン薄膜25上にチャネル保護膜形成用膜2
6を成膜しているので、大気中において低エネルギ密度
のエキシマレーザの照射により、水素含有の真性アモル
ファスシリコン薄膜25の脱水素化処理を行うことがで
きる。そこで、まず大気中においてエキシマレーザを低
エネルギ密度で例えば60〜150mJ/cm2程度で
照射すると、アモルファスシリコン薄膜25中の水素濃
度が低減し、次いで同じく大気中においてエキシマレー
ザを高エネルギ密度で例えば150〜300mJ/cm
2程度で照射すると、真性なアモルファスシリコン薄膜
25がポリ化して真性なポリシリコン薄膜27が形成さ
れる。このように、脱水素化工程とポリ化工程とをエキ
シマレーザのエネルギ密度を変えるだけで連続して行う
ことができるので、製造工程を簡略化することができ
る。
Next, the dehydrogenation / polyization step D shown in FIG.
In this case, the channel protective film forming film 2 is formed on the hydrogen-containing intrinsic amorphous silicon thin film 25.
Since the film 6 is formed, the dehydrogenation process of the hydrogen-containing intrinsic amorphous silicon thin film 25 can be performed by irradiating an excimer laser having a low energy density in the atmosphere. Therefore, first, when the excimer laser is irradiated with a low energy density in the atmosphere at, for example, about 60 to 150 mJ / cm 2 , the hydrogen concentration in the amorphous silicon thin film 25 is reduced, and then the excimer laser is similarly irradiated with a high energy density in the atmosphere, for example. 150-300 mJ / cm
When the irradiation is performed at about 2 , the intrinsic amorphous silicon thin film 25 is polyized to form an intrinsic polysilicon thin film 27. As described above, the dehydrogenation step and the polycrystallization step can be continuously performed only by changing the energy density of the excimer laser, so that the manufacturing process can be simplified.

【0010】ところで、脱水素化・ポリ化工程Dにおけ
るエキシマレーザの照射は、ビームサイズを短い幅を有
する細長い帯状とされたレーザビームをビームサイズの
幅方向にオーバーラップさせながらスキャン照射するこ
とにより行う。この場合、オーバーラップ量を好ましく
は50%以上、より好ましくは90〜99%とすること
が重要である。また、エキシマレーザの照射は、低エネ
ルギ密度と高エネルギ密度とを2回以上、好ましくは低
エネルギ密度からエネルギ密度を除々に高くして、例え
ば10〜20mJ/cm2程度ずつ高くして、3回以上
行うようにしてもよい。スキャン走査の方法としては、
1領域においてエネルギ密度を徐々に高くして複数回エ
キシマレーザを照射した後、この1領域と50%以上オ
ーバーラップするようにシフトしてエキシマレーザの照
射を行うスキャン走査を全領域に亘って繰り返す方法
と、スキャン走査によって全領域に亘って低エネルギ密
度でエキシマレーザを照射した上、エネルギ密度を大き
くして再度エキシマレーザを全領域に照射する方法とが
ある。なお、エキシマレーザ照射の代わりに、ランプ照
射を行うようにしてもよい。
By the way, the irradiation of the excimer laser in the dehydrogenation / polyization process D is performed by scanning irradiation with the laser beam in the form of a narrow strip having a short beam size while overlapping in the width direction of the beam size. To do. In this case, it is important to set the overlap amount to preferably 50% or more, more preferably 90 to 99%. Further, the irradiation of the excimer laser is performed by increasing the low energy density and the high energy density twice or more, preferably by gradually increasing the energy density from the low energy density, for example, by increasing the energy density by about 10 to 20 mJ / cm 2. It may be performed more than once. Scan As the scanning method,
The scan density is gradually increased in one region to irradiate the excimer laser a plurality of times, and then the scan scanning is performed to shift the region so that it overlaps with the one region by 50% or more and irradiate the excimer laser. There are a method and a method of irradiating the excimer laser with a low energy density over the entire region by scan scanning and then increasing the energy density and irradiating the excimer laser again over the entire region. Note that lamp irradiation may be performed instead of excimer laser irradiation.

【0011】次に、図1に示すチャネル保護膜形成工程
Eにおいて、図2(B)に示すように、チャネル保護膜
形成用膜26のうち不要な部分を除去することにより、
ポリシリコン薄膜27上の所定の個所にチャネル保護膜
26aを形成する。次に、図1に示すn型シリコン成膜
工程Fにおいて、チャネル保護膜26aを含むポリシリ
コン薄膜27の上面全体にPE−CVDによりリン等が
ドープされたn型シリコン膜28を成膜する。次に、図
1に示すデバイスエリア形成工程Gにおいて、図2
(C)に示すように、n型シリコン膜28のうち不要な
部分を除去してソース領域28aおよびドレイン領域2
8bを形成するとともに、ポリシリコン薄膜27のうち
不要な部分を除去してチャネル領域27aを形成する。
すなわち、チャネル保護膜26aの上面両側およびその
両側におけるチャネル領域27aの各上面にソース領域
28aおよびドレイン領域28bを形成する。この場
合、チャネル領域27aは真性ポリシリコンからなり、
ソース領域28aおよびドレイン領域28bはn型シリ
コンからなっている。このように、ソース領域28aお
よびドレイン領域28bを、成膜したn型シリコン膜に
よって形成しているので、不純物注入工程および活性化
工程が不要となり、したがってこれによっても製造工程
を簡略化することができる。なお、ソース領域28aお
よびドレイン領域28bはn型アモルファスシリコンあ
るいはn型ポリシリコンからなるものであってもよい。
Next, in the channel protective film forming step E shown in FIG. 1, as shown in FIG. 2B, unnecessary portions of the channel protective film forming film 26 are removed,
A channel protection film 26a is formed at a predetermined position on the polysilicon thin film 27. Next, in an n-type silicon film forming step F shown in FIG. 1, an n-type silicon film 28 doped with phosphorus or the like is formed by PE-CVD on the entire upper surface of the polysilicon thin film 27 including the channel protective film 26a. Next, in the device area forming step G shown in FIG.
As shown in (C), unnecessary portions of the n-type silicon film 28 are removed to remove the source region 28a and the drain region 2.
8b is formed, and unnecessary portions of the polysilicon thin film 27 are removed to form a channel region 27a.
That is, the source region 28a and the drain region 28b are formed on both upper surfaces of the channel protective film 26a and on each upper surface of the channel region 27a on both sides thereof. In this case, the channel region 27a is made of intrinsic polysilicon,
The source region 28a and the drain region 28b are made of n-type silicon. As described above, since the source region 28a and the drain region 28b are formed by the formed n-type silicon film, the impurity implantation step and the activation step are unnecessary, and thus the manufacturing process can be simplified. it can. The source region 28a and the drain region 28b may be made of n-type amorphous silicon or n-type polysilicon.

【0012】次に、図1に示すソース・ドレイン電極形
成工程Hにおいて、ソース領域28aおよびドレイン領
域28bの各上面等に、クロムからなる第1ソース電極
29および第1ドレイン電極30を形成し、続いてその
各上面にアルミニウム−チタン合金からなる第2ソース
電極31および第2ドレイン電極32を形成する。次
に、図1に示すオーバーコート膜成膜工程Iにおいて、
全上面にオーバーコート膜33を成膜する。次に、図1
に示す水素化工程Jにおいて、水素化用電気炉または水
素化用プラズマ炉で水素化処理を行うことにより、チャ
ネル領域27a、ソース領域28aおよびドレイン領域
28bのダングリングボンドを減少させる。かくして、
ボトムゲート型のポリシリコン薄膜トランジスタが製造
される。
Next, in a source / drain electrode forming step H shown in FIG. 1, a first source electrode 29 and a first drain electrode 30 made of chromium are formed on the respective upper surfaces of the source region 28a and the drain region 28b. Subsequently, a second source electrode 31 and a second drain electrode 32 made of an aluminum-titanium alloy are formed on each upper surface thereof. Next, in the overcoat film forming step I shown in FIG.
An overcoat film 33 is formed on the entire upper surface. Next, FIG.
In the hydrogenation step J shown in (1), the dangling bond in the channel region 27a, the source region 28a, and the drain region 28b is reduced by performing the hydrogenation treatment in the hydrogenation electric furnace or the hydrogenation plasma furnace. Thus,
A bottom gate type polysilicon thin film transistor is manufactured.

【0013】ところで、図1に示す製造工程を、従来の
ボトムゲート型のポリシリコン薄膜トランジスタの製造
工程と比較した場合、脱水素化・ポリ化工程Dおよび水
素化工程Jが付加されているだけであるので、従来のボ
トムゲート型のポリシリコン薄膜トランジスタの製造プ
ロセスラインに脱水素化・ポリ化工程Dのためのエキシ
マレーザ装置および水素化工程Jのための水素化用電気
炉または水素化用プラズマ炉を付加すると、従来のボト
ムゲート型のポリシリコン薄膜トランジスタの製造プロ
セスラインを若干変更してそのまま使用することによ
り、この発明の薄膜トランジスタを製造することができ
ることになる。なお、この発明は、p型のポリシリコン
薄膜トランジスタにも適用することができる。
By the way, when the manufacturing process shown in FIG. 1 is compared with the manufacturing process of the conventional bottom gate type polysilicon thin film transistor, only the dehydrogenation / polyization process D and the hydrogenation process J are added. Therefore, an excimer laser device for the dehydrogenation / polyization process D and an electric furnace for hydrogenation or a plasma furnace for hydrogenation for the hydrogenation process J are added to the conventional bottom gate type polysilicon thin film transistor manufacturing process line. In addition, the thin film transistor of the present invention can be manufactured by slightly changing the manufacturing process line of the conventional bottom gate type polysilicon thin film transistor and using it as it is. The present invention can also be applied to a p-type polysilicon thin film transistor.

【0014】[0014]

【発明の効果】以上説明したように、この発明によれ
ば、水素化アモルファスシリコン膜に、エキシマレーザ
を前回の照射領域と50%以上オーバーラップさせて照
射するスキャン走査によって、脱水素化工程とポリ化工
程とを一度に行うことができることとなり、したがって
製造工程を簡略化することができ、またこれに伴い設備
投資を低減化することができる。
As described above, according to the present invention, the dehydrogenation step is performed by the scan scanning in which the hydrogenated amorphous silicon film is irradiated with the excimer laser so as to overlap with the irradiation region of the previous time by 50% or more. It is possible to carry out the polycondensation process at the same time, and therefore, the manufacturing process can be simplified, and accordingly, the capital investment can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態における薄膜トランジス
タの製造工程を示す図。
FIG. 1 is a diagram showing a manufacturing process of a thin film transistor according to an embodiment of the present invention.

【図2】(A)〜(C)はそれぞれ図1に示す製造工程
を経て製造される薄膜トランジスタの各状態における断
面図。
2A to 2C are cross-sectional views in each state of a thin film transistor manufactured through the manufacturing process shown in FIG.

【図3】従来の薄膜トランジスタの製造工程を示す図。FIG. 3 is a diagram showing a manufacturing process of a conventional thin film transistor.

【図4】(A)〜(D)はそれぞれ図3に示す製造工程
を経て製造される薄膜トランジスタの各状態における断
面図。
4A to 4D are cross-sectional views of a thin film transistor manufactured through the manufacturing process shown in FIG. 3 in various states.

【符号の説明】[Explanation of symbols]

22 ゲート電極 23 第1ゲート絶縁膜 24 第2ゲート絶縁膜 25 アモルファスシリコン薄膜 26 チャネル保護膜形成用膜 26a チャネル保護膜 27 ポリシリコン薄膜 27a チャネル領域 28 n型シリコン膜 28a ソース領域 28b ドレイン領域 29 第1ソース電極 30 第1ドレイン電極 31 第2ソース電極 32 第2ドレイン電極 22 gate electrode 23 first gate insulating film 24 second gate insulating film 25 amorphous silicon thin film 26 channel protective film forming film 26a channel protective film 27 polysilicon thin film 27a channel region 28 n-type silicon film 28a source region 28b drain region 29th 1 Source Electrode 30 First Drain Electrode 31 Second Source Electrode 32 Second Drain Electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ソース、ドレイン、チャネル領域を有す
るポリシリコンを活性半導体層とする薄膜トランジスタ
の製造方法において、水素化アモルファスシリコン膜
に、エキシマレーザを前回の照射領域と50%以上オー
バーラップさせて照射するスキャン走査を全領域に行っ
て、前記水素化アモルファスシリコン膜を脱水素化およ
びポリ化することを特徴とする薄膜トランジスタの製造
方法。
1. A method of manufacturing a thin film transistor using polysilicon having a source, drain, and channel regions as an active semiconductor layer, wherein a hydrogenated amorphous silicon film is irradiated with an excimer laser so as to overlap with a previous irradiation region by 50% or more. A method of manufacturing a thin film transistor, characterized in that the hydrogenated amorphous silicon film is dehydrogenated and poly-processed by performing a scan scan to the whole area.
【請求項2】 請求項1記載の発明において、エキシマ
レーザを前回と90%以上オーバーラップさせることを
特徴とする薄膜トランジスタの製造方法。
2. The method of manufacturing a thin film transistor according to claim 1, wherein the excimer laser is overlapped with the previous time by 90% or more.
【請求項3】 請求項1記載の発明において、エキシマ
レーザを短い幅を有する細長い帯状のビーム形状とし、
この帯状ビームの幅方向にスキャン走査することを特徴
とする薄膜トランジスタの製造方法。
3. The invention according to claim 1, wherein the excimer laser has an elongated strip beam shape having a short width,
A method of manufacturing a thin film transistor, which comprises scanning in the width direction of the strip beam.
【請求項4】 請求項1記載の発明において、エキシマ
レーザを複数回照射した上、スキャン走査することを特
徴とする薄膜トランジスタの製造方法。
4. The method of manufacturing a thin film transistor according to claim 1, further comprising irradiating an excimer laser a plurality of times and then performing scan scanning.
【請求項5】 請求項4記載の発明において、前記複数
回のエキシマレーザの照射は最初が最もエネルギ密度が
低いことを特徴とする薄膜トランジスタの製造方法。
5. The method of manufacturing a thin film transistor according to claim 4, wherein the irradiation of the excimer laser a plurality of times has the lowest energy density at the beginning.
【請求項6】 請求項1記載の発明において、全領域を
スキャン走査後、1回目よりもエネルギ密度を大きくし
て再度エキシマレーザを照射しながらスキャン走査する
ことを特徴とする薄膜トランジスタの製造方法。
6. The method of manufacturing a thin film transistor according to claim 1, wherein after scanning and scanning the entire region, the energy density is made higher than in the first scanning and scanning is performed again by irradiating the excimer laser.
JP35123495A 1995-12-27 1995-12-27 Method of manufacturing thin film transistor Abandoned JPH09186336A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35123495A JPH09186336A (en) 1995-12-27 1995-12-27 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35123495A JPH09186336A (en) 1995-12-27 1995-12-27 Method of manufacturing thin film transistor

Publications (1)

Publication Number Publication Date
JPH09186336A true JPH09186336A (en) 1997-07-15

Family

ID=18415964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35123495A Abandoned JPH09186336A (en) 1995-12-27 1995-12-27 Method of manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JPH09186336A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078045A1 (en) * 2000-04-11 2001-10-18 Sony Corporation Production method for flat panel display
KR100487426B1 (en) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 Method For crystallizing Polysilicon, Method For Fabricating Polysilicon Thin Film Transistor And Liquid Crystal Display Device By Said Method
US6911698B2 (en) 1998-07-17 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6927109B1 (en) * 1999-07-05 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus laser irradiation method, semiconductor device and method of manufacturing a semiconductor device
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7186600B2 (en) 1998-08-07 2007-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7338913B2 (en) 1999-08-18 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7192813B2 (en) 1998-07-17 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6911698B2 (en) 1998-07-17 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7186600B2 (en) 1998-08-07 2007-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6927109B1 (en) * 1999-07-05 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus laser irradiation method, semiconductor device and method of manufacturing a semiconductor device
US7419861B2 (en) 1999-07-05 2008-09-02 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, semiconductor device, and method of manufacturing a semiconductor device
US7338913B2 (en) 1999-08-18 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
WO2001078045A1 (en) * 2000-04-11 2001-10-18 Sony Corporation Production method for flat panel display
KR100795323B1 (en) * 2000-04-11 2008-01-21 소니 가부시끼 가이샤 Production method for flat panel display
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7172952B2 (en) 2001-07-11 2007-02-06 Lg.Philips Lcd Co., Ltd. Polysilicon crystallizing method, method of fabricating thin film transistor using the same, and method of fabricating liquid crystal display thereof
KR100487426B1 (en) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 Method For crystallizing Polysilicon, Method For Fabricating Polysilicon Thin Film Transistor And Liquid Crystal Display Device By Said Method

Similar Documents

Publication Publication Date Title
JP3212060B2 (en) Semiconductor device and manufacturing method thereof
KR100285796B1 (en) Semiconductor device manufacturing method and semiconductor device
JPH08228006A (en) Manufacture of insulated-gate type thin film semiconductor device
JPH0758339A (en) Semiconductor device and its production
JPH07335906A (en) Thin film semiconductor device and fabrication thereof
JPH07106594A (en) Semiconductor device and its forming method
JP2001028448A (en) Manufacture if thin-film transistor
JPH09186336A (en) Method of manufacturing thin film transistor
JPH06333823A (en) Manufacture of polycrystalline silicon film, manufacture of thin film transistor and remote plasma device
JP3477969B2 (en) Active matrix substrate manufacturing method and liquid crystal display device
JP4657361B2 (en) Semiconductor device
JP2805590B2 (en) Method for manufacturing semiconductor device
JP2009048199A (en) Thin film transistor substrate for liquid crystal display device and method for manufacturing the same
JPH09283443A (en) Manufacture of semiconductor thin film
JP2809152B2 (en) Method for manufacturing thin film transistor
JP3861997B2 (en) Thin film transistor manufacturing method
JP2762219B2 (en) Semiconductor device and manufacturing method thereof
JPH08139335A (en) Method of manufacturing thin film transistor
JP2000077353A (en) Manufacture of semiconductor device
JP2701711B2 (en) Method for manufacturing polycrystalline silicon thin film
JP3842083B2 (en) Thin film transistor, manufacturing method thereof, and display device
JP3226655B2 (en) Method for manufacturing thin film transistor
JP3181901B2 (en) Thin film transistor
JP4417327B2 (en) Method for manufacturing semiconductor device
JPH09172186A (en) Manufacture of thin film transistor

Legal Events

Date Code Title Description
A762 Written abandonment of application

Effective date: 20031215

Free format text: JAPANESE INTERMEDIATE CODE: A762