JP4417327B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4417327B2 JP4417327B2 JP2005369919A JP2005369919A JP4417327B2 JP 4417327 B2 JP4417327 B2 JP 4417327B2 JP 2005369919 A JP2005369919 A JP 2005369919A JP 2005369919 A JP2005369919 A JP 2005369919A JP 4417327 B2 JP4417327 B2 JP 4417327B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- island
- insulating film
- shaped silicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、ガラス等の絶縁材料、あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成した材料等の絶縁表面上に形成される絶縁ゲイト型トランジスタ(以下、TFTという)およびその作製方法に関する。本発明は、特にガラス転移点(歪み温度、歪み点とも言う)が750℃以下のガラス基板上に形成されるTFTに有効である。本発明による半導体装置は、液晶ディスプレー等のアクティブマトリクスやイメージセンサー等の駆動回路、あるいは3次元集積回路に使用されるものである。 The present invention relates to an insulating gate type transistor (hereinafter referred to as TFT) formed on an insulating surface such as an insulating material such as glass or a material in which an insulating film such as silicon oxide is formed on a silicon wafer, and a manufacturing method thereof. The present invention is particularly effective for a TFT formed on a glass substrate having a glass transition point (also referred to as strain temperature or strain point) of 750 ° C. or lower. The semiconductor device according to the present invention is used for an active matrix such as a liquid crystal display, a driving circuit such as an image sensor, or a three-dimensional integrated circuit.
従来より、アクティブマトリクス型の液晶表示装置やイメージセンサー等の駆動の目的で、TFTを形成することが広く知られている。特に、最近は、高速動作の必要から、非晶質珪素を活性層に用いた非晶質珪素TFTにかわって、より電界移動度の高い結晶珪素TFTが開発されている。しかしながら、より高度な特性と高い耐久性が必要とされるようになると、半導体集積回路技術で利用されるような高抵抗不純物領域(高抵抗ドレイン(HRD)もしくは低濃度ドレイン(LDD))を有することが必要とされた。しかしながら、公知の半導体集積回路技術とは異なって、TFTには解決すべき問題が多くあった。特に、素子が絶縁表面上に形成され、反応性イオン異方性エッチングが十分できないため、微細なパターンができないという大きな制約があった。 Conventionally, it is widely known that a TFT is formed for the purpose of driving an active matrix type liquid crystal display device or an image sensor. In particular, recently, due to the necessity of high-speed operation, a crystalline silicon TFT having higher electric field mobility has been developed in place of an amorphous silicon TFT using amorphous silicon as an active layer. However, when more advanced characteristics and high durability are required, a high-resistance impurity region (high-resistance drain (HRD) or low-concentration drain (LDD)) as used in semiconductor integrated circuit technology is included. It was needed. However, unlike the known semiconductor integrated circuit technology, the TFT has many problems to be solved. In particular, since the element is formed on the insulating surface and reactive ion anisotropic etching cannot be performed sufficiently, there is a great restriction that a fine pattern cannot be formed.
図6には、現在まで用いられているHRDを作製する代表的なプロセスの断面図を示す。まず、基板601上に下地膜602を形成し、活性層を結晶珪素603によって形成する。そして、この活性層上に酸化珪素等の材料によって絶縁被膜604を形成する。(図6(A))
FIG. 6 shows a cross-sectional view of a typical process for manufacturing an HRD used to date. First, a
次に、ゲイト電極605が多結晶珪素(燐等の不純物がドーピングされている)やタンタル、チタン、アルミニウム等で形成される。さらに、このゲイト電極をマスクとして、イオンドーピング等の手段によって不純物元素(リンやホウ素)を導入し、自己整合的にドーピング量の少ない高抵抗な不純物領域(HRD)606、607が活性層603に形成される。不純物が導入されなかったゲイト電極の下の活性層領域はチャネル形成領域となる。そして、レーザーもしくはフラッシュランプ等の熱源によって、ドーピングされた不純物の活性化がおこなわれる。(図6(B))
Next, the
次に、プラズマCVD、APCVD等の手段によって酸化珪素等の絶縁膜608を形成(図6(C))し、これを異方性エッチングすることによって、ゲイト電極の側面に隣接して側壁609を形成する。(図6(D))
そして、再び、イオンドーピング等の手段によって不純物元素を導入し、ゲイト電極605および側壁609をマスクとして自己整合的に十分な高濃度の不純物領域(低抵抗不純物領域、ソース/ドレイン領域)610、611が活性層603に形成される。そして、レーザーもしくはフラッシュランプ等の熱源によって、ドーピングされた不純物の活性化がおこなわれる。(図6(E))
Next, an
Then, again, an impurity element is introduced by means such as ion doping, and sufficient high concentration impurity regions (low resistance impurity regions, source / drain regions) 610 and 611 are formed in a self-aligning manner using the
最後に、層間絶縁物612を形成し、さらに、層間絶縁物を通して、ソース/ドレイン領域にコンタクトホールを形成し、アルミニウム等の金属材料によって、ソース/ドレインに接続する配線・電極613、614を形成する。(図6(F))
Finally, an
以上の方法は従来の半導体集積回路におけるLDD作製プロセスをそのまま踏襲したものであって、ガラス基板上のTFT作製プロセスにはそのまま適用することの困難な工程や、あるいは生産性の面で好ましくない工程がある。 The above method follows the LDD manufacturing process in the conventional semiconductor integrated circuit as it is, and is a process that is difficult to apply as it is to the TFT manufacturing process on the glass substrate or is not preferable in terms of productivity. There is.
第1にはレーザー等の照射による不純物の活性化が2度必要な点である。このため生産性が低下する。従来の半導体集積回路においては不純物元素の活性化は熱アニールによっておこなわれていた。そのため、不純物の活性化は不純物導入が全て終了してからまとめておこなわれた。 First, the activation of impurities by irradiation with a laser or the like is required twice. For this reason, productivity falls. In conventional semiconductor integrated circuits, activation of impurity elements has been performed by thermal annealing. For this reason, the activation of impurities was performed collectively after the introduction of impurities was completed.
しかしながら、特にガラス基板上のTFTにおいては、基板の温度制約から熱アニールをおこなうことは難しく、いきおい、レーザーアニール、フラッシュランプアニール(RTAあるいはRTP)に頼らざるをえない。しかしながら、これらの手法は被照射面が選択的にアニールされるため、例えば、側壁609の下の部分はアニールされない。したがって、不純物ドーピングの度にアニールが必要となる。
However, especially for TFTs on glass substrates, it is difficult to perform thermal annealing due to temperature restrictions of the substrate, and there is no choice but to rely on laser annealing or flash lamp annealing (RTA or RTP). However, in these methods, since the irradiated surface is selectively annealed, for example, a portion under the
第2は側壁の形成の困難さである。絶縁膜608の厚さは0.5〜2μmもある。通常、基板上に設けられる下地膜602の厚さは100〜300nmであるので、このエッチング工程において誤って、下地膜をエッチングしてしまって、基板が露出することがよくあり、歩留りが低下した。TFTの作製に用いられる基板は珪素半導体にとって有害な元素が多く含まれているので、このような不良は極力、避けることが必要とされた。また、側壁の幅を均一に仕上げることも難しいことであった。これは反応性イオンエッチング(RIE)等のプラズマドライエッチングの際に、半導体集積回路で用いられる珪素基板とは異なって、基板表面が絶縁性であるためにプラズマの微妙な制御が困難であったからである。
The second is the difficulty in forming the side wall. The
高抵抗不純物領域のドレインは高抵抗のため、その幅を可能な限り狭くする必要があるが、上記のばらつきによって量産化が困難であり、この自己整合的(すなわち、フォリソグラフィー法を用いることなく位置を決める)プロセスをいかに制御しやすくおこなうかが課題であった。また、従来の方法ではドーピングが最低、2回必要とされたが、このドーピング回数を減らすこともまた、解決すべき課題であった。 Since the drain of the high-resistance impurity region has high resistance, it is necessary to make its width as narrow as possible, but it is difficult to mass-produce due to the above-mentioned variation, and this self-aligned (ie, without using a photolithography method) The challenge was how to make the process easy to control. Further, in the conventional method, doping is required at least twice, but reducing the number of doping is also a problem to be solved.
本発明は、上記のような問題を解決し、よりプロセスを簡略化して、高抵抗不純物領域を形成する方法およびそのようにして形成された高抵抗不純物領域(高抵抗ドレイン、HRD)を有するTFTに関する。ここで、高抵抗ドレイン(HRD)という言い方をするのは、低不純物濃度にして高抵抗化したドレインに加えて、不純物濃度は比較的高いものの、炭素、酸素、窒素等を添加して不純物の活性化を妨げて、結果として高抵抗化したドレインのことも含むからである。 The present invention solves the above problems, further simplifies the process, and forms a high-resistance impurity region, and a TFT having a high-resistance impurity region (high-resistance drain, HRD) formed as described above About. Here, the term “high resistance drain (HRD)” refers to a drain whose impurity concentration is relatively high in addition to a drain whose resistance is increased by low impurity concentration, but carbon, oxygen, nitrogen or the like is added to add impurities. This is because it also includes a drain that hinders activation and consequently has a high resistance.
高抵抗領域を形成するうえで、本発明ではゲイト電極の陽極酸化等の手段によって形成された酸化物層を積極的に用いることを特徴とする。特に陽極酸化物はその厚さの制御が精密に行え、また、その厚さも100nm以下の薄いものから500nm以上の厚いものまで幅広く、しかも均一に形成できるという特徴を有しているため、従来の異方性エッチングによる側壁に代替する材料として好ましい。 In forming the high resistance region, the present invention is characterized in that an oxide layer formed by means such as anodic oxidation of the gate electrode is positively used. In particular, the thickness of the anodic oxide can be precisely controlled, and the thickness of the anodic oxide is wide from a thin one having a thickness of 100 nm or less to a thick one having a thickness of 500 nm or more. It is preferable as a material to replace the side wall by anisotropic etching.
特に、いわゆるバリヤ型の陽極酸化物はフッ酸系のエッチャントでなければエッチングされないのに対し、多孔質型の陽極酸化物は燐酸等のエッチャントによって選択的にエッチングされる。このため、TFTを構成する他の材料、例えば、珪素、酸化珪素には何らダメージ(損傷)を与えることなく、処理することができるのが特徴である。また、バリヤ型、多孔質型とも陽極酸化物はドライエッチングでは極めてエッチングされにくい。特に、酸化珪素とのエッチングにおいては選択比が十分に大きいことも特徴である。
本発明は、以下のような作製工程によってTFT作製することを特徴とし、この工程を採用することによって、より一層、確実にHRDを構成し、また、量産性を向上させることができる。
In particular, a so-called barrier type anodic oxide is not etched unless it is a hydrofluoric acid-based etchant, whereas a porous anodic oxide is selectively etched by an etchant such as phosphoric acid. For this reason, it can be processed without giving any damage (damage) to other materials constituting the TFT, for example, silicon and silicon oxide. In addition, both the barrier type and the porous type are extremely difficult to be etched by dry etching. In particular, the etching ratio with silicon oxide is also characterized by a sufficiently high selectivity.
The present invention is characterized in that a TFT is manufactured by the following manufacturing process. By adopting this process, the HRD can be configured more reliably and the mass productivity can be improved.
図1は本発明の基本的な工程を示している。まず、基板101上に下地絶縁膜102を形成し、さらに活性層103を結晶性半導体(本発明では単結晶、多結晶、セミアモルファス等、結晶が少しでも混在している半導体を結晶性半導体という)によって形成する。そして、これを覆って酸化珪素等の材料によって絶縁膜104を形成し、さらに陽極酸化可能な材料によって被膜を形成する。この被膜の材料としては、陽極酸化の可能なアルミニウム、タンタル、チタン、珪素等が好ましい。本発明では、これらの材料を単独で使用した単層構造のゲイト電極を用いてもよいし、これらを2層以上重ねた多層構造のゲイト電極としてもよい。例えば、アルミニウム上に珪化チタンを重ねた2層構造や窒化チタン上にアルミニウムを重ねた2層構造である。各々の層の厚さは必要とされる素子特性に応じて実施者が決定すればよい。
FIG. 1 shows the basic steps of the present invention. First, the base
さらにその被膜を覆って、陽極酸化においてマスクとなる膜を形成し、この両者を同時にパターニング、エッチングして、ゲイト電極105とその上のマスク膜106を形成する。このマスク膜の材料としては通常のフォトリソグラフィー工程で用いられるフォトレジスト、あるいは感光性ポリイミド、もしくは通常のポリイミドでエッチングの可能なものを使用すればよい。(図1(A))
Further, a film serving as a mask in anodic oxidation is formed so as to cover the film, and both are patterned and etched simultaneously to form a
次に、ゲイト電極105に電解溶液中で電圧を印加することによってゲイト電極の側面に多孔質の陽極酸化物107を形成する。この陽極酸化工程は、3〜20%のクエン酸もしくはシュウ酸、燐酸、クロム酸、硫酸等の酸性の水溶液を用いておこなう。溶液の水素イオン濃度pHは2未満であることが望ましい。最適なpHは電解溶液の種類に依存するが、シュウ酸の場合には0.9〜1.0である。この場合には、10〜30V程度の低電圧で0.5μm以上の厚い陽極酸化物を形成することができる。(図1(B))
Next, a porous
そして、ドライエッチング法、ウェットエッチング法等によって絶縁膜104をエッチングする。このエッチング深さは任意であり、下に存在する活性層が露出するまでエッチングをおこなっても、その途中でとめてもよい。しかし、量産性・歩留り・均一性の観点からは、活性層に至るまでエッチングすることが望ましい。この際には陽極酸化物107およびゲイト電極105に覆われた領域の下側の絶縁膜(ゲイト絶縁膜)にはもとの厚さの絶縁膜が残される。なお、ゲイト電極がアルミニウム、タンタル、チタンを主成分とし、一方、絶縁膜104が酸化珪素を主成分とする場合において、ドライエッチング法を用いる場合には、フッ素系(例えばNF3、SF6)のエッチングガスを用いて、ドライエッチングをおこなえば、酸化珪素である絶縁膜104は素早くエッチングされるが、酸化アルミニウム、酸化タンタル、酸化チタンのエッチングレートは十分に小さいので絶縁膜104を選択的にエッチングできる。
Then, the insulating
また、ウェットエッチングにおいては、1/100フッ酸等のフッ酸系のエッチャントを用いればよい。この場合にも酸化珪素である絶縁膜104は素早くエッチングされるが、酸化アルミニウム、酸化タンタル、酸化チタンのエッチングレートは十分に小さいので絶縁膜104を選択的にエッチングできる。(図1(C))
In wet etching, a hydrofluoric acid-based etchant such as 1/100 hydrofluoric acid may be used. In this case as well, the insulating
その後、陽極酸化物107を除去する。エッチャントとしては、燐酸系の溶液、例えば、燐酸、酢酸、硝酸の混酸等が好ましい。しかし、単に、例えばゲイト電極がアルミニウムの場合には燐酸系のエッチャントを用いると、同時にゲイト電極もエッチングされてしまう。そこで、本発明においては、その前の工程でゲイト電極に3〜10%の酒石液、硼酸、硝酸が含まれたエチレングルコール溶液中で、電圧を印加することによって、ゲイト電極の側面および上面にバリヤ型の陽極酸化物108を設けておくと良い。この陽極酸化工程においては、電解溶液のpHは2以上、好ましくは3以上、さらに好ましくは6.9〜7.1とするとよい。このような溶液を得るにはアンモニア等のアルカリ溶液を用いて中和させると良い。このようにして得られる陽極酸化物の厚さはゲイト電極105と対向の電極との間に印加される電圧の大きさによって決定される。
Thereafter, the
注目すべきは、バリヤ型の陽極酸化が後の工程であるにもかかわらず、多孔質の陽極酸化物の外側にバリヤ型の陽極酸化物ができるのではなく、バリヤ型の陽極酸化物108は多孔質陽極酸化物107とゲイト電極105の間に形成されることである。上記の燐酸系のエッチャントにおいては、多孔質陽極酸化物のエッチングレートはバリヤ型陽極酸化物のエッチングレートの10倍以上である。したがって、バリヤ型の陽極酸化物108は、燐酸系のエッチャントでは実質的にエッチングされないので、内側のゲイト電極を守ることができる。(図1(D)、(E))
It should be noted that, despite the fact that barrier type anodic oxidation is a later process, the barrier type
以上の工程によって、ゲイト電極の下側に選択的に絶縁膜104の一部(以下、これをゲイト絶縁膜と称することにする)が残存した構造を得ることができる。そして、このゲイト絶縁膜104’は、もともと多孔質陽極酸化物107の下側に存在していたので、ゲイト電極105、バリヤ型陽極酸化物108の下側のみならず、バリヤ型陽極酸化物108からyの距離だけ離れた位置にまで存在し、その幅yは自己整合的に決定されることが特徴である。換言すれば、活性層103におけるゲイト電極下のチャネル形成領域の外側にはゲイト絶縁膜104’の存在する領域と、存在しない領域とが自己整合的に形成されるのである。
Through the above steps, a structure in which a part of the insulating film 104 (hereinafter referred to as a gate insulating film) is selectively left under the gate electrode can be obtained. Since the
この構造で加速したN型もしくはP型の不純物のイオンを活性層に注入すると、絶縁膜104が存在しない(もしくは薄い)領域には多くのイオンが注入され、(相対的に)高濃度の不純物領域(低抵抗不純物領域)110、113が形成される。一方、ゲイト絶縁膜104’が存在する領域では、このゲイト絶縁膜中にイオンが注入され、それを透過したイオンのみが半導体に注入されるため、そのイオン注入量は相対的に減少して、低濃度の不純物領域(高抵抗不純物領域)111、112が形成される。低濃度の不純物領域111、112と高濃度の不純物領域110、113との不純物濃度の違いは、絶縁膜104の厚さ等によって異なるが、通常、0.5〜3桁、前者の方が小さい。また、ゲイト電極の下の領域には実質的には不純物が注入されず、真性または実質的に真性な状態が保たれ、すなわちチャネル形成領域となる。不純物注入後にはレーザーもしくはそれと同等な強光を照射することによって不純物の活性化をおこなえばよいが、この工程は、いうまでもなく実質的に1回で十分である。(図1(E))
When ions of N-type or P-type impurities accelerated in this structure are implanted into the active layer, many ions are implanted in a region where the insulating
このように、本発明では高抵抗不純物領域の幅を陽極酸化物107の厚さyによって自己整合的に制御することに特徴がある。そして、さらにゲイト絶縁膜104’の端部109と高抵抗領域(HRD)112の端部117を概略一致させることができる。図6に示した従来の方法ではこのような役割を果たす側壁の幅の制御は極めて困難であったが、本発明においては、陽極酸化物107の幅は、陽極酸化電流(電荷量)によって決定されるため、極めて微妙な制御が可能である。
As described above, the present invention is characterized in that the width of the high resistance impurity region is controlled in a self-aligned manner by the thickness y of the
さらに、上記の工程からも明らかなように、不純物ドーピングの工程が実質的に1回であっても、低抵抗領域、高抵抗領域を形成でき、さらに、その後の活性化の工程も1回の処理で済む。このように本発明では、ドーピング、活性化の工程を減らすことにより量産性を高めることができる。従来から、HRDは抵抗が大きいため、電極とオーム接触させることが難しいこと、および、この抵抗のためドレイン電圧の低下をきたすことが問題となっていた。しかし、他方、HRDの存在により、ホットキャリヤの発生を抑止でき、高い信頼性を得ることができるというメリットも併せ持っていた。本発明はこの矛盾する課題を一挙に解決し、自己整合的に形成される0.1〜1μm幅のHRDと、ソース/ドレイン電極に対してオーム接触を得ることができる。 Further, as is clear from the above process, the low resistance region and the high resistance region can be formed even if the impurity doping process is substantially performed once, and the subsequent activation process is performed once. Processing is enough. Thus, in the present invention, mass productivity can be enhanced by reducing the steps of doping and activation. Conventionally, HRD has a large resistance, so that it is difficult to make ohmic contact with the electrode, and the drain voltage is lowered due to this resistance. However, on the other hand, the presence of the HRD has the advantage that generation of hot carriers can be suppressed and high reliability can be obtained. The present invention solves this contradictory problem all at once, and can obtain an ohmic contact with a 0.1 to 1 μm wide HRD formed in a self-aligned manner and the source / drain electrodes.
また、本発明においては図1の陽極酸化物108の厚さを適切に利用することによって、ゲイト電極の端部と不純物領域の位置関係を任意に変更できる。この例を図4に示す。例えば、イオンドーピング法(プラズマドーピングともいう)のようにイオンが実質的に質量分離されないまま注入される方法では、イオンの進入角度がまちまちであるので、不純物の横方向への広がりもかなりあり、すなわち、イオンの進入付加さ程度の横方向への広がりが見込まれる。以下の例では活性層404の厚さを80nmとする。
In the present invention, the positional relationship between the end portion of the gate electrode and the impurity region can be arbitrarily changed by appropriately utilizing the thickness of the
したがって、図4(A)に示すように、金属のゲイト電極401の外側に陽極酸化物402(図1、108に対応)の厚さ(例えば80nm)が活性層404と同程度の厚さであれば、ほとんどゲイト電極401の端部405と高抵抗不純物領域407の端部406が重なりもせず、離れもしない一致状態となる。図4(B)のように陽極酸化物402の厚さが、例えば300nmと活性層の厚さ80nmより大きな場合には、ゲイト電極の端部405と高抵抗不純物領域の端部406が離れたオフセット状態となる。逆に図4(C)のように陽極酸化物402の厚さが小さくなれば、ゲイト電極と高抵抗不純物領域が重なりあうオーバーラップの状態となる。このオーバーラップは、図4(D)のようにゲイト電極401の周囲に陽極酸化物が存在しない状態で最大となる。
Therefore, as shown in FIG. 4A, the thickness (for example, 80 nm) of the anodic oxide 402 (corresponding to FIGS. 1 and 108) outside the
一般にオフセット状態では、逆方向リーク電流が低下し、オン/オフ比が向上するという特徴を有し、例えば、アクティブマトリクス液晶ディスプレーの画素の制御に用いられるTFT(画素TFT)のように、リーク電流の少ないことが必要とされる用途に適している。しかしながら、HRDの端部で発生したホットキャリヤが陽極酸化物にトラップされることによって、劣化するという欠点も合わせ持つ。 In general, in the offset state, the reverse leakage current is reduced and the on / off ratio is improved. For example, a leakage current such as a TFT (pixel TFT) used for controlling a pixel of an active matrix liquid crystal display is used. Suitable for applications that require a small amount of However, it also has a disadvantage that the hot carriers generated at the end of the HRD are deteriorated by being trapped by the anodic oxide.
オーバーラップ状態のものでは上記のようなホットキャリヤのトラップによる劣化は減少し、また、オン電流が増加するが、リーク電流が増加するという欠点がある。このため、大きな電流駆動能力の要求される用途、例えば、モノリシック型アクティブマトリクスの周辺回路にもちいられるTFT(ドライバーTFT)に適している。実際に使用するTFTを図4(A)〜(D)のいずれのものとするかは、TFTの用途によって決定されればよい。 In the overlap state, the deterioration due to trapping of hot carriers as described above is reduced, and the on-current is increased, but there is a disadvantage that the leakage current is increased. For this reason, it is suitable for applications requiring a large current driving capability, for example, a TFT (driver TFT) used in a peripheral circuit of a monolithic active matrix. Whether the TFT to be actually used is any of those shown in FIGS. 4A to 4D may be determined depending on the use of the TFT.
本発明によって、実質的に1回のドーピングおよび1回のレーザーアニール、RTA等の活性化工程によって、高抵抗不純物領域(HRD)を形成することができた。この工程の短縮化は量産性を高め、TFT製造ラインへの投資額を減額するうえで有効である。また、本発明ではHRDの幅が極めて精度良く形成されるので、歩留り、均一性の優れたTFTが得られる。 According to the present invention, a high resistance impurity region (HRD) can be formed by an activation process such as one doping, one laser annealing, and RTA. This shortening of the process increases mass productivity and is effective in reducing the amount of investment in the TFT production line. In the present invention, since the width of the HRD is formed with extremely high accuracy, a TFT having excellent yield and uniformity can be obtained.
なお、本発明においてはより特性を向上させるためには、より多くのドーピングやレーザーアニール、RTAをおこなってもよく、必ずしもドーピングの回数やレーザーアニール、RTAの回数を1回に限定するものではない。
本発明のTFTは、半導体集積回路が形成された基板上に3次元集積回路を形成する場合でも、ガラスまたは有機樹脂等の上に形成される場合でも同様に形成されることはいうまでもないが、いずれの場合にも絶縁表面上に形成されることを特徴とする。特に周辺回路を同一基板上に有するモノリシック型アクティブマトリクス回路等の電気光学装置に対する本発明の効果は著しい。
In the present invention, in order to improve the characteristics, more doping, laser annealing, and RTA may be performed, and the number of doping, laser annealing, and RTA are not necessarily limited to one. .
It goes without saying that the TFT of the present invention is similarly formed when a three-dimensional integrated circuit is formed on a substrate on which a semiconductor integrated circuit is formed, or when it is formed on glass or an organic resin. Is formed on an insulating surface in any case. In particular, the effect of the present invention is remarkable for an electro-optical device such as a monolithic active matrix circuit having peripheral circuits on the same substrate.
また、本発明において、PまたはN型の不純物のイオン注入またはイオンドープに加えて、炭素、酸素、窒素を同時に添加してもよい。かくすると、逆方向リーク電流が低減し、また、耐圧も向上する。例えばアクティブマトリクス回路の画素TFTとして用いる場合に有効である。この場合には、図5のTFT3の陽極酸化物層の厚さをTFT1、TFT2と同じ厚さとできる。 In the present invention, in addition to ion implantation or ion doping of P or N type impurities, carbon, oxygen, and nitrogen may be added simultaneously. As a result, the reverse leakage current is reduced and the breakdown voltage is also improved. For example, it is effective when used as a pixel TFT of an active matrix circuit. In this case, the thickness of the anodic oxide layer of TFT 3 in FIG. 5 can be made the same as that of TFT 1 and TFT 2.
以下、本発明の実施の形態を実施例に基づいて説明する。 Hereinafter, embodiments of the present invention will be described based on examples.
図1に本実施例を示す。まず、基板(コーニング7059、300mm×400mmもしくは100mm×100mm)101上に下地酸化膜102として厚さ100〜300nmの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法を使用した。しかし、より量産性を高めるには、TEOSをプラズマCVD法で分解・堆積した膜を用いてもよい。
FIG. 1 shows this embodiment. First, a silicon oxide film having a thickness of 100 to 300 nm was formed as a
その後、プラズマCVD法やLPCVD法によって非晶質珪素膜を30〜500nm、好ましくは50〜100nm堆積し、これを、550〜600℃の還元雰囲気に24時間放置して、結晶化せしめた。この工程は、レーザー照射によっておこなってもよい。そして、このようにして結晶化させた珪素膜をパターニングして島状領域103を形成した。さらに、この上にスパッタ法によって厚さ70〜150nmの酸化珪素膜104を形成した。
Thereafter, an amorphous silicon film was deposited by plasma CVD or LPCVD to a thickness of 30 to 500 nm, preferably 50 to 100 nm, and allowed to stand in a reducing atmosphere at 550 to 600 ° C. for 24 hours for crystallization. This step may be performed by laser irradiation. Then, the
その後、厚さ100nm〜3μmのアルミニウム(1wt%のSi、もしくは0.1〜0.3wt%のSc(スカンジウム)を含む)膜を電子ビーム蒸着法もしくはスパッタ法によって形成した。そして、フォトレジスト(例えば、東京応化製、OFPR800/30cp)をスピンコート法によって形成した。フォトレジストの形成前に、陽極酸化法によって厚さ10〜100nmの酸化アルミニウム膜を表面に形成しておくと、フォトレジストとの密着性が良く、また、フォトレジストからの電流のリークを抑制することにより、後の陽極酸化工程において、多孔質陽極酸化物を側面のみに形成するうえで有効であった。その後、フォトレジストとアルミニウム膜をパターニングして、アルミニウム膜と一緒にエッチングし、ゲイト電極105マスク膜106とした。(図1(A))
Thereafter, an aluminum (containing 1 wt% Si or 0.1 to 0.3 wt% Sc (scandium)) film having a thickness of 100 nm to 3 μm was formed by electron beam evaporation or sputtering. A photoresist (for example, OFPR 800/30 cp, manufactured by Tokyo Ohka) was formed by spin coating. If an aluminum oxide film having a thickness of 10 to 100 nm is formed on the surface by anodic oxidation before the formation of the photoresist, the adhesion with the photoresist is good and current leakage from the photoresist is suppressed. Thus, it was effective in forming the porous anodic oxide only on the side surface in the subsequent anodic oxidation step. Thereafter, the photoresist and the aluminum film were patterned and etched together with the aluminum film to form a
さらにこれに電解液中で電流を通じて陽極酸化し、厚さ300〜600nm、例えば、厚さ500nmの陽極酸化物107を形成した。陽極酸化は、3〜20%のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこない、10〜30Vの一定電流をゲイト電極に印加すればよい。本実施例ではpH=0.9〜1.0のシュウ酸溶液(30℃)中で電圧を10Vとし、20〜40分、陽極酸化した。陽極酸化物の厚さは陽極酸化時間によって制御した。(図1(B))
Further, this was anodized through an electric current in an electrolytic solution to form an
その後、ドライエッチング法によって酸化珪素膜104をエッチングした。このエッチングにおいては、等方性エッチングのプラズマモードでも、あるいは異方性エッチングの反応性イオンエッチングモードでもよい。ただし、珪素と酸化珪素の選択比を十分に大きくすることによって、活性層を深くエッチングしないようにすることが重要である。例えば、エッチングガスとしてCF4を使用すれば陽極酸化物はエッチングされず、酸化珪素膜104のみがエッチングされる。また、多孔質陽極酸化物107の下の酸化珪素膜104’はエッチングされずに残った。(図1(C))
Thereafter, the
次に、再び電解溶液中において、ゲイト電極に電流を印加した。今回は、3〜10%の酒石液、硼酸、硝酸が含まれたpH=6.9〜7.1のエチレングルコールアンモニア溶液を用いた。溶液の温度は10℃前後の室温より低い方が良好な酸化膜が得られた。このため、ゲイト電極の上面および側面にバリヤ型の陽極酸化物108が形成された。陽極酸化物108の厚さは印加電圧に比例し、印加電圧が150Vで200nmの陽極酸化物が形成された。陽極酸化物108の厚さは図4に示されるような必要とされるオフセット、オーバーラップの大きさによって決定したが、300nm以上の厚さの陽極酸化物を得るには250V以上の高電圧が必要であり、TFTの特性に悪影響を及ぼすので300nm以下の厚さとすることが好ましい。本実施例では80〜150Vまで上昇させ、必要とする陽極酸化膜108の厚さによって電圧を選択した。(図1(D))
Next, an electric current was applied to the gate electrode again in the electrolytic solution. This time, an ethylene glycol ammonia solution having a pH of 6.9 to 7.1 containing 3 to 10% tartaric acid, boric acid and nitric acid was used. A better oxide film was obtained when the temperature of the solution was lower than room temperature of around 10 ° C. For this reason, the barrier type
その後、燐酸、酢酸、硝酸の混酸を用いて陽極酸化物107をエッチングした。このエッチングでは陽極酸化物107のみがエッチングされ、エッチングレートは約60nm/分であった。その下のゲイト絶縁膜104’はそのまま残存した。そして、イオンドーピング法によって、TFTの活性層103に、ゲイト電極部(すなわちゲイト電極とその周囲の陽極酸化膜)およびゲイト絶縁膜をマスクとして自己整合的に不純物を注入し、低抵抗不純物領域(ソース/ドレイン領域)110、113、高抵抗不純物領域111、112を形成した。ドーピングガスとしてはフォスフィン(PH3)を用いたため、N型の不純物領域となった。P型の不純物領域を形成するにはジボラン(B2H6)をドーピングガスとして用いればよい。ドーズ量は5×1014〜5×1015cm-2、加速エネルギーは10〜30keVとした。その後、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、活性層中に導入された不純物イオンの活性化をおこなった。
Thereafter, the
SIMS(二次イオン質量分析法)の結果によると、領域110、113の不純物濃度は1×1020〜2×1021cm-3、領域111、112では1×1017〜2×1018cm-3であった。ドーズ量換算では、前者は5×1014〜5×1015cm-2、後者は2×1013〜5×1014cm-2であった。この違いはゲイト絶縁膜104’の有無によってもたらされたのであって、一般的には、低抵抗不順部鵜領域の不純物濃度は、高抵抗不純物領域のものより0.5〜3桁大きくなる。(図1(E))
According to the results of SIMS (secondary ion mass spectrometry), the impurity concentration of the
最後に、全面に層間絶縁物114として、CVD法によって酸化珪素膜を厚さ300nm形成した。TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線・電極115、116を形成した。さらに200〜400℃で水素アニールをおこなった。以上によって、TFTが完成された。(図1(F))
Finally, a silicon oxide film having a thickness of 300 nm was formed as an
図1に示した手法を用いて、1枚の基板上に複数のTFTを形成した例を図5(A)に示す。この例ではTFTはTFT1〜3の3つを形成した。TFT1および2はドライバーTFTとして用いられるもので、図1の陽極酸化物108に相当する酸化物501、502の厚さを20〜100nm、例えば50nmの薄いものとし、若干、ゲイト電極と高抵抗領域(HRD)がオーバーラップとなるようにした。図では、TFT1のドレインとTFT2のソースとを互いに接続し、また、TFT1のソースを接地し、TFT2のドレインを電源に接続して、CMOSインバータとなるように構成した例を示す。周辺回路としては、この他にもさまざまな回路があるが、それぞれの仕様にしたがって、このようなCMOS型の回路とすればよい。
FIG. 5A shows an example in which a plurality of TFTs are formed over one substrate using the method shown in FIG. In this example, three TFTs 1 to 3 were formed. The TFTs 1 and 2 are used as driver TFTs. The thicknesses of the oxides 501 and 502 corresponding to the
一方、TFT3は画素TFTとして用いられるものであり、陽極酸化物503を200nmと厚くして、オフセット状態(図4(B)に対応)とし、リーク電流を抑制した。TFT3のソース/ドレイン電極の一方はITOの画素電極501に接続されている。このように陽極酸化物の厚さを変えるには、それぞれのTFTのゲイト電極の電圧を独立に制御できるように分離しておけばよい。なお、TFT1およびTFT3はNチャネル型TFT、TFT2はPチャネル型TFTである。
On the other hand, the TFT 3 is used as a pixel TFT, and the
図2に本実施例を示す。まず、絶縁表面を有する基板(例えばコーニング7059)201上に実施例1の(A)〜(C)の工程を用いて、下地酸化膜202、島状性珪素半導体領域(例えば結晶性珪素半導体)203、ゲイト絶縁膜204、アルミニウム膜(厚さ200nm〜1μm)によるゲイト電極205とゲイト電極の側面に多孔質の陽極酸化物(厚さ300nm〜1μm、例えば500nm)206を形成した。(図2(A))
そして、実施例1と同様にバリヤ型の厚さ100〜250nmの陽極酸化物207を形成した。(図2(B))
FIG. 2 shows this embodiment. First, a
In the same manner as in Example 1, a barrier type
さらにこのバリヤ型陽極酸化膜207をマスクとして、多孔質陽極酸化膜206をエッチング除去した。その後、ゲイト電極部(205、207)およびゲイト絶縁膜204をマスクとしてイオンドーピング法によって不純物注入をおこない、低抵抗不純物領域208、211、高抵抗不純物領域209、210を形成した。ドーズ量は1〜5×1014cm-2、加速電圧は30〜90kVとした。不純物としては燐を用いた。(図2(C))
Further, using this barrier type
さらに、全面に適当な金属、例えば、チタン、ニッケル、モリブテン、タングステン、白金、パラジウム等の被膜、例えば、厚さ5〜50nmのチタン膜212をスパッタ法によって全面に形成した。この結果、金属膜(ここではチタン膜)212は低抵抗不純物領域208、211に密着して形成された。(図2(D))
Furthermore, a film made of a suitable metal, for example, titanium, nickel, molybdenum, tungsten, platinum, palladium, etc., for example, a
そして、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化とともに、金属膜(ここではチタン)と活性層の珪素を反応させ、金属珪化物(ここでは珪化チタン)の領域213、214を形成した。レーザーのエネルギー密度は200〜400mJ/cm2 、好ましくは250〜300mJ/cm2 が適当であった。また、レーザー照射時には基板を200〜500℃に加熱しておくと、チタン膜の剥離を抑制することはできた。
Then, KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) is irradiated to activate the doped impurities and react the metal film (here, titanium) and silicon in the active layer to form metal silicide (here, silicide). Titanium)
なお、本実施例では上記の如く、エキシマーレーザーを用いたが、他のレーザーを用いてもよいことはいうまでもない。ただし、レーザーを用いるにあたってはパルス状のレーザーが好ましい。連続発振レーザーでは照射時間が長いので、熱によって被照射物が熱によって膨張することによって剥離するような危険がある。 In this embodiment, the excimer laser is used as described above, but it goes without saying that other lasers may be used. However, when using a laser, a pulsed laser is preferable. Since the continuous wave laser has a long irradiation time, there is a danger that the irradiated object is peeled off due to the expansion of the irradiated object due to the heat.
パルスレーザーに関しては、Nd:YAGレーザー(Qスイッチパルス発振が望ましい)のごとき赤外光レーザーやその第2高調波のごとき可視光、KrF、XeCl、ArF等のエキシマーを使用する各種紫外光レーザーが使用できるが、金属膜の上面からレーザー照射をおこなう場合には金属膜に反射されないような波長のレーザーを選択する必要がある。もっとも、金属膜が極めて薄い場合にはほとんど問題がない。また、レーザー光は、基板側から照射してもよい。この場合には下に存在するシリコン半導体膜を透過するレーザー光を選択する必要がある。 As for the pulse laser, various ultraviolet light lasers using infrared light such as Nd: YAG laser (preferably Q switch pulse oscillation) and excimers such as visible light such as KrF, XeCl and ArF are used. Although it can be used, when laser irradiation is performed from the upper surface of the metal film, it is necessary to select a laser having a wavelength that is not reflected by the metal film. However, there is almost no problem when the metal film is extremely thin. Moreover, you may irradiate a laser beam from the board | substrate side. In this case, it is necessary to select a laser beam that passes through the underlying silicon semiconductor film.
また、アニールは、可視光線もしくは近赤外光の照射によるランプアニールによるものでもよい。ランプアニールを行う場合には、被照射面表面が600〜1000℃程度になるように、600℃の場合は数分間、1000℃の場合は数10秒間のランプ照射を行うようにする。近赤外線(例えば1.2μmの赤外線)によるアニールは、近赤外線が珪素半導体に選択的に吸収され、ガラス基板をそれ程加熱せず、しかも一回の照射時間を短くすることで、ガラス基板に対する加熱を抑えることができ、極めて有用である。 The annealing may be performed by lamp annealing by irradiation with visible light or near infrared light. When lamp annealing is performed, lamp irradiation is performed for several minutes at 600 ° C. and for several tens of seconds at 1000 ° C. so that the surface to be irradiated has a temperature of about 600 to 1000 ° C. Annealing with near-infrared rays (for example, 1.2 μm infrared rays) selectively absorbs near-infrared rays into the silicon semiconductor, does not heat the glass substrate so much, and shortens the irradiation time once, thereby heating the glass substrate. This is extremely useful.
この後、過酸化水素とアンモニアと水とを5:2:2で混合したエッチング液でTi膜のエッチングした。露出した活性層と接触した部分以外のチタン膜(例えば、ゲイト絶縁膜204や陽極酸化膜207上に存在したチタン膜)はそのまま金属状態で残っているが、このエッチングで除去できる。一方、金属珪化物である珪化チタン213、214はエッチングされないので、残存させることができる。(図2(E))
Thereafter, the Ti film was etched with an etching solution in which hydrogen peroxide, ammonia and water were mixed at a ratio of 5: 2: 2. The titanium film (for example, the titanium film existing on the
最後に、図2(F)に示すように、全面に層間絶縁物217として、CVD法によって酸化珪素膜を厚さ200nm〜1μm、例えば、300nm形成し、TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線・電極218、219を200nm〜1μm、例えば500nmの厚さに形成した。本実施例においてはアルミニウム配線がコンタクトする部分は珪化チタンであり、アルミニウムとの界面の安定性が珪素の場合よりも良好であるので、信頼性の高いコンタクトが得られた。また、このアルミニウム電極218、219と珪化物領域213、214の間にバリヤメタルとして、例えば窒化チタンを形成するとより一層、信頼性を向上させることができる。本実施例では、珪化物領域のシート抵抗は10〜50Ω/□となった。一方、高抵抗不純物領域209、210では10〜100kΩ/□となり、この結果、周波数特性が良く、かつ、高いドレイン電圧でもホットキャリヤ劣化の少ないTFTを作製することができた。
Finally, as shown in FIG. 2 (F), a silicon oxide film having a thickness of 200 nm to 1 μm, for example, 300 nm is formed as an
本実施例では、低抵抗不純物領域211と金属珪化物領域とを概略一致させるこができた。特にゲイト絶縁膜204の端部215と高抵抗不純物領域210と低抵抗不純物領域211の境界216を概略一致せしめ、同時にこの端部215と金属珪化物領域214の端部とを概略一致せしめた結果、図4(A)〜(D)における低抵抗不純物領域を金属珪化物領域として置き換えればよいことは明らかであろう。
In this example, the low
図2に示した手法を用いて、1枚の基板上に複数のTFTを形成した例を図5(B)に示す。この例ではTFTはTFT1〜3の3つを形成した。TFT1および2はドライバーTFTとしてCMOS化した構成、ここではインバータ構成として用いたもので、図2の陽極酸化物207に相当する酸化物505、506の厚さを20〜100nm、例えば50nmの薄いものとし、若干、オーバーラップとなるようにした。一方、TFT3は画素TFTとして用いられるものであり、陽極酸化物503を200nmと厚くして、オフセット状態とし、リーク電流を抑制した。TFT3のソース/ドレイン電極の一方はITOの画素電極502に接続されている。このように陽極酸化物の厚さを変えるには、それぞれのTFTのゲイト電極の電圧を独立に制御できるように分離しておけばよい。なお、TFT1およびTFT3はNチャネル型TFT、TFT2はPチャネル型TFTである。
FIG. 5B shows an example in which a plurality of TFTs are formed on one substrate using the method shown in FIG. In this example, three TFTs 1 to 3 were formed. TFTs 1 and 2 are configured as CMOSs as driver TFTs, here used as inverters. The thicknesses of
本実施例ではイオンドーピングの工程の後にチタン膜成膜の工程を配したが、この順番を逆にしてもよい。この場合には、イオン照射の際にチタン膜が全面を被覆しているので、絶縁基板で問題となった異状帯電(チャージアップ)防止の上で効果が大である。また、イオンドーピング後にレーザー等によってアニールしてから、チタン膜を形成して、レーザー等の照射、あるいは熱アニールによって、珪化チタンを形成してもよい。 In this embodiment, the titanium film forming step is arranged after the ion doping step, but this order may be reversed. In this case, since the titanium film covers the entire surface at the time of ion irradiation, the effect is great in preventing abnormal charging (charge-up) which has been a problem in the insulating substrate. Alternatively, after ion doping, annealing may be performed with a laser or the like, a titanium film may be formed, and titanium silicide may be formed by irradiation with a laser or the like or thermal annealing.
図3に本実施例を示す。まず、基板(コーニング7059)301上に実施例1の(A)〜(C)の工程を用いて、下地酸化膜302、島状結晶性半導体領域、例えば珪素半導体領域303、ゲイト絶縁膜304、アルミニウム膜(厚さ200nm〜1μm)によるゲイト電極305とゲイト電極の側面に多孔質の陽極酸化物(厚さ600nm)306を形成した。(図3(A))
そして、実施例1と同様にバリヤ型の厚さ100〜250nmの陽極酸化物307を形成した。(図3(B))
FIG. 3 shows this embodiment. First, using the steps (A) to (C) of Example 1 on a substrate (Corning 7059) 301, a
In the same manner as in Example 1, a barrier type anodic oxide 307 having a thickness of 100 to 250 nm was formed. (Fig. 3 (B))
さらに、多孔質陽極酸化物306を選択的にエッチングして、ゲイト絶縁膜304の一部を露出せしめた。その後、全面に適当な金属、例えば、厚さ5〜50nmのチタン膜308をスパッタ法によって全面に形成した。(図3(C))
そして、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、チタンと活性層の珪素を反応させ、珪化チタン領域309、310を形成した。レーザーのエネルギー密度は200〜400mJ/cm2 、好ましくは250〜300mJ/cm2 が適当であった。また、レーザー照射時には基板を200〜500℃に加熱しておくと、チタン膜の剥離を抑制することはできた。この工程は、可視光線もしくは近赤外光の照射によるランプアニールによるものでもよい。
Further, the porous
Then, irradiation with KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was performed to react titanium and silicon of the active layer, thereby forming
この後、過酸化水素とアンモニアと水とを5:2:2で混合したエッチング液でTi膜のエッチングした。露出した活性層と接触した部分以外のチタン膜(例えば、ゲイト絶縁膜304や陽極酸化膜307上に存在したチタン膜)はそのまま金属状態で残っているが、このエッチングで除去できる。一方、珪化チタン309、310はエッチングされないので、残存させることができる。(図3(D))
Thereafter, the Ti film was etched with an etching solution in which hydrogen peroxide, ammonia and water were mixed at a ratio of 5: 2: 2. The titanium film other than the part in contact with the exposed active layer (for example, the titanium film existing on the
その後、ゲイト電極部およびゲイト絶縁膜304をマスクとしてイオンドーピング法によって不純物注入をおこない、低抵抗不純物領域(≒珪化チタン領域)311、314、高抵抗不純物領域312、313を形成した。ドーズ量は1〜5×1014cm-2、加速電圧は30〜90kVとした。不純物としては燐を用いた。(図3(E))
Thereafter, impurity implantation was performed by ion doping using the gate electrode portion and the
そして、再びKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。この工程は、可視光線もしくは近赤外光の照射によるランプアニールによるものでもよい。 最後に、ゲイト電極部(305、307)をマスクとしてゲイト絶縁膜304をエッチングした。これはゲイト絶縁膜304にドーピングされた不純物による不安定性を避けるためにおこなった。その結果、ゲイト電極部の下部にのみゲイト絶縁膜304’が残存した。
Then, irradiation with KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was performed again to activate the doped impurities. This step may be performed by lamp annealing by irradiation with visible light or near infrared light. Finally, the
そして、図3(F)に示すように、全面に層間絶縁物315として、CVD法によって酸化珪素膜を厚さ600nm形成し、TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線・電極316、317を形成した。
以上の工程によって、TFTが完成された。
Then, as shown in FIG. 3F, a silicon oxide film having a thickness of 600 nm is formed as an
The TFT was completed through the above steps.
101 絶縁基板
102 下地酸化膜(酸化珪素)
103 活性層(結晶珪素)
104 絶縁膜(酸化珪素)
104’ ゲイト絶縁膜
105 ゲイト電極(アルミニウム)
106 マスク膜(フォトレジスト)
107 陽極酸化物(多孔質酸化アルミニウム)
108 陽極酸化物(バリヤ型酸化アルミニウム)
109 ゲイト絶縁膜の端部
110、113 低抵抗不純物領域
111、112 高抵抗不純物領域(HRD)
114 層間絶縁膜(酸化珪素)
115、116 金属配線・電極(アルミニウム)
117 低抵抗不純物領域と高抵抗不純物領域の境界
101 Insulating
103 Active layer (crystalline silicon)
104 Insulating film (silicon oxide)
104 '
106 Mask film (photoresist)
107 Anodic oxide (porous aluminum oxide)
108 Anodic oxide (barrier type aluminum oxide)
109 End of
114 Interlayer insulating film (silicon oxide)
115,116 Metal wiring and electrodes (aluminum)
117 Boundary between low resistance impurity region and high resistance impurity region
Claims (5)
前記ゲイト電極をマスクとして前記島状の珪素膜にN型またはP型の不純物を添加すると同時に、炭素、酸素、窒素を添加することで、前記ゲイト絶縁膜と重なり且つ前記ゲイト電極と重ならない前記島状の珪素膜に高抵抗不純物領域を形成するとともに前記ゲイト絶縁膜と重ならない前記島状の珪素膜に前記高抵抗不純物領域よりも不純物濃度の高い不純物領域を形成し、
前記島状の珪素膜上の前記ゲイト絶縁膜と重ならない領域に接するように、金属膜を形成し、
前記島状の珪素膜と前記金属膜を反応させることによって、前記島状の珪素膜に金属珪化物領域を形成し、
前記金属膜を除去したのち、前記金属珪化物領域と接するように電極を形成することを特徴とする半導体装置の作製方法。 On the insulating surface, an island-shaped silicon film, a gate insulating film having an end provided on an inner side of an end of the island-shaped silicon film on the island-shaped silicon film, and the gate insulating film on the gate insulating film Forming a gate electrode with an end provided inside the end of the gate insulating film;
The gate electrode at the same time the addition of N-type or P-type impurities prior Symbol island-shaped silicon film as a mask, carbon, oxygen, the addition of nitrogen, and the gate electrode and the heavy overlap with the gate insulating film Forming an impurity region having a higher impurity concentration than the high-resistance impurity region in the island-shaped silicon film that does not overlap the gate insulating film and forming a high-resistance impurity region in the island-shaped silicon film that does not become ,
Forming a metal film so as to be in contact with a region not overlapping the gate insulating film on the island-shaped silicon film;
By reacting the metal film and the island-shaped silicon film, forming a metal silicide area on the island-shaped silicon film,
After removing the metal film, an electrode is formed so as to be in contact with the metal silicide region.
前記金属膜は、チタン、ニッケル、モリブデン、タングステン、白金またはパラジウムであることを特徴とする半導体装置の作製方法。 In claim 1 ,
The method for manufacturing a semiconductor device, wherein the metal film is titanium, nickel, molybdenum, tungsten, platinum, or palladium.
前記金属膜の厚さは、5〜50nmであることを特徴とする半導体装置の作製方法。 In claim 1 or 2 ,
The method for manufacturing a semiconductor device, wherein the metal film has a thickness of 5 to 50 nm.
レーザーを照射することによって、前記島状の珪素膜と前記金属膜を反応させることを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 3 ,
A method for manufacturing a semiconductor device, wherein the island-shaped silicon film and the metal film are reacted by irradiating a laser.
可視光線または近赤外光を照射することによって、前記島状の珪素膜と前記金属膜を反応させることを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 4 ,
A method for manufacturing a semiconductor device, wherein the island-shaped silicon film and the metal film are reacted by irradiation with visible light or near-infrared light.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369919A JP4417327B2 (en) | 1993-09-20 | 2005-12-22 | Method for manufacturing semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25656393 | 1993-09-20 | ||
JP2005369919A JP4417327B2 (en) | 1993-09-20 | 2005-12-22 | Method for manufacturing semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11336873A Division JP2000150907A (en) | 1993-09-20 | 1999-11-26 | Manufacture of semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009248968A Division JP4657361B2 (en) | 1993-09-20 | 2009-10-29 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006093745A JP2006093745A (en) | 2006-04-06 |
JP4417327B2 true JP4417327B2 (en) | 2010-02-17 |
Family
ID=36234350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369919A Expired - Fee Related JP4417327B2 (en) | 1993-09-20 | 2005-12-22 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4417327B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100847846B1 (en) | 2007-08-01 | 2008-07-23 | 실리콘 디스플레이 (주) | Manufacturing method of thin film transistor by local-doppong and apparatus by the same |
-
2005
- 2005-12-22 JP JP2005369919A patent/JP4417327B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006093745A (en) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3212060B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2759415B2 (en) | Method for manufacturing semiconductor device | |
JP3030368B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100378046B1 (en) | A method of manufacturing a semiconductor device | |
US7847355B2 (en) | Semiconductor device including transistors with silicided impurity regions | |
JPH07335906A (en) | Thin film semiconductor device and fabrication thereof | |
JP4675433B2 (en) | Method for manufacturing semiconductor device | |
JP2805590B2 (en) | Method for manufacturing semiconductor device | |
JP2840812B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001189462A (en) | Manufacturing method of semiconductor device | |
JP4417327B2 (en) | Method for manufacturing semiconductor device | |
JP3141979B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH1065181A (en) | Semiconductor device and its manufacture | |
JP2003023014A (en) | Semiconductor device | |
JP4073672B2 (en) | Method for manufacturing thin film transistor | |
JP2002033328A (en) | Semiconductor device | |
JP3600886B2 (en) | Method for manufacturing insulated gate transistor | |
JP3393834B2 (en) | Method for manufacturing semiconductor device | |
JP3600890B2 (en) | Method for manufacturing insulated gate transistor | |
JP3360057B2 (en) | Semiconductor device | |
JP4230307B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002033329A (en) | Method for manufacturing semiconductor device | |
JPH09181329A (en) | Semiconductor device and its manufacture | |
JPH10261805A (en) | Manufacture of thin film semiconductor device | |
JPH11330490A (en) | Semiconductor device and its manufacture and electro-optical device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |