JPH06181178A - Fabrication of thin film transistor - Google Patents

Fabrication of thin film transistor

Info

Publication number
JPH06181178A
JPH06181178A JP33186492A JP33186492A JPH06181178A JP H06181178 A JPH06181178 A JP H06181178A JP 33186492 A JP33186492 A JP 33186492A JP 33186492 A JP33186492 A JP 33186492A JP H06181178 A JPH06181178 A JP H06181178A
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
thin
silicon film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33186492A
Other languages
Japanese (ja)
Other versions
JP3146702B2 (en
Inventor
Takashi Noguchi
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33186492A priority Critical patent/JP3146702B2/en
Publication of JPH06181178A publication Critical patent/JPH06181178A/en
Application granted granted Critical
Publication of JP3146702B2 publication Critical patent/JP3146702B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To enhance reliability by irradiating a thin amorphous silicon film formed on a substrate with ultraviolet pulse laser beam to form a thin crystallized silicon film and then oxidizing the surface of the thin crystallized silicon film to form a gate insulation layer. CONSTITUTION:A thin silicon film is formed on the main surface of a substrate 1 by low temperature CVD(chemical vapor deposition) and Si ions are implanted therein to form a thin amorphous silicon film. The thin amorphous silicon film 2 is then irradiated with an ultraviolet pulse laser beam 3 to form a thin crystallized silicon film 4 which is subjected to thermal oxidation in a heating furnace thus forming a gate insulation layer 5 of SiO2. Furthermore, a polysilicon semiconductor layer 6 formed by CVD or the like is patterned by selective etching thus forming a gate electrode 7. Thereafter, impurity ions are implanted using the gate electrode 7 as a mask to form a drain region 8 thus constituting a thin film transistor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ、特
に薄膜シリコン上に薄膜絶縁ゲートトランジスタいわゆ
るMISトランジスタを形成する薄膜トランジスタの製
造方法に係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor, particularly a thin film transistor for forming a thin film insulated gate transistor, so-called MIS transistor, on thin film silicon.

【0002】[0002]

【従来の技術】SRAM、液晶表示装置等において、そ
のトランジスタすなわちMISトランジスタを、基体上
に形成したシリコン薄膜に形成したいわゆる薄膜トラン
ジスタとする構成がしばしば採られる。
2. Description of the Related Art In SRAMs, liquid crystal display devices, etc., a transistor, that is, a MIS transistor, is often used as a so-called thin film transistor formed on a silicon thin film formed on a substrate.

【0003】この場合、そのシリコン薄膜における大結
晶粒化の方法として、固相成長法(LPC)がある。
In this case, there is a solid phase growth method (LPC) as a method of forming large crystal grains in the silicon thin film.

【0004】このLPCは、平坦で、粒径1μm前後の
結晶粒の形成が可能で、またその電子移動度が、100
cm2 ・V-1・s-1程度とすることができるが、この場
合、100μm以下の厚さの薄膜ではその結晶粒中に比
較的多くの欠陥が存在し、キャリア移動度をこれ以上に
高めることは困難であり、また、信頼性等にも問題があ
る。
This LPC is flat and can form crystal grains with a grain size of about 1 μm, and its electron mobility is 100.
cm 2 · V −1 · s −1, but in this case, in a thin film with a thickness of 100 μm or less, there are relatively many defects in the crystal grains, and the carrier mobility is higher than this. It is difficult to raise it, and there is also a problem in reliability.

【0005】[0005]

【発明が解決しようとする課題】本発明は、このような
薄膜トランジスタを形成するシリコン薄膜の結晶性によ
る特性上の問題、信頼性の問題の解決をはかる。
SUMMARY OF THE INVENTION The present invention aims to solve the problems of characteristics and reliability due to the crystallinity of the silicon thin film forming such a thin film transistor.

【0006】また、本発明は、薄膜トランジスタにおけ
る耐圧の向上をはかる。
The present invention also improves the breakdown voltage of the thin film transistor.

【課題を解決するための手段】第1の本発明は、図1及
び図2にその一例の製造工程図を示すように、基体1上
に、非晶質シリコン薄膜2を低温化学的気相成長法によ
って形成する工程(図1A)と、この非晶質シリコン薄
膜2に、紫外線パルスレーザ光、一般にはエキシマレー
ザ光3を照射して具体的にはこの非晶質シリコンの融点
近くまで加熱して結晶化し、結晶化シリコン薄膜4を形
成する工程(図1B)と、この結晶化シリコン薄膜4の
表面を酸化してゲート絶縁層5を形成する工程とを採
る。
The first aspect of the present invention, as shown in FIG. 1 and FIG. 2 showing an example of manufacturing process thereof, an amorphous silicon thin film 2 is formed on a substrate 1 in a low temperature chemical vapor phase. A step of forming by a growth method (FIG. 1A), and irradiating the amorphous silicon thin film 2 with an ultraviolet pulsed laser light, generally an excimer laser light 3, and specifically heating it to near the melting point of the amorphous silicon. And crystallize to form the crystallized silicon thin film 4 (FIG. 1B) and the step of oxidizing the surface of the crystallized silicon thin film 4 to form the gate insulating layer 5.

【0007】第2の本発明は、図3及び図4にその一例
の製造工程図を示すように、基体11上に、シリコン薄
膜12を形成する工程(図3A、及び図3B)と、この
シリコン薄膜12上に、酸化シリコン膜13を形成する
工程(図3C)と、この酸化シリコン膜13に、窒素を
含む雰囲気中で紫外線パルスレーザ光23を照射して少
なくともこの酸化シリコン膜13の表面に窒化膜14を
形成してゲート絶縁層15を形成する工程(図4A)と
を採る。
The second aspect of the present invention is to form a silicon thin film 12 on a substrate 11 (FIGS. 3A and 3B) as shown in FIGS. A step of forming the silicon oxide film 13 on the silicon thin film 12 (FIG. 3C), and irradiating the silicon oxide film 13 with an ultraviolet pulse laser beam 23 in an atmosphere containing nitrogen to at least the surface of the silicon oxide film 13. And the step of forming the nitride film 14 to form the gate insulating layer 15 (FIG. 4A).

【0008】[0008]

【作用】上述の第1の本発明は、紫外線パルスレーザ光
すなわちエキシマレーザ光3の照射によるアニールで非
晶質シリコン薄膜2を溶融化温度近くに加熱して結晶化
して結晶化シリコン薄膜4を形成するので、このように
して形成された結晶化シリコン薄膜4は、結晶粒内に結
晶欠陥がほとんどない結晶性にすぐれた大径の単結晶粒
によって構成される。
In the first aspect of the present invention described above, the amorphous silicon thin film 2 is heated to near the melting temperature and crystallized by annealing by irradiation with the ultraviolet pulsed laser light, that is, the excimer laser light 3 to form the crystallized silicon thin film 4. Since it is formed, the crystallized silicon thin film 4 thus formed is composed of large-diameter single crystal grains having excellent crystallinity with few crystal defects in the crystal grains.

【0009】また、このように結晶性にすぐれた結晶化
シリコン薄膜4を形成すようにしたので、これに薄膜ト
ランジスタを形成する場合、信頼性の高いトランジスタ
を形成することができる。
Since the crystallized silicon thin film 4 having excellent crystallinity is formed as described above, when a thin film transistor is formed on this, a highly reliable transistor can be formed.

【0010】そして、この結晶化シリコン薄膜4は、上
述したように、紫外線パルスレーザ光の照射による非晶
質シリコン薄膜2の溶融化温度近くの加熱アニールによ
る結晶化であることから、トランジスタのゲート絶縁層
5を、上述したように結晶化シリコン薄膜4の表面を熱
酸化して形成するにもかかわらず、この結晶化シリコン
薄膜4の結晶性を損なうような不都合の発生がない。
Since the crystallized silicon thin film 4 is crystallized by heat annealing near the melting temperature of the amorphous silicon thin film 2 by irradiation with the ultraviolet pulsed laser light as described above, the gate of the transistor is gated. Although the insulating layer 5 is formed by thermally oxidizing the surface of the crystallized silicon thin film 4 as described above, no inconvenience such as impairing the crystallinity of the crystallized silicon thin film 4 occurs.

【0011】そして、このようにゲート絶縁層5を、ト
ランジスタを形成する結晶化シリコン薄膜4自体の表面
を酸化させて形成した酸化膜によって形成するので、こ
のシリコン薄膜とゲート絶縁層5との界面が電気的にす
ぐれ界面として形成されることから、これによって形成
したトランジスタが、この界面の特性に律則されること
がない。
Since the gate insulating layer 5 is thus formed by the oxide film formed by oxidizing the surface of the crystallized silicon thin film 4 itself forming the transistor, the interface between the silicon thin film and the gate insulating layer 5 is formed. Is formed as an electrically excellent interface, so that the transistor formed thereby is not restricted by the characteristics of this interface.

【0012】また、このようにシリコン薄膜4の表面を
酸化させて形成したゲート絶縁層5を用いたことによっ
て各ゲート−ドレイン間、ゲート−ソース間耐圧を約1
0MV/cmとすることができ、更に信頼性が高く、オ
ン電流が大で、弱反転特性にすぐれたトランジスタを構
成できる。
Further, by using the gate insulating layer 5 formed by oxidizing the surface of the silicon thin film 4 as described above, the breakdown voltage between each gate and the drain and between the gate and the source is about 1.
The transistor can be set to 0 MV / cm, has higher reliability, has a large on-current, and can have a transistor with excellent weak inversion characteristics.

【0013】また、第2の本発明では、基体11上に形
成したシリコン薄膜12上に、酸化シリコン膜13を形
成し、これに窒素を含む雰囲気中で紫外線パルスレーザ
光を照射して窒化膜14が少なくとも表面に形成された
ゲート絶縁層15を形成するのでピンホール等のない緻
密なゲート絶縁層15が形成されるとともに、このレー
ザアニールによって、シリコン薄膜12の結晶性の向
上、すなわちトラップ密度の低減化処理効果も同時にな
される。
In the second aspect of the present invention, the silicon oxide film 13 is formed on the silicon thin film 12 formed on the substrate 11, and the silicon oxide film 13 is irradiated with ultraviolet pulsed laser light in an atmosphere containing nitrogen to form a nitride film. Since 14 forms at least the gate insulating layer 15 formed on the surface, a dense gate insulating layer 15 without pinholes and the like is formed, and the laser annealing improves the crystallinity of the silicon thin film 12, that is, the trap density. The effect of the reduction processing is also simultaneously performed.

【0014】したがって、緻密で電気的特性にすぐれた
ゲート絶縁層15の形成によって、高耐圧、高信頼性、
耐ホットキャリア性にすぐれ、しかも結晶性にすぐれた
シリコン薄膜12を構成することができることから、信
頼性の高いトランジスタの形成を行うことができる。
Therefore, by forming the gate insulating layer 15 which is dense and has excellent electrical characteristics, high breakdown voltage, high reliability,
Since the silicon thin film 12 having excellent hot carrier resistance and excellent crystallinity can be formed, a highly reliable transistor can be formed.

【0015】更に、この場合、パルスレーザ光を用いた
ことによってこのレーザ光の照射に伴う基体11の温度
上昇を回避できることから、基体11としては、廉価な
比較的低融点のガラス基体を用いることができ、とくに
液晶表示装置等に適応して大面積パネルを廉価に構成す
ることができる。
Further, in this case, since the temperature rise of the substrate 11 due to the irradiation of the laser beam can be avoided by using the pulsed laser beam, the substrate 11 should be an inexpensive glass substrate having a relatively low melting point. In particular, a large-area panel can be constructed at a low cost by adapting to a liquid crystal display device or the like.

【0016】[0016]

【実施例】図面を参照して本発明を詳細に説明する。The present invention will be described in detail with reference to the drawings.

【0017】先ず、図1及び図2を参照して第1の本発
明の一例を説明する。図1Aに示すように、基体1例え
ば石英基板、或いはSi基板上にSiO2 等の絶縁層を
形成した基体を用意し、その1主面に例えば500℃前
後の低温CVD(化学的気相成長)法、例えば減圧CV
Dによって例えば80nmの厚さのシリコン薄膜を形成
し、これにSi+ をイオン注入して非晶質シリコン薄膜
2を形成する。
First, an example of the first aspect of the present invention will be described with reference to FIGS. As shown in FIG. 1A, a base 1 such as a quartz substrate or a Si substrate on which an insulating layer such as SiO 2 is formed is prepared, and low temperature CVD (chemical vapor deposition) at a temperature of about 500 ° C. is formed on one main surface thereof. ) Method, eg reduced pressure CV
A silicon thin film having a thickness of, for example, 80 nm is formed by D, and Si + is ion-implanted into this to form an amorphous silicon thin film 2.

【0018】図1Bに示すように、この非晶質シリコン
薄膜2に紫外線パルスレーザ光、すなわちエキシマレー
ザ光3を全面的に照射する。因みに、従来一般のエキシ
マレーザ光の利用は、低温プロセスで用いられているも
のであるが、本発明では、例えばKrF(308nm)
の210mJ・cm-2をもって1パルス照射する。
As shown in FIG. 1B, the amorphous silicon thin film 2 is entirely irradiated with ultraviolet pulsed laser light, that is, excimer laser light 3. Incidentally, the conventional use of general excimer laser light is used in a low temperature process, but in the present invention, for example, KrF (308 nm) is used.
One pulse is irradiated at 210 mJ · cm -2 .

【0019】このとき、非晶質シリコン薄膜2は一旦そ
の融点に近い温度に加熱されて、その後の冷却過程で大
単結晶粒の成長が生じ、結晶シリコン薄膜4の形成がな
される。
At this time, the amorphous silicon thin film 2 is once heated to a temperature close to its melting point, large single crystal grains grow in the subsequent cooling process, and the crystalline silicon thin film 4 is formed.

【0020】このようにして形成された結晶シリコン薄
膜4を、例えばドライO2 中の1000℃の加熱炉によ
る熱酸化、或いはO2 中のランプアニール等によってS
iO 2 によるゲート絶縁層5を形成する。
The crystalline silicon thin film thus formed
The film 4 is, for example, dry O2 By heating furnace at 1000 ℃
Thermal oxidation or O2 S by annealing inside lamp
iO 2To form the gate insulating layer 5.

【0021】さらに、ある場合は、図1Dに示すよう
に、その後窒素を含む雰囲気例えばN 2 O、またはNH
3 の雰囲気中でエキシマレーザ例えばXeCl(308
nm)の、例えば0・3J/cm3 のパルスレーザ光照
射を数個〜数百パルス照射してSiO2 ゲート絶縁層5
の表面に窒化シリコンSiON層51を形成してこのゲ
ート絶縁層の耐圧の向上、信頼性の向上をはかることが
できる。
Further, in some cases, as shown in FIG. 1D.
And then an atmosphere containing nitrogen such as N 2 O or NH
3Excimer laser such as XeCl (308
nm), for example, 0.3 J / cm3Pulsed laser light
Irradiation of several to several hundreds of pulses2Gate insulating layer 5
A silicon nitride SiON layer 51 is formed on the surface of the
It is possible to improve the breakdown voltage and reliability of the gate insulating layer.
it can.

【0022】次に、図2A示すように、このゲート絶縁
層、例えば窒化シリコン51を有するゲート絶縁層5
を、例えばフォトリソグラフィによるエッチングを行っ
て、所要のパターンとする。
Next, as shown in FIG. 2A, this gate insulating layer, for example, the gate insulating layer 5 having silicon nitride 51 is formed.
Is subjected to etching by, for example, photolithography to form a desired pattern.

【0023】そして、図2Bに示すように、ゲート絶縁
層5上を覆ってゲート電極を構成する低比抵抗の例えば
多結晶シリコン半導体層6をCVD等によって形成す
る。
Then, as shown in FIG. 2B, a low-resistivity polycrystalline silicon semiconductor layer 6, for example, which covers the gate insulating layer 5 and constitutes a gate electrode, is formed by CVD or the like.

【0024】図2Cに示すように、多結晶シリコン半導
体層6を、例えばフォトリソグラフィによる選択的エッ
チングによって所要のパターンとなしてゲート電極7を
形成する。
As shown in FIG. 2C, the gate electrode 7 is formed by forming the polycrystalline silicon semiconductor layer 6 into a desired pattern by selective etching such as photolithography.

【0025】次に、このゲート電極7をマスクとしてn
型もしくはp型の不純物のイオン注入を行ってソース領
域ないしはドレイン領域8の形成を行って薄膜トランジ
スタを構成する。
Next, using this gate electrode 7 as a mask, n
Type or p type impurities are ion-implanted to form a source region or a drain region 8 to form a thin film transistor.

【0026】その後は図示しないが通常のように、層間
絶縁層の形成、Al配線等の形成が行われて目的とする
各種装置が構成される。
After that, although not shown, as usual, formation of an interlayer insulating layer, formation of Al wiring, and the like are performed to form various desired devices.

【0027】この本発明方法によるときは、紫外線パル
スレーザ光すなわちエキシマレーザ光3の照射によるア
ニールで非晶質シリコン薄膜2を溶融化温度近くに加熱
して結晶化して結晶化シリコン薄膜4を形成するので、
このようにして形成された結晶化シリコン薄膜4は、結
晶粒内に結晶欠陥がほとんどない結晶性にすぐれた大径
の単結晶粒によって構成される。
According to the method of the present invention, the amorphous silicon thin film 2 is heated to near the melting temperature and crystallized by annealing by irradiation with ultraviolet pulsed laser light, that is, excimer laser light 3 to form a crystallized silicon thin film 4. Because
The crystallized silicon thin film 4 thus formed is composed of large-diameter single crystal grains having excellent crystallinity with few crystal defects in the crystal grains.

【0028】そして、この結晶化シリコン薄膜4は、上
述したように、紫外線パルスレーザ光の照射による非晶
質シリコン薄膜2の溶融化温度近くの加熱アニールによ
る結晶化であることから、トランジスタのゲート絶縁層
5を、上述したように結晶化シリコン薄膜4の表面を熱
酸化して形成するにもかかわらず、この結晶化シリコン
薄膜4の結晶性を損なうような不都合の発生がない。
Since the crystallized silicon thin film 4 is crystallized by heating annealing near the melting temperature of the amorphous silicon thin film 2 by irradiation with the ultraviolet pulsed laser light, as described above, the gate of the transistor is formed. Although the insulating layer 5 is formed by thermally oxidizing the surface of the crystallized silicon thin film 4 as described above, no inconvenience such as impairing the crystallinity of the crystallized silicon thin film 4 occurs.

【0029】そして、このようにゲート絶縁層5を、ト
ランジスタを形成する結晶化シリコン薄膜4自体の表面
を酸化させて形成した酸化膜によって形成するので、こ
のシリコン薄膜4とゲート絶縁層5との界面が電気的に
すぐれ界面として形成されることから、これによって形
成したトランジスタが、この界面の特性に律則されるこ
とが回避される。
Since the gate insulating layer 5 is thus formed by the oxide film formed by oxidizing the surface of the crystallized silicon thin film 4 itself that forms the transistor, the silicon thin film 4 and the gate insulating layer 5 are separated from each other. Since the interface is formed as an electrically excellent interface, it is possible to prevent the transistor formed thereby from being restricted by the characteristics of the interface.

【0030】つぎに、図3及び図4を参照して第2の本
発明の一例を説明する。
Next, an example of the second invention will be described with reference to FIGS. 3 and 4.

【0031】この例では、例えば液晶表示装置の駆動用
の薄膜トランジスタを構成する場合で、この場合、図3
Aに示すように、例えば低融点ガラス例えばNA40
(ホヤガラス社製商品名)、ANガラス(旭ガラス社製
商品名)等の基板よりなる基体11を用意し、これの上
に、この基体11からの不純物例えばPb,Al,Na
等を遮断するSiN等の隔離層16を、例えばプラズマ
CVDによって形成する。
In this example, a thin film transistor for driving a liquid crystal display device is constructed, and in this case, as shown in FIG.
As shown in A, for example, a low melting glass such as NA40
A base 11 made of a substrate such as (commercial name manufactured by Hoya Glass Co., Ltd.) or AN glass (commercial name manufactured by Asahi Glass Co., Ltd.) is prepared.
The isolation layer 16 made of SiN or the like for blocking the above is formed by plasma CVD, for example.

【0032】そして、これの上に多結晶シリコン薄膜1
2を例えば約400Åの厚さに例えば減圧CVDによっ
て形成する。
On top of this, a polycrystalline silicon thin film 1 is formed.
2 is formed, for example, by low pressure CVD to a thickness of about 400 Å.

【0033】図3Bに示すように、シリコン薄膜12を
例えばフォトリソグラフィよってパターン化し、最終的
に薄膜トランジスタを形成する部分にアイランドを形成
する。
As shown in FIG. 3B, the silicon thin film 12 is patterned by, for example, photolithography to finally form an island in a portion where a thin film transistor is to be formed.

【0034】図3Cに示すように、このシリコン薄膜1
2のアイランド上を覆って全面的に酸化シリコン膜13
をCVD等によって例えば400Å程度の厚さに形成す
る。
As shown in FIG. 3C, this silicon thin film 1
The silicon oxide film 13 is entirely covered to cover the island 2
Is formed to a thickness of, for example, about 400 Å by CVD or the like.

【0035】そして、この酸化シリコン薄膜12の表面
を、紫外線パルスレーザ光すなわちエキシマレーザ光照
射による窒化処理を行う。この処理は、例えば窒素を含
む雰囲気例えばN2 O、またはNH3 の雰囲気中でエキ
シマレーザ例えばXeCl(308nm)の、例えば0
・3J/cm3 のパルスレーザ光照射を数個〜数百パル
ス照射して図4Aに示すように、酸化シリコン膜13の
表面に窒化シリコンSiON層14が形成されたゲート
絶縁層15を形成する。
Then, the surface of the silicon oxide thin film 12 is subjected to nitriding treatment by irradiation with ultraviolet pulsed laser light, that is, excimer laser light. This treatment is performed, for example, by using an excimer laser such as XeCl (308 nm), for example, 0 in an atmosphere containing nitrogen such as N 2 O or NH 3.
By irradiating several to several hundreds of pulses of 3 J / cm 3 pulsed laser light, a gate insulating layer 15 having a silicon nitride SiON layer 14 formed on the surface of the silicon oxide film 13 is formed as shown in FIG. 4A. .

【0036】図4Bに示すように、全面的に低比抵抗の
多結晶シリコン膜16をCVD等によって形成しする。
As shown in FIG. 4B, a low resistivity polycrystalline silicon film 16 is formed on the entire surface by CVD or the like.

【0037】その後、この多結晶シリコン膜を、例えば
フォトリソグラフィによるパターンエッチングしてゲー
ト電極17を形成し、これをマスクにn型或いはp型の
不純物のイオン注入を行ってソース領域ないしはドレイ
ン領域18の形成を行って薄膜トランジスタを構成す
る。
Thereafter, the polycrystalline silicon film is pattern-etched by, for example, photolithography to form a gate electrode 17, and n-type or p-type impurities are ion-implanted using this as a mask to form a source region or a drain region 18. Are formed to form a thin film transistor.

【0038】その後は図示しないが通常のように、層間
絶縁層の形成、Al配線等の形成が行われて目的とする
各種装置が構成される。
After that, although not shown, as usual, the formation of the interlayer insulating layer and the formation of the Al wiring and the like are carried out to construct various desired devices.

【0039】この第2の本発明方法によるときは、基体
11上に形成したシリコン薄膜12上に、酸化シリコン
膜13を形成し、これに窒素を含む雰囲気中で紫外線パ
ルスレーザ光を照射して窒化膜14が少なくとも表面に
形成されたゲート絶縁層15を形成するのでピンホール
等のない緻密なゲート絶縁層15が形成されるととも
に、このレーザアニールによって、シリコン薄膜12の
結晶性の向上、すなわちトラップ密度の低減化処理効果
も同時になされる。
According to the second method of the present invention, a silicon oxide film 13 is formed on a silicon thin film 12 formed on a substrate 11, and this is irradiated with an ultraviolet pulse laser beam in an atmosphere containing nitrogen. Since the nitride film 14 forms the gate insulating layer 15 formed at least on the surface, the dense gate insulating layer 15 without pinholes is formed, and the laser annealing improves the crystallinity of the silicon thin film 12, that is, At the same time, the effect of reducing the trap density is achieved.

【0040】更に、この場合、パルスレーザ光を用いた
ことによってこのレーザ光の照射に伴う基体11の温度
上昇を回避できることから、基体11としては、比較的
低融点のガラス基体を用いることができる。
Further, in this case, since the temperature rise of the substrate 11 due to the irradiation of the laser beam can be avoided by using the pulsed laser beam, the substrate 11 can be a glass substrate having a relatively low melting point. .

【0041】[0041]

【発明の効果】上述したように、第1の本発明によれ
ば、結晶粒内に結晶欠陥がほとんどない結晶性にすぐれ
た大径の単結晶粒によって結晶化シリコン薄膜4が形成
され、このように結晶性にすぐれた結晶化シリコン薄膜
4にトランジスタを形成するので、信頼性の高いトラン
ジスタを形成することができる。
As described above, according to the first aspect of the present invention, the crystallized silicon thin film 4 is formed by the large-diameter single crystal grains having excellent crystallinity with few crystal defects in the crystal grains. Since the transistor is formed on the crystallized silicon thin film 4 having excellent crystallinity as described above, a highly reliable transistor can be formed.

【0042】そして、そのゲート絶縁層5は、トランジ
スタを形成する結晶化シリコン薄膜4自体の表面を酸化
させて形成した酸化膜によって形成するので、このシリ
コン薄膜とゲート絶縁層5との界面が電気的にすぐれ界
面として形成できること、耐圧の向上がはかられること
から、信頼性が高く、ゲート−ドレイン間、ゲート−ソ
ース間耐圧が高く、オン電流が大で、弱反転特性にすぐ
れたトランジスタを構成できる。
Since the gate insulating layer 5 is formed by an oxide film formed by oxidizing the surface of the crystallized silicon thin film 4 itself forming the transistor, the interface between the silicon thin film and the gate insulating layer 5 is electrically conductive. Since it can be formed as an excellent interface and the withstand voltage can be improved, a transistor with high reliability, high gate-drain, gate-source withstand voltage, large on-current, and excellent weak inversion characteristics can be obtained. Can be configured.

【0043】また、第2の本発明では、基体11上に形
成したシリコン薄膜12上に、酸化シリコン膜13を形
成し、これに窒素を含む雰囲気中で紫外線パルスレーザ
光を照射して窒化膜14が少なくとも表面に形成された
ゲート絶縁層15を形成してピンホール等のない緻密な
ゲート絶縁層15を形成しするとともに、このレーザア
ニールによって、シリコン薄膜12の結晶性の向上、す
なわちトラップ密度の低減化を行ったので、高耐圧、高
信頼性、耐ホットキャリア性にすぐれ、しかも結晶性に
すぐれたシリコン薄膜12を構成することができること
から、信頼性の高いトランジスタの形成を行うことがで
きる。
In the second aspect of the present invention, the silicon oxide film 13 is formed on the silicon thin film 12 formed on the substrate 11, and the silicon oxide film 13 is irradiated with ultraviolet pulsed laser light in an atmosphere containing nitrogen to form a nitride film. 14 forms at least a gate insulating layer 15 formed on the surface to form a dense gate insulating layer 15 without pinholes and the like, and this laser annealing improves the crystallinity of the silicon thin film 12, that is, the trap density. Since the silicon thin film 12 having excellent withstand voltage, high reliability and hot carrier resistance and excellent crystallinity can be formed, it is possible to form a highly reliable transistor. it can.

【0044】更に、基体11としては、比較的低融点の
ガラス基体を用いることができることから、とくに液晶
表示装置等に適用して大面積パネルを廉価に構成するこ
とができる。
Further, since a glass substrate having a relatively low melting point can be used as the substrate 11, it is possible to construct a large-area panel at a low cost particularly when applied to a liquid crystal display device or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方法の一例の工程図(その1)である。FIG. 1 is a process diagram (1) of an example of the method of the present invention.

【図2】本発明方法の一例の工程図(その2)である。FIG. 2 is a process diagram (2) of an example of the method of the present invention.

【図3】本発明方法の他の例の工程図(その1)であ
る。
FIG. 3 is a process diagram (1) of another example of the method of the present invention.

【図4】本発明方法の他の例の工程図(その2)であ
る。
FIG. 4 is a process diagram (2) of another example of the method of the present invention.

【符号の説明】[Explanation of symbols]

1 基体 2 非晶質シリコン薄膜 3 紫外線パルスレーザ光 4 結晶化シリコン薄膜 5 ゲート絶縁層 11 基体 12 シリコン薄膜12 13 酸化シリコン膜 14 窒化膜 15 ゲート絶縁層 1 Base 2 Amorphous Silicon Thin Film 3 Ultraviolet Pulse Laser Light 4 Crystallized Silicon Thin Film 5 Gate Insulating Layer 11 Base 12 Silicon Thin Film 12 13 Silicon Oxide Film 14 Nitride Film 15 Gate Insulating Layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基体上に、非晶質シリコン薄膜を低温化
学的気相成長法によって形成する工程と、 該非晶質シリコン薄膜に、紫外線パルスレーザ光を照射
して結晶化し、結晶化シリコン薄膜を形成する工程と、 該結晶化シリコン薄膜表面を酸化してゲート絶縁層を形
成する工程とを採ることを特徴とする薄膜トランジスタ
の製造方法。
1. A step of forming an amorphous silicon thin film on a substrate by a low temperature chemical vapor deposition method, and crystallization by irradiating the amorphous silicon thin film with ultraviolet pulsed laser light to obtain a crystallized silicon thin film. And a step of forming the gate insulating layer by oxidizing the surface of the crystallized silicon thin film.
【請求項2】 基体上に、シリコン薄膜を形成する工程
と、 該シリコン薄膜上に、酸化シリコン膜を形成する工程
と、 該酸化シリコン膜に、窒素を含む雰囲気中で紫外線パル
スレーザ光を照射して少なくとも上記酸化シリコン膜の
表面に窒化膜を形成してゲート絶縁層を形成する工程と
を採ることを特徴とする薄膜トランジスタの製造方法。
2. A step of forming a silicon thin film on a substrate, a step of forming a silicon oxide film on the silicon thin film, and irradiating the silicon oxide film with ultraviolet pulsed laser light in an atmosphere containing nitrogen. And a step of forming a gate insulating layer by forming a nitride film on at least the surface of the silicon oxide film.
JP33186492A 1992-12-11 1992-12-11 Method for manufacturing thin film transistor Expired - Fee Related JP3146702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33186492A JP3146702B2 (en) 1992-12-11 1992-12-11 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33186492A JP3146702B2 (en) 1992-12-11 1992-12-11 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH06181178A true JPH06181178A (en) 1994-06-28
JP3146702B2 JP3146702B2 (en) 2001-03-19

Family

ID=18248504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33186492A Expired - Fee Related JP3146702B2 (en) 1992-12-11 1992-12-11 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3146702B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125197A (en) * 1994-08-31 1996-05-17 Semiconductor Energy Lab Co Ltd Method and system for fabricating semiconductor device
KR100320788B1 (en) * 1995-10-15 2002-06-22 순페이 야마자끼 Laser irradiation method and semiconductor device manufacturing method
WO2008150443A3 (en) * 2007-06-01 2009-01-29 Uv Tech Systems Inc Method and apparatus for laser oxidation and reduction reactions
US7528021B2 (en) 2004-09-16 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
JP2015502029A (en) * 2011-11-11 2015-01-19 京東方科技集團股▲ふん▼有限公司 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125197A (en) * 1994-08-31 1996-05-17 Semiconductor Energy Lab Co Ltd Method and system for fabricating semiconductor device
KR100320788B1 (en) * 1995-10-15 2002-06-22 순페이 야마자끼 Laser irradiation method and semiconductor device manufacturing method
US7528021B2 (en) 2004-09-16 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US7803672B2 (en) 2004-09-16 2010-09-28 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
WO2008150443A3 (en) * 2007-06-01 2009-01-29 Uv Tech Systems Inc Method and apparatus for laser oxidation and reduction reactions
JP2015502029A (en) * 2011-11-11 2015-01-19 京東方科技集團股▲ふん▼有限公司 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE

Also Published As

Publication number Publication date
JP3146702B2 (en) 2001-03-19

Similar Documents

Publication Publication Date Title
US5328861A (en) Method for forming thin film transistor
EP0486047B1 (en) Process for fabricating a thin film semiconductor device
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
JP4709442B2 (en) Thin film transistor manufacturing method
JP3315191B2 (en) Method for manufacturing thin film transistor
JP2700277B2 (en) Method for manufacturing thin film transistor
KR100522436B1 (en) Fabrication method of polycrystalline silicon thin film transistor using a cap layer
JPH06181178A (en) Fabrication of thin film transistor
JP3374455B2 (en) Method for manufacturing thin film transistor
JP2917388B2 (en) Method for manufacturing semiconductor device
JPH05198507A (en) Manufacture of semiconductor
JP2759411B2 (en) Semiconductor device and manufacturing method thereof
JPH11354441A (en) Manufacture of semiconductor device
JP2000068518A (en) Manufacture of thin-film transistor
JPS63119576A (en) Thin film transistor
JPH0799323A (en) Manufacture of semiconductor device
JP3278237B2 (en) Method for manufacturing thin film transistor
JP3535465B2 (en) Method for manufacturing semiconductor device
KR100317636B1 (en) A thin film transister, Semiconduct layer of a thin film transister and fabricating the same
JPH0555142A (en) Crystallizing method for amorphous semiconductor layer
JP2811763B2 (en) Method for manufacturing insulated gate field effect transistor
JPH0714849A (en) Manufacture of thin film transistor
JPH04305940A (en) Manufacture of thin-film transistor
JP2939819B2 (en) Method for manufacturing thin film transistor
JPH11103070A (en) Thin film transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees