JP2000068518A - Manufacture of thin-film transistor - Google Patents

Manufacture of thin-film transistor

Info

Publication number
JP2000068518A
JP2000068518A JP10240303A JP24030398A JP2000068518A JP 2000068518 A JP2000068518 A JP 2000068518A JP 10240303 A JP10240303 A JP 10240303A JP 24030398 A JP24030398 A JP 24030398A JP 2000068518 A JP2000068518 A JP 2000068518A
Authority
JP
Japan
Prior art keywords
film
gate electrode
gate insulating
substrate
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10240303A
Other languages
Japanese (ja)
Inventor
Daram Pal Gosain
ダラム パル ゴサイン
Kazumasa Nomoto
和正 野本
Takashi Noguchi
隆 野口
Jonathan Westwater
ジョナサン ウエストウォータ
Setsuo Usui
節夫 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10240303A priority Critical patent/JP2000068518A/en
Publication of JP2000068518A publication Critical patent/JP2000068518A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a thin-film transistor, which can manufacture a thin-film transistor of top-gate structure having excellent characteristics on an insulating substrate having a low heat-resisting temperature such as a plastic substrate. SOLUTION: After a polycrystal Si film 15 is formed on a plastic substrate 11 through a buffer layer 12, a gate electrode 18 comprising an Si film is formed on the film 15. By introducing impurities into the polycrystal film 15 with the gate electrode 18 as a mask, a source region 19 and a drain region 20 are formed. From the upper side of the gate electrode 18, an ultraviolet pulse-laser beam 21 by excimer laser is applied. The gate electrode 18 is locally heated, and a gate insulating film 16 undergoes heat treatment. At the same time, the impurities in the gate electrode 18, the source region 19 and the drain region 20 are electrically made active.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、薄膜トランジス
タの製造方法に関し、特に、低耐熱性の基板上にいわゆ
るトップゲート構造の薄膜トランジスタ(TFT)を製
造するのに適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor, and more particularly to a method for manufacturing a thin film transistor (TFT) having a so-called top gate structure on a substrate having low heat resistance.

【0002】[0002]

【従来の技術】近年、ガラス基板上に形成された多結晶
シリコン(Si)TFTは、液晶ディスプレイにおける
画素およびドライバに用いられている。この多結晶Si
TFTはまた、半導体メモリにおける使用も有望視され
ている。しかしながら、多結晶SiTFTの特性は現状
ではまだ不十分であり、より一層の特性の向上が求めら
れている。
2. Description of the Related Art In recent years, polycrystalline silicon (Si) TFTs formed on a glass substrate have been used for pixels and drivers in liquid crystal displays. This polycrystalline Si
TFTs also hold promise for use in semiconductor memories. However, the characteristics of the polycrystalline SiTFT are still insufficient at present, and further improvement in characteristics is required.

【0003】さて、ガラス基板上に多結晶SiTFTを
製造する場合、ゲート絶縁膜として用いられる二酸化シ
リコン(SiO2 )膜は、ガラス基板の耐熱温度の関係
で、400℃程度以下の低温で成膜する必要がある。さ
らに、より耐熱温度が低いプラスチック基板を用いる場
合には、SiO2 膜の成膜温度を200℃程度以下に下
げる必要がある。
When a polycrystalline Si TFT is manufactured on a glass substrate, a silicon dioxide (SiO 2 ) film used as a gate insulating film is formed at a low temperature of about 400 ° C. or less due to the heat resistance temperature of the glass substrate. There is a need to. Further, when a plastic substrate having a lower heat-resistant temperature is used, it is necessary to lower the deposition temperature of the SiO 2 film to about 200 ° C. or less.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、ゲート
絶縁膜としてのSiO2 膜を200℃以下の温度で成膜
すると、得られるSiO2 膜は多量の欠陥を含む膜質が
悪いものとなり、また、活性層としての多結晶Si膜と
の界面の特性も悪い。このSiO2 膜の成膜後に400
℃程度以上の温度で熱処理を行うことによりSiO2
中の欠陥やこのSiO2 膜と多結晶Si膜との界面の欠
陥を除去し、SiO2 膜の膜質やSiO膜と多結晶S
i膜との界面の特性の改善を図ることが可能であるが、
耐熱温度が200℃程度以下のプラスチック基板を用い
る場合、これは不可能である。このような理由により、
これまでは、プラスチック基板上に特性の良好な多結晶
SiTFTを製造することはできなかった。
However, when an SiO 2 film as a gate insulating film is formed at a temperature of 200 ° C. or less, the obtained SiO 2 film has a poor film quality including a large number of defects, and has a low active property. The characteristics of the interface with the polycrystalline Si film as a layer are also poor. After the formation of this SiO 2 film, 400
Defects in the interface between the defect and the SiO 2 film and the polycrystalline Si film in the SiO 2 film is removed by at ℃ about temperatures above heat treatment is performed, the SiO 2 film quality and SiO 2 film and the polycrystalline S
Although it is possible to improve the characteristics of the interface with the i-film,
This is not possible when using a plastic substrate having a heat-resistant temperature of about 200 ° C. or less. For these reasons,
Heretofore, it has not been possible to manufacture a polycrystalline SiTFT having good characteristics on a plastic substrate.

【0005】したがって、この発明の目的は、プラスチ
ック基板などの耐熱温度の低い絶縁基板上に特性の良好
なトップゲート構造の薄膜トランジスタを製造すること
ができる薄膜トランジスタの製造方法を提供することに
ある。
Accordingly, an object of the present invention is to provide a method of manufacturing a thin film transistor capable of manufacturing a thin film transistor having a good top gate structure on an insulating substrate having a low heat resistance temperature such as a plastic substrate.

【0006】[0006]

【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要について説明する。
Means for Solving the Problems The present inventor has made intensive studies in order to solve the above-mentioned problems of the prior art. The outline is described below.

【0007】本発明者は、ゲート絶縁膜として用いられ
るSiO膜の膜質を評価するために、図1に示すよ
うな試料を作製し、C−V(容量−電圧)特性を測定し
た。図1に示すように、この試料は、導電性のSi基板
1上に、ヘリウム(He)に酸素(O2 )を導入した雰
囲気において200℃の基板温度で反応性スパッタリン
グ法によりSiO2 膜2を成膜した後、その上に電極3
を形成するとともに、Si基板1の裏面に電極4を形成
したものである。図2にこの試料を用いてC−V特性を
測定した結果を示す。測定周波数は10kHzである。
図2から明らかなように、C−V特性はシフトしてお
り、曲線の形状も良くない。これは、200℃という低
温で成膜されたSiO2 膜2には多量の欠陥が含まれて
おり、スパッタリングによる成膜中にSiO2 膜2とS
i基板1との界面も損傷を受けるためである。
The present inventor prepared a sample as shown in FIG. 1 and measured the CV (capacitance-voltage) characteristics in order to evaluate the quality of the SiO 2 film used as the gate insulating film. As shown in FIG. 1, this sample was prepared by forming a SiO 2 film 2 on a conductive Si substrate 1 by reactive sputtering at a substrate temperature of 200 ° C. in an atmosphere in which oxygen (O 2 ) was introduced into helium (He). Is formed, and an electrode 3 is formed thereon.
And an electrode 4 is formed on the back surface of the Si substrate 1. FIG. 2 shows the results of measuring CV characteristics using this sample. The measurement frequency is 10 kHz.
As is clear from FIG. 2, the CV characteristics are shifted, and the shape of the curve is not good. This is because the SiO 2 film 2 formed at a low temperature of 200 ° C. contains a lot of defects, and the SiO 2 film 2
This is because the interface with the i-substrate 1 is also damaged.

【0008】そこで、本発明者は、SiO2 膜の成膜後
の膜質を改善するために、図3に示すように、SiO2
膜2上にスパッタリング法によりシリコン(Si)膜5
を成膜し、このSi膜5に不純物をプラズマドーピング
し、さらにこのSi膜5にエキシマーレーザによる紫外
のパルスレーザビームを280mJ/cm2 のエネルギ
ー密度で照射した。そして、図4に示すように、Si膜
5上に電極3を形成するとともに、Si基板1の裏面に
電極4を形成し、この試料のC−V特性を測定した。図
5にこのC−V特性の測定結果を示す。図5から明らか
なように、C−V特性のシフトはなく、曲線の形状も良
好であり、SiO2 膜2の膜質やこのSiO2 膜2とS
i基板1との界面の特性が大幅に向上していることがわ
かる。これは、パルスレーザビームの照射で加熱された
Si膜5によりSiO2 膜2の熱処理が行われた結果、
SiO2 膜2中の欠陥やSiO2 膜2とSi基板1との
界面の欠陥が除去されたためであると考えられる。
[0008] Therefore, the present inventors, in order to improve the quality of after forming the SiO 2 film, as shown in FIG. 3, SiO 2
A silicon (Si) film 5 is formed on the film 2 by sputtering.
The Si film 5 was plasma-doped with impurities, and the Si film 5 was irradiated with an ultraviolet pulsed laser beam from an excimer laser at an energy density of 280 mJ / cm 2 . Then, as shown in FIG. 4, the electrode 3 was formed on the Si film 5 and the electrode 4 was formed on the back surface of the Si substrate 1, and the CV characteristics of this sample were measured. FIG. 5 shows the measurement results of the CV characteristics. As is apparent from FIG. 5, rather than shifting the C-V characteristics, the shape of the curve is also good, the SiO 2 film 2 film quality and the SiO 2 film 2 and S
It can be seen that the characteristics of the interface with the i-substrate 1 are greatly improved. This is because the heat treatment of the SiO 2 film 2 is performed by the Si film 5 heated by the irradiation of the pulse laser beam,
Presumably because defect at the interface between the defect and the SiO 2 film 2 and the Si substrate 1 of SiO 2 film 2 is removed.

【0009】このように、SiO2 膜2上にSi膜5を
形成し、このSi膜5にパルスレーザビームを照射して
加熱し、SiO2 膜2の熱処理を行うことにより、Si
2膜2の膜質やこのSiO2 膜2とSi基板1との界
面の特性を改善することができる。また、この方法によ
れば、Si膜5だけを局部的に加熱することができるこ
とにより、基板がほとんど加熱されないので、プラスチ
ック基板などの耐熱温度の低い基板を用いることができ
る。さらに、Si膜5はゲート電極の材料として用いら
れるので、通常の多結晶SiTFTの製造プロセスへの
適用が容易である。
As described above, the Si film 5 is formed on the SiO 2 film 2, and the Si film 5 is irradiated with a pulsed laser beam and heated, and the SiO 2 film 2 is subjected to a heat treatment, thereby obtaining the Si film 5.
The quality of the O 2 film 2 and the characteristics of the interface between the SiO 2 film 2 and the Si substrate 1 can be improved. Further, according to this method, since only the Si film 5 can be locally heated, the substrate is hardly heated, so that a substrate having a low heat-resistant temperature such as a plastic substrate can be used. Further, since the Si film 5 is used as a material for the gate electrode, it can be easily applied to a normal polycrystalline SiTFT manufacturing process.

【0010】この発明は、本発明者による上述のような
検討に基づいて案出されたものである。
The present invention has been devised based on the above-described study by the present inventors.

【0011】すなわち、上記目的を達成するために、こ
の発明は、絶縁基板上に活性層となる半導体薄膜および
ゲート絶縁膜を順次形成する工程と、ゲート絶縁膜上に
加熱部材を形成する工程と、加熱部材の上側から、加熱
部材でエネルギーが吸収されるエネルギービームを照射
する工程とを有することを特徴とする薄膜トランジスタ
の製造方法である。
In other words, in order to achieve the above object, the present invention provides a method of forming a semiconductor thin film to be an active layer and a gate insulating film sequentially on an insulating substrate, and a step of forming a heating member on the gate insulating film. Irradiating, from above the heating member, an energy beam whose energy is absorbed by the heating member.

【0012】この発明において、ゲート絶縁膜は、典型
的には、酸化シリコン(SiO2 )膜または窒化シリコ
ン(SiNx )膜である。また、ゲート絶縁膜上に形成
される加熱部材は、典型的にはゲート電極であるが、場
合によっては、ゲート電極と異なる加熱部材(例えば、
金属などからなるもの)を形成し、エネルギービームの
照射後にこの加熱部材を除去し、その後にゲート電極を
形成してもよい。このゲート電極は、最も典型的にはシ
リコン膜である。また、典型的には、ゲート電極をマス
クとして半導体薄膜に不純物をドーピングすることによ
りソース領域およびドレイン領域を形成した後、エネル
ギービームを照射する。このようにすることにより、ゲ
ート電極の加熱によりゲート絶縁膜の膜質やゲート絶縁
膜と半導体薄膜との界面の特性の改善を図ることができ
るとともに、ゲート電極、ソース領域およびドレイン領
域中の不純物の電気的活性化を図ることができる。ま
た、シリコン膜として水素を含むものを用いた場合に
は、エネルギービームの照射による加熱により、熱処理
の効果に加えて、活性層となる半導体薄膜中にこのシリ
コン膜からの水素が拡散して膜中のダングリングボンド
が不活性化されることにより、半導体薄膜の電気的特性
の向上を図ることができる。
In the present invention, the gate insulating film is typically a silicon oxide (SiO 2 ) film or a silicon nitride (SiN x ) film. Further, the heating member formed on the gate insulating film is typically a gate electrode, but in some cases, a heating member different from the gate electrode (for example,
(A metal or the like) may be formed, the heating member may be removed after the irradiation with the energy beam, and then the gate electrode may be formed. This gate electrode is most typically a silicon film. In addition, typically, after a source region and a drain region are formed by doping a semiconductor thin film with impurities using a gate electrode as a mask, an energy beam is irradiated. By doing so, the quality of the gate insulating film and the characteristics of the interface between the gate insulating film and the semiconductor thin film can be improved by heating the gate electrode, and impurities in the gate electrode, the source region, and the drain region can be improved. Electrical activation can be achieved. In the case where a silicon film containing hydrogen is used, heating by the energy beam irradiation causes not only the effect of the heat treatment but also the diffusion of hydrogen from the silicon film into the semiconductor thin film serving as an active layer. By inactivating the dangling bonds therein, the electrical characteristics of the semiconductor thin film can be improved.

【0013】この発明において、エネルギービームとし
ては、加熱部材あるいはゲート電極でエネルギーが吸収
されるものであれば、基本的にはどのようなものを用い
てもよいが、具体的には、レーザビームのほか、荷電粒
子ビーム、例えば電子ビームやイオンビームを用いるこ
とができる。また、このエネルギービームとしては、絶
縁基板が加熱されるのを防止する観点から、好適には、
パルスエネルギービームが用いられる。半導体薄膜は、
最も典型的には、多結晶シリコン膜である。また、絶縁
基板としては、耐熱温度が200℃以下のプラスチック
基板またはガラス基板を用いることができる。
In the present invention, any energy beam may be used as long as the energy can be absorbed by the heating member or the gate electrode. In addition, a charged particle beam, for example, an electron beam or an ion beam can be used. Further, from the viewpoint of preventing the insulating substrate from being heated,
A pulsed energy beam is used. Semiconductor thin film
Most typically, it is a polycrystalline silicon film. Further, as the insulating substrate, a plastic substrate or a glass substrate whose heat-resistant temperature is 200 ° C. or lower can be used.

【0014】上述のように構成されたこの発明において
は、エネルギービームの照射により加熱部材が局部的に
加熱され、この加熱された加熱部材によりゲート絶縁膜
やゲート絶縁膜と半導体薄膜との界面が局部的に加熱さ
れて熱処理される結果、ゲート絶縁膜中の欠陥やゲート
絶縁膜と半導体薄膜との界面の欠陥が除去される。この
ため、例えばゲート絶縁膜を200℃以下の温度で成膜
しても、エネルギービーム照射後のゲート絶縁膜の膜質
やゲート絶縁膜と半導体薄膜との界面は良好なものとな
る。これによって、絶縁基板として耐熱温度が200℃
以下のプラスチック基板などを用いても、特性の良好な
薄膜トランジスタを製造することができる。
In the present invention configured as described above, the heating member is locally heated by the irradiation of the energy beam, and the interface between the gate insulating film and the gate insulating film and the semiconductor thin film is formed by the heated heating member. As a result of local heating and heat treatment, defects in the gate insulating film and defects at the interface between the gate insulating film and the semiconductor thin film are removed. Therefore, for example, even if the gate insulating film is formed at a temperature of 200 ° C. or less, the quality of the gate insulating film after the energy beam irradiation and the interface between the gate insulating film and the semiconductor thin film are good. As a result, the heat resistance temperature of the insulating substrate is 200 ° C.
Even if the following plastic substrate or the like is used, a thin film transistor with favorable characteristics can be manufactured.

【0015】[0015]

【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0016】図6〜図12は、この発明の一実施形態に
よるトップゲート構造の多結晶SiTFTの製造方法を
示す。
FIGS. 6 to 12 show a method of manufacturing a polycrystalline Si TFT having a top gate structure according to an embodiment of the present invention.

【0017】この一実施形態においては、まず、図6に
示すように、耐熱温度が200℃程度以下のプラスチッ
ク基板11上に例えばSiO2 膜やSiNx 膜あるいは
これらの積層膜などからなるバッファ層12をこのプラ
スチック基板11の耐熱温度以下の温度で成膜する。こ
こで、プラスチック基板11としては、例えば、ポリエ
チレンサルフォン(PES)(耐熱温度は200℃程
度)や、ポリエチレンテレフタレート(PET)(耐熱
温度は100℃程度)などからなるものを用いることが
できる。次に、このバッファ層12上にアモルファスS
i(a−Si)膜13をプラスチック基板11の耐熱温
度以下の温度で成膜する。このa−Si膜13の膜厚は
例えば30〜100nmである。これらのバッファ層1
2およびa−Si膜13の成膜には、例えば、プラズマ
エンハンストCVD(PECVD)法、減圧CVD(L
PCVD)法、蒸着法などを用いることができる。
In this embodiment, first, as shown in FIG. 6, a buffer layer made of, for example, an SiO 2 film, a SiN x film, or a laminated film thereof is formed on a plastic substrate 11 having a heat-resistant temperature of about 200 ° C. or less. The film 12 is formed at a temperature lower than the heat resistant temperature of the plastic substrate 11. Here, as the plastic substrate 11, for example, a substrate made of polyethylene sulfone (PES) (heat resistance temperature is about 200 ° C.), polyethylene terephthalate (PET) (heat resistance temperature is about 100 ° C.), or the like can be used. Next, an amorphous S
An i (a-Si) film 13 is formed at a temperature equal to or lower than the allowable temperature limit of the plastic substrate 11. The thickness of the a-Si film 13 is, for example, 30 to 100 nm. These buffer layers 1
2 and the a-Si film 13 are formed, for example, by a plasma enhanced CVD (PECVD) method or a low pressure CVD (L
A PCVD) method, an evaporation method, or the like can be used.

【0018】次に、a−Si膜13に例えばエキシマー
レーザによる紫外のパルスレーザビーム14を照射して
加熱(レーザアニール)することにより結晶化を行い、
図7に示すように、多結晶Si膜15を形成する。この
多結晶Si膜15が活性層となる。このパルスレーザビ
ーム14は、a−Si膜13でほぼ完全に吸収されるこ
とにより、プラスチック基板11はほとんど加熱されな
い。ここで、エキシマーレーザとしては、例えば、Xe
Clエキシマーレーザ(波長308nm)、XeFエキ
シマーレーザ(波長351nm)、KrFエキシマーレ
ーザ(波長248nm)、ArFエキシマーレーザ(波
長193nm)などを用いることができる。
Next, the a-Si film 13 is crystallized by irradiating an ultraviolet pulse laser beam 14 with, for example, an excimer laser and heating (laser annealing).
As shown in FIG. 7, a polycrystalline Si film 15 is formed. This polycrystalline Si film 15 becomes an active layer. Since the pulse laser beam 14 is almost completely absorbed by the a-Si film 13, the plastic substrate 11 is hardly heated. Here, as the excimer laser, for example, Xe
A Cl excimer laser (wavelength 308 nm), a XeF excimer laser (wavelength 351 nm), a KrF excimer laser (wavelength 248 nm), an ArF excimer laser (wavelength 193 nm), or the like can be used.

【0019】次に、図8に示すように、多結晶Si膜1
5上に例えばSiO2 膜やSiNx膜などからなるゲー
ト絶縁膜16をプラスチック基板11の耐熱温度以下の
温度で形成する。このゲート絶縁膜16の膜厚は例えば
100nm程度である。このゲート絶縁膜16は、反応
性スパッタリング法、PECVD法、蒸着法などにより
成膜してもよいし、多結晶Si膜15の表面をプラズマ
酸化またはプラズマ窒化することにより形成してもよ
い。次に、ゲート絶縁膜16上にゲート電極形成用のa
−Si膜17をプラスチック基板11の耐熱温度以下の
温度で成膜する。このa−Si膜17の成膜には、スパ
ッタリング法、PECVD法、LPCVD法、蒸着法な
どを用いることができる。
Next, as shown in FIG.
A gate insulating film 16 made of, for example, an SiO 2 film or a SiN x film is formed on the plastic substrate 11 at a temperature equal to or lower than the allowable temperature limit of the plastic substrate 11. The thickness of the gate insulating film 16 is, for example, about 100 nm. The gate insulating film 16 may be formed by a reactive sputtering method, a PECVD method, an evaporation method, or the like, or may be formed by plasma oxidizing or plasma nitriding the surface of the polycrystalline Si film 15. Next, a gate electrode forming a is formed on the gate insulating film 16.
-Forming the Si film 17 at a temperature equal to or lower than the heat resistant temperature of the plastic substrate 11; For forming the a-Si film 17, a sputtering method, a PECVD method, an LPCVD method, an evaporation method, or the like can be used.

【0020】次に、図9に示すように、リソグラフィー
およびエッチングによりa−Si膜17を所定形状にパ
ターニングしてゲート電極18を形成した後、このゲー
ト電極18をマスクとしてゲート絶縁膜16をこのゲー
ト電極18に対して自己整合的にエッチングする。
Next, as shown in FIG. 9, after the a-Si film 17 is patterned into a predetermined shape by lithography and etching to form a gate electrode 18, the gate insulating film 16 is formed by using the gate electrode 18 as a mask. The gate electrode 18 is etched in a self-aligned manner.

【0021】次に、図10に示すように、プラスチック
基板11の耐熱温度以下の温度でプラズマドーピング法
またはイオン注入法によりゲート電極18をマスクとし
て多結晶Si膜15中に不純物をドーピングすることに
より、ソース領域19およびドレイン領域20をゲート
電極18に対して自己整合的に形成する。ここで、不純
物としては、nチャネル多結晶SiTFTを製造する場
合にはn型不純物、例えばリン(P)を用い、pチャネ
ル多結晶SiTFTを製造する場合にはp型不純物、例
えばホウ素(B)を用いる。
Next, as shown in FIG. 10, an impurity is doped into the polycrystalline Si film 15 by using the gate electrode 18 as a mask by a plasma doping method or an ion implantation method at a temperature lower than the allowable temperature limit of the plastic substrate 11. , A source region 19 and a drain region 20 are formed in a self-aligned manner with respect to the gate electrode 18. Here, as an impurity, an n-type impurity such as phosphorus (P) is used when manufacturing an n-channel polycrystalline SiTFT, and a p-type impurity such as boron (B) is used when manufacturing a p-channel polycrystalline SiTFT. Is used.

【0022】次に、図11に示すように、例えばエキシ
マーレーザによる紫外のパルスレーザビーム21を照射
することにより、ゲート電極18、ソース領域19およ
びドレイン領域20中の不純物の電気的活性化を行うと
ともに、加熱されたゲート電極18によりゲート絶縁膜
16やゲート絶縁膜16と多結晶Si膜15との界面を
加熱して熱処理し、このゲート絶縁膜16中の欠陥やゲ
ート絶縁膜16と多結晶Si膜15との界面の欠陥を除
去する。また、このパルスレーザビーム21の照射によ
り、ゲート電極18を構成するa−Si膜17の結晶化
が行われて多結晶Si膜となる。このパルスレーザビー
ム21は、ゲート電極18でほぼ完全に吸収されること
により、プラスチック基板11はほとんど加熱されな
い。エキシマーレーザとしては、上述と同様なものを用
いることができる。さらに、ゲート電極18形成用のa
−Si膜17として水素を含むものを用いた場合には、
このパルスレーザビーム21の照射による加熱時に、ゲ
ート電極18を構成するSi膜中の水素が多結晶Si膜
15中に拡散してこの多結晶Si膜15中の結晶粒界な
どに存在するダングリングボンドを不活性化することに
より、電気的特性の向上を図ることができる。
Next, as shown in FIG. 11, an impurity in the gate electrode 18, the source region 19 and the drain region 20 is electrically activated by irradiating an ultraviolet pulse laser beam 21 by, for example, an excimer laser. At the same time, the gate insulating film 16 and the interface between the gate insulating film 16 and the polycrystalline Si film 15 are heated and heated by the heated gate electrode 18, and defects in the gate insulating film 16 and the polycrystalline silicon Defects at the interface with the Si film 15 are removed. Further, by the irradiation of the pulse laser beam 21, the a-Si film 17 constituting the gate electrode 18 is crystallized to become a polycrystalline Si film. Since the pulse laser beam 21 is almost completely absorbed by the gate electrode 18, the plastic substrate 11 is hardly heated. As the excimer laser, the same one as described above can be used. Furthermore, a for forming the gate electrode 18
-When a film containing hydrogen is used as the Si film 17,
At the time of heating by irradiation with the pulsed laser beam 21, hydrogen in the Si film forming the gate electrode 18 diffuses into the polycrystalline Si film 15 and dangling existing at crystal grain boundaries in the polycrystalline Si film 15 and the like. By inactivating the bond, electrical characteristics can be improved.

【0023】次に、図12に示すように、ソース領域1
9およびドレイン領域20上にそれぞれソース電極22
およびドレイン電極23を形成する。これらのソース電
極22およびドレイン電極23は例えばアルミニウム
(Al)により形成する。これらのソース電極22およ
びドレイン電極23は、例えば蒸着法やスパッタリング
法により基板全面にAl膜を成膜した後、このAl膜を
リソグラフィーおよびエッチングにより所定形状にパタ
ーニングすることにより形成してもよいし、リフトオフ
法により形成してもよい。
Next, as shown in FIG.
9 and the source electrode 22 on the drain region 20 respectively.
And a drain electrode 23 are formed. The source electrode 22 and the drain electrode 23 are formed of, for example, aluminum (Al). The source electrode 22 and the drain electrode 23 may be formed by forming an Al film on the entire surface of the substrate by, for example, an evaporation method or a sputtering method, and then patterning the Al film into a predetermined shape by lithography and etching. Alternatively, it may be formed by a lift-off method.

【0024】以上により、プラスチック基板11上に、
トップゲート構造の多結晶SiTFTが製造される。
As described above, on the plastic substrate 11,
A polycrystalline Si TFT having a top gate structure is manufactured.

【0025】以上のように、この一実施形態によれば、
プラスチック基板11の耐熱温度以下の温度で多結晶S
i膜15上にゲート絶縁膜16およびゲート電極18を
形成し、さらに多結晶Si膜15中にソース領域19お
よびドレイン領域20を形成した後にパルスレーザビー
ム21を照射しているので、次のような利点を得ること
ができる。すなわち、パルスレーザビーム21の照射に
よりゲート電極18を加熱してゲート絶縁膜16やゲー
ト絶縁膜16と多結晶Si膜15との界面を熱処理する
ことができるので、200℃程度以下の温度で成膜され
た膜質の悪いゲート絶縁膜16の欠陥やゲート絶縁膜1
6と多結晶Si膜15との界面の欠陥を除去して改質を
行うことができ、ゲート絶縁膜16の膜質やゲート絶縁
膜16と多結晶Si膜15との界面の特性の向上を図る
ことができる。これによって、耐熱温度が200℃程度
以下のプラスチック基板11上に特性の良好な多結晶S
iTFTを製造することができる。また、パルスレーザ
ビーム21の照射により、ゲート電極18、ソース領域
19およびドレイン領域20中の不純物の電気的活性化
も同時に行うことができることにより、不純物の電気的
活性化のためのプロセスを別に行わないで済み、製造工
程の増加を抑えることができる。
As described above, according to this embodiment,
Polycrystalline S at a temperature lower than the heat resistant temperature of the plastic substrate 11
Since the gate insulating film 16 and the gate electrode 18 are formed on the i film 15 and the source region 19 and the drain region 20 are formed in the polycrystalline Si film 15 and then the pulse laser beam 21 is irradiated, the following process is performed. Advantages can be obtained. That is, the gate electrode 18 is heated by irradiation with the pulsed laser beam 21 to heat-treat the gate insulating film 16 and the interface between the gate insulating film 16 and the polycrystalline Si film 15. Defects in the formed gate insulating film 16 of poor quality or the gate insulating film 1
6 can be modified by removing defects at the interface between the gate insulating film 16 and the polycrystalline Si film 15 to improve the quality of the gate insulating film 16 and the characteristics of the interface between the gate insulating film 16 and the polycrystalline Si film 15. be able to. As a result, the polycrystalline S having good characteristics is formed on the plastic substrate 11 having a heat resistant temperature of about 200 ° C. or less.
An iTFT can be manufactured. Further, by irradiating the pulsed laser beam 21, the electrical activation of the impurities in the gate electrode 18, the source region 19, and the drain region 20 can be simultaneously performed, so that the process for electrically activating the impurities is separately performed. And the increase in the number of manufacturing steps can be suppressed.

【0026】以上、この発明の一実施形態について具体
的に説明したが、この発明は、上述の一実施形態に限定
されるものではなく、この発明の技術的思想に基づく各
種の変形が可能である。
As described above, one embodiment of the present invention has been specifically described. However, the present invention is not limited to the above-described embodiment, and various modifications based on the technical idea of the present invention are possible. is there.

【0027】例えば、上述の一実施形態において挙げた
数値、プロセス、材料、構造などはあくまでも例にすぎ
ず、必要に応じて、これらと異なる数値、プロセス、材
料、構造などを用いてもよい。
For example, the numerical values, processes, materials, structures, and the like described in the above-described embodiment are merely examples, and different numerical values, processes, materials, structures, and the like may be used as needed.

【0028】具体的には、例えば、上述の一実施形態に
おいて、ソース電極22およびドレイン電極23の形成
時にゲート電極18上にもAl膜を形成してゲート電極
18の低抵抗化を図るようにしてもよい。
Specifically, for example, in the above-described embodiment, an Al film is also formed on the gate electrode 18 when the source electrode 22 and the drain electrode 23 are formed so that the resistance of the gate electrode 18 is reduced. You may.

【0029】[0029]

【発明の効果】以上述べたように、この発明によれば、
ゲート絶縁膜上に加熱部材を形成し、この加熱部材の上
側から、この加熱部材でエネルギーが吸収されるエネル
ギービームを照射するようにしているので、基板を加熱
することなく、加熱部材を局部的に加熱し、この加熱さ
れた加熱部材によりゲート絶縁膜を熱処理してこのゲー
ト絶縁膜中の欠陥やこのゲート絶縁膜と半導体薄膜との
界面の欠陥を除去することができ、ゲート絶縁膜の膜質
やゲート絶縁膜と半導体薄膜との界面の特性の向上を図
ることができる。これによって、耐熱温度が低いプラス
チック基板などの絶縁基板上に特性の良好なトップゲー
ト構造の薄膜トランジスタを製造することができる。
As described above, according to the present invention,
A heating member is formed on the gate insulating film, and an energy beam whose energy is absorbed by the heating member is irradiated from above the heating member. Therefore, the heating member is locally heated without heating the substrate. The gate insulating film is heat-treated by the heated member to remove defects in the gate insulating film and defects at the interface between the gate insulating film and the semiconductor thin film. In addition, the characteristics of the interface between the gate insulating film and the semiconductor thin film can be improved. Accordingly, a thin film transistor having a top gate structure with favorable characteristics can be manufactured over an insulating substrate such as a plastic substrate having a low heat resistance temperature.

【図面の簡単な説明】[Brief description of the drawings]

【図1】C−V特性の測定に用いられる試料を示す断面
図である。
FIG. 1 is a cross-sectional view showing a sample used for measuring CV characteristics.

【図2】C−V特性の測定結果を示す略線図である。FIG. 2 is a schematic diagram illustrating measurement results of CV characteristics.

【図3】C−V特性の測定に用いられる試料を示す断面
図である。
FIG. 3 is a cross-sectional view showing a sample used for measuring CV characteristics.

【図4】C−V特性の測定に用いられる試料を示す断面
図である。
FIG. 4 is a cross-sectional view showing a sample used for measuring CV characteristics.

【図5】C−V特性の測定結果を示す略線図である。FIG. 5 is a schematic diagram illustrating measurement results of CV characteristics.

【図6】この発明の一実施形態によるトップゲート構造
の多結晶SiTFTの製造方法を説明するための断面図
である。
FIG. 6 is a cross-sectional view for explaining a method of manufacturing a polycrystalline SiTFT having a top gate structure according to one embodiment of the present invention.

【図7】この発明の一実施形態によるトップゲート構造
の多結晶SiTFTの製造方法を説明するための断面図
である。
FIG. 7 is a cross-sectional view for explaining a method for manufacturing a polycrystalline SiTFT having a top gate structure according to one embodiment of the present invention.

【図8】この発明の一実施形態によるトップゲート構造
の多結晶SiTFTの製造方法を説明するための断面図
である。
FIG. 8 is a cross-sectional view for explaining a method for manufacturing a polycrystalline SiTFT having a top gate structure according to one embodiment of the present invention.

【図9】この発明の一実施形態によるトップゲート構造
の多結晶SiTFTの製造方法を説明するための断面図
である。
FIG. 9 is a cross-sectional view for explaining a method of manufacturing a polycrystalline Si TFT having a top gate structure according to one embodiment of the present invention.

【図10】この発明の一実施形態によるトップゲート構
造の多結晶SiTFTの製造方法を説明するための断面
図である。
FIG. 10 is a cross-sectional view for explaining a method for manufacturing a polycrystalline SiTFT having a top gate structure according to one embodiment of the present invention.

【図11】この発明の一実施形態によるトップゲート構
造の多結晶SiTFTの製造方法を説明するための断面
図である。
FIG. 11 is a cross-sectional view for explaining a method of manufacturing a polycrystalline Si TFT having a top gate structure according to one embodiment of the present invention.

【図12】この発明の一実施形態によるトップゲート構
造の多結晶SiTFTの製造方法を説明するための断面
図である。
FIG. 12 is a cross-sectional view for explaining a method for manufacturing a polycrystalline SiTFT having a top gate structure according to one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11・・・プラスチック基板、12・・・バッファ層、
13、17・・・a−Si膜、14、21・・・パルス
レーザビーム、15・・・多結晶Si膜、16・・・ゲ
ート絶縁膜、18・・・ゲート電極、19・・・ソース
領域、20・・・ドレイン領域、22・・・ソース電
極、23・・・ドレイン電極
11: plastic substrate, 12: buffer layer,
13, 17: a-Si film, 14, 21: pulsed laser beam, 15: polycrystalline Si film, 16: gate insulating film, 18: gate electrode, 19: source Region, 20: drain region, 22: source electrode, 23: drain electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 隆 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 ウエストウォータ ジョナサン 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 碓井 節夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F052 AA02 BB07 CA09 DA02 DB02 DB03 EA16 FA19 JA01  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Takashi Noguchi 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Westwater Jonathan 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo No. Sony Corporation (72) Inventor Setsuo Usui 6-7-35 Kita Shinagawa, Shinagawa-ku, Tokyo F-term within Sony Corporation (reference) 5F052 AA02 BB07 CA09 DA02 DB02 DB03 EA16 FA19 JA01

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に活性層となる半導体薄膜お
よびゲート絶縁膜を順次形成する工程と、 上記ゲート絶縁膜上に加熱部材を形成する工程と、 上記加熱部材の上側から、上記加熱部材でエネルギーが
吸収されるエネルギービームを照射する工程とを有する
ことを特徴とする薄膜トランジスタの製造方法。
A step of sequentially forming a semiconductor thin film and a gate insulating film to be an active layer on an insulating substrate; a step of forming a heating member on the gate insulating film; and a step of forming the heating member from above the heating member. Irradiating an energy beam whose energy is absorbed in the thin film transistor.
【請求項2】 上記加熱部材が金属からなることを特徴
とする請求項1記載の薄膜トランジスタの製造方法。
2. The method according to claim 1, wherein the heating member is made of a metal.
【請求項3】 上記加熱部材がゲート電極であることを
特徴とする請求項1記載の薄膜トランジスタの製造方
法。
3. The method according to claim 1, wherein the heating member is a gate electrode.
【請求項4】 上記ゲート電極をマスクとして上記半導
体薄膜に不純物をドーピングすることによりソース領域
およびドレイン領域を形成した後、上記エネルギービー
ムを照射するようにしたことを特徴とする請求項3記載
の薄膜トランジスタの製造方法。
4. The method according to claim 3, wherein the energy beam is applied after forming a source region and a drain region by doping the semiconductor thin film with an impurity using the gate electrode as a mask. A method for manufacturing a thin film transistor.
【請求項5】 上記ゲート絶縁膜が酸化シリコン膜また
は窒化シリコン膜であることを特徴とする請求項1記載
の薄膜トランジスタの製造方法。
5. The method according to claim 1, wherein the gate insulating film is a silicon oxide film or a silicon nitride film.
【請求項6】 上記ゲート電極がシリコン膜からなるこ
とを特徴とする請求項3記載の薄膜トランジスタの製造
方法。
6. The method according to claim 3, wherein the gate electrode is made of a silicon film.
【請求項7】 上記ゲート電極が水素を含むシリコン膜
からなることを特徴とする請求項3記載の薄膜トランジ
スタの製造方法。
7. The method according to claim 3, wherein said gate electrode is made of a silicon film containing hydrogen.
【請求項8】 上記エネルギービームがパルスレーザビ
ームであることを特徴とする請求項1記載の薄膜トラン
ジスタの製造方法。
8. The method according to claim 1, wherein the energy beam is a pulsed laser beam.
【請求項9】 上記半導体薄膜が多結晶シリコン膜であ
ることを特徴とする請求項1記載の薄膜トランジスタの
製造方法。
9. The method according to claim 1, wherein the semiconductor thin film is a polycrystalline silicon film.
【請求項10】 上記絶縁基板の耐熱温度が200℃以
下であることを特徴とする請求項1記載の薄膜トランジ
スタの製造方法。
10. The method according to claim 1, wherein the heat-resistant temperature of the insulating substrate is 200 ° C. or less.
【請求項11】 上記絶縁基板が耐熱温度が200℃以
下のプラスチック基板またはガラス基板であることを特
徴とする請求項1記載の薄膜トランジスタの製造方法。
11. The method according to claim 1, wherein the insulating substrate is a plastic substrate or a glass substrate having a heat-resistant temperature of 200 ° C. or lower.
JP10240303A 1998-08-26 1998-08-26 Manufacture of thin-film transistor Pending JP2000068518A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10240303A JP2000068518A (en) 1998-08-26 1998-08-26 Manufacture of thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10240303A JP2000068518A (en) 1998-08-26 1998-08-26 Manufacture of thin-film transistor

Publications (1)

Publication Number Publication Date
JP2000068518A true JP2000068518A (en) 2000-03-03

Family

ID=17057462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10240303A Pending JP2000068518A (en) 1998-08-26 1998-08-26 Manufacture of thin-film transistor

Country Status (1)

Country Link
JP (1) JP2000068518A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151524A (en) * 2000-08-14 2002-05-24 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2002176003A (en) * 2000-12-07 2002-06-21 Sony Corp Method for doping semiconductor layer, method for manufacturing thin film semiconductor element and thin film semiconductor element
JP2002222955A (en) * 2001-01-24 2002-08-09 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US7964250B2 (en) 2006-02-21 2011-06-21 Samsung Electronics Co., Ltd. Flexible display device having enhanced thin film semiconductive layer and method of manufacture
JP2012049554A (en) * 2011-10-12 2012-03-08 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2012089859A (en) * 2000-08-14 2012-05-10 Semiconductor Energy Lab Co Ltd El display device and its manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151524A (en) * 2000-08-14 2002-05-24 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2012089859A (en) * 2000-08-14 2012-05-10 Semiconductor Energy Lab Co Ltd El display device and its manufacturing method
JP2002176003A (en) * 2000-12-07 2002-06-21 Sony Corp Method for doping semiconductor layer, method for manufacturing thin film semiconductor element and thin film semiconductor element
JP2002222955A (en) * 2001-01-24 2002-08-09 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US7964250B2 (en) 2006-02-21 2011-06-21 Samsung Electronics Co., Ltd. Flexible display device having enhanced thin film semiconductive layer and method of manufacture
JP2012049554A (en) * 2011-10-12 2012-03-08 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JP4026182B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
JPH1140501A (en) Semiconductor device and method for manufacturing it
JPH01187814A (en) Manufacture of thin film semiconductor device
JP2001028448A (en) Manufacture if thin-film transistor
JPH06124890A (en) Fabricating method for film-like semiconductor device
JP2000068518A (en) Manufacture of thin-film transistor
JPH0917729A (en) Manufacture of semiconductor device
JP2009048199A (en) Thin film transistor substrate for liquid crystal display device and method for manufacturing the same
JP2004055838A (en) Method for manufacturing thin film transistor
JPH08204208A (en) Production of crystalline silicon semiconductor device
JPH11354441A (en) Manufacture of semiconductor device
JP2759411B2 (en) Semiconductor device and manufacturing method thereof
JP4239744B2 (en) Thin film transistor manufacturing method
JP3512547B2 (en) Method for manufacturing thin film transistor
JP2734359B2 (en) Thin film transistor and method of manufacturing the same
JP3551012B2 (en) Method for manufacturing thin film semiconductor device
JP2701711B2 (en) Method for manufacturing polycrystalline silicon thin film
JP3279280B2 (en) Method for manufacturing thin film semiconductor device
JPH06124889A (en) Method for fabricating film-like semiconductor device
JPS62119974A (en) Manufacture of thin film transistor
JPH0677250A (en) Manufacture of thin film transistor
JP3684909B2 (en) Thin film transistor manufacturing method
JPH1187724A (en) Manufacture of semiconductor device
JP4112451B2 (en) Method for manufacturing semiconductor device
KR0140665B1 (en) Fabrication method of tft

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222