JP4239744B2 - Thin film transistor manufacturing method - Google Patents

Thin film transistor manufacturing method Download PDF

Info

Publication number
JP4239744B2
JP4239744B2 JP2003284703A JP2003284703A JP4239744B2 JP 4239744 B2 JP4239744 B2 JP 4239744B2 JP 2003284703 A JP2003284703 A JP 2003284703A JP 2003284703 A JP2003284703 A JP 2003284703A JP 4239744 B2 JP4239744 B2 JP 4239744B2
Authority
JP
Japan
Prior art keywords
film
silicon oxide
silicon
base film
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003284703A
Other languages
Japanese (ja)
Other versions
JP2005056971A (en
Inventor
祐介 内田
徹 竹口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003284703A priority Critical patent/JP4239744B2/en
Publication of JP2005056971A publication Critical patent/JP2005056971A/en
Application granted granted Critical
Publication of JP4239744B2 publication Critical patent/JP4239744B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、薄膜トランジスタ及びその製造方法に係り、さらに詳しくは、プラズマCVDにより形成される酸化シリコン膜を半導体層のアンダーコート膜として用いる薄膜トランジスタ、例えば、液晶表示装置の各画素を構成する薄膜トランジスタの製造方法の改良に関する。   The present invention relates to a thin film transistor and a method of manufacturing the same, and more particularly, a thin film transistor using a silicon oxide film formed by plasma CVD as an undercoat film of a semiconductor layer, for example, a thin film transistor constituting each pixel of a liquid crystal display device It relates to the improvement of the method.

アクティブマトリクス型と呼ばれる液晶表示装置は、ガラス基板上に多数の薄膜トランジスタをマトリクス状に形成することによって構成される。一般に、非晶質シリコン膜は、多結晶シリコン膜よりも低温で製造することができるため、従来の液晶表示装置では、非晶質シリコン膜を半導体層とする薄膜トランジスタ、いわゆるアモルファスシリコンTFT(Thin Film Transistor)が広く採用されている。   A liquid crystal display device called an active matrix type is formed by forming a large number of thin film transistors in a matrix on a glass substrate. In general, an amorphous silicon film can be manufactured at a lower temperature than a polycrystalline silicon film. Therefore, in a conventional liquid crystal display device, a thin film transistor having an amorphous silicon film as a semiconductor layer, a so-called amorphous silicon TFT (Thin Film TFT). Transistor) is widely used.

ところが、非晶質シリコン膜にレーザーを照射し、局所的に溶融結晶化させるレーザーアニール技術の開発によって、多結晶シリコン膜を低温でも製造できるようになった。このようなレーザーアニールで得られる多結晶シリコン膜を半導体層とする薄膜トランジスタは、低温ポリシリコンTFTと呼ばれている。低温ポリシリコンTFTは、アモルファスシリコンTFTに比べて動作特性が優れていることから、最近注目されている。   However, the development of a laser annealing technique for irradiating an amorphous silicon film with a laser to locally melt and crystallize it has made it possible to produce a polycrystalline silicon film even at a low temperature. A thin film transistor using a polycrystalline silicon film obtained by laser annealing as a semiconductor layer is called a low-temperature polysilicon TFT. Low temperature polysilicon TFTs have recently attracted attention because of their superior operating characteristics compared to amorphous silicon TFTs.

この低温ポリシリコンTFTは、アモルファスシリコンTFTと比較して動作特性や駆動能力が高い一方、個々のTFT特性の制御が容易ではなかった。そこで、半導体層のアンダーコート膜(下地膜)として酸化シリコン膜を形成することにより、TFT特性を安定化させようとするものが提案されている(例えば、特許文献1)。   While this low-temperature polysilicon TFT has higher operating characteristics and driving capability than amorphous silicon TFTs, it is not easy to control individual TFT characteristics. In view of this, there has been proposed a method for stabilizing TFT characteristics by forming a silicon oxide film as an undercoat film (underlayer film) of a semiconductor layer (for example, Patent Document 1).

図8は、従来の低温ポリシリコンTFTの構成を示した断面図である。この低温ポリシリコンTFTは、いわゆるトップゲート型の薄膜トランジスタである。ガラス基板などの絶縁性基板1上には、窒化シリコン膜2及び酸化シリコン膜3からなる2層の絶縁膜がアンダーコート膜として形成され、このアンダーコート膜上に、多結晶シリコン(ポリシリコン)膜4が形成されている。多結晶シリコン膜4は、非晶質シリコン(アモルファスシリコン)膜を形成した後、レーザーを照射して溶融結晶化させることによって得られる。多結晶シリコン膜4が形成された基板を写真製版によりパターニングすると、島状の半導体層(多結晶シリコン膜4)が形成される。この半導体層上には、ゲート絶縁膜(酸化シリコン膜)5が形成されている。   FIG. 8 is a cross-sectional view showing the structure of a conventional low-temperature polysilicon TFT. This low temperature polysilicon TFT is a so-called top gate type thin film transistor. A two-layer insulating film made of a silicon nitride film 2 and a silicon oxide film 3 is formed as an undercoat film on an insulating substrate 1 such as a glass substrate. Polycrystalline silicon (polysilicon) is formed on the undercoat film. A film 4 is formed. The polycrystalline silicon film 4 is obtained by forming an amorphous silicon film and then melting and crystallizing it by irradiating a laser. When the substrate on which the polycrystalline silicon film 4 is formed is patterned by photolithography, an island-shaped semiconductor layer (polycrystalline silicon film 4) is formed. A gate insulating film (silicon oxide film) 5 is formed on the semiconductor layer.

ゲート絶縁膜5上には、スパッタリングによりクロム膜などの導電性の金属膜が形成されており、この導電性金属膜を写真製版によってパターニングしたのがゲート電極6である。このゲート電極6は、半導体層(多結晶シリコン膜4)にリンなどの不純物を注入する際のマスクとしても用いられる。すなわち、ゲート絶縁膜5を介して、多結晶シリコン膜4に不純物がイオンドーピングされ、その後の加熱処理(アニール)によって不純物が活性化され、半導体層にソース・ドレイン領域が形成されている。   A conductive metal film such as a chromium film is formed on the gate insulating film 5 by sputtering, and the gate electrode 6 is formed by patterning this conductive metal film by photolithography. This gate electrode 6 is also used as a mask when an impurity such as phosphorus is implanted into the semiconductor layer (polycrystalline silicon film 4). That is, impurities are ion-doped into the polycrystalline silicon film 4 through the gate insulating film 5, and the impurities are activated by the subsequent heat treatment (annealing), so that source / drain regions are formed in the semiconductor layer.

ゲート電極6上には、プラズマCVD(Chemical Vapor Deposition)により酸化シリコン膜が堆積され、層間絶縁膜7が形成されている。その後、写真製版によるパターニングにより層間絶縁膜7にコンタクトホールが形成され、スパッタリングによって層間絶縁膜7上にクロム膜などの導電性金属膜が形成される。この導電性金属膜を写真製版によってパターニングすることにより、ソース及びドレイン電極8が形成される。ソース及びドレイン電極8上には、パッシベーション膜(窒化シリコン膜)9が形成されている。   On the gate electrode 6, a silicon oxide film is deposited by plasma CVD (Chemical Vapor Deposition) to form an interlayer insulating film 7. Thereafter, contact holes are formed in the interlayer insulating film 7 by patterning by photolithography, and a conductive metal film such as a chromium film is formed on the interlayer insulating film 7 by sputtering. By patterning this conductive metal film by photolithography, source and drain electrodes 8 are formed. A passivation film (silicon nitride film) 9 is formed on the source and drain electrodes 8.

図9は、従来における低温ポリシリコンTFTの製造プロセスの要部の一例を示した図であり、島状の半導体層が形成されるまでの工程が示されている。まず、絶縁性基板1上に窒化シリコン膜2及び酸化シリコン膜3が順次に形成される(図9(a)の工程)。この窒化シリコン膜2によって、絶縁性基板1から半導体層への不純物の拡散が阻止される。また、酸化シリコン膜3を窒化シリコン膜2と半導体層との間に設けることにより、半導体層を窒化シリコン膜2から遠ざけることができる。このため、窒化シリコン膜2の欠陥準位の影響を抑制することができ、TFT特性を向上させることができる。なお、レーザーアニールなどの加熱処理において絶縁性基板1と半導体層との間に生じる応力が酸化シリコン膜3によって緩和されるという効果も考えられる。この様な酸化シリコン膜3の形成は、例えば、平行平板型RFプラズマCVD装置を用いて行われる。酸化シリコン膜3上には、非晶質シリコン膜10が形成される(図9(b)の工程)。   FIG. 9 is a diagram showing an example of a main part of a conventional low-temperature polysilicon TFT manufacturing process, and shows steps until an island-shaped semiconductor layer is formed. First, a silicon nitride film 2 and a silicon oxide film 3 are sequentially formed on the insulating substrate 1 (step of FIG. 9A). The silicon nitride film 2 prevents the diffusion of impurities from the insulating substrate 1 to the semiconductor layer. Further, by providing the silicon oxide film 3 between the silicon nitride film 2 and the semiconductor layer, the semiconductor layer can be kept away from the silicon nitride film 2. For this reason, the influence of the defect level of the silicon nitride film 2 can be suppressed, and the TFT characteristics can be improved. Note that an effect that stress generated between the insulating substrate 1 and the semiconductor layer in the heat treatment such as laser annealing is relaxed by the silicon oxide film 3 is also conceivable. Such a silicon oxide film 3 is formed using, for example, a parallel plate RF plasma CVD apparatus. An amorphous silicon film 10 is formed on the silicon oxide film 3 (step of FIG. 9B).

次に、非晶質シリコン膜10中の水素を脱気するための加熱処理が行われ、この加熱処理の後、レーザー照射が行われる(図9(c)の工程)。レーザー照射には、波長が紫外領域であるエキシマレーザーが用いられる。レーザー照射により非晶質シリコン膜10が溶融され、その後の自然冷却により結晶化される。この様なレーザーアニールによって、多結晶シリコン膜4が形成される。レーザーアニール後、多結晶シリコン膜4が形成された基板を写真製版によりパターニングすると、島状の半導体層(多結晶シリコン膜4)が形成される(図9(d)の工程)。   Next, a heat treatment for degassing hydrogen in the amorphous silicon film 10 is performed, and laser irradiation is performed after the heat treatment (step of FIG. 9C). For laser irradiation, an excimer laser having a wavelength in the ultraviolet region is used. The amorphous silicon film 10 is melted by laser irradiation and crystallized by subsequent natural cooling. A polycrystalline silicon film 4 is formed by such laser annealing. After laser annealing, the substrate on which the polycrystalline silicon film 4 is formed is patterned by photolithography to form an island-shaped semiconductor layer (polycrystalline silicon film 4) (step of FIG. 9D).

一般に、プラズマCVDにおける材料ガスとして、テトラエトキシシラン(TEOS:Tetra Ethyl Ortho Silicate)系の材料ガスを用いることによって、他の材料ガス、例えば、モノシラン系の材料ガスを用いるのに比べ、組成が緻密で良質の酸化シリコン膜を形成することができる。つまり、TEOS系の材料ガスによる酸化シリコン膜は、結晶構造における欠陥が少なく、これをアンダーコート膜として用いることによってTFT特性が良くなると考えられる。   In general, by using a tetraethoxysilane (TEOS) material gas as a material gas in plasma CVD, the composition is denser than when using another material gas, for example, a monosilane material gas. A good quality silicon oxide film can be formed. That is, it is considered that a silicon oxide film using a TEOS-based material gas has few defects in the crystal structure, and TFT characteristics are improved by using this as an undercoat film.

ところが、所望のTFT特性を得るためには、半導体層のアンダーコート膜としての酸化シリコン膜3の膜厚を一定値以上とする必要があるのに対し、TEOSを材料ガスとして用いるプラズマCVDは、他の材料ガスを用いるものに比べて成膜速度(デポレート)が遅い。このため、TEOS系の材料ガスを用いるプラズマCVDによって酸化シリコン膜3を形成しようとすると、所望の膜厚を形成するのに要する時間が長くなり、生産効率が低くなってしまうという問題があった。
特開2000−183360号公報
However, in order to obtain desired TFT characteristics, the film thickness of the silicon oxide film 3 as an undercoat film of the semiconductor layer needs to be a certain value or more, whereas plasma CVD using TEOS as a material gas is The deposition rate (deposition) is slower than that using other material gases. For this reason, when the silicon oxide film 3 is formed by plasma CVD using a TEOS-based material gas, there is a problem that the time required for forming a desired film thickness becomes long and the production efficiency is lowered. .
JP 2000-183360 A

TEOS系の材料ガスを用いて半導体層のアンダーコート膜としての酸化シリコン膜を形成すれば、TFT特性が良くなる。その一方で、TEOS系の材料ガスを用いて上記酸化シリコン膜を形成しようとすると、上述した従来の薄膜トランジスタの製造方法では、生産効率が低下してしまうという問題があった。   If a silicon oxide film as an undercoat film of a semiconductor layer is formed using a TEOS-based material gas, TFT characteristics are improved. On the other hand, when the silicon oxide film is formed using a TEOS-based material gas, the conventional thin film transistor manufacturing method described above has a problem that the production efficiency is lowered.

本発明は、上記事情に鑑みてなされたものであり、薄膜トランジスタとしての動作特性、特に、閾値電圧の特性を向上させた薄膜トランジスタ及びその製造方法を提供することを目的としている。また、生産性を低下させることなく、動作特性を向上させることができる薄膜トランジスタの製造方法を提供することを目的としている。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a thin film transistor having improved operating characteristics as a thin film transistor, in particular, a threshold voltage characteristic, and a method for manufacturing the same. It is another object of the present invention to provide a method for manufacturing a thin film transistor that can improve operating characteristics without reducing productivity.

本発明による薄膜トランジスタの製造方法は、モノシラン系の材料ガスを用いるプラズマCVDにより、基板上に酸化シリコンからなる第1の下地膜を形成するステップと、テトラエトキシシラン系の材料ガスを用いるプラズマCVDにより、上記第1の下地膜上に酸化シリコンからなる第2の下地膜を形成するステップと、上記第2の下地膜上に非晶質シリコンからなる半導体膜を形成するステップにより構成される。   A method of manufacturing a thin film transistor according to the present invention includes a step of forming a first base film made of silicon oxide on a substrate by plasma CVD using a monosilane material gas, and a plasma CVD using a tetraethoxysilane material gas. , A step of forming a second base film made of silicon oxide on the first base film, and a step of forming a semiconductor film made of amorphous silicon on the second base film.

この様な構成によれば、成膜速度が相対的に速いモノシラン系の材料ガスを用いるプラズマCVDと、成膜速度が相対的に遅いテトラエトキシシラン系の材料ガスを用いるプラズマCVDとによって順次に第1及び第2の下地膜の形成が行われるので、テトラエトキシシラン系の材料ガスを用いるプラズマCVDだけで形成するのに比べて、所望の膜厚を形成するのに要する時間が短縮され、生産効率を向上させることができる。また、半導体膜に接する第2の下地膜がテトラエトキシシラン系の材料ガスを用いて形成されるので、半導体膜に接する下地膜を組成が緻密で良質なものとすることができる。このため、薄膜トランジスタとしての動作特性、特に、閾値電圧の特性を向上させることができる。   According to such a configuration, plasma CVD using a monosilane-based material gas having a relatively high deposition rate and plasma CVD using a tetraethoxysilane-based material gas having a relatively slow deposition rate are sequentially performed. Since the first and second base films are formed, the time required to form a desired film thickness is shortened as compared with the case where the film is formed only by plasma CVD using a tetraethoxysilane-based material gas. Production efficiency can be improved. In addition, since the second base film in contact with the semiconductor film is formed using a tetraethoxysilane-based material gas, the base film in contact with the semiconductor film can have a dense composition and high quality. For this reason, it is possible to improve the operating characteristics of the thin film transistor, particularly the threshold voltage characteristics.

また、本発明による薄膜トランジスタの製造方法は、上記構成に加え、上記第1の下地膜、第2の下地膜及び半導体膜が真空状態を保ちながら順次に形成されるように構成される。この様な構成によれば、第1の下地膜表面及び第2の下地膜表面を大気などに触れさせることなく、半導体膜を形成することができるので、薄膜トランジスタとしての動作特性を向上させることができる。   In addition to the above structure, the method for manufacturing a thin film transistor according to the present invention is configured such that the first base film, the second base film, and the semiconductor film are sequentially formed while maintaining a vacuum state. According to such a structure, the semiconductor film can be formed without exposing the first base film surface and the second base film surface to the atmosphere or the like, so that the operation characteristics as a thin film transistor can be improved. it can.

また、本発明による薄膜トランジスタの製造方法は、上記構成に加え、上記第2の下地膜の膜厚が上記第1の下地膜の膜厚より小さくなるように構成される。この様な構成によれば、成膜速度の遅い第2の下地膜の膜厚が成膜速度の速い第1の下地膜より小さいので、さらに生産効率を向上させることができる。この様な生産効率の向上によって、下地膜の膜厚をさらに厚くすることができ、TFT特性の向上が期待できる。   In addition to the above configuration, the method for manufacturing a thin film transistor according to the present invention is configured such that the film thickness of the second base film is smaller than the film thickness of the first base film. According to such a configuration, since the film thickness of the second base film having a low film formation rate is smaller than that of the first base film having a high film formation speed, the production efficiency can be further improved. Such an improvement in production efficiency can further increase the thickness of the base film, and an improvement in TFT characteristics can be expected.

また、本発明による薄膜トランジスタの製造方法は、上記構成に加え、基板上に非晶質シリコンからなる第3の下地膜を形成するステップと、この第3の下地膜上に窒化シリコンからなる第4の下地膜を形成するステップとを備え、上記第1の下地膜が上記第4の下地膜上に形成され、上記第3の下地膜、第4の下地膜、第1の下地膜、第2の下地膜及び半導体膜が真空状態を保ちながら順次に形成されるように構成される。この様な構成によれば、基板にレーザーを照射することによって、半導体膜の溶融結晶化と同時に、第1,2及び4の下地膜の加熱処理を行うことができる。特に、YAGレーザーによりレーザー照射を行えば、半導体膜及び第3の下地膜を効果的に加熱することができるので、これら2つの膜の間に挟まれた第1,2及び4の下地膜を効果的に加熱することができる。第1,2及び4の下地膜を加熱処理することにより、結晶構造における欠陥が取り除かれるので、TFT特性をさらに向上させることができる。   In addition to the above structure, the method of manufacturing a thin film transistor according to the present invention includes a step of forming a third base film made of amorphous silicon on a substrate, and a fourth step made of silicon nitride on the third base film. Forming a first base film, wherein the first base film is formed on the fourth base film, and the third base film, the fourth base film, the first base film, and the second base film are formed. The base film and the semiconductor film are sequentially formed while maintaining a vacuum state. According to such a configuration, by irradiating the substrate with a laser, the first, second, and fourth underlayer heat treatments can be performed simultaneously with the melt crystallization of the semiconductor film. In particular, if laser irradiation is performed with a YAG laser, the semiconductor film and the third base film can be effectively heated. Therefore, the first, second and fourth base films sandwiched between these two films are formed. It can be heated effectively. By performing the heat treatment on the first, second, and fourth base films, defects in the crystal structure are removed, so that the TFT characteristics can be further improved.

本発明による薄膜トランジスタは、モノシラン系の材料ガスを用いるプラズマCVDにより、基板上に形成された酸化シリコンからなる第1の下地膜と、テトラエトキシシラン系の材料ガスを用いるプラズマCVDにより、上記第1の下地膜上に形成された酸化シリコンからなる第2の下地膜と、上記第2の下地膜上に形成された多結晶シリコンからなる半導体膜により構成される。   The thin film transistor according to the present invention is formed by plasma CVD using a monosilane-based material gas, the first base film made of silicon oxide formed on the substrate, and the plasma CVD using a tetraethoxysilane-based material gas. A second base film made of silicon oxide formed on the first base film and a semiconductor film made of polycrystalline silicon formed on the second base film.

また、本発明による薄膜トランジスタは、上記構成に加え、プラズマCVDにより基板上に形成されたシリコンからなる第3の下地膜と、この第3の下地膜上に形成された窒化シリコンからなる第4の下地膜とを備え、上記第1の下地膜が上記第4の下地膜上に形成され、上記半導体膜が、上記第2の下地膜上に形成された非晶質シリコン膜にYAGレーザーを照射して形成されるように構成される。この様な構成によれば、透過性の高いYAGレーザーを照射することによって、半導体膜のアニールに伴って第3の下地膜が加熱されるので、第1,2及び4の下地膜を効果的に加熱処理することができる。   In addition to the above structure, the thin film transistor according to the present invention includes a third base film made of silicon formed on the substrate by plasma CVD and a fourth base film made of silicon nitride formed on the third base film. A first base film formed on the fourth base film, and the semiconductor film irradiates an amorphous silicon film formed on the second base film with a YAG laser. It is comprised so that it may be formed. According to such a configuration, the third base film is heated as the semiconductor film is annealed by irradiating the highly transparent YAG laser, so that the first, second and fourth base films are effectively used. Can be heat-treated.

本発明による薄膜トランジスタの製造方法によれば、基板上の窒化シリコン膜上に、モノシラン系の材料ガスを用いるプラズマCVDと、テトラエトキシシラン系の材料ガスを用いるプラズマCVDとによって、おのおの第1 及び第2 の下地膜として酸化シリコン膜の形成が行われる製造方法であって、多結晶化される半導体膜に接する第2の下地膜はテトラエトキシシラン系の材料ガスを用いて形成され、窒化シリコン膜上の第1の下地膜はモノシラン系の材料ガスを用いて、第2の下地膜の成膜速度よりも高い成膜速度で形成されるので、生産性を低下させることなく、TFT特性を向上させることができる。 According to the method of manufacturing a thin film transistor motor according to the present invention, on the silicon nitride film on a substrate, a plasma CVD using a material gas of monosilane, by a plasma CVD using a material gas of tetraethoxysilane system, each first and a manufacturing method for forming the Ru performed silicon oxide film as the second underlayer, a second underlayer which is in contact with the semiconductor film that is polycrystalline is formed using a material gas of tetraethoxysilane system, the first base film on the silicon nitride film by using a material gas of monosilane, is formed at a high film forming rate than the deposition rate of the second base film Runode, without reducing productivity, TFT Characteristics can be improved.

実施の形態1.
図1の(a)〜(d)は、本発明の実施の形態1による低温ポリシリコンTFTの製造方法について、その要部の一例を示した図であり、島状の半導体層が形成されるまでの各工程が示されている。
Embodiment 1 FIG.
FIGS. 1A to 1D are views showing an example of the main part of the method for manufacturing a low-temperature polysilicon TFT according to the first embodiment of the present invention, and an island-like semiconductor layer is formed. Each process up to is shown.

絶縁性基板1は、ガラス基板などの絶縁性を有する透明基板であり、この絶縁性基板1上に窒化シリコン膜2、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bが順次に形成される(図1(a)の工程)。窒化シリコン膜2、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bからなる3層の絶縁膜は、半導体層の特性を安定化させるためのアンダーコート膜であり、いずれもプラズマCVDによって形成される。   The insulating substrate 1 is a transparent substrate having an insulating property such as a glass substrate, and a silicon nitride film 2, a first silicon oxide film 3a, and a second silicon oxide film 3b are sequentially formed on the insulating substrate 1. (Step of FIG. 1A). The three-layer insulating film composed of the silicon nitride film 2, the first silicon oxide film 3a, and the second silicon oxide film 3b is an undercoat film for stabilizing the characteristics of the semiconductor layer, both of which are formed by plasma CVD. It is formed.

絶縁性基板1中には、アルカリ金属などの不純物が含まれている場合がある。この不純物が絶縁性基板1表面から半導体層へ拡散すると、半導体層の特性を劣化させる。不純物の拡散を阻止するには、酸化シリコン膜よりも窒化シリコン膜の方が適している。このため、アンダーコート膜の絶縁性基板1側に窒化シリコン膜2が設けられ、半導体層の特性を安定化させている。この様な不純物の拡散を阻止するバリア機能を十分に発揮させるためには、窒化シリコン膜2の膜厚が少なくとも10nm必要である。   The insulating substrate 1 may contain impurities such as alkali metals. When this impurity diffuses from the surface of the insulating substrate 1 to the semiconductor layer, the characteristics of the semiconductor layer are deteriorated. In order to prevent impurity diffusion, a silicon nitride film is more suitable than a silicon oxide film. For this reason, the silicon nitride film 2 is provided on the insulating substrate 1 side of the undercoat film to stabilize the characteristics of the semiconductor layer. In order to fully exhibit such a barrier function for preventing the diffusion of impurities, the silicon nitride film 2 needs to have a thickness of at least 10 nm.

第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bからなる酸化シリコン膜を窒化シリコン膜2と半導体層との間に設けることにより、半導体層を窒化シリコン膜2から遠ざけることができる。このため、窒化シリコン膜2の欠陥準位の影響を抑制することができ、TFT特性を向上させることができる。また、後述するレーザーアニールなどの加熱処理によって絶縁性基板1と半導体層との間に応力が生じる場合があり、半導体層の特性を低下させる。加熱処理によって生じる応力を緩和するには、窒化シリコン膜よりも酸化シリコン膜の方が適している。このため、アンダーコート膜の半導体層側に酸化シリコン膜が設けられ、半導体層の特性を安定化させている。窒化シリコン膜2の欠陥準位の影響を抑制し、絶縁性基板1と半導体層との間の応力を緩和する機能を有するので、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bからなる酸化シリコン膜の膜厚は、厚い方が半導体層の特性が良いと考えられる。   By providing a silicon oxide film composed of the first silicon oxide film 3 a and the second silicon oxide film 3 b between the silicon nitride film 2 and the semiconductor layer, the semiconductor layer can be kept away from the silicon nitride film 2. For this reason, the influence of the defect level of the silicon nitride film 2 can be suppressed, and the TFT characteristics can be improved. In addition, stress may be generated between the insulating substrate 1 and the semiconductor layer by heat treatment such as laser annealing described later, which deteriorates the characteristics of the semiconductor layer. In order to relieve stress generated by heat treatment, a silicon oxide film is more suitable than a silicon nitride film. For this reason, a silicon oxide film is provided on the semiconductor layer side of the undercoat film, and the characteristics of the semiconductor layer are stabilized. Since the silicon nitride film 2 has a function of suppressing the influence of the defect level and relieving the stress between the insulating substrate 1 and the semiconductor layer, the first silicon oxide film 3a and the second silicon oxide film 3b It is considered that the thicker the silicon oxide film, the better the characteristics of the semiconductor layer.

第1及び第2の酸化シリコン膜は、プラズマCVDにおいて用いられる材料ガスの種類が異なっている。第1の酸化シリコン膜3aは、モノシラン系の材料ガス、例えば、SiH及びNOの混合ガスを用いて形成される。一方、第2の酸化シリコン膜3bは、テトラエトキシシラン(TEOS)系の材料ガス、例えば、Si(OC及びOの混合ガスを用いて形成される。 The first and second silicon oxide films differ in the type of material gas used in plasma CVD. The first silicon oxide film 3a is formed using a monosilane-based material gas, for example, a mixed gas of SiH 4 and N 2 O. On the other hand, the second silicon oxide film 3b is formed using a tetraethoxysilane (TEOS) -based material gas, for example, a mixed gas of Si (OC 2 H 5 ) 4 and O 2 .

一般に、モノシラン系の材料ガスを用いるプラズマCVDは、TEOS系の材料ガスを用いるものに比べて成膜速度が速い(デポレートが高い)。このため、TEOS系の材料ガスを用いるプラズマCVDと、モノシラン系の材料ガスを用いるプラズマCVDとによって所望の膜厚の酸化シリコン膜を形成すれば、TEOS系の材料ガスだけを用いるものに比べて酸化シリコン膜の形成に要する時間が短縮されるので、生産効率を向上させることができる。特に、成膜に要する時間が長い第2の酸化シリコン膜3bの膜厚を第1の酸化シリコン膜3aの膜厚より小さくすれば、生産効率を大幅に向上させることができる。   In general, plasma CVD using a monosilane-based material gas has a higher deposition rate (high deposition rate) than that using a TEOS-based material gas. For this reason, if a silicon oxide film having a desired film thickness is formed by plasma CVD using a TEOS-based material gas and plasma CVD using a monosilane-based material gas, compared to a method using only a TEOS-based material gas. Since the time required for forming the silicon oxide film is shortened, the production efficiency can be improved. In particular, if the film thickness of the second silicon oxide film 3b, which requires a long time for film formation, is smaller than the film thickness of the first silicon oxide film 3a, the production efficiency can be greatly improved.

また、モノシラン系の材料ガスは、TEOS系の材料ガスよりも安価である。このため、TEOS系の材料ガスを用いるプラズマCVDと、モノシラン系の材料ガスを用いるプラズマCVDとによって所望の膜厚の酸化シリコン膜を形成すれば、TEOS系の材料ガスだけを用いるものに比べて、酸化シリコン膜を安価に形成することができる。   In addition, monosilane-based material gas is less expensive than TEOS-based material gas. For this reason, if a silicon oxide film having a desired film thickness is formed by plasma CVD using a TEOS-based material gas and plasma CVD using a monosilane-based material gas, compared to a method using only a TEOS-based material gas. A silicon oxide film can be formed at a low cost.

TEOS系の材料ガスを用いて形成された第2の酸化シリコン膜3bは、モノシラン系の材料ガスを用いて形成された第1の酸化シリコン膜3aに比べて組成が緻密で良質な酸化シリコン膜である。このため、半導体層に接する酸化シリコン膜を、良質な第2の酸化シリコン膜3bとすることにより、半導体層の特性、例えば、閾値電圧特性や電界移動度を向上させることができる。   The second silicon oxide film 3b formed using the TEOS-based material gas has a finer composition and a higher quality than the first silicon oxide film 3a formed using the monosilane-based material gas. It is. For this reason, when the silicon oxide film in contact with the semiconductor layer is the high-quality second silicon oxide film 3b, characteristics of the semiconductor layer, for example, threshold voltage characteristics and electric field mobility can be improved.

また、生産効率が向上するので、酸化シリコン膜の膜厚を厚くすることも可能となり、半導体層の特性、特に、閾値電圧特性や電界移動度を向上させることができる。例えば、所望の動作特性を得るために、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bからなる酸化シリコン膜の膜厚を100nm以上とすることが望ましい。一方、膜厚が500nmを超えると動作特性の向上は期待できないので、上記酸化シリコン膜の膜厚は500nm以下であれば十分である。つまり、生産効率と動作特性に基づいて、上記酸化シリコン膜の膜厚は、100〜500nmのいずれかとすることが望ましい。   Further, since the production efficiency is improved, the thickness of the silicon oxide film can be increased, and the characteristics of the semiconductor layer, in particular, the threshold voltage characteristics and the electric field mobility can be improved. For example, in order to obtain desired operating characteristics, it is desirable that the thickness of the silicon oxide film formed of the first silicon oxide film 3a and the second silicon oxide film 3b be 100 nm or more. On the other hand, if the film thickness exceeds 500 nm, improvement in operating characteristics cannot be expected. Therefore, it is sufficient that the silicon oxide film has a film thickness of 500 nm or less. That is, based on production efficiency and operating characteristics, the thickness of the silicon oxide film is preferably set to any one of 100 to 500 nm.

次に、第2の酸化シリコン膜3b上に非晶質シリコン膜10が形成される(図1(b)の工程)。非晶質シリコン膜10は、後述するレーザーアニールにより溶融結晶化され、イオンドーピングによって活性半導体層となるアモルファス状のシリコン膜であり、その膜厚は通常50nm程度である。窒化シリコン膜2、第1の酸化シリコン膜3a、第2の酸化シリコン膜3b及び非晶質シリコン膜10は、いずれもCVD装置(例えば、平行平板型RFプラズマCVD装置)によって順次に形成される。しかも、これら全ての層がCVD装置の真空チャンバー内において連続して形成される。つまり、真空チャンバー内から基板が搬出されることなく、真空状態を保ちながら窒化シリコン膜2の形成から非晶質シリコン膜10の形成までの処理が行われる。従って、結晶構造における欠陥の原因となる酸化膜が各層の界面に形成されるのを防止することができる。特に、半導体層としての非晶質シリコン膜10と第2の酸化シリコン膜3bとの界面が酸化膜によって汚染されるのを防止することができるので、半導体層の特性を安定化させることができる。   Next, an amorphous silicon film 10 is formed on the second silicon oxide film 3b (step shown in FIG. 1B). The amorphous silicon film 10 is an amorphous silicon film that is melt-crystallized by laser annealing, which will be described later, and becomes an active semiconductor layer by ion doping, and the film thickness is usually about 50 nm. All of the silicon nitride film 2, the first silicon oxide film 3a, the second silicon oxide film 3b, and the amorphous silicon film 10 are sequentially formed by a CVD apparatus (for example, a parallel plate RF plasma CVD apparatus). . Moreover, all these layers are formed continuously in the vacuum chamber of the CVD apparatus. That is, the processing from the formation of the silicon nitride film 2 to the formation of the amorphous silicon film 10 is performed while keeping the vacuum state without carrying the substrate out of the vacuum chamber. Therefore, it is possible to prevent an oxide film that causes a defect in the crystal structure from being formed at the interface between the layers. In particular, since the interface between the amorphous silicon film 10 as the semiconductor layer and the second silicon oxide film 3b can be prevented from being contaminated by the oxide film, the characteristics of the semiconductor layer can be stabilized. .

次に、非晶質シリコン膜10が形成された基板に対してレーザーが照射され、非晶質シリコン膜10を溶融結晶化して多結晶シリコン膜4が形成される(図1(c)の工程)。レーザー照射には、波長が赤外領域であるYAG(イットリウム・アルミニウム・ガーネット)レーザーが用いられる。例えば、基本波の波長が1064nmであるレーザーの2次高調波(波長532nm)成分が用いられる。   Next, the substrate on which the amorphous silicon film 10 is formed is irradiated with laser, and the amorphous silicon film 10 is melt-crystallized to form the polycrystalline silicon film 4 (step of FIG. 1C). ). For laser irradiation, a YAG (yttrium, aluminum, garnet) laser having a wavelength in the infrared region is used. For example, a second harmonic (wavelength 532 nm) component of a laser having a fundamental wave wavelength of 1064 nm is used.

このYAGレーザーは、固体レーザーの一種であり、エキシマレーザーに比べ、非晶質シリコン膜10のレーザーアニール(溶融結晶化)に適した波長を有する。すなわち、YAGレーザの波長は、非晶質シリコンによる吸収率が多結晶シリコンによる吸収率よりも高くなる波長領域にあり、非晶質シリコンを選択的にアニールすることができる。また、酸化シリコンや窒化シリコンにより吸収されにくい。   This YAG laser is a kind of solid-state laser, and has a wavelength suitable for laser annealing (melt crystallization) of the amorphous silicon film 10 as compared with an excimer laser. That is, the wavelength of the YAG laser is in a wavelength region where the absorption rate by amorphous silicon is higher than the absorption rate by polycrystalline silicon, and amorphous silicon can be selectively annealed. Further, it is difficult to be absorbed by silicon oxide or silicon nitride.

さらに、YAGレーザーは透過性が高く、非晶質シリコン膜10に対し、レーザーの照射方向について概ね均一に加熱することができるので、照射方向に垂直な方向、すなわち、基板面に平行な方向に結晶を成長させることができる。従って、基板面に平行な方向にYAGレーザーの照射光11をスキャンさせれば、非晶質シリコン膜10が順次に溶融され、その後の自然冷却によって多結晶シリコン膜4を順次に形成し、その照射領域を基板面の全面に移動させることにより、非晶質シリコン膜10の全面を多結晶化することができる。   Further, since the YAG laser has high transparency and can heat the amorphous silicon film 10 substantially uniformly in the laser irradiation direction, it is in a direction perpendicular to the irradiation direction, that is, a direction parallel to the substrate surface. Crystals can be grown. Therefore, if the irradiation light 11 of the YAG laser is scanned in a direction parallel to the substrate surface, the amorphous silicon film 10 is sequentially melted, and then the polycrystalline silicon film 4 is sequentially formed by natural cooling. By moving the irradiation region to the entire surface of the substrate, the entire surface of the amorphous silicon film 10 can be polycrystallized.

また、YAGレーザーの照射によって半導体層が照射方向、すなわち、深さ方向に均一に加熱されるので、半導体層の温度上昇によって、半導体層より下の層を加熱することができる。この加熱によってアンダーコート膜(窒化シリコン膜2、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3b)中の結晶構造における欠陥が取り除かれるので、欠陥密度が減少し、動作特性を向上させることができる。   Further, since the semiconductor layer is uniformly heated in the irradiation direction, that is, the depth direction by irradiation with the YAG laser, the layer below the semiconductor layer can be heated by the temperature rise of the semiconductor layer. By this heating, defects in the crystal structure in the undercoat film (silicon nitride film 2, first silicon oxide film 3a, and second silicon oxide film 3b) are removed, so that the defect density is reduced and the operating characteristics are improved. be able to.

なお、YAGレーザーでは、透過性が高いので、照射光11と界面による反射光との干渉を考慮する必要がある。すなわち、レーザー照射における入射光と、各層を透過して界面で反射された反射光との干渉により、非晶質シリコン膜10の加熱が十分に行えない場合がある。例えば、波長が532nmであるレーザーの場合、窒化シリコン膜2の表面で反射した反射光と入射光との干渉によって定在波が生じ、窒化シリコン膜2から距離が半波長である位置に定在波の節が形成されると考えられる。ここでいう半波長とは、酸化シリコン膜の場合、その屈折率が1.46であることから182nmに相当するが、成膜条件等により膜の屈折率がこれと異なる場合は、その屈折率に応じた値となる。このため、この位置に非晶質シリコン膜10が形成された場合には、干渉によって照射光11が弱められるので、非晶質シリコン膜10を十分に加熱することができない。   Since the YAG laser has high transparency, it is necessary to consider interference between the irradiation light 11 and the reflected light from the interface. That is, the amorphous silicon film 10 may not be sufficiently heated due to interference between incident light in laser irradiation and reflected light that has been transmitted through each layer and reflected at the interface. For example, in the case of a laser having a wavelength of 532 nm, a standing wave is generated by interference between reflected light reflected from the surface of the silicon nitride film 2 and incident light, and the distance from the silicon nitride film 2 is fixed at a position where the wavelength is a half wavelength. Wave nodes are thought to be formed. In the case of a silicon oxide film, the half wavelength here corresponds to 182 nm because its refractive index is 1.46. However, if the refractive index of the film is different from this depending on the film forming conditions, the refractive index is as follows. It becomes a value according to. For this reason, when the amorphous silicon film 10 is formed at this position, the irradiation light 11 is weakened by interference, so that the amorphous silicon film 10 cannot be heated sufficiently.

つまり、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bからなる酸化シリコン膜上に形成された非晶質シリコン膜10内に定在波の節が形成される場合には、非晶質シリコン膜10を十分に加熱することができない。従って、窒化シリコン膜2と非晶質シリコン膜10との間に形成する上記酸化シリコン膜の膜厚としては、182nm及び182nmの整数倍を除くことが好ましい。なお、この値は、酸化シリコン膜の成膜条件等により膜の屈折率が1.46とは異なる場合には、その屈折率に応じた値となる。   In other words, when a node of a standing wave is formed in the amorphous silicon film 10 formed on the silicon oxide film made up of the first silicon oxide film 3a and the second silicon oxide film 3b, an amorphous state is formed. The quality silicon film 10 cannot be heated sufficiently. Therefore, it is preferable to exclude the integral multiple of 182 nm and 182 nm as the film thickness of the silicon oxide film formed between the silicon nitride film 2 and the amorphous silicon film 10. Note that this value is a value corresponding to the refractive index when the refractive index of the film is different from 1.46 depending on the film forming conditions of the silicon oxide film.

次に、レーザーアニール後の多結晶シリコン膜4を写真製版によりパターニングすると、島状の半導体層(多結晶シリコン膜4)が形成される(図1(d)の工程)。   Next, when the polycrystalline silicon film 4 after laser annealing is patterned by photolithography, an island-shaped semiconductor layer (polycrystalline silicon film 4) is formed (step of FIG. 1 (d)).

図2は、本発明の実施の形態1による薄膜トランジスタの一構成例を示した断面図である。この薄膜トランジスタは、図1に示した製造プロセスによって島状の半導体層(多結晶シリコン膜4)が形成された後、さらに従来の薄膜トランジスタと同様の製造プロセスにより、ゲート絶縁膜5、ゲート電極6、層間絶縁膜7、ソース及びドレイン電極8及びパッシベーション膜9が形成されたものである。   FIG. 2 is a cross-sectional view showing a configuration example of the thin film transistor according to the first embodiment of the present invention. This thin film transistor is formed by forming the island-shaped semiconductor layer (polycrystalline silicon film 4) by the manufacturing process shown in FIG. 1, and then, by the same manufacturing process as the conventional thin film transistor, the gate insulating film 5, the gate electrode 6, An interlayer insulating film 7, a source / drain electrode 8, and a passivation film 9 are formed.

この薄膜トランジスタは、絶縁性基板1と半導体層(多結晶シリコン膜4)との間に窒化シリコン膜2、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bが存在し、これら3層の絶縁膜がアンダーコート膜として機能している。すなわち、絶縁性基板1に接する窒化シリコン膜2が絶縁性基板1からの不純物の拡散を阻止する一方、半導体層に接する酸化シリコン膜が窒化シリコン膜2の欠陥準位による影響を低減している。この酸化シリコン膜が良質な第2の酸化シリコン膜3bと、成膜に要する時間が短い第1の酸化シリコン膜3aとにより構成されることから、生産効率を低下させることなく、薄膜トランジスタとしての動作特性を向上させることができる。   In this thin film transistor, a silicon nitride film 2, a first silicon oxide film 3a, and a second silicon oxide film 3b exist between an insulating substrate 1 and a semiconductor layer (polycrystalline silicon film 4). The insulating film functions as an undercoat film. That is, the silicon nitride film 2 in contact with the insulating substrate 1 blocks the diffusion of impurities from the insulating substrate 1, while the silicon oxide film in contact with the semiconductor layer reduces the influence of the defect level of the silicon nitride film 2. . Since this silicon oxide film is composed of the high-quality second silicon oxide film 3b and the first silicon oxide film 3a that takes a short time to form, the operation as a thin film transistor can be achieved without reducing the production efficiency. Characteristics can be improved.

図3は、薄膜トランジスタにおける動作特性の一例を示した図であり、酸化シリコンからなるアンダーコート膜の膜厚に対する閾値電圧Vthの測定結果が示されている。この測定は、アンダーコート膜として、TEOS系の材料ガスを使用したプラズマCVDにより酸化シリコン膜を形成した薄膜トランジスタについて行われた。薄膜トランジスタの閾値電圧Vthとは、薄膜トランジスタをオフ状態からオン状態に変化させるために必要なゲート・ソース電極間の印加電圧である。この閾値電圧Vthを低減できれば、消費電力を低減することができ、また、動作速度を向上させることができる。従って、TFT特性を向上させようとする場合、さらにTFT基板上に複雑な周辺回路を形成しようとする場合には、低い閾値電圧Vthを有するTFTを安定して得られることが重要となる。   FIG. 3 is a diagram showing an example of operating characteristics of the thin film transistor, and shows the measurement result of the threshold voltage Vth with respect to the film thickness of the undercoat film made of silicon oxide. This measurement was performed on a thin film transistor in which a silicon oxide film was formed by plasma CVD using a TEOS-based material gas as an undercoat film. The threshold voltage Vth of the thin film transistor is a voltage applied between the gate and the source electrode necessary for changing the thin film transistor from the off state to the on state. If this threshold voltage Vth can be reduced, power consumption can be reduced and the operating speed can be improved. Therefore, in order to improve the TFT characteristics, and to form a complicated peripheral circuit on the TFT substrate, it is important to stably obtain a TFT having a low threshold voltage Vth.

上記測定結果によれば、酸化シリコン膜の膜厚の増加に伴って、閾値電圧Vthは減少するが、この特性は次第に飽和し、膜厚500nmを超えれば、膜厚が変化しても閾値電圧Vthはほとんど低下しないことがわかる。その一方で、膜厚が100nmより小さくなると、閾値電圧Vthが急激に増加することがわかる。このため、所望の閾値電圧特性を得るには、酸化シリコン膜の膜厚を100nm以上500nm以下とすることが好ましい。   According to the above measurement results, the threshold voltage Vth decreases as the film thickness of the silicon oxide film increases, but this characteristic gradually saturates. If the film thickness exceeds 500 nm, the threshold voltage is changed even if the film thickness changes. It can be seen that Vth hardly decreases. On the other hand, it can be seen that the threshold voltage Vth increases rapidly when the film thickness is smaller than 100 nm. For this reason, in order to obtain a desired threshold voltage characteristic, it is preferable that the thickness of the silicon oxide film be 100 nm or more and 500 nm or less.

図4は、YAGレーザーの照射により基板上に生じる定在波の様子を示した図であり、照射光11と窒化シリコン膜2の表面による反射光との干渉によって生じる定在波Aを示している。酸化シリコン膜中でのYAGレーザーの波長をλとすると、照射光11と、ガラス基板上の窒化シリコン膜2表面による反射光との干渉により生じる定在波の節A1は、窒化シリコン膜2からλ/2(半波長)の位置に形成され、定在波の腹A2は(2n−1)λ/4の位置に形成される(nは自然数)。   FIG. 4 is a diagram showing a standing wave generated on the substrate by the YAG laser irradiation, and shows the standing wave A generated by the interference between the irradiation light 11 and the reflected light from the surface of the silicon nitride film 2. Yes. When the wavelength of the YAG laser in the silicon oxide film is λ, the node A1 of the standing wave caused by the interference between the irradiation light 11 and the reflected light from the surface of the silicon nitride film 2 on the glass substrate is derived from the silicon nitride film 2. The antinode A2 of the standing wave is formed at a position of (2n−1) λ / 4 (n is a natural number).

このため、窒化シリコン膜2上の酸化シリコン膜(第1の酸化シリコン膜3a及び第2の酸化シリコン膜3b)の膜厚をD1、非晶質シリコン膜10の膜厚をD2とした場合、次式(1)及び(2)をともに満足させれば、定在波の節A1は非晶質シリコン膜10中に存在せず、効果的に加熱を行うことができるので望ましい。

Figure 0004239744
Therefore, when the film thickness of the silicon oxide film (the first silicon oxide film 3a and the second silicon oxide film 3b) on the silicon nitride film 2 is D1, and the film thickness of the amorphous silicon film 10 is D2, If both the following expressions (1) and (2) are satisfied, the node A1 of the standing wave is not present in the amorphous silicon film 10 and can be heated effectively, which is desirable.
Figure 0004239744

さらに、次式(3)を満足させれば、定在波の腹A2は非晶質シリコン膜10中に存在し、より効果的に加熱を行うことができるため、より望ましい。

Figure 0004239744
Furthermore, if the following formula (3) is satisfied, the antinode A2 of the standing wave exists in the amorphous silicon film 10 and can be heated more effectively, which is more desirable.
Figure 0004239744

酸化シリコン膜中におけるYAGレーザの波長λを532/1.46=364nmとすれば、上式(3)を満たすD1及びD2の関係は次式(4)で表されるが、このうち、n=2の場合が最も現実的な値と考えられる。例えば、非晶質シリコン膜の膜厚D2を50nm程度とすれば、酸化シリコンの膜厚は223<D1<273となり、250nm程度が妥当となる。

Figure 0004239744
If the wavelength λ of the YAG laser in the silicon oxide film is 532 / 1.46 = 364 nm, the relationship between D1 and D2 that satisfies the above equation (3) is expressed by the following equation (4). = 2 is considered the most realistic value. For example, if the film thickness D2 of the amorphous silicon film is about 50 nm, the film thickness of the silicon oxide is 223 <D1 <273, and about 250 nm is appropriate.
Figure 0004239744

図5のステップS101〜S107は、本発明の実施の形態1による低温ポリシリコンTFTの製造方法における要部の一例を示したフローチャートである。まず、絶縁性基板1上にアンダーコート膜として窒化シリコン膜2、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bを順次にプラズマCVDにより形成する(ステップS101〜S103)。第1の酸化シリコン膜3aは、モノシラン系の材料ガスを用いて形成され、第2の酸化シリコン膜3bは、TEOS系の材料ガスにより形成される。   Steps S101 to S107 in FIG. 5 are flowcharts showing an example of a main part in the method for manufacturing a low-temperature polysilicon TFT according to the first embodiment of the present invention. First, a silicon nitride film 2, a first silicon oxide film 3a, and a second silicon oxide film 3b are sequentially formed as an undercoat film on the insulating substrate 1 by plasma CVD (steps S101 to S103). The first silicon oxide film 3a is formed using a monosilane-based material gas, and the second silicon oxide film 3b is formed using a TEOS-based material gas.

次に、このアンダーコート膜上に非晶質シリコン膜10をプラズマCVDにより形成する(ステップS104)。これらの窒化シリコン膜2、第1の酸化シリコン膜3a、第2の酸化シリコン膜3b及び非晶質シリコン膜10の形成は、同一の真空チャンバー内において真空状態を維持したまま順次に行われる。   Next, an amorphous silicon film 10 is formed on the undercoat film by plasma CVD (step S104). The silicon nitride film 2, the first silicon oxide film 3a, the second silicon oxide film 3b, and the amorphous silicon film 10 are sequentially formed while maintaining a vacuum state in the same vacuum chamber.

次に、非晶質シリコン膜10が形成された基板にYAGレーザーを照射し、非晶質シリコン膜10をアニールする(ステップS105)。このレーザー照射により、非晶質シリコン膜10は溶融結晶化され、多結晶シリコン膜4が形成される。基板面内における所定の照射領域を全てスキャンすれば、レーザー照射を終了する(ステップS106)。   Next, the substrate on which the amorphous silicon film 10 is formed is irradiated with a YAG laser to anneal the amorphous silicon film 10 (step S105). By this laser irradiation, the amorphous silicon film 10 is melted and crystallized, and a polycrystalline silicon film 4 is formed. When all the predetermined irradiation areas in the substrate surface are scanned, the laser irradiation is finished (step S106).

その後、レーザーアニールによって結晶化された多結晶シリコン膜4を写真製版によりパターニングする(ステップS107)。このパターニングによって島状の半導体層が形成される。   Thereafter, the polycrystalline silicon film 4 crystallized by laser annealing is patterned by photolithography (step S107). By this patterning, an island-shaped semiconductor layer is formed.

本実施の形態によれば、成膜速度が速いモノシラン系の材料ガスを用いるプラズマCVDと、TEOS系の材料ガスを用いるプラズマCVDとによってアンダーコート膜としての酸化シリコン膜の形成が行われるので、TEOS系の材料ガスを用いるプラズマCVDだけで上記酸化シリコン膜を形成するのに比べて生産効率を向上させることができる。また、半導体層に接する第2の酸化シリコン膜3bがTEOS系の材料ガスを用いて形成されるので、生産効率を低下させることなく、薄膜トランジスタとしての動作特性、特に、閾値電圧特性や電界移動度を向上させることができる。   According to the present embodiment, the formation of the silicon oxide film as the undercoat film is performed by plasma CVD using a monosilane-based material gas having a high deposition rate and plasma CVD using a TEOS-based material gas. Production efficiency can be improved as compared with the case where the silicon oxide film is formed only by plasma CVD using a TEOS-based material gas. In addition, since the second silicon oxide film 3b in contact with the semiconductor layer is formed using a TEOS-based material gas, the operation characteristics as a thin film transistor, in particular, threshold voltage characteristics and electric field mobility are not reduced without reducing the production efficiency. Can be improved.

なお、本実施の形態では、YAGレーザーによりレーザー照射が行われる場合の例について説明したが、本発明はこれに限られるものではない。例えば、YAGレーザーに代えて、波長が紫外領域であるXeClエキシマレーザーを用いてレーザー照射を行っても良い。   In this embodiment, an example in which laser irradiation is performed with a YAG laser has been described, but the present invention is not limited to this. For example, instead of the YAG laser, laser irradiation may be performed using a XeCl excimer laser having a wavelength in the ultraviolet region.

実施の形態2.
実施の形態1では、アンダーコート膜上に非晶質シリコン膜10が形成される場合の例について説明した。これに対し、本実施の形態では、絶縁性基板1とアンダーコート膜としての窒化シリコン膜2との間に非晶質シリコン膜を新たに設け、2層の非晶質シリコン膜によってアンダーコート膜のアニール効果を向上させている。
Embodiment 2. FIG.
In the first embodiment, the example in which the amorphous silicon film 10 is formed on the undercoat film has been described. On the other hand, in this embodiment, an amorphous silicon film is newly provided between the insulating substrate 1 and the silicon nitride film 2 as the undercoat film, and the undercoat film is formed by two layers of amorphous silicon films. The annealing effect is improved.

図6の(a)〜(c)は、本発明の実施の形態2による低温ポリシリコンTFTの製造方法について、その要部の一例を示した図であり、レーザー照射により多結晶シリコン膜4が形成されるまでの各工程が示されている。本実施の形態は、図1の実施の形態1と比較して、絶縁性基板1と窒化シリコン膜2との間に非晶質シリコン膜12を設けている点で異なる。   FIGS. 6A to 6C are diagrams showing an example of a main part of the method for manufacturing a low-temperature polysilicon TFT according to the second embodiment of the present invention. The polycrystalline silicon film 4 is formed by laser irradiation. Each process until it is formed is shown. This embodiment is different from the first embodiment in FIG. 1 in that an amorphous silicon film 12 is provided between the insulating substrate 1 and the silicon nitride film 2.

まず、絶縁性基板1上に非晶質シリコン膜12がプラズマCVDにより形成される。次に、この非晶質シリコン膜12上に窒化シリコン膜2、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bが順次に形成される(図6(a)の工程)。第2の酸化シリコン膜3bの形成後、2層目となる非晶質シリコン膜(半導体膜)10が形成される(図6(b)の工程)。これらの非晶質シリコン膜12、窒化シリコン膜2、第1の酸化シリコン膜3a、第2の酸化シリコン膜3b及び非晶質シリコン膜10が真空チャンバー内において真空状態を保ちながら順次に形成される。その後、YAGレーザーによって、非晶質シリコン膜10のアニールが行われる(図6(c)の工程)。   First, an amorphous silicon film 12 is formed on the insulating substrate 1 by plasma CVD. Next, the silicon nitride film 2, the first silicon oxide film 3a, and the second silicon oxide film 3b are sequentially formed on the amorphous silicon film 12 (step of FIG. 6A). After the formation of the second silicon oxide film 3b, an amorphous silicon film (semiconductor film) 10 as a second layer is formed (step of FIG. 6B). The amorphous silicon film 12, the silicon nitride film 2, the first silicon oxide film 3a, the second silicon oxide film 3b, and the amorphous silicon film 10 are sequentially formed while maintaining a vacuum state in a vacuum chamber. The Thereafter, the amorphous silicon film 10 is annealed by a YAG laser (step of FIG. 6C).

YAGレーザーは、非晶質シリコン膜を選択的に加熱することができるので、非晶質シリコン膜10を透過した照射光11の一部は、アンダーコート膜においてエネルギーをほとんど吸収されることなくアンダーコート膜を透過して非晶質シリコン膜12に達し、非晶質シリコン膜12が加熱される。つまり、YAGレーザーを照射すれば2層の非晶質シリコン膜を同時に加熱することができるので、これらの層の間に存在するアンダーコート膜が効果的に加熱され、結晶構造における欠陥を効果的に取り除くことができる。   Since the YAG laser can selectively heat the amorphous silicon film, a part of the irradiation light 11 transmitted through the amorphous silicon film 10 is under-absorbed with almost no energy absorbed in the undercoat film. The amorphous silicon film 12 is heated by passing through the coating film and reaching the amorphous silicon film 12. In other words, two layers of amorphous silicon film can be heated at the same time by irradiating with YAG laser, so the undercoat film existing between these layers is effectively heated, effectively eliminating defects in the crystal structure. Can be removed.

図7は、本発明の実施の形態2による薄膜トランジスタの一構成例を示した断面図である。この薄膜トランジスタは、図6に示した製造プロセスによって多結晶シリコン膜4が形成された後、さらに従来の薄膜トランジスタと同様の製造プロセスにより、ゲート絶縁膜5、ゲート電極6、層間絶縁膜7、ソース及びドレイン電極8及びパッシベーション膜9が形成されたものである。   FIG. 7 is a cross-sectional view showing a configuration example of the thin film transistor according to the second embodiment of the present invention. In this thin film transistor, after the polycrystalline silicon film 4 is formed by the manufacturing process shown in FIG. 6, the gate insulating film 5, the gate electrode 6, the interlayer insulating film 7, the source, and the like are further manufactured by the same manufacturing process as the conventional thin film transistor. A drain electrode 8 and a passivation film 9 are formed.

この薄膜トランジスタでは、絶縁性基板1と窒化シリコン膜2との間に非晶質シリコン膜12が存在し、2層の非晶質シリコン膜によってアンダーコート膜が十分に加熱処理されている。   In this thin film transistor, an amorphous silicon film 12 exists between the insulating substrate 1 and the silicon nitride film 2, and the undercoat film is sufficiently heat-treated by two layers of amorphous silicon films.

本実施の形態によれば、基板にYAGレーザーを照射することによって、非晶質シリコン膜10の溶融結晶化と同時に、窒化シリコン膜2、第1の酸化シリコン膜3a及び第2の酸化シリコン膜3bの加熱処理を効果的に行うことができる。これらのアンダーコート膜を加熱処理することにより、結晶構造における欠陥が取り除かれるので、TFT特性をさらに向上させることができる。   According to the present embodiment, by irradiating the substrate with a YAG laser, the silicon nitride film 2, the first silicon oxide film 3a and the second silicon oxide film are simultaneously formed with the melt crystallization of the amorphous silicon film 10. The heat treatment of 3b can be effectively performed. By heat-treating these undercoat films, defects in the crystal structure are removed, so that TFT characteristics can be further improved.

本発明の実施の形態1による低温ポリシリコンTFTの製造方法について、その要部の一例を示した図である。It is the figure which showed an example of the principal part about the manufacturing method of the low temperature polysilicon TFT by Embodiment 1 of this invention. 本発明の実施の形態1による薄膜トランジスタの一構成例を示した断面図である。It is sectional drawing which showed one structural example of the thin-film transistor by Embodiment 1 of this invention. 薄膜トランジスタにおける動作特性の一例を示した図である。It is the figure which showed an example of the operating characteristic in a thin-film transistor. YAGレーザーの照射により基板上に生じる定在波の様子を示した図である。It is the figure which showed the mode of the standing wave which arises on a board | substrate by irradiation of a YAG laser. 本発明の実施の形態1による低温ポリシリコンTFTの製造方法における要部の一例を示したフローチャートである。5 is a flowchart showing an example of a main part in the method for manufacturing a low-temperature polysilicon TFT according to the first embodiment of the present invention. 本発明の実施の形態2による低温ポリシリコンTFTの製造方法について、その要部の一例を示した図である。It is the figure which showed an example of the principal part about the manufacturing method of the low temperature polysilicon TFT by Embodiment 2 of this invention. 本発明の実施の形態2による薄膜トランジスタの一構成例を示した断面図である。It is sectional drawing which showed one structural example of the thin-film transistor by Embodiment 2 of this invention. 従来の低温ポリシリコンTFTの構成を示した断面図である。It is sectional drawing which showed the structure of the conventional low-temperature polysilicon TFT. 従来における低温ポリシリコンTFTの製造プロセスの要部の一例を示した図である。It is the figure which showed an example of the principal part of the manufacturing process of the conventional low temperature polysilicon TFT.

符号の説明Explanation of symbols

1 絶縁性基板
2 窒化シリコン膜
3a 第1の酸化シリコン膜
3b 第2の酸化シリコン膜
4 多結晶シリコン膜(半導体層)
5 ゲート絶縁膜
6 ゲート電極
7 層間絶縁膜
8 ソース及びドレイン電極
9 パッシベーション膜
10,12 非晶質シリコン膜
11 YAGレーザーの照射光
A 干渉により生じる定在波
A1 定在波の節
A2 定在波の腹
D1 酸化シリコン膜の膜厚
D2 非晶質シリコン膜の膜厚
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Silicon nitride film 3a 1st silicon oxide film 3b 2nd silicon oxide film 4 Polycrystalline silicon film (semiconductor layer)
5 Gate insulating film 6 Gate electrode 7 Interlayer insulating film 8 Source and drain electrode 9 Passivation film 10, 12 Amorphous silicon film 11 Irradiation light A of YAG laser A1 Standing wave A1 generated by interference A2 Standing wave node A2 Standing wave Antinode D1 silicon oxide film thickness D2 amorphous silicon film thickness

Claims (5)

基板上に、窒化シリコン膜を形成するステップと、
記窒化シリコン膜上に100nm以上500nm以下の膜厚を有する酸化シリコン膜を形成するステップと、
上記酸化シリコン膜上に非晶質シリコンからなる半導体膜を形成するステップと
上記半導体膜にレーザーを照射し、上記半導体膜を多結晶シリコン膜とするステップと
を備え、
上記酸化シリコン膜を形成するステップは、
モノシラン系の材料ガスを用いるプラズマCVDにより、記窒化シリコン膜上に酸化シリコンからなる第1の下地膜を形成するステップと、
テトラエトキシシラン系の材料ガスを用いるプラズマCVDにより、上記第1の下地膜上に酸化シリコンからなる第2の下地膜を形成することにより、
上記窒化シリコン膜と上記第1の下地膜と上記第2の下地膜とからなるアンダーコート膜を形成するステップと、
を備え、
前記第1の下地膜の成膜速度は前記第2の下地膜の成膜速度よりも速いことを特徴とする薄膜トランジスタの製造方法。
Forming a silicon nitride film on the substrate;
Forming a silicon oxide film having a film thickness of at least 500nm or less 100nm on top Symbol silicon nitride film,
Forming a semiconductor film made of amorphous silicon on the silicon oxide film, and irradiating the semiconductor film with a laser to make the semiconductor film a polycrystalline silicon film,
The step of forming the silicon oxide film includes
By plasma CVD using a material gas of monosilane, forming a first base film made of silicon oxide on the upper Symbol silicon nitride film,
By forming a second base film made of silicon oxide on the first base film by plasma CVD using a tetraethoxysilane-based material gas ,
Forming an undercoat film comprising the silicon nitride film, the first base film, and the second base film ;
With
A method of manufacturing a thin film transistor, wherein a film formation speed of the first base film is higher than a film formation speed of the second base film .
上記第1の下地膜、第2の下地膜及び半導体膜が真空状態を保ちながら順次に形成されることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。   2. The method of manufacturing a thin film transistor according to claim 1, wherein the first base film, the second base film, and the semiconductor film are sequentially formed while maintaining a vacuum state. 上記第2の下地膜の膜厚が上記第1の下地膜の膜厚より小さいことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。   2. The method of manufacturing a thin film transistor according to claim 1, wherein the film thickness of the second base film is smaller than the film thickness of the first base film. 基板上に非晶質シリコンからなる第3の下地膜を形成するステップと、
この第3の下地膜上に窒化シリコンからなる第4の下地膜を形成するステップとを備え、
上記第1の下地膜は上記第4の下地膜上に形成され、
上記第3の下地膜、第4の下地膜、第1の下地膜、第2の下地膜及び半導体膜が真空状態を保ちながら順次に形成されることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
Forming a third underlayer of amorphous silicon on the substrate;
Forming a fourth base film made of silicon nitride on the third base film,
The first base film is formed on the fourth base film,
2. The thin film transistor according to claim 1, wherein the third base film, the fourth base film, the first base film, the second base film, and the semiconductor film are sequentially formed while maintaining a vacuum state. Manufacturing method.
上記半導体膜が形成された基板にYAGレーザーを照射し、半導体膜をアニールするステップを備えたことを特徴とする請求項1又はに記載の薄膜トランジスタの製造方法。 The semiconductor film is irradiated with YAG laser substrate formed with the thin film transistor manufacturing method according to claim 1 or 4, comprising the step of annealing the semiconductor film.
JP2003284703A 2003-08-01 2003-08-01 Thin film transistor manufacturing method Expired - Fee Related JP4239744B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003284703A JP4239744B2 (en) 2003-08-01 2003-08-01 Thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003284703A JP4239744B2 (en) 2003-08-01 2003-08-01 Thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2005056971A JP2005056971A (en) 2005-03-03
JP4239744B2 true JP4239744B2 (en) 2009-03-18

Family

ID=34364554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003284703A Expired - Fee Related JP4239744B2 (en) 2003-08-01 2003-08-01 Thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP4239744B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248987A (en) * 2006-03-17 2007-09-27 Toshiba Matsushita Display Technology Co Ltd Array substrate for display device
JP5211294B2 (en) * 2006-03-20 2013-06-12 国立大学法人 奈良先端科学技術大学院大学 Semiconductor device, thin film transistor, laser annealing apparatus, and method for manufacturing semiconductor device
KR102018318B1 (en) * 2018-09-11 2019-09-04 주식회사 유진테크 Method for forming a thin film
CN113921379A (en) * 2021-09-29 2022-01-11 上海华虹宏力半导体制造有限公司 Method for forming resonator cavity film

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150202A (en) * 1996-11-20 1998-06-02 Sharp Corp Thin film transistor and its manufacture
JP4450900B2 (en) * 1998-10-06 2010-04-14 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP4463373B2 (en) * 1999-03-23 2010-05-19 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2005056971A (en) 2005-03-03

Similar Documents

Publication Publication Date Title
US7323368B2 (en) Method for manufacturing semiconductor device and heat treatment method
JP3586558B2 (en) Method for reforming thin film and apparatus used for implementing the method
US9048220B2 (en) Method of crystallizing silicon thin film and method of manufacturing silicon thin-film transistor device
US20070290210A1 (en) Semiconductor device and method of fabricating a ltps film
KR20020032551A (en) Method of manufacturing thin-film semiconductor device
JP4153500B2 (en) Manufacturing method of semiconductor device
JP2010145984A (en) Organic electroluminescent display device and method of manufacturing the same
WO2012127769A1 (en) Method for forming semiconductor thin film, semiconductor device, method for producing semiconductor device, substrate, and thin film substrate
JP4856252B2 (en) Thin film transistor manufacturing method
JP2007220918A (en) Laser annealing method, thin-film semiconductor device, manufacturing method thereof, display, and manufacturing method thereof
JP2007035812A (en) Manufacturing method of polycrystalline silicon film and thin film transistor
KR100661104B1 (en) Thin film transistor and manufacturing method thereof
JP4239744B2 (en) Thin film transistor manufacturing method
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP2009147256A (en) Manufacturing method of semiconductor device for display device
CN105742370A (en) Low-temperature poly-crystal thin film transistor and preparation method thereof
TWI237304B (en) Method manufacturing of the semiconductor film
JP2000068518A (en) Manufacture of thin-film transistor
JP2011040594A (en) Method for manufacturing thin film transistor
JPH0992839A (en) Thin film transistor and its manufacture
JP2009283554A (en) Semiconductor device, and manufacturing method thereof
JP2009021276A (en) Thin film transistor, display device, and method of manufacturing thin film transistor
JP4271453B2 (en) Semiconductor crystallization method and thin film transistor manufacturing method
JP2006237310A (en) Mos transistor and its manufacturing method
JPH05109771A (en) Polysilicon thin film transistor and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4239744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees