JPH1187724A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH1187724A
JPH1187724A JP24631397A JP24631397A JPH1187724A JP H1187724 A JPH1187724 A JP H1187724A JP 24631397 A JP24631397 A JP 24631397A JP 24631397 A JP24631397 A JP 24631397A JP H1187724 A JPH1187724 A JP H1187724A
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
region
forming
amorphous semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24631397A
Other languages
Japanese (ja)
Inventor
Akiko Nakamura
亜希子 中村
Hiroshi Tsutsu
博司 筒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24631397A priority Critical patent/JPH1187724A/en
Publication of JPH1187724A publication Critical patent/JPH1187724A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for a semiconductor device of high performance and reliability, wherein the manufacturing process is simpler and throughput is improved. SOLUTION: A gate insulating film 5 is formed on an a-Si film 3 formed on a light-transmitting glass substrate 1. Then, impurity ions are implanted into a specified region on the gate insulating film 5 with a resist film 6 as a mask, and energy beam is emitted from the light-transmitting glass substrate 1 side to the a-Si film 3. Thus, the a-Si film 3 is crystallized to form a p-Si film 4, while the impurity ions implanted into a source region (a-Si) 3b and a drain region (a-Si) 3c are activated. As a result, a TFT of high performance and reliability is manufactured, while a method for manufacturing a TFT, wherein manufacturing process is simplified and throughput is significantly improved, is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置(L
iquid Crystal Display:以下
「LCD」と称する。)等に用いられる薄膜トランジス
タ(Thin Film Transistor:以下
「TFT」と称する。)等の半導体素子の製造方法に関
するものである。
The present invention relates to a liquid crystal display (L).
liquid Crystal Display: hereinafter referred to as “LCD”. The present invention relates to a method for manufacturing a semiconductor element such as a thin film transistor (hereinafter, referred to as “TFT”) used in the above method.

【0002】[0002]

【従来の技術】近年、TFTは、アクティブマトリック
ス方式のLCDにおける画素のスイッチング素子やイメ
ージセンサー、さらにはSRAM(Static Ra
ndom Access Memory)等に応用され
ている。
2. Description of the Related Art In recent years, TFTs have been used as pixel switching elements and image sensors in active matrix type LCDs, and SRAMs (Static Rads).
nd Access Memory).

【0003】特に、多結晶シリコン(Polycrys
talline Silicon:以下「p−Si」と
称する。)形TFTは、例えば、プロセスの最高温度が
450℃以下である低温プロセスで製造した場合、大面
積で安価なガラス基板の使用を可能とする。よって、上
記の低温プロセスのp−Si形TFT−LCDの開発は
活発に行われており、一部では実用化も始まっている。
In particular, polycrystalline silicon (Polycrys)
talline Silicon: hereinafter referred to as “p-Si”. For example, when the TFT is manufactured by a low-temperature process in which the maximum temperature of the process is 450 ° C. or less, a large-area and inexpensive glass substrate can be used. Therefore, the development of the p-Si type TFT-LCD of the above-mentioned low-temperature process has been actively carried out, and some of them have been put into practical use.

【0004】また、上記のようなp−Si形TFTは、
ゲート電極をマスクとしてイオンドーピングし、ソース
・ドレイン領域を自己整合的に形成するので、微細化や
ゲート・ドレイン間の寄生容量の縮小化を図れることに
加えて、非晶質シリコン(Amorphous Sil
icon:以下「a−Si」と称する。)形TFTより
もキャリア移動度が大きいという特性を有する。このた
め、p−Si形TFTを、例えばアクティブマトリック
ス方式のLCDに適用する場合、上記p−Si形TFT
は各画素のスイッチング素子だけでなく、これらのスイ
ッチング素子を駆動する高速ドライバー回路に使用する
ことも考えられる。この場合、画素とドライバー回路と
を一体形成して同一基板に内蔵させることにより、LC
Dの低コスト化と高精細化とを図れる。上記の理由か
ら、LCD開発は、画素のドライバー回路を同一基板上
に内蔵する方向に進んでいる。
Further, the p-Si type TFT as described above is
Since the source and drain regions are formed in a self-aligned manner by ion doping using the gate electrode as a mask, not only miniaturization and reduction of the parasitic capacitance between the gate and drain can be achieved, but also amorphous silicon (Amorphous Silo)
icon: Hereinafter, referred to as “a-Si”. It has a characteristic that the carrier mobility is larger than that of the TFT. Therefore, when the p-Si type TFT is applied to, for example, an active matrix type LCD, the p-Si type TFT is used.
Can be used not only for the switching elements of each pixel but also for a high-speed driver circuit for driving these switching elements. In this case, by forming the pixel and the driver circuit integrally and incorporating them on the same substrate, LC
D can be reduced in cost and higher in definition. For the above reasons, the development of LCDs has been proceeding in a direction in which a driver circuit for pixels is built on the same substrate.

【0005】以下に、上記p−Si形TFTの製造方法
の一従来例を説明する。図3は、p−Si形TFTの製
造方法を示す断面模式図である。
Hereinafter, a conventional example of a method for manufacturing the p-Si type TFT will be described. FIG. 3 is a schematic sectional view illustrating a method for manufacturing a p-Si type TFT.

【0006】まず、歪み点600℃前後の透光性ガラス
基板1上に下地絶縁膜111を形成する。次に、上記下
地絶縁膜111上に、a−Si膜を形成した後、レーザ
アニール等により結晶化させてp−Si膜113を形成
し、これを島状にパターニングする。さらに、p−Si
膜113上にゲート絶縁膜114の成膜を行う。さら
に、ゲート絶縁膜114上にゲート電極116となる導
電性金属薄膜の成膜を行い、これを所定の形状にパター
ニングする。次に、ゲート電極116をマスクとして、
p−Si膜113にリン、またはボロン等の不純物イオ
ンをイオンドーピング法にて注入し、p−Si膜113
にチャネル領域113a、ソース領域113bおよびド
レイン領域113cを形成する(図3(a)参照)。
First, a base insulating film 111 is formed on a translucent glass substrate 1 having a strain point of about 600 ° C. Next, after forming an a-Si film on the base insulating film 111, it is crystallized by laser annealing or the like to form a p-Si film 113, which is patterned into an island shape. Furthermore, p-Si
A gate insulating film 114 is formed over the film 113. Further, a conductive metal thin film to be the gate electrode 116 is formed on the gate insulating film 114, and is patterned into a predetermined shape. Next, using the gate electrode 116 as a mask,
Impurity ions such as phosphorus or boron are implanted into the p-Si film 113 by an ion doping method.
Next, a channel region 113a, a source region 113b, and a drain region 113c are formed (see FIG. 3A).

【0007】さらに、例えばアニール炉等の装置内にお
いて、300℃〜600℃の雰囲気中で2、3時間から
数十時間程度、熱アニール処理を行うことにより、不純
物イオンの活性化を行う。すなわち、不純物イオンの注
入によって生じた格子欠陥の回復と、注入した不純物イ
オンの格子位置への置換とを行う(図3(b)参照)。
Further, the impurity ions are activated by performing a thermal annealing process in an atmosphere of 300 ° C. to 600 ° C. for a few hours to several tens of hours in an apparatus such as an annealing furnace. That is, recovery of lattice defects caused by impurity ion implantation and substitution of the implanted impurity ions with lattice positions are performed (see FIG. 3B).

【0008】続いて、層間絶縁膜117の成膜を行い、
コンタクトホール118・118を開口する。さらに、
導電性の金属薄膜の成膜を行い、これを所定の形状にパ
ターニングしてソース電極119およびドレイン電極1
20を形成する。最後に、p−Si膜113に対して、
温度350℃、処理時間2時間で水素プラズマ雰囲気中
でプラズマ水素化処理を行うと、p−Si形TFTが完
成する(図3(c)参照)。
Subsequently, an interlayer insulating film 117 is formed.
Contact holes 118 are opened. further,
A conductive metal thin film is formed and patterned into a predetermined shape to form a source electrode 119 and a drain electrode 1.
20 is formed. Finally, for the p-Si film 113,
When plasma hydrogenation is performed in a hydrogen plasma atmosphere at a temperature of 350 ° C. and a processing time of 2 hours, a p-Si type TFT is completed (see FIG. 3C).

【0009】ここで、上記不純物イオンの活性化は、以
下のような理由により必要とされる。すなわち、注入し
た不純物イオンが格子位置に置換されなければ、上記不
純物イオンは電子および正孔の供給源とはなれず、した
がって、結晶中を動き回れるキャリアの数が減少し、T
FT特性は低下する。このため、ソース領域113bお
よびドレイン領域113cに注入した不純物イオンをシ
リコン結晶の格子位置に置換させる必要がある。また、
上記p−Si膜113において、チャネル領域113a
は不純物イオンが注入されないので結晶性が維持される
のに対し、ソース領域113bおよびドレイン領域11
3cでは、不純物イオンが注入される際のイオン衝撃に
よって結晶性が損なわれ、格子欠陥が多数発生する。こ
れにより、例えばソース領域113bおよびドレイン領
域113cのシート抵抗が高くなり、TFT特性が劣化
する。また、上記イオン衝撃により、上記ソース領域1
13bおよびドレイン領域113cの上層部が、それぞ
れ非晶質化してしまう場合も発生する。この場合、ソー
ス領域113bおよびドレイン領域113cと、ソース
電極119およびドレイン電極120とのコンタクト部
が、高抵抗化することがある。
Here, the activation of the impurity ions is required for the following reasons. That is, if the implanted impurity ions are not replaced at the lattice positions, the impurity ions cannot be a source of electrons and holes, and therefore the number of carriers that can move around the crystal decreases, and T
FT characteristics are degraded. Therefore, it is necessary to replace the impurity ions implanted into the source region 113b and the drain region 113c with the lattice positions of the silicon crystal. Also,
In the p-Si film 113, the channel region 113a
Does not have impurity ions implanted, thereby maintaining the crystallinity, whereas the source region 113b and the drain region 11
In 3c, crystallinity is impaired by ion bombardment when impurity ions are implanted, and many lattice defects occur. Thereby, for example, the sheet resistance of the source region 113b and the drain region 113c increases, and the TFT characteristics deteriorate. Further, the source region 1 is formed by the ion bombardment.
In some cases, the upper layer portions of the drain region 13b and the drain region 113c become amorphous. In this case, the resistance of the contact portion between the source region 113b and the drain region 113c and the source electrode 119 and the drain electrode 120 may be increased.

【0010】さらに、p−Si膜113とゲート絶縁膜
114との界面や、p−Si膜113の結晶粒界には、
トラップや準位、ダングリングボンド等が存在する。特
に、チャネル領域113aと、ソース領域113bおよ
びドレイン領域113cとの境界では、不純物イオンの
存在の有無によって結晶構造の秩序性が異なることか
ら、これらの境界部近傍における結晶構造が連続的に変
化していないので、上記の欠陥が多数発生しやすい。こ
のため、TFTの初期特性や、信頼性が低下しがちであ
る。したがって、上記のような、不純物イオンの格子位
置への置換や格子欠陥、非晶質化した部分等の結晶性を
回復させるために、上記活性化が必要となる。
Further, at the interface between the p-Si film 113 and the gate insulating film 114 and at the crystal grain boundaries of the p-Si film 113,
There are traps, levels, dangling bonds, and the like. In particular, at the boundary between the channel region 113a and the source region 113b and the drain region 113c, the order of the crystal structure is different depending on the presence or absence of impurity ions. Therefore, the crystal structure near these boundaries changes continuously. Therefore, many of the above defects are likely to occur. For this reason, the initial characteristics and reliability of the TFT tend to decrease. Therefore, the above-described activation is necessary in order to replace the impurity ions at the lattice positions and to restore the crystallinity of the lattice defect, the amorphous portion, and the like as described above.

【0011】上記不純物イオンの活性化は、一般には、
1,000℃近い高温での熱処理が好ましいが、安価な
ガラス基板を用いる場合、ガラス基板の歪み点温度以上
の温度で活性化アニールを行うことは不可能である。そ
こで、上記のように、比較的低温(300℃〜600
℃)で長時間の熱アニールが多く行われている。また、
上記不純物イオンを活性化させる他の方法としては、短
時間で局所的にレーザー光を照射し、p−Si膜にエネ
ルギーを付与するレーザーアニール法も用いられてい
る。
The activation of the impurity ions is generally performed by
Although heat treatment at a high temperature close to 1,000 ° C. is preferable, when an inexpensive glass substrate is used, activation annealing cannot be performed at a temperature equal to or higher than the strain point temperature of the glass substrate. Therefore, as described above, a relatively low temperature (300 ° C. to 600 ° C.)
℃), and long-time thermal annealing is often performed. Also,
As another method for activating the impurity ions, a laser annealing method of locally irradiating a laser beam in a short time to impart energy to a p-Si film is also used.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記熱
アニールは低温で行うことから、不純物イオンを活性化
させるには長時間を要する。しかも、上記の非晶質化し
た部分を回復するまで充分に活性化を行うのは困難であ
る。したがって、TFTの製造におけるスループットが
低下し、しかもTFTの初期特性や信頼性を向上させる
ことが困難であるという問題点を有する。
However, since the thermal annealing is performed at a low temperature, it takes a long time to activate the impurity ions. In addition, it is difficult to sufficiently activate the amorphous portion until the amorphous portion is recovered. Therefore, there is a problem that the throughput in the manufacture of the TFT is reduced, and it is difficult to improve the initial characteristics and reliability of the TFT.

【0013】一方、レーザーアニール法により活性化ア
ニールを行う場合には、ゲート電極116によってレー
ザー光が遮蔽されるために、チャネル領域113aと、
ソース領域113bおよびドレイン領域113cとの境
界部近傍が活性化されにくい上、これらの領域にわたっ
て結晶性を連続的に変化させることが非常に困難であ
り、やはり、TFTの初期特性や、信頼性の低下を招く
という問題点を有する。
On the other hand, when the activation annealing is performed by the laser annealing method, since the laser light is shielded by the gate electrode 116, the channel region 113a and the
The vicinity of the boundary between the source region 113b and the drain region 113c is hardly activated, and it is very difficult to continuously change the crystallinity over these regions. There is a problem that it causes a decrease.

【0014】さらに、従来のTFTの製造方法では、p
−Si膜113を縞状にパターニングした後にゲート絶
縁膜114が成膜されるので、p−Si膜113とゲー
ト絶縁膜114との界面に不純物が混入あるいは吸着し
がちであり、例えば単結晶シリコン基板上に作製するト
ランジスタのように、清浄で欠陥の少ない界面を得るこ
とが困難である。それゆえ、一層TFTの特性等を向上
させることが困難であるという問題点も有する。
Further, in the conventional method for manufacturing a TFT, p
Since the gate insulating film 114 is formed after the Si film 113 is patterned in a stripe shape, impurities are likely to be mixed or adsorbed at the interface between the p-Si film 113 and the gate insulating film 114. It is difficult to obtain a clean and low-defect interface like a transistor manufactured over a substrate. Therefore, there is also a problem that it is difficult to further improve the characteristics and the like of the TFT.

【0015】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、製造工程を簡略化しかつス
ループットを大幅に向上させると共に、高性能で、高信
頼性の半導体素子の製造方法を提供することにある。
The present invention has been made in view of the above-mentioned conventional problems, and has as its object to simplify the manufacturing process and greatly improve the throughput, and to manufacture a high-performance and highly reliable semiconductor device. It is to provide a method.

【0016】[0016]

【課題を解決するための手段】本願発明者等は、上記従
来の問題点を解決すべく、半導体素子の製造方法につい
て鋭意検討した。その結果、予めイオン遮蔽膜をマスク
として非晶質半導体層に不純物イオンを注入した後に、
基板側からエネルギービームを照射し、上記非晶質半導
体層を結晶化させて結晶性半導体層を形成すると共に、
上記不純物イオンを活性化させる半導体素子の製造方法
が、製造工程を簡略化しかつスループットを大幅に向上
させると共に、高性能で、高信頼性の半導体素子を提供
できることを見出して、本発明を完成させるに至った。
Means for Solving the Problems The present inventors diligently studied a method of manufacturing a semiconductor device in order to solve the above conventional problems. As a result, after previously implanting impurity ions into the amorphous semiconductor layer using the ion shielding film as a mask,
Irradiating an energy beam from the substrate side to crystallize the amorphous semiconductor layer to form a crystalline semiconductor layer,
The inventors have found that the method for manufacturing a semiconductor device that activates the impurity ions can simplify the manufacturing process and significantly improve the throughput, and can provide a semiconductor device with high performance and high reliability, thereby completing the present invention. Reached.

【0017】すなわち、請求項1に記載の発明の半導体
素子の製造方法は、上記の課題を解決するために、基板
上に非晶質半導体層を形成する非晶質半導体層形成工程
と、上記非晶質半導体層上の所定の第1領域に、イオン
遮蔽膜を形成するイオン遮蔽膜形成工程と、上記非晶質
半導体層における、上記イオン遮蔽膜によって遮蔽され
ていない第2領域に、不純物イオンを注入する不純物イ
オン注入工程と、上記非晶質半導体層における第1領域
および第2領域に、上記基板側から、エネルギービーム
を照射することによって、上記非晶質半導体層を結晶化
させて結晶性半導体層を形成すると共に、上記不純物イ
オンを活性化させる結晶性半導体層形成工程とを含むこ
とを特徴とする。
That is, according to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming an amorphous semiconductor layer on a substrate; An ion shielding film forming step of forming an ion shielding film in a predetermined first region on the amorphous semiconductor layer; and forming an ion shielding film in the second region of the amorphous semiconductor layer which is not shielded by the ion shielding film. An impurity ion implanting step of implanting ions, and irradiating the first region and the second region in the amorphous semiconductor layer with an energy beam from the substrate side to crystallize the amorphous semiconductor layer. Forming a crystalline semiconductor layer and activating the impurity ions.

【0018】上記の方法によれば、結晶性半導体層形成
工程により、非晶質半導体層を溶融し結晶化させると共
に、不純物イオンを注入した際のイオン衝撃により生じ
る格子欠陥を回復し、かつ不純物イオンを格子位置に置
換して活性化させるので、従来必要であった結晶性半導
体層を形成する工程と、不純物イオンを活性化する工程
とを一度に行うことができ、製造工程の簡略化と共に、
スループットの大幅な向上を可能とする。
According to the above-described method, the amorphous semiconductor layer is melted and crystallized in the crystalline semiconductor layer forming step, and lattice defects caused by ion bombardment when impurity ions are implanted are recovered. Since the ions are replaced at the lattice positions and activated, the step of forming the crystalline semiconductor layer and the step of activating the impurity ions, which were conventionally required, can be performed at once, and the manufacturing process can be simplified. ,
It enables a significant improvement in throughput.

【0019】また、基板側からエネルギービームを照射
するので、イオン遮蔽膜によってエネルギービームが遮
られることはなく、したがって不純物イオンを注入した
第1領域と、不純物イオンを注入しない第2領域との境
界部近傍も活性化できる。
In addition, since the energy beam is irradiated from the substrate side, the energy beam is not blocked by the ion shielding film. Therefore, the boundary between the first region into which impurity ions are implanted and the second region into which impurity ions are not implanted. The vicinity of the part can also be activated.

【0020】さらに、非晶質半導体層に不純物イオンを
注入した後に、非晶質半導体層を結晶化させるので、不
純物イオンの活性化率を一層向上させることができる。
しかも、不純物イオンの注入による格子欠陥や非晶質化
部分が生じず、また、たとえ上記不純物イオンの注入に
よるダメージや欠陥が非晶質半導体層に生じても、その
後結晶性半導体層形成工程にて結晶性半導体層を形成す
るので、上記ダメージや欠陥を解消することができる。
Further, since the amorphous semiconductor layer is crystallized after the impurity ions are implanted into the amorphous semiconductor layer, the activation rate of the impurity ions can be further improved.
In addition, lattice defects and amorphous portions do not occur due to the implantation of the impurity ions, and even if damage or defects due to the implantation of the impurity ions occur in the amorphous semiconductor layer, the crystal semiconductor layer forming step is performed thereafter. Since the crystalline semiconductor layer is formed by the above, the damage and the defect can be eliminated.

【0021】したがって、初期特性や信頼性を向上させ
た半導体素子を得ることができる。
Therefore, a semiconductor device with improved initial characteristics and reliability can be obtained.

【0022】請求項2に記載の発明の半導体素子の製造
方法は、請求項1に記載の発明において、上記の課題を
解決するために、上記結晶性半導体層形成工程は、非晶
質半導体層における第1領域および第2領域に、上記第
2領域を結晶化させ得る第1エネルギー密度のエネルギ
ービームを照射することにより、上記第2領域を結晶化
させる工程と、上記工程後に、非晶質半導体層における
第1領域および第2領域に、上記第1領域を結晶化させ
得ると共に、少なくとも上記第1エネルギー密度よりも
高い第2エネルギー密度のエネルギービームを照射する
ことにより、上記第1領域を結晶化させる工程とを含む
ことを特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein the step of forming a crystalline semiconductor layer comprises the step of forming an amorphous semiconductor layer. Irradiating the first region and the second region with an energy beam having a first energy density capable of crystallizing the second region, thereby crystallizing the second region; The first region and the second region in the semiconductor layer can be crystallized in the first region and irradiated with an energy beam having a second energy density higher than at least the first energy density, so that the first region is crystallized. Crystallizing step.

【0023】上記の方法によれば、第1領域と、第2領
域との融点の差を利用して、非晶質半導体層における第
2領域を結晶化させた後に第1領域を結晶化させるの
で、第2領域において形成された結晶粒を核として、第
1領域の方向に結晶成長が進行する。
According to the above method, the first region is crystallized after the second region in the amorphous semiconductor layer is crystallized using the difference in melting point between the first region and the second region. Therefore, crystal growth proceeds in the direction of the first region with the crystal grains formed in the second region as nuclei.

【0024】これにより、結晶粒の大きな結晶性半導体
層を形成できると共に、不純物イオンの存在の有無によ
って結晶構造の秩序性が異なる第1領域から第2領域に
わたって、連続的に変化した結晶構造を形成することが
できる。したがって、上記境界部近傍において、結晶格
子の不整合やトラップ、および準位等の発生を低減で
き、良好な境界部を有する半導体素子を得ることができ
る。
Thus, a crystalline semiconductor layer having large crystal grains can be formed, and a crystal structure that has continuously changed from the first region to the second region, in which the order of the crystal structure differs depending on the presence or absence of impurity ions, can be obtained. Can be formed. Therefore, in the vicinity of the boundary, the occurrence of crystal lattice mismatch, traps, levels, and the like can be reduced, and a semiconductor element having a favorable boundary can be obtained.

【0025】請求項3に記載の発明の半導体素子の製造
方法は、請求項1に記載の発明において、上記の課題を
解決するために、上記結晶性半導体層形成工程は、上記
エネルギービームの照射により、上記第2領域から上記
第1領域に結晶成長させることを特徴とする。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein the crystalline semiconductor layer forming step is performed by irradiating the energy beam with the energy beam. Thus, the crystal is grown from the second region to the first region.

【0026】上記の方法によれば、第2領域において形
成された結晶粒を核として、第1領域の方向に結晶成長
が進行するので、結晶粒の大きな結晶性半導体層を形成
できると共に、不純物イオンの存在の有無によって結晶
構造の秩序性が異なる第1領域から第2領域にわたっ
て、連続的に変化した結晶構造を形成することができ
る。したがって、上記境界部近傍において、結晶格子の
不整合やトラップ、および準位等の発生を低減でき、良
好な境界部を有する半導体素子を得ることができる。
According to the above method, the crystal growth proceeds in the direction of the first region with the crystal grains formed in the second region as nuclei, so that a crystalline semiconductor layer having large crystal grains can be formed and impurities can be formed. A continuously changed crystal structure can be formed from the first region to the second region in which the order of the crystal structure differs depending on the presence or absence of ions. Therefore, in the vicinity of the boundary, the occurrence of crystal lattice mismatch, traps, levels, and the like can be reduced, and a semiconductor element having a favorable boundary can be obtained.

【0027】請求項4に記載の発明の半導体素子の製造
方法は、請求項1、または請求項2に記載の発明におい
て、上記の課題を解決するために、上記結晶性半導体層
形成工程は、イオン遮蔽膜がエネルギービームを反射し
得る材料からなる場合に、上記イオン遮蔽膜が存在する
状態で行うことを特徴とする。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first or second aspect, wherein the step of forming a crystalline semiconductor layer comprises the steps of: When the ion shielding film is made of a material capable of reflecting an energy beam, the ion shielding film is performed in a state where the ion shielding film is present.

【0028】上記の方法によれば、少なくとも非晶質半
導体層の全面に、基板側から照射したエネルギービーム
の一部が上記非晶質半導体層を透過すると、イオン遮蔽
膜により結晶性半導体層側へ反射される。これにより、
反射されたエネルギービームによって、非晶質半導体層
がさらに加熱されるので、照射時のエネルギービームの
エネルギー密度を低減できる。
According to the above-described method, when at least a part of the energy beam irradiated from the substrate side passes through the amorphous semiconductor layer over at least the entire surface of the amorphous semiconductor layer, the ion shielding film causes the ion shielding film to close the crystalline semiconductor layer side. Is reflected to This allows
The amorphous semiconductor layer is further heated by the reflected energy beam, so that the energy density of the energy beam during irradiation can be reduced.

【0029】請求項5に記載の発明の半導体素子の製造
方法は、請求項4に記載の発明において、上記の課題を
解決するために、上記イオン遮蔽膜は、ゲート電極であ
ることを特徴とする。
According to a fifth aspect of the invention, there is provided a method of manufacturing a semiconductor device according to the fourth aspect, wherein the ion shielding film is a gate electrode in order to solve the above problem. I do.

【0030】上記の方法によれば、ゲート電極をイオン
遮蔽膜として使用するので、上記ゲート電極をマスクと
して不純物イオンを注入すると、第2領域が自己整合的
に形成される。これにより、TFTの寄生容量の低減と
微細化とを可能とする上に、イオン遮蔽膜とゲート電極
とを別々に形成する工程が不必要となるので、製造工程
を一層簡略化できる。
According to the above method, since the gate electrode is used as an ion shielding film, the second region is formed in a self-aligned manner when impurity ions are implanted using the gate electrode as a mask. As a result, the process of separately forming the ion shielding film and the gate electrode becomes unnecessary in addition to the reduction of the parasitic capacitance and miniaturization of the TFT, so that the manufacturing process can be further simplified.

【0031】請求項6に記載の発明の半導体素子の製造
方法は、請求項1、または請求項2に記載の発明におい
て、上記の課題を解決するために、上記結晶性半導体層
形成工程の前に、上記イオン遮蔽膜を剥離する剥離工程
と、上記非晶質半導体層上の所定の領域に、上記エネル
ギービームを反射する反射層を形成する工程とを含むこ
とを特徴とする。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first or second aspect of the present invention, wherein the method comprises the steps of: And a step of forming a reflection layer for reflecting the energy beam in a predetermined region on the amorphous semiconductor layer.

【0032】上記の方法によれば、イオン遮蔽膜として
エネルギービームを反射し得る材料からなるものを用い
た場合と同様に、照射時のエネルギービームのエネルギ
ー密度を低減できる。また、イオン遮蔽膜として不純物
イオンを遮蔽するのにより適した薄膜を形成できる上
に、反射層としてエネルギービームを反射するのにより
適した薄膜を形成できる。
According to the above-described method, the energy density of the energy beam at the time of irradiation can be reduced as in the case where the ion shielding film is made of a material capable of reflecting the energy beam. Further, a thin film more suitable for shielding impurity ions can be formed as an ion shielding film, and a thin film more suitable for reflecting an energy beam can be formed as a reflection layer.

【0033】請求項7に記載の発明の半導体素子の製造
方法は、請求項1、または請求項2に記載の発明におい
て、上記の課題を解決するために、上記結晶性半導体層
形成工程の前に、上記イオン遮蔽膜を剥離する剥離工程
と、上記非晶質半導体層上の所定の領域に、上記非晶質
半導体層をエネルギービームで加熱する際に発生する熱
を熱保持する熱保持層を形成する工程とを含むことを特
徴とする。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first or second aspect of the present invention, wherein the method comprises: A peeling step of peeling the ion shielding film, and a heat holding layer for holding heat generated when the amorphous semiconductor layer is heated by an energy beam in a predetermined region on the amorphous semiconductor layer. And a step of forming

【0034】上記の方法によれば、イオン遮蔽膜として
エネルギービームを熱保持する材料を用いた場合と同様
に、照射時のエネルギービームのエネルギー密度を低減
できる。また、イオン遮蔽膜として不純物イオンを遮蔽
するのにより適した薄膜を形成できる上に、熱保持層と
してエネルギービームを熱保持するのにより適した薄膜
を形成できる。
According to the above-described method, the energy density of the energy beam at the time of irradiation can be reduced, similarly to the case where a material that holds the energy beam as heat is used as the ion shielding film. In addition, a thin film more suitable for shielding impurity ions can be formed as an ion shielding film, and a thin film more suitable for holding an energy beam as heat can be formed as a heat retaining layer.

【0035】請求項8に記載の発明の半導体素子の製造
方法は、請求項1ないし請求項7の何れか1つに記載の
発明において、上記の課題を解決するために、上記非晶
質半導体層形成工程によって形成された上記非晶質半導
体層上に、ゲート絶縁膜を形成するゲート絶縁膜形成工
程を含み、上記ゲート絶縁膜形成工程後に上記結晶性半
導体層形成工程を行うことを特徴とする。
According to a eighth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to any one of the first to seventh aspects, wherein the amorphous semiconductor is provided to solve the above problem. A gate insulating film forming step of forming a gate insulating film on the amorphous semiconductor layer formed by the layer forming step, wherein the crystalline semiconductor layer forming step is performed after the gate insulating film forming step. I do.

【0036】上記の方法によれば、結晶性半導体層は、
ゲート絶縁膜の形成後に非晶質半導体層を結晶化させて
形成されるので、上記ゲート絶縁膜と結晶性半導体層と
の界面への不純物の混入や、吸着が防止される。これに
より、欠陥の発生を抑制できるので、良好な界面を有
し、かつ電界効果移動度の大きな半導体素子を得ること
ができる。
According to the above method, the crystalline semiconductor layer is
Since the amorphous semiconductor layer is formed by crystallization after the formation of the gate insulating film, entry of impurities into the interface between the gate insulating film and the crystalline semiconductor layer and adsorption thereof are prevented. Thus, generation of defects can be suppressed, so that a semiconductor element having a favorable interface and high field-effect mobility can be obtained.

【0037】[0037]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施の形態1)本発明の実施の一形態について、図1
に基づいて説明すれば以下の通りである。
(Embodiment 1) An embodiment of the present invention will be described with reference to FIG.
This will be described below.

【0038】図1は、アクティブマトリックス型液晶表
示装置等に用いる場合の、本実施の形態に係るTFTの
製造工程を示す断面模式図である。
FIG. 1 is a schematic sectional view showing a manufacturing process of a TFT according to the present embodiment when used in an active matrix type liquid crystal display device or the like.

【0039】まず、本実施の形態の製造方法によって製
造された、半導体素子としてのTFTの構造について説
明する。
First, the structure of a TFT as a semiconductor element manufactured by the manufacturing method of the present embodiment will be described.

【0040】図1(f)に示すように、上記TFTは、
基板としての透光性ガラス基板1上に、下地絶縁膜2
と、p−Si膜4と、ゲート絶縁膜5と、層間絶縁膜8
と、ゲート電極7、ソース電極10およびドレイン電極
11の3つの電極とが設けられて構成されている。
As shown in FIG. 1F, the TFT is
A base insulating film 2 is formed on a transparent glass substrate 1 as a substrate.
, P-Si film 4, gate insulating film 5, interlayer insulating film 8
And three electrodes of a gate electrode 7, a source electrode 10, and a drain electrode 11.

【0041】上記透光性ガラス基板1は、例えば歪み点
670℃で、厚さ1.1mmからなる。
The translucent glass substrate 1 has, for example, a strain point of 670 ° C. and a thickness of 1.1 mm.

【0042】上記p−Si膜4は上記下地絶縁膜2上に
形成されており、かつ所定の形状にパターニングされた
結晶性半導体層である。さらに、p−Si膜4は、チャ
ネル領域(p−Si)4aと、ソース領域(p−Si)
4bおよびドレイン領域(p−Si)4cとからなって
いる。上記ソース領域(p−Si)4b、およびドレイ
ン領域(p−Si)4cは、チャネル領域(p−Si)
4aの両側に位置し、リンまたはボロン等の不純物イオ
ンがドーピングされている。
The p-Si film 4 is a crystalline semiconductor layer formed on the base insulating film 2 and patterned into a predetermined shape. Further, the p-Si film 4 includes a channel region (p-Si) 4a and a source region (p-Si)
4b and a drain region (p-Si) 4c. The source region (p-Si) 4b and the drain region (p-Si) 4c form a channel region (p-Si).
4a, both sides are doped with impurity ions such as phosphorus or boron.

【0043】前記ゲート絶縁膜5は、例えばSiO2
らなる絶縁膜であり、上記p−Si膜4および下地絶縁
膜2の上方に形成されている。
The gate insulating film 5 is an insulating film made of, for example, SiO 2 , and is formed above the p-Si film 4 and the underlying insulating film 2.

【0044】前記ゲート電極7は、例えばアルミニウム
(Al)等からなり、ゲート絶縁膜5の上方における、
p−Si膜4のチャネル領域(p−Si)4aに対応す
る位置にある。
The gate electrode 7 is made of, for example, aluminum (Al) or the like.
It is located at a position corresponding to the channel region (p-Si) 4a of the p-Si film 4.

【0045】前記層間絶縁膜8は、例えばSiO2 から
なり、上記ゲート電極7、およびゲート絶縁膜5の上方
に積層されている。
The interlayer insulating film 8 is made of, for example, SiO 2 and is laminated above the gate electrode 7 and the gate insulating film 5.

【0046】上記層間絶縁膜8、およびゲート絶縁膜5
には、それぞれp−Si膜4のソース領域(p−Si)
4b、またはドレイン領域(p−Si)4cに達するコ
ンタクトホール9・9が形成されている。前記ソース電
極10およびドレイン電極11は、このコンタクトホー
ル9・9を介して、上記ソース領域(p−Si)4bま
たは上記ドレイン領域(p−Si)4cと接触するよう
に形成されている。
The above-mentioned interlayer insulating film 8 and gate insulating film 5
Respectively, the source region (p-Si) of the p-Si film 4
A contact hole 9.9 reaching 4b or the drain region (p-Si) 4c is formed. The source electrode 10 and the drain electrode 11 are formed to be in contact with the source region (p-Si) 4b or the drain region (p-Si) 4c via the contact holes 9.9.

【0047】上記ゲート電極7、ソース電極10および
ドレイン電極11は、図示の断面以外の部分で所定の形
状にパターニングされることにより、配線パターンを構
成している。
The gate electrode 7, the source electrode 10, and the drain electrode 11 form a wiring pattern by being patterned into a predetermined shape at a portion other than the illustrated cross section.

【0048】次に、本実施の形態に係るTFTの製造方
法について以下に説明する。
Next, a method of manufacturing the TFT according to the present embodiment will be described below.

【0049】まず、図1(a)に示すように、上記透光
性ガラス基板1上に、例えばSiO 2 からなる下地絶縁
膜2を、常圧CVD(Chemical Vapor
Deposition)法にて450℃で成膜する。上
記下地絶縁膜2の膜厚は、例えば2,000Åである。
なお、上記下地絶縁膜2は必ずしも設けなくてもよい。
次に、プラズマCVD法にて、非晶質半導体層としての
a−Si膜3の成膜を、膜厚が500Åとなるように行
い、エッチングにて所定の形状にパターニングする。続
いて、上記a−Si膜3上に、ゲート絶縁膜5を常圧C
VD法にて450℃で、膜厚1,000Åとなるように
成膜する。さらに、上記ゲート絶縁膜5上の全面にレジ
スト剤を塗布し、露光および現像により所定の形状にパ
ターニングする。これにより、イオン遮蔽膜としてのレ
ジスト膜6を形成する。上記レジスト膜6としては、不
純物イオンを遮蔽するものであれば特に限定されるもの
ではなく、従来公知の種々のものを採用することができ
る。具体的には、例えばポジレジスト(商品名:OFP
R−5000、東京応化株式会社製)等が挙げられる。
また、レジスト剤のように感光性を有するものに限ら
ず、フォトリソグラフィーによってパターニングし得る
もの等でもよい。さらに、上記レジスト膜6は、上記不
純物イオンの注入する際に、ダストの発生が少ない材料
からなるものであれば、より好ましい。
First, as shown in FIG.
For example, SiO 2 TwoBase insulation made of
The film 2 is formed by atmospheric pressure CVD (Chemical Vapor).
A film is formed at 450 ° C. by a Deposition method. Up
The thickness of the base insulating film 2 is, for example, 2,000 °.
Note that the base insulating film 2 is not necessarily provided.
Next, an amorphous semiconductor layer is formed by a plasma CVD method.
The a-Si film 3 is formed so that the film thickness becomes 500 °.
Then, it is patterned into a predetermined shape by etching. Continued
Then, the gate insulating film 5 is formed on the a-Si film 3 by the normal pressure C.
VD method so that the film thickness is 1,000 mm at 450 ° C.
Form a film. Further, a resist is formed on the entire surface of the gate insulating film 5.
A coating agent is applied and exposed and developed to form a predetermined shape.
Turn. As a result, the layer as an ion shielding film
A dist film 6 is formed. As the resist film 6,
What is particularly limited as long as it blocks pure ions
Rather, it is possible to adopt various conventionally known ones.
You. Specifically, for example, a positive resist (product name: OFP
R-5000, manufactured by Tokyo Ohka Co., Ltd.).
Also, limited to photosensitive materials such as resist agents
Can be patterned by photolithography
Or the like. Further, the resist film 6 has
Materials that generate less dust when implanting pure ions
It is more preferable if it consists of

【0050】次に、図1(b)に示すように、上記レジ
スト膜6をマスクとして、a−Si膜3に、例えばイオ
ンドーピング法にて、リン、またはボロン等の不純物イ
オンを注入する。すなわち、上記a−Si膜3に、第1
領域としてのチャネル領域(a−Si)3aと、このチ
ャネル領域3aの両側に第2領域としてのソース領域
(a−Si)3bおよびドレイン領域(a−Si)3c
とを形成する。続いて、上記レジスト膜6を剥離した
後、パターニングしたa−Si膜3に対して450℃、
60分間の脱水素処理を行う。この脱水素処理により、
a−Si膜3の結晶化(後述する)を行う際の、水素の
脱離によるシリコン膜のアブレーションの発生が防止さ
れる。
Next, as shown in FIG. 1B, using the resist film 6 as a mask, an impurity ion such as phosphorus or boron is implanted into the a-Si film 3 by, for example, an ion doping method. That is, the first a-Si film 3
A channel region (a-Si) 3a as a region, and a source region (a-Si) 3b and a drain region (a-Si) 3c as second regions on both sides of the channel region 3a.
And are formed. Subsequently, after the resist film 6 is peeled off, the patterned a-Si film 3 is subjected to 450 ° C.
A dehydrogenation treatment is performed for 60 minutes. By this dehydrogenation treatment,
When the a-Si film 3 is crystallized (described later), generation of ablation of the silicon film due to desorption of hydrogen is prevented.

【0051】次に、図1(c)に示すように、脱水素処
理後、透光性ガラス基板1側からa−Si膜3の全面
に、例えばパルスレーザアニール法にてレーザー光を照
射し、結晶性半導体層としてのp−Si膜4を形成す
る。より詳しくは、例えばXeCl(波長308nm)
等のエキシマレーザを用い、ビームの断面形状が、例え
ば一辺が数ミリの方形である30nsのレーザー光パル
スを16パルス照射する。ここで、レーザー光のエネル
ギー密度(単位面積当たりの照射エネルギー:mJ/c
2 )は、a−Si膜3を結晶化させるのに適した温度
に加熱できるように、適宜設定すればよい。また、レー
ザー光の波長は、シリコン薄膜への吸収が大きく、かつ
透光性ガラス基板1を透過する波長を用いる必要があ
る。具体的には、上記308nmの波長のレーザー光
は、シリコン薄膜に吸収されやすく、また、透光性ガラ
ス基板1として厚さ1.1mmのコーニング社製の♯7
059(商品名)を使用し、300nm以上の波長を有
するレーザー光を照射すると、50%以上の透過率が得
られることを確認している。また、透光性ガラス基板1
として石英基板を用いれば、さらに短波長のレーザー光
の使用も可能である。
Next, as shown in FIG. 1C, after the dehydrogenation treatment, the entire surface of the a-Si film 3 is irradiated with laser light from the side of the translucent glass substrate 1 by, for example, a pulse laser annealing method. Then, a p-Si film 4 as a crystalline semiconductor layer is formed. More specifically, for example, XeCl (wavelength 308 nm)
Using an excimer laser such as that described above, 16 pulses of a 30 ns laser light pulse whose cross-sectional shape is a square having several millimeters on one side are applied. Here, the energy density of laser light (irradiation energy per unit area: mJ / c
m 2 ) may be appropriately set so that the a-Si film 3 can be heated to a temperature suitable for crystallization. Further, it is necessary to use the wavelength of the laser light that has a large absorption in the silicon thin film and that transmits the light transmitting glass substrate 1. Specifically, the laser light having a wavelength of 308 nm is easily absorbed by a silicon thin film, and the translucent glass substrate 1 is a 1.1 mm thick # 7 manufactured by Corning Incorporated.
It has been confirmed that when using 059 (trade name) and irradiating a laser beam having a wavelength of 300 nm or more, a transmittance of 50% or more can be obtained. Further, the translucent glass substrate 1
If a quartz substrate is used, laser light having a shorter wavelength can be used.

【0052】上記のようなレーザー光の照射によって、
上記a−Si膜3を加熱して完全に溶融させることによ
り、結晶粒が形成されて結晶化される。これにより、シ
リコン結晶の格子位置へリンまたはボロン等の不純物イ
オンが置換された形の、結晶格子の規則性が良好なp−
Si膜4が形成され、イオン衝撃による結晶性の乱れや
非晶質化は解消される。したがって、短時間で、活性化
率を向上させた充分な活性化を行うことが可能となり、
p−Si膜4のシート抵抗が低い一方、電界効果移動度
が高く、特性が良好で信頼性も高いTFTを形成するこ
とができる。
By the irradiation of the laser beam as described above,
By heating and completely melting the a-Si film 3, crystal grains are formed and crystallized. Thereby, the p-type having a good regularity of the crystal lattice, in which impurity ions such as phosphorus or boron are substituted at the lattice position of the silicon crystal.
The Si film 4 is formed, and disorder of crystallinity and amorphization due to ion bombardment are eliminated. Therefore, in a short time, it is possible to perform sufficient activation with an improved activation rate,
While the sheet resistance of the p-Si film 4 is low, a TFT having high field-effect mobility, good characteristics, and high reliability can be formed.

【0053】また、透光性ガラス基板1側からa−Si
膜3にレーザー光を照射するので、従来のレーザアニー
ルのように、ゲート電極7によってa−Si膜3のチャ
ネル領域(a−Si)3aが遮蔽されず、チャネル領域
(a−Si)3aと、ソース領域(a−Si)3bおよ
びドレイン領域(a−Si)3cとの境界部近傍を確実
に活性化できる。したがって、結晶粒が大きく、また、
上記境界部近傍において、結晶格子の不整合やトラッ
プ、準位等の抑制されたp−Si膜4が得られる。
Further, a-Si from the transparent glass substrate 1 side.
Since the film 3 is irradiated with laser light, the channel region (a-Si) 3a of the a-Si film 3 is not shielded by the gate electrode 7 as in the conventional laser annealing, and the channel region (a-Si) 3a Thus, the vicinity of the boundary between the source region (a-Si) 3b and the drain region (a-Si) 3c can be reliably activated. Therefore, the crystal grains are large and
In the vicinity of the boundary, a p-Si film 4 in which the mismatch of crystal lattice, traps, levels, and the like are suppressed is obtained.

【0054】さらに、a−Si膜3をゲート絶縁膜5で
覆った状態で上記a−Si膜3の結晶化を行い、p−S
i膜4を形成するので、p−Si膜4とゲート絶縁膜5
との界面における、不純物の混入や吸着による欠陥の発
生を防止することができる。したがって、電界効果移動
度の一層良好なTFTを得ることができる。
Further, the a-Si film 3 is crystallized in a state where the a-Si film 3 is covered with the gate insulating film 5, and p-S
Since the i film 4 is formed, the p-Si film 4 and the gate insulating film 5
It is possible to prevent the occurrence of defects due to mixing of impurities and adsorption at the interface with the substrate. Therefore, a TFT having better field effect mobility can be obtained.

【0055】続いて、図1(d)に示すように、ゲート
絶縁膜5上に、Al膜を膜厚3,000Åになるように
スパッタリングし、Alエッチャント液を用いて約1分
間ウェットエッチングを行う。これにより、所定の形状
にパターニングして、ゲート電極7および配線パターン
を形成する。さらに、例えばSiO2 から成る層間絶縁
膜8を、常圧CVD法にて450℃で膜厚4,000Å
となるように成膜し、上記ゲート電極7を覆う。
Subsequently, as shown in FIG. 1D, an Al film is sputtered on the gate insulating film 5 so as to have a thickness of 3,000 °, and wet etching is performed for about 1 minute using an Al etchant. Do. Thus, the gate electrode 7 and the wiring pattern are formed by patterning into a predetermined shape. Further, an interlayer insulating film 8 made of, for example, SiO 2 is formed at 450 ° C. by a normal pressure CVD method at a thickness of 4,000 °
And covers the gate electrode 7.

【0056】次に、図1(e)に示すように、層間絶縁
膜8およびゲート絶縁膜5に、それぞれp−Si膜4の
ソース領域(p−Si)4bまたはドレイン領域(p−
Si)4cに達するコンタクトホール9・9を開口す
る。さらに、Ti膜およびAl膜をそれぞれ膜厚1,0
00Åおよび7,000Åになるようにスパッタリング
した後、BCl3/Cl2系ガスを用いたドライエッチ
ングにて所定の形状にパターニングする。これにより、
ソース電極10およびドレイン電極11と、これらの配
線パターンとを形成する。
Next, as shown in FIG. 1E, the source region (p-Si) 4b or the drain region (p-Si) of the p-Si film 4 is formed in the interlayer insulating film 8 and the gate insulating film 5, respectively.
Si) Contact holes 9.9 reaching 4c are opened. Further, the Ti film and the Al film are each formed to have a thickness of 1,0.
After sputtering to 00 ° and 7,000 °, patterning is performed into a predetermined shape by dry etching using a BCl 3 / Cl 2 gas. This allows
The source electrode 10 and the drain electrode 11 and their wiring patterns are formed.

【0057】続いて、図1(f)に示すように、350
℃の水素(H)プラズマ雰囲気中に2時間さらし、p−
Si膜4に対してプラズマ水素化処理を行う。上記該処
理によって導入された水素は、p−Si膜4におけるp
−Siの結晶粒界に拡散し、結晶粒界におけるシリコン
の未結合手や、p−Si膜4とゲート絶縁膜5との界面
にあるシリコンの未結合手(界面準位)とSi−H結合
を形成して、粒界や界面に存在する欠陥を不活性化させ
る。これにより、本実施の形態に係るTFTを得ること
ができる。
Subsequently, as shown in FIG.
Exposed to a hydrogen (H) plasma atmosphere at
A plasma hydrogenation process is performed on the Si film 4. Hydrogen introduced by the above-described processing is converted into p-Si film 4
-Si is diffused to the crystal grain boundary, and the silicon dangling hand at the interface between the p-Si film 4 and the gate insulating film 5 (interface level) and Si-H Bonds are formed to inactivate defects at grain boundaries and interfaces. Thereby, the TFT according to the present embodiment can be obtained.

【0058】なお、本実施の形態においては、レジスト
膜6を剥離した後にレーザーアニールを行う態様を示し
たが、上記レジスト膜6がレーザーアニールによる加熱
に対して十分な耐熱性を有する材料、特に金属等の場合
には、上記レジスト膜6がゲート絶縁膜5上に存在して
いる状態でレーザーアニールを行ってもよい。
In the present embodiment, the mode in which laser annealing is performed after the resist film 6 is peeled off has been described. However, a material in which the resist film 6 has sufficient heat resistance to heating by laser annealing, particularly, In the case of a metal or the like, laser annealing may be performed in a state where the resist film 6 is present on the gate insulating film 5.

【0059】この場合、レジスト膜6は、不純物イオン
を遮蔽する作用に加えて、レーザー光を反射する反射層
としての役割を果たす。すなわち、透光性ガラス基板1
側から照射され、a−Si膜3を透過したレーザー光
は、レジスト膜6によりほとんど反射される。そして、
反射されたレーザー光によって、a−Si膜3がさらに
加熱される。すなわち、a−Si膜3に、透光性ガラス
基板1側から照射されたレーザー光と、レジスト膜6の
裏面で反射されたレーザー光とによって効率的に加熱す
ることが可能となる。一般に、レーザーアニール装置
(図示しない)はエネルギー密度の高いレーザー光を照
射すると、エネルギー密度の高い状態で安定して照射す
ることが困難な場合がある。しかしながら、本実施の形
態においては、照射時のエネルギー密度を低減できるの
で、レーザーアニール装置から安定して均一のレーザー
光を得やすい。
In this case, the resist film 6 plays a role as a reflection layer for reflecting a laser beam in addition to a function for shielding impurity ions. That is, the translucent glass substrate 1
The laser light emitted from the side and transmitted through the a-Si film 3 is almost reflected by the resist film 6. And
The a-Si film 3 is further heated by the reflected laser light. That is, the a-Si film 3 can be efficiently heated by the laser light irradiated from the translucent glass substrate 1 side and the laser light reflected on the back surface of the resist film 6. Generally, when a laser annealing apparatus (not shown) irradiates a laser beam having a high energy density, it may be difficult to stably irradiate the laser beam at a high energy density. However, in this embodiment, since the energy density at the time of irradiation can be reduced, it is easy to obtain a stable and uniform laser beam from the laser annealing apparatus.

【0060】また、本実施の形態においては、ゲート絶
縁膜5上にレジスト膜6を形成する態様を示したが、ゲ
ート絶縁膜5の形成前にレジスト膜6を設けて、a−S
i膜3に不純物イオンを注入してもよい。上記の場合で
も、本実施の形態と同様の効果が得られる。
In the present embodiment, the mode in which the resist film 6 is formed on the gate insulating film 5 has been described, but the resist film 6 is provided before the gate insulating film 5 is formed, and a-S
Impurity ions may be implanted into the i film 3. In the above case, the same effect as in the present embodiment can be obtained.

【0061】さらに、イオン遮蔽膜とは別に、反射層ま
たは熱保持層を設けても、高性能で高信頼性のTFTを
製造できる。具体的には、まず、イオン遮蔽膜をマスク
としてa−Si膜3に不純物イオンを注入後、イオン遮
蔽膜を剥離する。そして、ゲート絶縁膜5上における少
なくともa−Si膜3の上方の領域に、反射層または熱
保持層を形成する。続いて、a−Si膜3に透光性ガラ
ス基板1側からレーザー光を照射して、p−Si膜4を
形成する。これにより、反射層を形成した場合には、上
記レジスト膜6が金属等からなる場合と同様に、照射時
のエネルギー密度を低減できるので、レーザーアニール
装置から安定して均一のレーザー光を得やすいという効
果が得られる。一方、熱保持層を形成した場合には、以
下のような効果が得られる。すなわち、透光性ガラス基
板1側から照射されたレーザー光によってa−Si膜3
が加熱されると、上記熱保持層は、その熱保持効果によ
って熱の拡散を防止する。したがって、レーザー光の照
射によってa−Si膜3が溶融して結晶化する際に、徐
冷しながら結晶粒を形成できる。これにより、非常に大
きな結晶粒を有するp−Si膜4が得られ、TFTの電
界効果移動度を向上させることができる。さらに、上記
熱保持層の熱保持の効果によって、a−Si膜3を充分
に加熱できるので、a−Si膜3の結晶化を促進させ、
したがって照射時のエネルギー密度を低減できる。これ
により、レーザー光のエネルギー密度を低減できるの
で、安定で均一なレーザー光を得やすく、しかも結晶粒
の大きなp−Si膜4を形成することができる。
Further, even if a reflection layer or a heat retaining layer is provided separately from the ion shielding film, a TFT with high performance and high reliability can be manufactured. Specifically, first, impurity ions are implanted into the a-Si film 3 using the ion shielding film as a mask, and then the ion shielding film is removed. Then, a reflective layer or a heat retaining layer is formed at least in a region above the a-Si film 3 on the gate insulating film 5. Subsequently, the a-Si film 3 is irradiated with laser light from the translucent glass substrate 1 side to form the p-Si film 4. Thereby, when the reflective layer is formed, the energy density at the time of irradiation can be reduced as in the case where the resist film 6 is made of metal or the like, so that it is easy to obtain a stable and uniform laser beam from the laser annealing apparatus. The effect is obtained. On the other hand, when the heat retaining layer is formed, the following effects can be obtained. That is, the a-Si film 3 is irradiated with the laser light irradiated from the light transmitting glass substrate 1 side.
Is heated, the heat retaining layer prevents the diffusion of heat by its heat retaining effect. Therefore, when the a-Si film 3 is melted and crystallized by the irradiation of the laser beam, the crystal grains can be formed while being gradually cooled. As a result, a p-Si film 4 having very large crystal grains can be obtained, and the field effect mobility of the TFT can be improved. Further, the a-Si film 3 can be sufficiently heated by the heat holding effect of the heat holding layer, so that crystallization of the a-Si film 3 is promoted,
Therefore, the energy density at the time of irradiation can be reduced. As a result, the energy density of the laser beam can be reduced, so that a stable and uniform laser beam can be easily obtained, and the p-Si film 4 having large crystal grains can be formed.

【0062】以上のように、本実施の形態に係るTFT
の製造方法は、レジスト膜6をマスクとしてa−Si膜
3に不純物イオンを注入した後、透光性ガラス基板1側
からレーザー光を上記a−Si膜3に照射することによ
り、a−Si膜3を結晶化させてp−Si膜4を形成す
ると共に、上記不純物イオンを活性化させる。
As described above, the TFT according to the present embodiment
Is manufactured by implanting impurity ions into the a-Si film 3 using the resist film 6 as a mask, and then irradiating the a-Si film 3 with a laser beam from the translucent glass substrate 1 side. The film 3 is crystallized to form the p-Si film 4, and the impurity ions are activated.

【0063】上記の方法によれば、従来必要であったp
−Si膜4を形成する工程と、不純物イオンを活性化す
る工程とを一度に行うことができる。したがって、製造
工程を簡略化できると共に、スループットの向上が可能
となる。さらに、高信頼性で、かつ初期特性を一層向上
させたTFTの製造を可能とする。
According to the above-mentioned method, p which is conventionally required
-The step of forming the Si film 4 and the step of activating the impurity ions can be performed at once. Therefore, the manufacturing process can be simplified and the throughput can be improved. Further, it is possible to manufacture a TFT with high reliability and further improved initial characteristics.

【0064】(実施の形態2)本発明の他の実施の形態
について、図2に基づいて説明すれば以下の通りであ
る。なお、前記実施の形態1の半導体素子と同様の機能
を有する構成要素については、同一の符号を付して詳細
な説明を省略する。
(Embodiment 2) Another embodiment of the present invention is described below with reference to FIG. Note that components having the same functions as those of the semiconductor element of the first embodiment are denoted by the same reference numerals, and detailed description is omitted.

【0065】図2は、液晶表示装置に用いられるTFT
の製造工程を示す断面模式図である。
FIG. 2 shows a TFT used in a liquid crystal display device.
It is a cross-sectional schematic diagram which shows the manufacturing process.

【0066】本実施の形態2により製造されるTFTの
構造は、前記実施の形態1により製造されるTFTと同
一であるが、その製造過程において従来の製造方法と同
様にに、ゲート電極がイオン遮蔽膜として用いられる点
が主に異なる。以下、その製造方法について説明する。
The structure of the TFT manufactured according to the second embodiment is the same as that of the TFT manufactured according to the first embodiment. The main difference is that it is used as a shielding film. Hereinafter, the manufacturing method will be described.

【0067】まず、図2(a)に示すように、前記実施
の形態1と同様の工程により、透光性ガラス基板1上
に、下地絶縁膜2、a−Si膜3、およびゲート絶縁膜
5を順次形成する。また、前記レジスト膜6に代えてゲ
ート電極7を、イオン遮蔽膜として形成する。
First, as shown in FIG. 2A, a base insulating film 2, an a-Si film 3, and a gate insulating film are formed on a transparent glass substrate 1 by the same steps as in the first embodiment. 5 are sequentially formed. Further, instead of the resist film 6, a gate electrode 7 is formed as an ion shielding film.

【0068】次に、図2(b)に示すように、上記ゲー
ト電極7をイオン遮蔽膜として、不純物イオンをa−S
i膜3にイオンドーピングする。これにより、チャネル
領域(a−Si)3aを自己整合的に形成できるので、
ゲート電極7とチャネル領域(p−Si)4aとの間の
寄生容量を抑制できる。続いて、a−Si膜3に対して
脱水素処理を行う。
Next, as shown in FIG. 2B, the gate electrode 7 is used as an ion shielding film and impurity ions are
The i film 3 is ion-doped. As a result, the channel region (a-Si) 3a can be formed in a self-aligned manner.
The parasitic capacitance between the gate electrode 7 and the channel region (p-Si) 4a can be suppressed. Subsequently, a dehydrogenation process is performed on the a-Si film 3.

【0069】次に、図2(c)に示すように、前記実施
の形態1と同様にして、透光性ガラス基板1側からa−
Si膜3にレーザー光を照射してp−Si膜4を形成す
る。これにより、上記のようにa−Si膜3上にゲート
電極7が形成されていても、上記チャネル領域(a−S
i)3aを結晶化できる上に、ソース領域(a−Si)
3bおよびドレイン領域(a−Si)3cと、チャネル
領域(a−Si)3aとの境界部近傍も充分に活性化で
きる。
Next, as shown in FIG. 2 (c), in the same manner as in the first embodiment, a-
The p-Si film 4 is formed by irradiating the Si film 3 with laser light. Thus, even if the gate electrode 7 is formed on the a-Si film 3 as described above, the channel region (a-S
i) 3a can be crystallized and the source region (a-Si)
3b and the vicinity of the boundary between the drain region (a-Si) 3c and the channel region (a-Si) 3a can be sufficiently activated.

【0070】しかも、前記実施の形態1のレジスト膜6
(イオン遮蔽膜)と同様に、ゲート電極7の材料を選択
することによって、ゲート電極7を熱保持層や、反射層
として作用させることができる。
Further, the resist film 6 of the first embodiment is used.
As in the case of the (ion shielding film), by selecting the material of the gate electrode 7, the gate electrode 7 can function as a heat holding layer or a reflection layer.

【0071】すなわち、上記ゲート電極7の材料とし
て、熱保持効果の高い材料、具体的には、例えばTa、
CrまたはTi等を採用すると、透光性ガラス基板1の
裏面からレーザー光を照射して、a−Si膜3を加熱す
る際に、ゲート電極7の熱保持効果によって、熱の拡散
を抑制することができる。したがって、a−Si膜3を
溶融して結晶粒を形成する際に徐冷させることができ
る。これにより、非常に大きな結晶粒を有するp−Si
膜4が得られ、TFTの電界効果移動度を大幅に向上さ
せることができる。また、加熱の効率を高めることがで
き、照射するレーザー光のエネルギー密度を低減できる
ので、安定で均一なレーザー光を得やすくなる。
That is, as a material of the gate electrode 7, a material having a high heat retention effect, specifically, for example, Ta,
When Cr or Ti or the like is employed, when the a-Si film 3 is heated by irradiating a laser beam from the back surface of the translucent glass substrate 1, heat diffusion is suppressed by the heat retention effect of the gate electrode 7. be able to. Therefore, when the a-Si film 3 is melted to form crystal grains, it can be gradually cooled. Thereby, p-Si having very large crystal grains is obtained.
The film 4 is obtained, and the field effect mobility of the TFT can be greatly improved. Further, since the efficiency of heating can be increased and the energy density of the laser light to be irradiated can be reduced, it is easy to obtain a stable and uniform laser light.

【0072】また、上記ゲート電極7の材料として、例
えば、前記Alのように反射率の高いものを採用する
と、透光性ガラス基板1側から照射され、a−Si膜3
を透過したレーザー光は、ゲート電極7によりほとんど
反射される。そして、反射されたレーザー光によって、
a−Si膜3がさらに加熱される。すなわち、a−Si
膜3に、透光性ガラス基板1側から照射されたレーザー
光と、ゲート電極7の裏面で反射されたレーザー光とに
よって効率的に加熱することが可能となる。これによ
り、やはりレーザー光のエネルギー密度を低減できるの
で、安定で均一なレーザー光を得やすくなる。
When the gate electrode 7 is made of a material having a high reflectivity such as Al, for example, the material is irradiated from the translucent glass substrate 1 side to form the a-Si film 3.
Is almost reflected by the gate electrode 7. And by the reflected laser light,
The a-Si film 3 is further heated. That is, a-Si
The film 3 can be efficiently heated by the laser light irradiated from the translucent glass substrate 1 side and the laser light reflected on the back surface of the gate electrode 7. As a result, the energy density of the laser beam can also be reduced, so that a stable and uniform laser beam can be easily obtained.

【0073】以下、図2(d)〜(f)に示すように、
前記実施の形態1と同様の工程により、本実施の形態に
係るTFTを得ることができる。
Hereinafter, as shown in FIGS. 2D to 2F,
Through the same steps as in the first embodiment, the TFT according to the present embodiment can be obtained.

【0074】なお、本実施の形態2においては、イオン
遮蔽膜としてゲート電極7を用いたが、前記実施の形態
1と同様に、イオン遮蔽膜を設けてa−Si膜3に不純
物イオンを注入した後に、ゲート電極7を形成してp−
Si膜4を形成してもよい。この場合においても、本実
施の形態2と同様の効果が得られる。
Although the gate electrode 7 is used as the ion shielding film in the second embodiment, an ion shielding film is provided and impurity ions are implanted into the a-Si film 3 as in the first embodiment. After that, a gate electrode 7 is formed and p-
An Si film 4 may be formed. In this case, the same effect as in the second embodiment can be obtained.

【0075】以上のように、本実施の形態に係るTFT
の製造方法は、まず、a−Si膜3に、ゲート電極7を
マスクとして不純物イオンを注入し、透光性ガラス基板
1側からレーザー光を上記a−Si膜3に照射する。こ
れにより、a−Si膜3を結晶化させてp−Si膜4を
形成すると共に、上記不純物イオンを活性化させる。
As described above, the TFT according to the present embodiment
First, impurity ions are implanted into the a-Si film 3 using the gate electrode 7 as a mask, and the a-Si film 3 is irradiated with laser light from the light transmitting glass substrate 1 side. Thus, the a-Si film 3 is crystallized to form the p-Si film 4, and the impurity ions are activated.

【0076】上記の方法によれば、前記実施の形態1と
同様の効果に加えて、ゲート電極7をイオン遮蔽膜とし
て使用するので、製造工程を一層簡略化できると共に、
スループットを一層向上させることができる。
According to the above-described method, in addition to the same effects as in the first embodiment, since the gate electrode 7 is used as an ion shielding film, the manufacturing process can be further simplified, and
Throughput can be further improved.

【0077】(実施の形態3)本発明のさらに他の実施
の形態について説明すれば以下の通りである。なお、前
記実施の形態の半導体素子と同様の機能を有する構成要
素については、同一の符号を付して詳細な説明を省略す
る。
(Embodiment 3) The following will describe still another embodiment of the present invention. Note that components having the same functions as those of the semiconductor element of the above embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0078】本実施の形態3においては、チャネル領域
(a−Si)3aと、ソース領域(a−Si)3bおよ
びドレイン領域(a−Si)3cとの融点の差、すなわ
ち上記チャネル領域(a−Si)3aの方が融点が高い
ことを利用して、以下のように2段階に分けてa−Si
膜3の結晶化を行う。なお、結晶化以外の工程は、前記
実施の形態1または実施の形態2の何れでもよい。
In the third embodiment, the difference in melting point between the channel region (a-Si) 3a and the source region (a-Si) 3b and the drain region (a-Si) 3c, -Si) By utilizing the fact that 3a has a higher melting point, a-Si is divided into two stages as follows.
The film 3 is crystallized. The steps other than the crystallization may be either of the first embodiment or the second embodiment.

【0079】まず、第1段階として、チャネル領域(a
−Si)3aを結晶化させずに、ソース領域(a−S
i)3bおよびドレイン領域(a−Si)3cを結晶化
させる。すなわち、レーザー光のエネルギー密度を、上
記チャネル領域(a−Si)3aは結晶化しないが、ソ
ース領域(a−Si)3bおよびドレイン領域(a−S
i)3cは溶融または結晶化する程度、例えば160m
J/cm2 に設定し、透光性ガラス基板1側からa−S
i膜3の全面に照射する。これにより、上記ソース領域
(a−Si)3b、およびドレイン領域(a−Si)3
cを結晶化させる。ここで、レーザー光の照射時間は、
特に限定されるものではなく、例えば30nsのレーザ
光パルスを16パルス照射する。
First, as a first stage, the channel region (a
-Si) 3a without crystallizing the source region (a-S
i) Crystallize 3b and drain region (a-Si) 3c. That is, the energy density of the laser beam is not crystallized in the channel region (a-Si) 3a, but the source region (a-Si) 3b and the drain region (a-S
i) 3c is a degree of melting or crystallization, for example, 160 m
J / cm 2 and aS from the translucent glass substrate 1 side.
The entire surface of the i-film 3 is irradiated. Thereby, the source region (a-Si) 3b and the drain region (a-Si) 3
Crystallize c. Here, the irradiation time of the laser light is
There is no particular limitation. For example, 16 laser light pulses of 30 ns are applied.

【0080】次に、第2段階として、第1段階よりも高
い所定のエネルギー密度、すなわちチャネル領域(a−
Si)3aが結晶化し、かつソース領域(p−Si)4
bおよびドレイン領域(p−Si)4cの結晶性が向上
し、より均一な膜が得られるエネルギー密度、例えば3
00〜400mJ/cm2 でレーザー光を照射する。
Next, as a second stage, a predetermined energy density higher than that of the first stage, that is, the channel region (a−
Si) 3a is crystallized and the source region (p-Si) 4
b and the drain region (p-Si) 4c have improved crystallinity and an energy density at which a more uniform film can be obtained, for example, 3
Irradiate with laser light at 00 to 400 mJ / cm 2 .

【0081】これにより、前記第1段階のレーザー光の
照射によって、上記ソース領域(p−Si)4bおよび
ドレイン領域(p−Si)4cに形成された結晶粒を核
としてチャネル領域(a−Si)3aの方向に結晶成長
が進行し、チャネル領域(a−Si)3aが結晶化され
て、チャネル領域(p−Si)4aが形成される。ここ
で、レーザー光の照射時間は、特に限定されるものでは
なく、例えば30nsのレーザ光パルスを16パルス照
射する。
As a result, the channel region (a-Si) is formed by using the crystal grains formed in the source region (p-Si) 4b and the drain region (p-Si) 4c as nuclei by the first-stage laser light irradiation. 3) Crystal growth proceeds in the direction 3a, and the channel region (a-Si) 3a is crystallized to form a channel region (p-Si) 4a. Here, the irradiation time of the laser light is not particularly limited. For example, 16 laser light pulses of 30 ns are irradiated.

【0082】以上のように、融点の差を利用してa−S
i膜3を結晶化させることにより、前記実施の形態1お
よび2と同様に、結晶粒の大きなp−Si膜4を形成す
ることができる上、チャネル領域(p−Si)4aと、
ソース領域(p−Si)4bおよびドレイン領域(p−
Si)4cとの境界部の結晶性をさらに向上させること
ができる。すなわち、上記チャネル領域(p−Si)4
aと、不純物イオンが注入されたソース領域(p−S
i)4bおよびドレイン領域(p−Si)4cとは、結
晶構造の秩序性が異なるが、ソース領域(p−Si)4
bおよびドレイン領域(p−Si)4cの結晶核を、チ
ャネル領域(p−Si)4aの方向に核成長させるの
で、境界部で結晶性が連続的に変化したp−Si膜4を
形成できる。それゆえ、p−Si膜4は、その境界部近
傍における結晶格子の不整合やトラップ、および準位等
の発生を大幅に抑制できるので、従来よりも極めて良好
な境界部を得ることができる。
As described above, a-S is determined by utilizing the difference in melting point.
By crystallizing the i film 3, the p-Si film 4 having large crystal grains can be formed as in the first and second embodiments, and the channel region (p-Si) 4a and
The source region (p-Si) 4b and the drain region (p-Si)
The crystallinity at the boundary with Si) 4c can be further improved. That is, the channel region (p-Si) 4
a and a source region (p-S
i) Although the order of the crystal structure is different from 4b and the drain region (p-Si) 4c, the source region (p-Si) 4c
Since the crystal nuclei of b and the drain region (p-Si) 4c grow in the direction of the channel region (p-Si) 4a, the p-Si film 4 whose crystallinity continuously changes at the boundary can be formed. . Therefore, the p-Si film 4 can significantly suppress the occurrence of crystal lattice mismatch, traps, levels, and the like in the vicinity of the boundary, so that a much better boundary than before can be obtained.

【0083】したがって、TFTの初期特性を一層向上
させ、またTFTの信頼性を大幅に改善できる。本願発
明者らによる寿命試験によれば、TFTのキャリア移動
度が、例えば初期値の50%低下するまでの時間は、従
来の熱アニール法により活性化を行ったTFTに比べ
て、約2桁向上した。
Therefore, the initial characteristics of the TFT can be further improved, and the reliability of the TFT can be greatly improved. According to the life test by the present inventors, the time required for the carrier mobility of the TFT to be reduced by, for example, 50% of the initial value is about two orders of magnitude compared with the TFT activated by the conventional thermal annealing method. Improved.

【0084】なお、前記実施の形態1ないし3において
は、不純物イオンのイオンドーピング後にp−Si膜4
の形成工程を行う態様を示したが、層間絶縁膜8の形成
後や、ソース電極10およびドレイン電極11の形成後
に行ってもよい。上記の場合、層間絶縁膜8として、熱
保持効果が大きい材料を用いることにより、レーザー光
のエネルギー密度を一層低減できる。
In the first to third embodiments, the p-Si film 4 is formed after the impurity ions are doped.
Has been described above, but may be performed after formation of the interlayer insulating film 8 or after formation of the source electrode 10 and the drain electrode 11. In the above case, the energy density of laser light can be further reduced by using a material having a large heat retention effect as the interlayer insulating film 8.

【0085】さらに、前記実施の形態1ないし3におい
ては、エネルギービームとしてXeClエキシマレーザ
ーを用いたが、上記エネルギービームは、特に限定され
るものではない。具体的には、例えば、アルゴンレーザ
ー等の各種レーザーや、赤外光等の強光、電子ビーム等
を採用しても、各実施の形態と同様の効果が得られる。
In the first to third embodiments, the XeCl excimer laser is used as the energy beam. However, the energy beam is not particularly limited. Specifically, for example, even if various lasers such as an argon laser, strong light such as infrared light, an electron beam, or the like is employed, the same effect as that of each embodiment can be obtained.

【0086】その上、前記実施の形態1ないし3におい
ては、半導体素子の適用例として液晶表示装置に用いる
TFTの製造方法を示したが、本発明はこれに何ら限定
されるものではない。すなわち、本発明に係る半導体素
子は、イメージセンサーや半導体メモリー(SRAM)
等、各種薄膜集積回路への利用も可能である。
Further, in the first to third embodiments, a method of manufacturing a TFT used for a liquid crystal display device has been described as an application example of a semiconductor element, but the present invention is not limited to this. That is, the semiconductor device according to the present invention can be used as an image sensor or a semiconductor memory (SRAM).
It can also be used for various thin film integrated circuits.

【0087】さらに、前記各実施の形態に係るTFTの
製造方法によって得られたTFTは高性能、高信頼性の
品質を有するので、液晶表示装置やイメージセンサー等
の高い信頼性が要求されるドライバー回路に使用でき
る。これにより、上記ドライバー回路を同一基板上に形
成して内蔵することができる。
Further, since the TFT obtained by the method of manufacturing the TFT according to each of the above embodiments has high performance and high reliability, a driver such as a liquid crystal display device or an image sensor which requires high reliability is required. Can be used for circuits. Thus, the driver circuit can be formed on the same substrate and incorporated.

【0088】[0088]

【発明の効果】本発明は、以上のように説明した形態で
実施され、以下に述べるような効果を奏する。
The present invention is embodied in the form described above and has the following effects.

【0089】すなわち、本発明に係る半導体素子の製造
方法によれば、ゲート絶縁膜と結晶性半導体層との界面
における欠陥の発生を抑制し、良好な膜質でかつ結晶粒
が大きい結晶性半導体層を有する半導体素子を得ること
ができる。さらに、チャネル領域と、ソース領域および
ドレイン領域との境界部近傍における結晶格子の不整合
やトラップ、および準位等の発生を抑制でき、良好な境
界部を有する半導体素子を得ることができる。これによ
り、上記製造方法により得られた半導体素子は、その初
期特性が向上し、かつ高性能で高信頼性を有するという
効果を奏する。
That is, according to the method of manufacturing a semiconductor device of the present invention, the generation of defects at the interface between the gate insulating film and the crystalline semiconductor layer is suppressed, and the crystalline semiconductor layer having good film quality and large crystal grains is formed. Can be obtained. Further, it is possible to suppress the occurrence of crystal lattice mismatch, trapping, levels, and the like in the vicinity of the boundary between the channel region and the source and drain regions, and to obtain a semiconductor element having a favorable boundary. Thereby, the semiconductor device obtained by the above-described manufacturing method has the effects of improving its initial characteristics, and having high performance and high reliability.

【0090】また、本発明に係る半導体素子の製造方法
によれば、非晶質半導体層を結晶化させると共に、注入
した不純物イオンを活性化させることを極めて短時間で
行うことができる。これにより、製造工程を簡略化でき
ると共に、スループットを大幅に向上できるという効果
を奏する。
According to the method of manufacturing a semiconductor device according to the present invention, it is possible to crystallize the amorphous semiconductor layer and activate the implanted impurity ions in a very short time. This has the effect of simplifying the manufacturing process and significantly improving the throughput.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の一形態に係るTFTの製造工程
を示す断面模式図である。
FIG. 1 is a schematic cross-sectional view showing a manufacturing process of a TFT according to an embodiment of the present invention.

【図2】本発明の他の実施の形態に係るTFTの製造工
程を示す断面模式図である。
FIG. 2 is a schematic cross-sectional view showing a manufacturing process of a TFT according to another embodiment of the present invention.

【図3】従来のTFTの製造工程を示す断面模式図であ
る。
FIG. 3 is a schematic sectional view showing a manufacturing process of a conventional TFT.

【符号の説明】[Explanation of symbols]

1 透光性ガラス基板 2 下地絶縁膜 3 a−Si膜 3a チャネル領域(a−Si) 3b ソース領域(a−Si) 3c ドレイン領域(a−Si) 4 p−Si膜 4a チャネル領域(p−Si) 4b ソース領域(p−Si) 4c ドレイン領域(p−Si) 5 ゲート絶縁膜 6 樹脂層 7 ゲート電極 8 層間絶縁膜 9 コンタクトホール 10 ソース電極 11 ドレイン電極 REFERENCE SIGNS LIST 1 translucent glass substrate 2 base insulating film 3 a-Si film 3 a channel region (a-Si) 3 b source region (a-Si) 3 c drain region (a-Si) 4 p-Si film 4 a channel region (p- Si) 4b Source region (p-Si) 4c Drain region (p-Si) 5 Gate insulating film 6 Resin layer 7 Gate electrode 8 Interlayer insulating film 9 Contact hole 10 Source electrode 11 Drain electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 627F ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 29/78 627F

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】基板上に非晶質半導体層を形成する非晶質
半導体層形成工程と、 上記非晶質半導体層上の所定の第1領域に、イオン遮蔽
膜を形成するイオン遮蔽膜形成工程と、 上記非晶質半導体層における、上記イオン遮蔽膜によっ
て遮蔽されていない第2領域に、不純物イオンを注入す
る不純物イオン注入工程と、 上記非晶質半導体層における第1領域および第2領域
に、上記基板側から、エネルギービームを照射すること
によって、上記非晶質半導体層を結晶化させて結晶性半
導体層を形成すると共に、上記不純物イオンを活性化さ
せる結晶性半導体層形成工程とを含むことを特徴とする
半導体素子の製造方法。
An amorphous semiconductor layer forming step of forming an amorphous semiconductor layer on a substrate; and forming an ion shielding film in a predetermined first region on the amorphous semiconductor layer. A step of implanting impurity ions into a second region of the amorphous semiconductor layer that is not shielded by the ion shielding film; and a first region and a second region of the amorphous semiconductor layer. A crystalline semiconductor layer forming step of irradiating an energy beam from the substrate side to crystallize the amorphous semiconductor layer to form a crystalline semiconductor layer and activate the impurity ions. A method for manufacturing a semiconductor device, comprising:
【請求項2】上記結晶性半導体層形成工程は、非晶質半
導体層における第1領域および第2領域に、上記第2領
域を結晶化させ得る第1エネルギー密度のエネルギービ
ームを照射することにより、上記第2領域を結晶化させ
る工程と、 上記工程後に、非晶質半導体層における第1領域および
第2領域に、上記第1領域を結晶化させ得ると共に、少
なくとも上記第1エネルギー密度よりも高い第2エネル
ギー密度のエネルギービームを照射することにより、上
記第1領域を結晶化させる工程とを含むことを特徴とす
る請求項1に記載の半導体素子の製造方法。
2. The step of forming a crystalline semiconductor layer includes irradiating a first region and a second region in the amorphous semiconductor layer with an energy beam having a first energy density capable of crystallizing the second region. Crystallizing the second region; and after the step, the first region can be crystallized in the first region and the second region in the amorphous semiconductor layer, and at least the first energy density is higher than the first energy density. Irradiating an energy beam having a high second energy density to crystallize the first region, the method comprising the steps of:
【請求項3】上記結晶性半導体層形成工程は、上記エネ
ルギービームの照射により、上記第2領域から上記第1
領域に結晶成長させることを特徴とする請求項1に記載
の半導体素子の製造方法。
3. The method according to claim 1, wherein the step of forming the crystalline semiconductor layer includes the step of:
2. The method according to claim 1, wherein a crystal is grown in the region.
【請求項4】上記結晶性半導体層形成工程は、イオン遮
蔽膜がエネルギービームを反射し得る材料からなる場合
に、上記イオン遮蔽膜が存在する状態で行うことを特徴
とする請求項1、または請求項2に記載の半導体素子の
製造方法。
4. The method according to claim 1, wherein the step of forming the crystalline semiconductor layer is performed in a state where the ion shielding film is present when the ion shielding film is made of a material capable of reflecting an energy beam. A method for manufacturing a semiconductor device according to claim 2.
【請求項5】上記イオン遮蔽膜は、ゲート電極であるこ
とを特徴とする請求項4に記載の半導体素子の製造方
法。
5. The method according to claim 4, wherein the ion shielding film is a gate electrode.
【請求項6】上記結晶性半導体層形成工程の前に、上記
イオン遮蔽膜を剥離する剥離工程と、 上記非晶質半導体層上の所定の領域に、上記エネルギー
ビームを反射する反射層を形成する工程とを含むことを
特徴とする請求項1、または請求項2に記載の半導体素
子の製造方法。
6. An exfoliating step of exfoliating the ion shielding film before forming the crystalline semiconductor layer, and forming a reflection layer for reflecting the energy beam in a predetermined region on the amorphous semiconductor layer. 3. The method of manufacturing a semiconductor device according to claim 1, further comprising the step of:
【請求項7】上記結晶性半導体層形成工程の前に、上記
イオン遮蔽膜を剥離する剥離工程と、 上記非晶質半導体層上の所定の領域に、上記非晶質半導
体層をエネルギービームで加熱する際に発生する熱を熱
保持する熱保持層を形成する工程とを含むことを特徴と
する請求項1、または請求項2に記載の半導体素子の製
造方法。
7. An exfoliating step of exfoliating the ion shielding film before the crystalline semiconductor layer forming step, and applying an energy beam to the amorphous semiconductor layer in a predetermined region on the amorphous semiconductor layer. 3. A method for manufacturing a semiconductor device according to claim 1, further comprising the step of forming a heat retaining layer that retains heat generated during heating.
【請求項8】上記非晶質半導体層形成工程によって形成
された上記非晶質半導体層上に、ゲート絶縁膜を形成す
るゲート絶縁膜形成工程を含み、上記ゲート絶縁膜形成
工程後に上記結晶性半導体層形成工程を行うことを特徴
とする請求項1ないし請求項7の何れか1つに記載の半
導体素子の製造方法。
8. A gate insulating film forming step of forming a gate insulating film on the amorphous semiconductor layer formed by the amorphous semiconductor layer forming step. The method for manufacturing a semiconductor device according to claim 1, wherein a semiconductor layer forming step is performed.
JP24631397A 1997-09-11 1997-09-11 Manufacture of semiconductor device Pending JPH1187724A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24631397A JPH1187724A (en) 1997-09-11 1997-09-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24631397A JPH1187724A (en) 1997-09-11 1997-09-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH1187724A true JPH1187724A (en) 1999-03-30

Family

ID=17146708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24631397A Pending JPH1187724A (en) 1997-09-11 1997-09-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH1187724A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231654A (en) * 2001-01-30 2002-08-16 Ishikawajima Harima Heavy Ind Co Ltd Method and apparatus for laser annealing
JP2002305208A (en) * 2001-04-06 2002-10-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2008227448A (en) * 2007-03-14 2008-09-25 Dongbu Hitek Co Ltd Image sensor and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231654A (en) * 2001-01-30 2002-08-16 Ishikawajima Harima Heavy Ind Co Ltd Method and apparatus for laser annealing
JP2002305208A (en) * 2001-04-06 2002-10-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2008227448A (en) * 2007-03-14 2008-09-25 Dongbu Hitek Co Ltd Image sensor and its manufacturing method

Similar Documents

Publication Publication Date Title
KR100333153B1 (en) Process for fabricating semiconductor device
US8017506B2 (en) Semiconductor device and method for forming the same
US5424230A (en) Method of manufacturing a polysilicon thin film transistor
US6309917B1 (en) Thin film transistor manufacturing method and thin film transistor
JPH06296023A (en) Thin-film semiconductor device and manufacture thereof
JPH0758339A (en) Semiconductor device and its production
KR20020092255A (en) Semiconductor film, semiconductor device and method of their production
JPH11204435A (en) Semiconductor device and preparation of the same
US5183780A (en) Method of fabricating semiconductor device
JPH07202214A (en) Manufacture of thin-film semiconductor device
JPH11307777A (en) Top gate type thin-film transistor and manufacture thereof
JPH06124890A (en) Fabricating method for film-like semiconductor device
JP3108331B2 (en) Method for manufacturing thin film transistor
JPH1187724A (en) Manufacture of semiconductor device
JP4249886B2 (en) Method for manufacturing thin film semiconductor device
JP3774278B2 (en) Method for manufacturing thin film transistor substrate for liquid crystal display device
JP3465772B2 (en) Method for manufacturing semiconductor device
JP3242867B2 (en) Method for manufacturing semiconductor element and method for manufacturing liquid crystal display device
JP2001156295A (en) Manufacturing method for semiconductor device
JPH0411226A (en) Manufacture of display device
JP2000332258A (en) Manufacture of thin-film transistor
JP2004214546A (en) Transistor, manufacturing method thereof, semiconductor integrated circuit, and display
JP2001068682A (en) Manufacture of semiconductor device
JP2000150888A (en) Method for forming thin-film transistor and thin-film transistor
JP3383280B2 (en) Method for manufacturing semiconductor device