JP2002305208A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2002305208A
JP2002305208A JP2001109299A JP2001109299A JP2002305208A JP 2002305208 A JP2002305208 A JP 2002305208A JP 2001109299 A JP2001109299 A JP 2001109299A JP 2001109299 A JP2001109299 A JP 2001109299A JP 2002305208 A JP2002305208 A JP 2002305208A
Authority
JP
Japan
Prior art keywords
substrate
light
film
laser
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001109299A
Other languages
Japanese (ja)
Other versions
JP4748873B2 (en
JP2002305208A5 (en
Inventor
Koichiro Tanaka
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001109299A priority Critical patent/JP4748873B2/en
Publication of JP2002305208A publication Critical patent/JP2002305208A/en
Publication of JP2002305208A5 publication Critical patent/JP2002305208A5/ja
Application granted granted Critical
Publication of JP4748873B2 publication Critical patent/JP4748873B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of laser annealing which charges sufficient energy of a laser into a source region and a drain region but will not charges energy more than necessary into a channel region or a low dose region provided in a Gold structure of TFT at the same time, in the case of applying a laser to a top gate type of TFT in the process of adding and activating a dopant in a semiconductor film grown on a glass substrate. SOLUTION: A laser is also applied to the vicinity of a channel formation region if it is applied to a glass board 10 from its rear where a semiconductor film is not grown, using the second higher harmonics of a transparent YAG laser or the like, however here if the worker seeks to give sufficient energy to the source region and the drain region 1031, energy adds to the channel region 1032 more than necessary, which lowers the performance of the TFT, so strong energy is given to only the source region and the drain region by applying the laser having passed the semiconductor film again from the surface side of the glass substrate, using a mirror or the like 106.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、レーザまたはそれ
に準ずる強光により、基板上に形成された半導体膜に添
加されたドーパントを活性化する方法により作製される
半導体装置の作製方法に関する。前記半導体装置は、半
導体特性を利用することで機能しうる装置全般を指し、
例えば、液晶表示装置に代表される電気光学装置、及び
電気光学装置を部品として搭載した電気機器、発光装置
等も半導体装置の範疇に入るものとする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device manufactured by activating a dopant added to a semiconductor film formed on a substrate by a laser or an intense light equivalent thereto. The semiconductor device generally refers to a device that can function by utilizing semiconductor characteristics,
For example, an electro-optical device typified by a liquid crystal display device, an electric device including the electro-optical device as a component, a light emitting device, and the like are also included in the category of the semiconductor device.

【0002】[0002]

【従来の技術】ガラス等の絶縁基板上に形成された半導
体膜に対しレーザアニールを行い、結晶化させたり結晶
性を向上させたり半導体膜に添加されたドーパントを活
性化させたりする技術が広く研究されている。上記半導
体膜には珪素膜がよく用いられる。
2. Description of the Related Art There is a wide variety of techniques for performing laser annealing on a semiconductor film formed on an insulating substrate such as glass to crystallize or improve crystallinity or activate a dopant added to the semiconductor film. Has been studied. A silicon film is often used as the semiconductor film.

【0003】上記絶縁基板にはガラス基板がよく用いら
れる。ガラス基板であれば、例えば600mm×720
mm×0.7mmのサイズの大面積基板に加工すること
ができる。ガラス基板以外には石英基板などが使用され
るが、石英基板は大面積化が困難である。このようにガ
ラス基板を使う利点は大きいが、石英基板と比較してガ
ラス基板の融点が低いことが問題である。半導体膜のア
ニールには比較的高温を要するため、アニールの際のガ
ラス基板の変形が問題となっていた。本問題を解決する
ために考案されたのが、半導体膜のレーザアニールであ
る。レーザは非常に強いエネルギーを短時間に発光する
ことができるため、物体を非平衡に加熱することが可能
である。よって、ガラス基板の温度をあまり上げずに、
半導体膜の温度のみを上昇させることが可能となる。す
なわち、ガラス基板に成膜された半導体膜のアニールに
は、レーザを用いるのが好ましい。
A glass substrate is often used as the insulating substrate. For a glass substrate, for example, 600 mm × 720
It can be processed into a large area substrate having a size of mm × 0.7 mm. A quartz substrate or the like is used other than the glass substrate, but it is difficult to increase the area of the quartz substrate. Although the advantage of using a glass substrate is great, there is a problem that the melting point of the glass substrate is lower than that of the quartz substrate. Since a relatively high temperature is required for annealing a semiconductor film, deformation of a glass substrate during annealing has been a problem. Laser annealing of a semiconductor film has been devised to solve this problem. Since a laser can emit very strong energy in a short time, an object can be heated in a non-equilibrium manner. Therefore, without increasing the temperature of the glass substrate
Only the temperature of the semiconductor film can be increased. That is, it is preferable to use a laser for annealing the semiconductor film formed on the glass substrate.

【0004】上記技術により得られた結晶性半導体膜は
多くの結晶粒からできているため、多結晶半導体膜と呼
ばれる。多結晶半導体膜は、非晶質半導体膜と比較し、
非常に高い移動度を有する。このため、多結晶半導体膜
を利用すると、例えば、従来の非晶質半導体膜を使って
作製した半導体装置では実現できなかったアクティブマ
トリクス型の液晶表示装置(一枚の基板上に、画素駆動
用と駆動回路用の薄膜トランジスタ(TFT)を作製し
た半導体装置)が作製できる。このように、多結晶半導
体膜は、非晶質半導体膜と比較し、非常に特性の高い半
導体膜である。
[0004] The crystalline semiconductor film obtained by the above technique is made of many crystal grains and is called a polycrystalline semiconductor film. The polycrystalline semiconductor film is compared with the amorphous semiconductor film,
Has a very high mobility. For this reason, when a polycrystalline semiconductor film is used, for example, an active matrix type liquid crystal display device (a pixel driving device) cannot be realized with a semiconductor device manufactured using a conventional amorphous semiconductor film. And a semiconductor device in which a thin film transistor (TFT) for a driver circuit is manufactured. As described above, a polycrystalline semiconductor film is a semiconductor film having extremely high characteristics as compared with an amorphous semiconductor film.

【0005】一方、非晶質半導体膜の結晶化工程におい
ては、比較的低温の熱処理で行える方法も考案された。
前記方法の詳細は特開平7-183540号公報に記載されてい
る。ここで、前記方法を簡単に説明する。まず、非晶質
半導体膜にニッケルまたは、パラジウム、または鉛等の
元素を微量に添加する。添加の方法は、プラズマ処理法
や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を
利用すればよい。前記添加の後、非晶質半導体膜を例え
ば550℃の窒素雰囲気で4時間加熱すると、多結晶半導体
膜が得られる。結晶化に最適な加熱温度や加熱時間等
は、前記元素の添加量や、非晶質半導体膜の状態によ
る。以上、加熱による非晶質半導体膜の結晶化の方法の
例を記した。
On the other hand, in the crystallization step of the amorphous semiconductor film, a method which can be performed by a heat treatment at a relatively low temperature has been devised.
Details of the above method are described in JP-A-7-183540. Here, the method will be briefly described. First, a small amount of an element such as nickel, palladium, or lead is added to an amorphous semiconductor film. As a method of addition, a plasma treatment method, an evaporation method, an ion implantation method, a sputtering method, a solution coating method, or the like may be used. After the addition, the amorphous semiconductor film is heated in, for example, a nitrogen atmosphere at 550 ° C. for 4 hours to obtain a polycrystalline semiconductor film. The optimum heating temperature and heating time for crystallization depend on the amount of the element added and the state of the amorphous semiconductor film. The example of the method of crystallizing an amorphous semiconductor film by heating has been described above.

【0006】前述のように、レーザアニールによる結晶
化は、基板の温度を余り上昇させずに、非晶質半導体膜
にのみ高いエネルギーを与えることが出来るため、歪点
の低いガラス基板には勿論、プラスティック基板等にも
用いることが出来る。レーザアニールの工程は、半導体
膜に添加されたドーパントを活性化させる工程にも用い
られる。前記工程は熱アニールで行われることも多い。
As described above, crystallization by laser annealing can give high energy only to an amorphous semiconductor film without increasing the temperature of the substrate so much. , Plastic substrates and the like. The laser annealing step is also used in the step of activating the dopant added to the semiconductor film. This step is often performed by thermal annealing.

【0007】また、現在の量産工程において、レーザア
ニールに用いられるレーザはエキシマレーザである。エ
キシマレーザは、パルス発振式のため出力も大きく、ま
た半導体膜でよく用いられる珪素膜に対し吸収係数が非
常に高いため、前記量産工程に用いられる。出力の大き
いパルス発振のレーザビームを被照射面において、数c
m角の四角いスポットや、長さ10cm以上の線状となる
ように光学系にて成形し、レーザビームを走査させて
(あるいはレーザビームの照射位置を被照射面に対し相
対的に移動させて)、レーザアニールを行う方法が、生
産性が高く工業的に優れているため、好んで使用されて
いる。
[0007] In the current mass production process, a laser used for laser annealing is an excimer laser. Excimer lasers are used in the mass production process because they have a large output due to a pulse oscillation type and have an extremely high absorption coefficient with respect to a silicon film often used for a semiconductor film. On the surface to be irradiated with a pulsed laser beam having a large output,
It is shaped by an optical system so that it becomes a square spot of m square or a linear shape with a length of 10 cm or more, and it is scanned with a laser beam
The method of performing laser annealing (or by moving the irradiation position of the laser beam relative to the irradiation surface) is preferably used because of high productivity and excellent industrial properties.

【0008】特に、被照射面においてレーザビームの形
状が線状であるレーザビーム(以下線状ビームと表記す
る)を用いると、前後左右の走査が必要なスポット状の
レーザビームを用いた場合とは異なり、線状ビームの線
方向に直角な方向だけの走査で被照射面全体にレーザビ
ームを照射することができるため、生産性が高い。線方
向に直角な方向に走査するのは、それが最も効率の良い
走査方向であるからである。この高い生産性により、現
在レーザアニールにはパルス発振の大出力のレーザを適
当な光学系で加工した線状ビームを使用することが主流
になりつつある。線状ビームは特にサイズが600mm
×720mm×0.7mmのような大面積基板を使った
量産工程において有効である。
In particular, when a laser beam whose laser beam has a linear shape on the surface to be irradiated (hereinafter, referred to as a linear beam) is used, a case where a spot-shaped laser beam that needs to be scanned back, forth, left and right is used. In contrast, the laser beam can be irradiated on the entire surface to be irradiated by scanning only in a direction perpendicular to the linear direction of the linear beam, so that productivity is high. Scanning is performed in a direction perpendicular to the line direction because it is the most efficient scanning direction. Due to this high productivity, it is now becoming the mainstream for laser annealing to use a linear beam obtained by processing a laser with high output of pulse oscillation by an appropriate optical system. Linear beam is especially 600mm in size
This is effective in a mass production process using a large-area substrate such as × 720 mm × 0.7 mm.

【0009】[0009]

【本発明が解決しようとする課題】本発明は、半導体膜
に添加されたドーパントのレーザによる活性化工程を課
題とする。半導体膜にドーピングを行う場合、例えば、
トップゲート型のTFTを作製するときは、ゲート電極を
マスクとしてドーピングを行うことがよく行われる。ド
ーピングは主にドーパントをイオン化し加速電圧を加え
ることで、イオンに速度を与えて半導体膜に打ち込むこ
とにより行われる。ドーピングが行われた後、半導体膜
中のドーパントを活性化させるために、レーザや熱によ
るアニールが行われる。もしくはレーザと熱の両方を併
用した方法も採られる。
An object of the present invention is to activate a dopant added to a semiconductor film using a laser. When doping a semiconductor film, for example,
When manufacturing a top gate type TFT, doping is often performed using the gate electrode as a mask. Doping is mainly performed by ionizing the dopant and applying an accelerating voltage, thereby giving a speed to the ions and implanting the ions into the semiconductor film. After the doping, annealing by laser or heat is performed to activate the dopant in the semiconductor film. Alternatively, a method using both laser and heat is also used.

【0010】一般に、熱によるドーパントの活性化より
は、レーザによるドーパントの活性化の方が、低抵抗化
の点で勝っている。しかしながら、例えばトップゲート
型のTFTに対しレーザによるドーパントの活性化を行う
場合においては、ゲート電極の下方、もしくはその近傍
に位置する半導体膜の一部が陰になるので、そこにレー
ザが照射されないという欠点も有していた。特に半導体
素子としてTFTの信頼性を考えた場合、ゲート電極の下
方にも低濃度のドーパントを添加することもよく行われ
ている。このような構造をGold(Gate-Drain Overlapp
ed LDD)構造と呼ぶ。この場合は、ゲート電極の下方
のドーパントにレーザを照射することは困難である。こ
の場合は、ガラス基板の裏面側からレーザを照射すれば
ゲート電極の下方のドーパントにレーザを照射すること
が可能となるが、一般に半導体膜に使われているエキシ
マレーザはガラスをあまり透過しないのでエネルギー効
率が悪く実用的でない。なお、本明細書中においてガラ
ス基板の裏面とは、半導体膜が成膜されていない方の面
を指す。本明細書中においてガラス基板の表面とは、半
導体膜が成膜されている方の面を指す。また、たとえ上
記の低濃度のドーパントが添加された部分(以下低ドー
ズ領域と呼ぶ。)が無くても、ドーピングされた領域と
ドーピングされていないチャネル領域との間には高い電
界が生じるので、この部分の欠陥密度を低下させる目的
で、適当なエネルギーのレーザビームを照射することは
重要である。
Generally, activation of a dopant by a laser is superior to activation of a dopant by heat in terms of lowering resistance. However, for example, in the case of activating a dopant with a laser for a top gate type TFT, a portion of the semiconductor film located below or near the gate electrode is shaded, so that the laser is not irradiated there. There was also a disadvantage. Particularly, in consideration of the reliability of a TFT as a semiconductor element, a low-concentration dopant is often added below the gate electrode. Such a structure is called Gold (Gate-Drain Overlapp
(ED LDD) structure. In this case, it is difficult to irradiate the dopant below the gate electrode with laser. In this case, if the laser is irradiated from the back side of the glass substrate, it is possible to irradiate the laser to the dopant below the gate electrode.However, since an excimer laser generally used for a semiconductor film does not transmit much through the glass, Poor energy efficiency and impractical. Note that, in this specification, the back surface of a glass substrate refers to a surface on which a semiconductor film is not formed. In this specification, the surface of a glass substrate refers to a surface on which a semiconductor film is formed. Even if there is no portion to which the low concentration dopant is added (hereinafter referred to as a low dose region), a high electric field is generated between the doped region and the undoped channel region. It is important to irradiate a laser beam with appropriate energy in order to reduce the defect density in this portion.

【0011】エキシマレーザの発生するような紫外光線
のガラスに対する透過率は比較的低いが、一方で可視光
線はガラスに対してほとんど透明である。よって、可視
光線のレーザをガラス基板の裏面側から照射し半導体膜
全体をアニールすることは容易である。しかしながら、
可視光線のレーザは一般に、半導体膜に対しても透光性
を有しており、半導体膜に一部熱として吸収されるもの
の、他の一部は光として透過してしまう。可視光線のこ
の様な性質により、例えばトップゲート型のTFTの製造
過程において、ガラス基板の裏面側からレーザ照射を行
う場合、光に対する反射率の高いゲート電極の下方に位
置するチャネル領域と、反射率の高い物質が上方に配置
されないソース領域及びドレイン領域とで、照射される
レーザのエネルギーが変わってしまう。すなわち、ソー
ス領域及びドレイン領域の上方には、特に光を反射する
ような媒体はないのであるが、チャネル領域の上方や、
その他の低ドーズ領域(TFTの構造をGoldと呼ばれる構
造とした場合に設けられる領域)の上方には、ゲート電
極が位置しているため、ゲート電極からの反射光が、再
度チャネル領域や、前記低ドーズ領域に照射されるた
め、これらの領域には、ソース領域及びドレイン領域に
入るエネルギーよりも多くのエネルギーが投入される。
従って、ソース領域及びドレイン領域の両方を十分に活
性化できるエネルギーを投入すると必要以上にゲート電
極の下方に位置するチャネル領域等にエネルギーが投入
され、結晶状態が悪くなってしまう場合も出る。
[0011] The transmittance of ultraviolet light such as that generated by an excimer laser to glass is relatively low, while visible light is almost transparent to glass. Therefore, it is easy to irradiate a visible light laser from the back surface side of the glass substrate to anneal the entire semiconductor film. However,
Generally, a visible light laser also has a light-transmitting property with respect to a semiconductor film, and is partially absorbed by the semiconductor film as heat, but the other part is transmitted as light. Due to this property of visible light, for example, in the process of manufacturing a top gate type TFT, when laser irradiation is performed from the back side of the glass substrate, the channel region located below the gate electrode with high light reflectance, The energy of the laser to be irradiated is changed between the source region and the drain region where the substance with a high rate is not disposed above. That is, there is no medium that reflects light particularly above the source region and the drain region, but above the channel region,
Since the gate electrode is located above the other low-dose regions (regions provided when the structure of the TFT is referred to as Gold), light reflected from the gate electrode is again reflected in the channel region and the above-described region. Since the low dose regions are irradiated, more energy is applied to these regions than to the source and drain regions.
Therefore, if energy for sufficiently activating both the source region and the drain region is applied, energy is applied more than necessary to a channel region and the like located below the gate electrode, and the crystal state may be deteriorated.

【0012】本発明の目的は、ソース領域及びドレイン
領域に十分なレーザのエネルギーを投入すると同時に、
チャネル領域やGold構造のTFTに設けられる低ドーズ領
域に必要以上のエネルギーが投入されないレーザアニー
ルの方法を提供することにある。
An object of the present invention is to supply sufficient laser energy to a source region and a drain region,
An object of the present invention is to provide a laser annealing method in which unnecessary energy is not applied to a channel region or a low-dose region provided in a Gold TFT.

【0013】[0013]

【課題を解決するための手段】上記目的を達するため
に、本発明は、基板に対して透明性の高いレーザ若しく
はそれに準ずる強い光(本明細書中、これらを総称して
光と呼ぶこととする。)を半導体膜が成膜された基板の
裏面側から照射し、前記半導体膜を透過した光を基板の
表面側に配置された反射板にて反射させ、基板の表面側
からソース領域及びドレイン領域に反射光を照射するこ
とを特徴とする。本発明はこの様な思想に基づき考案さ
れた方法を提供する。本発明は大面積基板にも有効に適
用できるため生産性にも優れている。本実施例におい
て、それに準ずる強い光とは、ハロゲンランプ、メタル
ハライドランプ、高圧水銀ランプ、高圧ナトリウムラン
プ、キセノンランプ等を指す。基板には、可視光線に対
して透過率の高い石英基板や、ガラス基板やプラスチッ
ク基板を用いると好ましい。
In order to achieve the above object, the present invention provides a laser having high transparency to a substrate or an intense light equivalent thereto (hereinafter, these are collectively referred to as light). Is irradiated from the back surface side of the substrate on which the semiconductor film is formed, and the light transmitted through the semiconductor film is reflected by a reflector disposed on the front surface side of the substrate. The method is characterized in that the drain region is irradiated with reflected light. The present invention provides a method devised based on such an idea. The present invention is excellent in productivity because it can be effectively applied to a large-area substrate. In this embodiment, the intense light corresponding thereto refers to a halogen lamp, a metal halide lamp, a high-pressure mercury lamp, a high-pressure sodium lamp, a xenon lamp, or the like. As the substrate, it is preferable to use a quartz substrate, a glass substrate, or a plastic substrate having high transmittance to visible light.

【0014】具体的には、例えばガラス基板の表面上に
設けられたトップゲート型のTFTのソース領域及びドレ
イン領域や、その他の低ドーズ領域を活性化する場合、
ゲート電極をマスクとしてセルフアラインにてドーズを
添加した領域を形成した後、ガラス基板の裏面側から適
当な強度にてレーザビームを照射する。本工程を図1
(a)に沿って説明する。図1(a)の中で、ガラス基板10
1と下地膜102とは、活性化工程に用いるレーザビー
ムに対し透光性を有しており、ガラス基板101の側か
らレーザビームを入射させても活性層103に十分なレ
ーザエネルギーを加えることができる。活性層103の
ソース領域及びドレイン領域1031には、ゲート電極
105をマスクとしてN型もしくはP型の不純物が添加
されており、ソース領域及びドレイン領域1031の間
には、チャネル領域1032が形成される。活性層10
3とゲート電極105の間にはゲート絶縁膜104があ
る。Goldと呼ばれる構造を形成するために、チャネル領
域1032の両端でゲート電極の下には低ドーズ領域が
設けられる場合もある。
Specifically, for example, when activating a source region and a drain region of a top gate type TFT provided on a surface of a glass substrate and other low dose regions,
After a region to which a dose is added is formed by self-alignment using the gate electrode as a mask, a laser beam is irradiated at an appropriate intensity from the back surface of the glass substrate. This process is shown in FIG.
Explanation will be made along (a). In FIG. 1A, a glass substrate 10
1 and the base film 102 have a light-transmitting property with respect to the laser beam used in the activation step, so that sufficient laser energy can be applied to the active layer 103 even when the laser beam is incident from the glass substrate 101 side. Can be. N-type or P-type impurities are added to the source region and the drain region 1031 of the active layer 103 using the gate electrode 105 as a mask, and a channel region 1032 is formed between the source region and the drain region 1031. . Active layer 10
There is a gate insulating film 104 between the gate electrode 3 and the gate electrode 105. In order to form a structure called Gold, a low dose region may be provided below the gate electrode at both ends of the channel region 1032 in some cases.

【0015】図1(a)の状態で、例えば可視光線のレー
ザビームをガラス基板101の裏側から活性層103に
照射すると、レーザビームの一部は活性層103に吸収
されるが、他の一部は透過する。透過光の一部は、ゲー
ト電極105にて反射され、再びチャネル領域1032
に照射される。他の一部の透過光は、ソース領域及びド
レイン領域1031を透過し、そのまま半導体膜の外部
に抜けてしまう。この抜けてしまったレーザビームを反
射体106にて再び活性層103に照射すると、ゲート
電極105がマスクとなるため、ソース領域及びドレイ
ン領域1031のみにレーザビームが照射され、チャネ
ル領域1032にはレーザビームが照射されない。
In the state shown in FIG. 1A, for example, when a laser beam of visible light is applied to the active layer 103 from the back side of the glass substrate 101, a part of the laser beam is absorbed by the active layer 103, but the other layer is absorbed. The part is transparent. Part of the transmitted light is reflected by the gate electrode 105 and is again returned to the channel region 1032.
Irradiated. Another part of the transmitted light passes through the source region and the drain region 1031 and passes out of the semiconductor film as it is. When the emitted laser beam is again irradiated on the active layer 103 by the reflector 106, the gate electrode 105 serves as a mask, so that only the source region and the drain region 1031 are irradiated with the laser beam, and the channel region 1032 is irradiated with the laser beam. No beam is emitted.

【0016】これにより、ゲート電極の下方に位置する
チャネル領域等の領域と同等のエネルギーをソース領域
及びドレイン領域に照射することが可能となる。ボトム
ゲート型のTFTのソース領域及びドレイン部分や、その
他の低ドーズ領域を活性化する場合も同様の思想でレー
ザアニールを行えば、本発明の目的を達成できる。ボト
ムゲート型のTFTの図を図1(b)に示す。ガラス基板10
7の上にゲート電極108が形成されており、その上に
ゲート絶縁膜109が形成される。更にその上には、半
導体膜110が形成されており、ゲート電極108の直
上にチャネル領域1102が、チャネル領域1102の
両側には、N型もしくはP型を付与する不純物元素が添
加されたソース領域及びドレイン領域1101がある。
ソース領域及びドレイン領域1101にドーパントを添
加するには、ゲート電極の直上にマスクを形成してか
ら、イオンドープ法もしくはイオン注入法により行えば
よい。その後、前記マスクを除去する。この状態で、ガ
ラス基板の表面側からレーザビームを照射し、ガラス基
板の裏側に反射体111を配置すれば、トップゲートで
得られる効果と同じ効果を得ることができる。
This makes it possible to irradiate the source region and the drain region with the same energy as that of a region such as a channel region located below the gate electrode. In the case of activating the source region and the drain portion of the bottom gate type TFT and other low dose regions, the object of the present invention can be achieved by performing laser annealing with the same concept. FIG. 1B shows a diagram of a bottom gate type TFT. Glass substrate 10
7, a gate electrode 108 is formed, and a gate insulating film 109 is formed thereon. Further thereon, a semiconductor film 110 is formed, and a channel region 1102 is provided immediately above the gate electrode 108, and a source region to which an impurity element imparting N-type or P-type is added is provided on both sides of the channel region 1102. And a drain region 1101.
In order to add a dopant to the source region and the drain region 1101, a mask may be formed immediately above the gate electrode, and then ion doping or ion implantation may be performed. Thereafter, the mask is removed. In this state, by irradiating a laser beam from the front side of the glass substrate and disposing the reflector 111 on the back side of the glass substrate, the same effect as that obtained by the top gate can be obtained.

【0017】反射体106、111はガラス基板からあ
る程度距離をおいて配置した方がよい。特に光源にレー
ザを用いる場合は、ガラス基板の裏面側から照射される
レーザビーム1と、ガラス基板の表面側から照射される
レーザビーム2とが互いに干渉し、エネルギー分布の均
一性が悪化することがあるため、レーザビーム1とレー
ザビーム2との光路差は、レーザのコヒーレント長以上
とする方が好ましい。また、反射体からの反射光が入射
光の光路と完全に一致すると、レーザビームがレーザ発
振器に戻り、レーザ発振器を破損する恐れがあるので、
反射体を2枚のミラーで構成する等、工夫して入射光と
反射光との光路を一致させないことが重要である。反射
光と入射光のガラス基板における照射位置を完全に一致
させなくても本発明の本質には何ら影響しないので、1
枚の反射体のみの使用でも構わない。
It is preferable that the reflectors 106 and 111 be arranged at a certain distance from the glass substrate. In particular, when a laser is used as the light source, the laser beam 1 emitted from the back side of the glass substrate and the laser beam 2 emitted from the front side of the glass substrate interfere with each other, and the uniformity of the energy distribution deteriorates. Therefore, it is preferable that the optical path difference between the laser beam 1 and the laser beam 2 be equal to or longer than the coherent length of the laser. Also, if the reflected light from the reflector completely coincides with the optical path of the incident light, the laser beam may return to the laser oscillator and damage the laser oscillator.
It is important not to make the optical path of the incident light coincide with the optical path of the reflected light by devising, for example, configuring the reflector with two mirrors. Even if the irradiation positions of the reflected light and the incident light on the glass substrate are not completely matched, the essence of the present invention is not affected at all.
Use of only one reflector may be used.

【0018】また、このときレーザビームのエネルギー
のみでは十分でない場合は、ランプやヒータによりガラ
ス基板を加熱しながら行うとよい。例えば、このとき加
熱手段はガラス基板の近傍に配置する。前記加熱手段が
あることで、レーザビームのエネルギーの不足を補える
ため、線状ビームを使用する場合には、線状ビームの長
さをより長くすることができる。これにより、一度にレ
ーザアニールできる面積が広がるので、より大面積の基
板を効率よく処理することができる。あるいは、反射体
からの反射光の基板表面に於けるエネルギー密度が不十
分であるときは、反射体を凹面鏡とし、基板表面でのレ
ーザビームのエネルギー密度を増加させてもよい。ま
た、ランプやヒータと凹面鏡を併用してもよい。
If the energy of the laser beam alone is not sufficient at this time, it is preferable to perform the heating while heating the glass substrate with a lamp or a heater. For example, at this time, the heating means is arranged near the glass substrate. The presence of the heating means makes it possible to make up for the shortage of energy of the laser beam, so that when a linear beam is used, the length of the linear beam can be made longer. As a result, the area that can be laser-annealed at a time is increased, so that a substrate having a larger area can be efficiently processed. Alternatively, when the energy density of the light reflected from the reflector on the substrate surface is insufficient, the reflector may be a concave mirror to increase the energy density of the laser beam on the substrate surface. Further, a concave mirror may be used in combination with a lamp or a heater.

【0019】次に、本発明のレーザの照射方法を実現す
る装置に関し説明する。基板を水平に設置することを前
提とした場合、基板の裏面側から光を照射する方法は、
基板を裏に返し上方から光を照射する方法か、基板の下
方から光を照射する方法がある。基板を裏に返す方法は
非常に装置を複雑にし、生産性も落ちてしまうことか
ら、好ましくない。従って、基板の表面が上方を向くよ
うにし、基板の下方から光を照射するようにすることが
好ましい。このような装置構成を実現するためには、例
えば、基板を配置するステージが光に対し透明であると
よい。あるいは、基板を配置するステージに隙間を設
け、そこから光が入射できる構成としてもよい。この場
合は、基板を光に対して相対的に送るために、例えばベ
ルトコンベア方式のような方法を用いて基板を送るとよ
い。このとき、用いる光は線状ビームであると隙間を細
長くできるので好ましい。すなわち、ステージに隙間を
設けることによる基板のたわみが最小限に抑えられるの
で、線状ビームのピント位置の狂いが最小限となる。特
に、ガラス基板に大面積のものを用いると基板のたわみ
は無視できない程度となるため、基板のたわみを抑制す
る装置構成とする必要が生じる。一般に線状ビームは非
常に細いため、ピント位置が数mm狂うだけでエネルギー
密度が大幅に変動してしまうので、基板のたわみは1mm
以下に抑える必要がある。
Next, an apparatus for realizing the laser irradiation method of the present invention will be described. Assuming that the board is installed horizontally, the method of irradiating light from the back side of the board is:
There is a method in which the substrate is turned upside down and light is irradiated from above, or a method in which light is irradiated from below the substrate. The method of turning the substrate upside down is not preferable because it greatly complicates the apparatus and lowers the productivity. Therefore, it is preferable that the surface of the substrate is directed upward and light is irradiated from below the substrate. In order to realize such an apparatus configuration, for example, the stage on which the substrate is disposed is preferably transparent to light. Alternatively, a gap may be provided in the stage on which the substrate is arranged, and light may be incident from the gap. In this case, in order to send the substrate relatively to light, the substrate may be sent using a method such as a belt conveyor system. At this time, the light used is preferably a linear beam because the gap can be elongated. That is, since the deflection of the substrate due to the provision of the gap in the stage is minimized, the deviation of the focus position of the linear beam is minimized. In particular, when a glass substrate having a large area is used, the deflection of the substrate is not negligible, so that it is necessary to adopt a device configuration for suppressing the deflection of the substrate. In general, since the linear beam is very thin, the energy density fluctuates greatly even if the focus position deviates by only a few mm.
It is necessary to keep it below.

【0020】本発明を以下に列挙する。本発明の1つ
は、基板の表面に半導体膜を形成し、前記半導体膜上に
絶縁膜を形成し、前記絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記半導体膜に不純物元
素を添加し、前記ガラス基板の裏面側から第1の光を照
射し、前記基板の表面側から第2の光を照射し、前記第
2の光は、前記第1の光の一部が前記基板および前記半
導体膜を透過し、前記基板の表面側に設置する反射体に
よって反射する光であることを特徴とする半導体装置の
作製方法である。
The present invention is enumerated below. One aspect of the present invention is to form a semiconductor film on a surface of a substrate, form an insulating film on the semiconductor film, form a gate electrode on the insulating film,
An impurity element is added to the semiconductor film using the gate electrode as a mask, a first light is irradiated from the back surface side of the glass substrate, a second light is irradiated from the front surface side of the substrate, and the second light is irradiated. Is a method for manufacturing a semiconductor device, in which part of the first light is light transmitted through the substrate and the semiconductor film and reflected by a reflector provided on a front surface side of the substrate.

【0021】本発明の他の1つは、基板の表面に半導体
膜を形成し、前記半導体膜上に絶縁膜を形成し、前記絶
縁膜上にゲート電極を形成し、前記ゲート電極をマスク
として前記半導体膜に不純物元素を添加し、前記ガラス
基板の裏面側から第1の光を照射し、前記基板の表面側
から第2の光を照射し、前記第2の光は、前記第1の光
の一部が前記基板および前記半導体膜を透過し、前記基
板の表面側に設置する反射体によって反射する光であ
り、前記基板の裏面から前記反射体を経由した前記基板
の表面までの光路長は、前記第1の光のコヒーレント長
より長いことを特徴とする半導体装置の作製方法であ
る。
Another aspect of the present invention is to form a semiconductor film on a surface of a substrate, form an insulating film on the semiconductor film, form a gate electrode on the insulating film, and use the gate electrode as a mask. An impurity element is added to the semiconductor film, a first light is irradiated from the back side of the glass substrate, a second light is irradiated from the front side of the substrate, and the second light is irradiated with the first light. Part of the light is light transmitted through the substrate and the semiconductor film and reflected by a reflector provided on the front surface side of the substrate, and is an optical path from the back surface of the substrate to the front surface of the substrate via the reflector. The length is longer than the coherent length of the first light.

【0022】本発明の他の1つは、基板の表面に半導体
膜を形成し、前記半導体膜上に絶縁膜を形成し、前記絶
縁膜上にゲート電極を形成し、前記ゲート電極をマスク
として前記半導体膜に不純物元素を添加し、前記ガラス
基板の裏面側から第1の光を照射し、前記基板の表面側
から第2の光を照射し、前記第2の光は、前記第1の光
の一部が前記基板および前記半導体膜を透過し、前記基
板の表面側に設置する反射体によって反射する光であ
り、前記第2の光は、前記基板の裏面から前記反射体に
到達するまでの光路とは異なる光路で前記基板の表面に
到達することを特徴とする半導体装置の作製方法であ
る。
Another aspect of the present invention is to form a semiconductor film on a surface of a substrate, form an insulating film on the semiconductor film, form a gate electrode on the insulating film, and use the gate electrode as a mask. An impurity element is added to the semiconductor film, a first light is irradiated from the back side of the glass substrate, a second light is irradiated from the front side of the substrate, and the second light is irradiated with the first light. Part of the light is light transmitted through the substrate and the semiconductor film and reflected by a reflector provided on the front surface side of the substrate, and the second light reaches the reflector from the back surface of the substrate. A semiconductor device that reaches the surface of the substrate by an optical path different from the optical path to the substrate.

【0023】上記発明において、前記第1の光および前
記第2の光は、レーザ光もしくはそれに準ずる光である
ことを特徴としている。このようにすると生産性が高い
ので好ましい。
In the above invention, the first light and the second light are laser light or light equivalent thereto. This is preferable because the productivity is high.

【0024】また、上記発明において、前記第1の光
は、YAGレーザの第2高調波、YLFレーザの第2高
調波、ガラスレーザの第2高調波、YVO4レーザの第
2高調波およびArレーザのうちいずれか1つ若しくは
それらの組み合わせからなる光であるとガラス基板や透
明な基板等に対して本発明を利用できる。
Further, in the above invention, the first light includes a second harmonic of a YAG laser, a second harmonic of a YLF laser, a second harmonic of a glass laser, a second harmonic of a YVO 4 laser, and Ar The present invention can be applied to a glass substrate, a transparent substrate, or the like if the light is any one of lasers or a combination thereof.

【0025】また、上記発明において、前記基板は、ガ
ラス基板であると安価に半導体装置を作製できるのでよ
い。
In the above invention, if the substrate is a glass substrate, a semiconductor device may be manufactured at low cost.

【0026】また、上記発明において、前記反射体は、
シリンドリカルの凹面鏡であると前記第2の光の基板表
面におけるエネルギー密度を高くできるので好ましい。
In the above invention, the reflector may be
It is preferable to use a cylindrical concave mirror because the energy density of the second light on the substrate surface can be increased.

【0027】[0027]

【発明の実施の形態】本実施形態では、ゲート電極の下
方に低濃度のドーパントを添加したTFTに対しレーザア
ニールを行う例を示す。ゲート電極の下にレーザを照射
するためには、上記で示したように、基板の裏面側から
例えばYAGレーザの第2高調波を照射するのがエネルギ
ー効率が良く効果的である。YAGレーザの第2高調波
は、緑であるので可視光である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In this embodiment, an example will be described in which laser annealing is performed on a TFT to which a low-concentration dopant is added below a gate electrode. In order to irradiate the laser below the gate electrode, as described above, it is effective and effective to irradiate the second harmonic of, for example, a YAG laser from the back surface side of the substrate. Since the second harmonic of the YAG laser is green, it is visible light.

【0028】図2に本発明のレーザ照射装置を示す。レ
ーザ発振器201はYAGレーザである。レーザ発振器2
01から射出されるレーザビームは光学系202〜20
6により、線状ビームに加工される。YAGレーザは一般
に干渉性が高いので、エネルギー分布を均一化するため
にはレーザビームを複数に分割して合成する方法(公知
のビームの均一化の方法)と組み合わせて、分割された
レーザビームそれぞれに互いに光路差を設ける等の工夫
をする必要がある。光路差は、例えば図2において、階
段状に加工されたガラス板202にレーザビームを入射
させることによりつければよい。階段の各々の段に入射
するレーザビームには、ガラスの屈折率が1よりも大き
いために光路差がつけられる。前記光路差がレーザビー
ムのコヒーレント長よりも長ければ、レーザビームの干
渉性が大きく弱められるため公知のビームの均一化の方
法を用いることができる。光路差が付けられたレーザビ
ームの各々をシリンドリカルレンズアレイ203を形成
するシリンドリカルレンズに入射させ、これによりレー
ザビームを分割する。各々のシリンドリカルレンズから
射出されるレーザビームはシリンドリカルレンズ204
により、照射面またはその近傍にて1つに合成される。
これにより一様なエネルギー分布をもつ線状ビームが得
られる。
FIG. 2 shows a laser irradiation apparatus according to the present invention. The laser oscillator 201 is a YAG laser. Laser oscillator 2
01 from the optical systems 202 to 20
6 is processed into a linear beam. Since the YAG laser generally has high coherence, in order to make the energy distribution uniform, a method of dividing the laser beam into a plurality of parts and combining them (a well-known method of homogenizing a beam) is used. It is necessary to take measures such as providing optical path differences to each other. The optical path difference may be made, for example, by irradiating a laser beam onto the glass plate 202 processed in a stepwise manner in FIG. The laser beam incident on each step of the staircase has an optical path difference because the refractive index of the glass is greater than one. If the optical path difference is longer than the coherent length of the laser beam, the coherence of the laser beam is greatly reduced, so that a known beam homogenization method can be used. Each of the laser beams having an optical path difference is made incident on a cylindrical lens forming the cylindrical lens array 203, thereby splitting the laser beam. The laser beam emitted from each cylindrical lens is applied to the cylindrical lens 204.
Is combined into one at or near the irradiation surface.
As a result, a linear beam having a uniform energy distribution is obtained.

【0029】レーザビームをガラス基板の下方に入射さ
せるために、光学系を介したレーザビームはミラー20
5により上方に折り返される。レーザビームは、半導体
膜が上方に形成されたガラス基板209に照射される。
ガラス基板209は図1(a)の状態になっている。この
とき、レーザビームのエネルギー密度を確保するため
に、集光用のシリンドリカルレンズ206を使って線状
ビームを細くしてもよい。また、レーザビームをガラス
基板209に対し垂直に入射させると、ガラス基板の裏
面からの反射光と半導体膜からの反射光とが干渉し不均
一なレーザアニールの原因となるので好ましくない。そ
こで、ミラー205の角度等を変えることでレーザビー
ムの入射角度を適当に変えて、前記干渉を抑制するとよ
い。
In order for the laser beam to be incident below the glass substrate, the laser beam passing through the optical system is mirror 20
5 is folded upward. The laser beam is applied to a glass substrate 209 over which a semiconductor film is formed.
The glass substrate 209 is in the state shown in FIG. At this time, in order to secure the energy density of the laser beam, the linear beam may be narrowed by using the condensing cylindrical lens 206. Further, it is not preferable that the laser beam is perpendicularly incident on the glass substrate 209 because reflected light from the back surface of the glass substrate and reflected light from the semiconductor film interfere with each other and cause uneven laser annealing. Therefore, the interference may be suppressed by appropriately changing the angle of incidence of the laser beam by changing the angle of the mirror 205 or the like.

【0030】ガラス基板209は、線状ビームを通すた
めの隙間が設けられたステージ207に配置される。ス
テージ207にはベルトコンベアのような搬送手段20
8が幾つか設けられており、ガラス基板209を1方向
に送る役割を果たす。これによりガラス基板209の全
面にレーザビームが照射される。前述した通り、レーザ
ビームの一部はガラス基板209を透過するため、透過
光をミラー210により折り返して再びガラス基板20
9に照射するようにする。ミラー210により折り返さ
れたレーザビームはガラス基板の表に照射されるため、
ソース領域及びドレイン領域の部分には照射されるが、
ゲート電極の下方に設けられたチャネル領域等には照射
されない。ガラス基板209上に設けられた素子に一様
にレーザビームを照射するため、レーザビームを照射し
ながらガラス基板209を搬送手段208にて移動さ
せ、ガラス基板209の全面にレーザビームが照射され
るようにする。
The glass substrate 209 is placed on a stage 207 provided with a gap for passing a linear beam. The transport means 20 such as a belt conveyor is provided on the stage 207.
8 are provided, and serve to send the glass substrate 209 in one direction. Thus, the entire surface of the glass substrate 209 is irradiated with the laser beam. As described above, since a part of the laser beam passes through the glass substrate 209, the transmitted light is turned back by the mirror 210, and
9 is irradiated. Since the laser beam turned back by the mirror 210 is applied to the front of the glass substrate,
The source region and the drain region are irradiated,
It is not irradiated to a channel region or the like provided below the gate electrode. In order to uniformly irradiate the element provided on the glass substrate 209 with a laser beam, the glass substrate 209 is moved by the transport means 208 while irradiating the laser beam, and the entire surface of the glass substrate 209 is irradiated with the laser beam. To do.

【0031】以上、レーザアニールの方法について述べ
た。次に、TFTの具体的な作製方法に関し述べる。
The laser annealing method has been described above. Next, a specific method for manufacturing a TFT will be described.

【0032】ゲート電極の下に低ドーズのドーパントを
添加したTFTで構成されるアクティブマトリクス基板の
作製方法について図3を用いて説明する。本実施形態で
はコーニング社の#1737ガラスで形成された基板2
11を用いる。なお、基板211としては、他のガラス
基板や石英基板を用いても良い。また、本実施形態の処
理温度に耐えうる耐熱性を有するプラスチック基板を用
いてもよい。基板211はYAGの第2高調波に対し、高
い透光性を有することが重要である。
A method for manufacturing an active matrix substrate composed of a TFT in which a low-dose dopant is added below a gate electrode will be described with reference to FIG. In this embodiment, a substrate 2 made of Corning # 1737 glass is used.
11 is used. Note that as the substrate 211, another glass substrate or a quartz substrate may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of the present embodiment may be used. It is important that the substrate 211 has high translucency with respect to the second harmonic of YAG.

【0033】まず、基板211上に絶縁膜から成る下地
膜212を形成する。下地膜212は公知の手段(スパ
ッタ法、LPCVD法、またはプラズマCVD法等)により、酸
化珪素膜や窒化酸化珪素膜(SiOxNy)などの珪素を含む
絶縁膜を用いれば良い。もちろん下地膜は単層ではな
く、積層としてもよい。
First, a base film 212 made of an insulating film is formed on a substrate 211. As the base film 212, an insulating film containing silicon such as a silicon oxide film or a silicon nitride oxide film (SiOxNy) may be used by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like). Of course, the base film is not limited to a single layer but may be a stacked layer.

【0034】次いで、下地膜上に半導体膜213を形成
する。半導体膜213は、非晶質構造を有する半導体膜
を公知の手段(スパッタ法、LPCVD法、またはプラ
ズマCVD法等)により、25〜80nm(好ましくは
30〜60nm)の厚さで形成する。半導体膜の材料に
限定はないが、好ましくは珪素または珪素ゲルマニウム
(SiGe)合金などで形成すると良い。続いて、公知
の結晶化処理(レーザ結晶化法、熱結晶化法、またはニ
ッケルなどの触媒を用いた熱結晶化法等)を行って得ら
れる結晶質半導体膜を所望の形状にパターニングする。
Next, a semiconductor film 213 is formed on the base film. As the semiconductor film 213, a semiconductor film having an amorphous structure is formed with a thickness of 25 to 80 nm (preferably 30 to 60 nm) by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like). Although there is no limitation on the material of the semiconductor film, it is preferable to use silicon or a silicon germanium (SiGe) alloy. Subsequently, the crystalline semiconductor film obtained by performing a known crystallization treatment (eg, a laser crystallization method, a thermal crystallization method, or a thermal crystallization method using a catalyst such as nickel) is patterned into a desired shape.

【0035】パターニングされた半導体膜215の上か
ら、絶縁膜214を酸化珪素膜や窒化酸化珪素膜(SiOx
Ny)などの珪素を含む絶縁膜などで形成し、続いて導電
膜216を形成する。導電膜の材料に特に限定はない
が、Ta、W、Ti、Mo、Cu、Cr、Ndから選ばれた元素、ま
たは前記元素を主成分とする合金材料、もしくは化合物
材料で形成してもよい。また、リン等の不純物元素をド
ーピングした結晶質珪素膜に代表される半導体膜を用い
ても良い。また、AgPdCu合金を用いてもよい。もちろ
ん、導電膜は単層ではなく積層としてもよい。続いてエ
ッチングを行って端部にテーパーを有するゲート電極2
17を形成する。
An insulating film 214 is formed on the patterned semiconductor film 215 from a silicon oxide film or a silicon nitride oxide film (SiOx
An insulating film containing silicon such as Ny) is formed, and then a conductive film 216 is formed. Although there is no particular limitation on the material of the conductive film, the conductive film may be formed using an element selected from Ta, W, Ti, Mo, Cu, Cr, and Nd, or an alloy material or a compound material containing the element as a main component. . Alternatively, a semiconductor film typified by a crystalline silicon film doped with an impurity element such as phosphorus may be used. Further, an AgPdCu alloy may be used. Of course, the conductive film may be a stacked layer instead of a single layer. Subsequently, etching is performed to form a gate electrode 2 having a tapered end.
17 is formed.

【0036】そして、ドーピング処理を行って、不純物
元素の導入を行う。ドーピング処理はイオンドープ法や
イオン注入法などにより、N型またはP型を付与する不
純物元素を導入する。ドーピング処理により、不純物元
素が高濃度に導入された領域218とゲート電極の端部
のテーパーにおり低濃度に導入された領域219および
不純物が導入されない領域(チャネル領域)220が形
成される。
Then, a doping process is performed to introduce an impurity element. In the doping treatment, an impurity element imparting N-type or P-type is introduced by an ion doping method, an ion implantation method, or the like. By the doping process, a region 218 into which the impurity element is introduced at a high concentration, a region 219 which is tapered at the end of the gate electrode and is introduced at a low concentration, and a region (channel region) 220 into which the impurity is not introduced are formed.

【0037】その後、発明実施の形態の前半で説明した
レーザアニールの方法により、半導体層の結晶性の回
復、半導体層に添加されたドーパントの活性化を行う。
レーザは例えばYAGレーザの第2高調波を用い、適当な
光学系、例えば図2に示した光学系により線状ビームと
して基板の裏面から照射する。その後、例えば公知の方
法にて、TFTを完成させる。あるいは実施者の考案した
方法にてTFTを作製してもよい。後の実施例にて、TFTの
作製工程の例を示す。
Thereafter, the recovery of the crystallinity of the semiconductor layer and the activation of the dopant added to the semiconductor layer are performed by the laser annealing method described in the first half of the embodiment of the invention.
As the laser, for example, the second harmonic of a YAG laser is used, and a suitable optical system, for example, the optical system shown in FIG. Thereafter, the TFT is completed by, for example, a known method. Alternatively, the TFT may be manufactured by a method devised by the practitioner. In a later example, an example of a TFT manufacturing process will be described.

【0038】[0038]

【実施例】[実施例1]本実施例では、レーザビームの照
射方法の他の例を示す。レーザビームの照射の際に、照
射対象である基板の平坦性が十分でないと、レーザビー
ムのピント位置と基板の位置の制御が困難となる。本実
施例では、基板の平坦性を十分に保ちつつレーザビーム
の照射を行う方法の例を示す。本実施例では、基板を非
常に平坦な板の上方にてエア浮上させた状態で基板を走
査させ、基板全面をレーザアニールする例を示す。
[Embodiment 1] In this embodiment, another example of a laser beam irradiation method will be described. At the time of laser beam irradiation, if the substrate to be irradiated has insufficient flatness, it is difficult to control the focus position of the laser beam and the position of the substrate. In this embodiment, an example of a method for performing laser beam irradiation while sufficiently maintaining the flatness of a substrate will be described. In the present embodiment, an example is shown in which the substrate is scanned while air is levitated above a very flat plate, and laser annealing is performed on the entire surface of the substrate.

【0039】本実施例を図4に沿って説明する。ステー
ジ221にはエアの吹き出し口222が複数個設けられ
ており、これらの吹き出し口222から噴射されるエア
の力により、基板224を浮上させる。用いるエアは、
窒素や空気等の半導体素子に悪影響の及ばないものとす
ればよい。前記エアは、ボンベ225から供給される。
ステージ221には線状ビーム223を導入する隙間が
設けられており、隙間を通って線状ビーム223が基板
224に照射される。線状ビーム223を基板224に
照射しながら、ステージ221と平行な方向に基板を動
かすことで基板224の全面にレーザアニールを行う。
基板を動かす方法はさまざま考えられるが、基板がエア
浮上している状態にあるので、図示しない手段により、
基板の端を押すか、基板の端を把持して引っ張るか等の
方法にて行えばよい。
This embodiment will be described with reference to FIG. The stage 221 is provided with a plurality of air outlets 222, and the substrate 224 is caused to float by the force of the air injected from the outlets 222. The air used is
It suffices that the semiconductor elements such as nitrogen and air have no adverse effect. The air is supplied from a cylinder 225.
A gap for introducing the linear beam 223 is provided on the stage 221, and the linear beam 223 is irradiated on the substrate 224 through the gap. The laser annealing is performed on the entire surface of the substrate 224 by moving the substrate in a direction parallel to the stage 221 while irradiating the substrate 224 with the linear beam 223.
There are various methods for moving the substrate, but since the substrate is in a state of air floating, by means not shown,
The pressing may be performed by pressing the edge of the substrate or by gripping and pulling the edge of the substrate.

【0040】用いるレーザ発振器は、たとえばコンティ
ナム社製のパワーライト9030をSHG結晶にて第2高
調波に変換して用いる。本レーザ発振器は1パルスあた
り800mJのエネルギーを出す能力を持っており、1
秒間に最大30パルスを射出することが出来る。ビーム
のスポットは、直径9mmの円状である。本レーザ発振器
から射出したレーザビームを例えば、図2に示した光学
系により線状ビームに変換して、本実施例に利用する。
YAGレーザのコヒーレント長dは通常10mm程度である
ことから、階段状に加工されたガラス板202の段差を
d/(n-1) とすれば、干渉性を抑えることができる。ガ
ラス板の屈折率はYAGレーザの第2高調波の波長に対し
て、1.5程度であることから、前記段差を20mmとす
ればよいことが判る。
As a laser oscillator to be used, for example, a power light 9030 manufactured by Continum is converted into a second harmonic by using an SHG crystal and used. This laser oscillator has the ability to emit 800 mJ of energy per pulse.
Up to 30 pulses can be emitted per second. The beam spot is a circle having a diameter of 9 mm. The laser beam emitted from this laser oscillator is converted into a linear beam by the optical system shown in FIG. 2, for example, and is used in this embodiment.
Since the coherent length d of the YAG laser is usually about 10 mm, the coherence can be suppressed by setting the step of the stepped glass plate 202 to be d / (n-1). Since the refractive index of the glass plate is about 1.5 with respect to the wavelength of the second harmonic of the YAG laser, it is understood that the step should be set to 20 mm.

【0041】シリンドリカルレンズアレイ203は、例
えば焦点距離30mm、3mm幅のシリンドリカルレンズを
3つ使って形成する。これから、階段状に加工されたガ
ラス板202の段数は2段でよいこととなる。階段状に
加工されたガラス板202を介さないレーザビームが、
シリンドリカルレンズアレイ203の最外のシリンドリ
カルレンズに入射するように光学系を配置する。階段状
に加工されたガラス板202の各段を介したレーザビー
ムはシリンドリカルレンズアレイを形成するシリンドリ
カルレンズの各々に入射するようにする。
The cylindrical lens array 203 is formed by using, for example, three cylindrical lenses having a focal length of 30 mm and a width of 3 mm. From this, the number of steps of the glass plate 202 processed in a stepped manner may be two. The laser beam that does not pass through the glass plate 202 processed in a step shape is
The optical system is arranged so as to be incident on the outermost cylindrical lens of the cylindrical lens array 203. The laser beam passing through each step of the glass plate 202 processed in a step shape is incident on each of the cylindrical lenses forming the cylindrical lens array.

【0042】シリンドリカルレンズアレイ203を射出
したレーザビームはシリンドリカルレンズ204に入射
し、これにより照射面にて1つに合成される。このと
き、シリンドリカルレンズ204の焦点距離を1500
mmとすると、得られる線状ビームの長さは150mmとな
る。このままでは、照射面において、十分なエネルギー
密度が得られないので、シリンドリカルレンズ206に
て、さらに細い線状ビームとし、エネルギー密度を増大
させる。干渉の影響を抑えるために、シリンドリカルレ
ンズ206の焦点距離は、400mm以上が好ましい。こ
れにより、干渉の影響の少ない比較的一様なエネルギー
分布を持つ線状ビームが得られる。ガラス基板の裏面で
の反射光との干渉を避けるため、線状ビームは、ガラス
基板の斜め方向から入射させる。この角度は実施者が適
宜決定すればよいが、目安としては10°前後が適当で
ある。ガラス基板を透過した光は反射ミラーにて、ガラ
ス基板に再び照射され、ソース領域及びドレイン領域の
アニールに使われる。前記反射ミラーにより折り返され
たレーザビームは、レーザ発振器に戻らないように、や
や角度を付けて反射させる。レーザビームが発振器に戻
ると固体レーザのロッドを破損する恐れがあるので、十
分に注意しなければならない。
The laser beam emitted from the cylindrical lens array 203 enters the cylindrical lens 204, and is combined into one on the irradiation surface. At this time, the focal length of the cylindrical lens 204 is set to 1500
mm, the length of the resulting linear beam is 150 mm. In this state, a sufficient energy density cannot be obtained on the irradiation surface, so that the cylindrical lens 206 forms a thinner linear beam to increase the energy density. In order to suppress the influence of interference, the focal length of the cylindrical lens 206 is preferably 400 mm or more. As a result, a linear beam having a relatively uniform energy distribution with little influence of interference is obtained. In order to avoid interference with the light reflected on the back surface of the glass substrate, the linear beam is made incident from an oblique direction on the glass substrate. This angle may be appropriately determined by a practitioner, but a suitable value is approximately 10 ° as a guide. The light transmitted through the glass substrate is again irradiated on the glass substrate by a reflection mirror, and is used for annealing the source region and the drain region. The laser beam turned back by the reflection mirror is reflected at a slight angle so as not to return to the laser oscillator. Great care must be taken because returning the laser beam to the oscillator can damage the rod of the solid state laser.

【0043】線状ビームのエネルギー密度は、実施者が
適宜決定すればよい。照射対象が厚さ50nm程度の半導
体膜であれば、50〜250mJ/cm2程度を目安とす
ればよい。
The energy density of the linear beam may be appropriately determined by a practitioner. If the object to be irradiated is a semiconductor film having a thickness of about 50 nm, about 50 to 250 mJ / cm 2 may be used as a guide.

【0044】[実施例2]本実施例では、レーザビームの
照射方法の他の例を示す。本発明の場合、基板の裏面側
から照射されたレーザビームは、基板の裏面にピントを
合わせてあるので、基板を透過したレーザビームを再び
ミラー等で基板の表面側から照射するときは、ピント位
置が適当でない場合がある。こういった場合には、ミラ
ーに凹面鏡等を用いて再びレーザビームを集光させ、基
板の表面にて十分なエネルギー密度を確保すればよい。
[Embodiment 2] In this embodiment, another example of a laser beam irradiation method will be described. In the case of the present invention, the laser beam irradiated from the back side of the substrate is focused on the back side of the substrate. Therefore, when the laser beam transmitted through the substrate is again irradiated from the front side of the substrate by a mirror or the like, the laser beam is focused. The position may not be appropriate. In such a case, the laser beam may be condensed again using a concave mirror or the like as a mirror to secure a sufficient energy density on the surface of the substrate.

【0045】本実施例を図5に沿って説明する。図中、
図4と同一符号のものは、同一のものを指すとする。基
板224を透過した線状ビーム223は、シリンドリカ
ルの凹面鏡227により反射され、再び基板224に照
射される。このとき、シリンドリカルの凹面鏡227に
より出来る線状ビームの集光位置の高さは、線状ビーム
223により出来る線状ビームの集光位置の高さと同様
にするとよい。これにより、ガラス基板の裏面側から照
射される線状ビームと表面側から照射される線状ビーム
とをほぼ同じ短軸幅(本明細書中では、線状ビームを長
方形とみたときの短辺の長さとする。)とすることがで
きる。
This embodiment will be described with reference to FIG. In the figure,
4 are the same as those in FIG. The linear beam 223 that has passed through the substrate 224 is reflected by the cylindrical concave mirror 227 and is again irradiated on the substrate 224. At this time, the height of the condensing position of the linear beam formed by the cylindrical concave mirror 227 may be the same as the height of the condensing position of the linear beam formed by the linear beam 223. As a result, the linear beam emitted from the back side and the linear beam emitted from the front side of the glass substrate have substantially the same short axis width (in this specification, the short side when the linear beam is viewed as a rectangle). .)).

【0046】線状ビームの短軸幅は、あまりに細すぎる
と生産性に乏しくあまりに太すぎるとエネルギー密度を
確保できないため、慎重に調整する必要がある。よっ
て、ガラス基板の裏面側から照射される線状ビームの短
軸幅と、ガラス基板の表面側から照射される線状ビーム
の短軸幅とを同様とすることは大切である。実施例1
で、示したレーザ発振器を用いるとすると、適当な線状
ビームの短軸幅は、50〜1000μm程度である。5
0μm以下の短軸幅を確保するとなると、非常に特殊な
光学系とビーム品質の高いレーザ発振器が必要となるの
で、装置構成の点でも困難となる。また、1000μm
以上の短軸幅を確保するとなるとレーザ発振器の出力が
不十分となる可能性が高い。または、エネルギー密度を
確保するために非常に短い線状ビームを形成することに
なる。これでは生産性が低く線状ビームを形成する意味
が薄くなる。
If the width of the short axis of the linear beam is too small, the productivity is poor, and if it is too large, the energy density cannot be secured. Therefore, it must be carefully adjusted. Therefore, it is important that the short-axis width of the linear beam emitted from the back side of the glass substrate and the short-axis width of the linear beam emitted from the front side of the glass substrate be the same. Example 1
Assuming that the laser oscillator described above is used, the short-axis width of an appropriate linear beam is about 50 to 1000 μm. 5
If a short axis width of 0 μm or less is secured, a very special optical system and a laser oscillator with high beam quality are required, which makes it difficult to configure the apparatus. 1000 μm
If the above short axis width is secured, the output of the laser oscillator is likely to be insufficient. Alternatively, a very short linear beam is formed to secure the energy density. In this case, the productivity is low and the significance of forming a linear beam is reduced.

【0047】線状ビームのエネルギー密度は、実施者が
適宜決定すればよい。反射体に凹面鏡を使っているた
め、必要なエネルギー密度は実施例1で示したものより
もやや小さめになる。照射対象が厚さ50nm程度の半導
体膜であれば、50〜200mJ/cm2程度を目安とすれ
ばよい。
The energy density of the linear beam may be appropriately determined by a practitioner. Since a concave mirror is used for the reflector, the required energy density is slightly smaller than that shown in the first embodiment. If the object to be irradiated is a semiconductor film having a thickness of about 50 nm, the target may be about 50 to 200 mJ / cm 2 .

【0048】[実施例3]本実施例では、本発明のレーザ
ビームの照射方法に基板の加熱を加えた例を示す。本発
明の場合、線状ビームを使用するのが生産性が高く好ま
しい。また、線状ビームの長さが生産性に密接に関わる
ことから、できるだけ長い線状ビームを得ることが重要
である。しかしながら、レーザ発振器の能力以上に線状
ビームを長くすることはできないため、本実施例では、
レーザビームのエネルギーを補う別のエネルギーを加え
ることにより、より長い線状ビームを得る方法を示す。
[Embodiment 3] In this embodiment, an example in which the substrate is heated in the laser beam irradiation method of the present invention will be described. In the case of the present invention, it is preferable to use a linear beam because of high productivity. Also, since the length of the linear beam is closely related to productivity, it is important to obtain a linear beam as long as possible. However, since the linear beam cannot be made longer than the capability of the laser oscillator, in this embodiment,
A method of obtaining a longer linear beam by adding another energy that supplements the energy of the laser beam will be described.

【0049】本実施例を図6に沿って説明する。図中、
図4と同一符号のものは、同一のものを指すとする。基
板224を透過した線状ビーム223は、反射体226
により反射され、再び基板224に照射される。さら
に、ランプ230により基板を加熱すると、レーザビー
ムのエネルギーの不足を補うことができる。ランプ23
0には、ハロゲンランプ、メタルハライドランプ、高圧
水銀ランプ、高圧ナトリウムランプ、キセノンランプ等
を用いるとよい。ランプの光は一般的に、全方向に射出
されるので、ランプの傘229を使って、光の方向を制
限し、光の利用効率を増加させるとよい。
This embodiment will be described with reference to FIG. In the figure,
4 are the same as those in FIG. The linear beam 223 transmitted through the substrate 224 is reflected by the reflector 226.
And is again irradiated on the substrate 224. Further, when the substrate is heated by the lamp 230, shortage of energy of the laser beam can be compensated. Lamp 23
For 0, a halogen lamp, a metal halide lamp, a high-pressure mercury lamp, a high-pressure sodium lamp, a xenon lamp, or the like may be used. Since the light of the lamp is generally emitted in all directions, it is preferable to use the lamp umbrella 229 to restrict the direction of the light and increase the light use efficiency.

【0050】ランプ230のガラス基板224における
照射位置は、線状ビームの照射位置の辺りとすればよ
い。一般にガラス基板の歪み点温度は600℃程度であ
るため、ランプによるガラス基板224の最高到達温度
は600℃程度以下とすれば安全である。しかしなが
ら、ガラス基板224の任意の1点におけるランプの照
射時間が僅かであるため、歪み点温度を超えた温度で使
用しても構わないこともある。実施者は、生産性とガラ
ス基板の耐久性との両方を考慮に入れて最適な組み合わ
せを決定する必要がある。
The irradiation position of the lamp 230 on the glass substrate 224 may be around the irradiation position of the linear beam. Generally, the strain point temperature of the glass substrate is about 600 ° C., so it is safe to set the maximum temperature of the glass substrate 224 by the lamp to about 600 ° C. or less. However, since the irradiation time of the lamp at an arbitrary point on the glass substrate 224 is short, the lamp may be used at a temperature exceeding the strain point temperature in some cases. The practitioner needs to determine the optimum combination in consideration of both the productivity and the durability of the glass substrate.

【0051】線状ビームのエネルギー密度は、実施者が
適宜決定すればよい。ランプを使っているため必要なエ
ネルギー密度は実施例1で示したものよりもやや小さめ
になる。照射対象が厚さ50nm程度の半導体膜であれ
ば、50〜200mJ/cm2程度を目安とすればよい。
The energy density of the linear beam may be appropriately determined by a practitioner. Since a lamp is used, the required energy density is slightly smaller than that shown in the first embodiment. If the object to be irradiated is a semiconductor film having a thickness of about 50 nm, the target may be about 50 to 200 mJ / cm 2 .

【0052】[実施例4]本実施例では、レーザビームの
照射方法の他の例を示す。前述した通り、レーザ装置に
おいて、戻り光の対策を考えることは非常に重要であ
る。ガラス基板を透過したレーザビームを反射体にて反
射させ再びガラス基板に照射するときに、全く同一箇所
にレーザビームを戻してしまうと、レーザビームがレー
ザ発振器まで戻る可能性が高い。よって、前述の発明は
すべて、表面側から照射されるレーザビームの位置と裏
面側から照射されるレーザビームの位置をずらさねばな
らない。しかしながら、反射体の形態を工夫すること
で、戻り光の懸念を全く問題ない状態とすることができ
る。
[Embodiment 4] In this embodiment, another example of a laser beam irradiation method will be described. As described above, it is very important to consider a countermeasure for return light in a laser device. When the laser beam transmitted through the glass substrate is reflected by the reflector and irradiated on the glass substrate again, if the laser beam is returned to exactly the same place, it is highly possible that the laser beam returns to the laser oscillator. Therefore, in all of the above-described inventions, the position of the laser beam irradiated from the front side and the position of the laser beam irradiated from the back side must be shifted. However, by devising the form of the reflector, it is possible to bring about a problem of return light without any problem.

【0053】本実施例を図7に沿って説明する。図中、
図4と同一符号のものは、同一のものを指すとする。基
板224を透過した線状ビーム223は、反射体231
および232により反射され、再び基板224に照射さ
れる。2枚の反射体をうまく配置すると、ガラス基板2
24の表面に入射する線状ビームの方向と、ガラス基板
224の裏面に入射する線状ビームの方向とを互いに異
ならしめることができる。よって、反射体からの反射光
がレーザ発振器に戻る心配はなくなる。
This embodiment will be described with reference to FIG. In the figure,
4 are the same as those in FIG. The linear beam 223 transmitted through the substrate 224 is reflected by the reflector 231.
And 232, and is again irradiated on the substrate 224. When the two reflectors are properly arranged, the glass substrate 2
The direction of the linear beam incident on the front surface of the glass substrate 224 and the direction of the linear beam incident on the back surface of the glass substrate 224 can be different from each other. Therefore, there is no need to worry that the reflected light from the reflector returns to the laser oscillator.

【0054】反射体231および232の片側を凹面鏡
とし、レーザビームを集光することで照射面におけるエ
ネルギー密度を高くしてもよい。また、半導体膜のアニ
ールに必要なレーザエネルギーを下げるために、ランプ
と組み合わせてもよい。また、ガラス基板の裏側に入射
する線状ビーム223の代わりに、ランプのみを使って
も良い。
One side of the reflectors 231 and 232 may be a concave mirror, and the energy density on the irradiation surface may be increased by condensing the laser beam. Further, in order to reduce the laser energy required for annealing the semiconductor film, it may be combined with a lamp. Further, instead of the linear beam 223 incident on the back side of the glass substrate, only a lamp may be used.

【0055】本実施例は、他のいずれの実施例と組み合
わせて用いることができる。
This embodiment can be used in combination with any of the other embodiments.

【0056】[実施例5]本実施例ではアクティブマトリ
クス基板の作製方法について図8〜12を用いて説明す
る。本明細書ではCMOS回路、及び駆動回路と、画素
TFT、保持容量とを有する画素部を同一基板上に形成
された基板を、便宜上アクティブマトリクス基板と呼
ぶ。
Embodiment 5 In this embodiment, a method for manufacturing an active matrix substrate will be described with reference to FIGS. In this specification, a substrate in which a CMOS circuit, a driver circuit, a pixel portion having a pixel TFT, and a storage capacitor are formed on the same substrate is referred to as an active matrix substrate for convenience.

【0057】まず、本実施例ではコーニング社の#70
59ガラスや#1737ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板300を用いる。なお、基板
300としては、石英基板を用いても良い。また、本実
施例の処理温度に耐えうる耐熱性を有し、本実施例で使
用するレーザに対し透光性を有するプラスチック基板を
用いてもよい。
First, in this embodiment, Corning # 70
A substrate 300 made of glass such as barium borosilicate glass represented by 59 glass or # 1737 glass, or aluminoborosilicate glass is used. Note that a quartz substrate may be used as the substrate 300. Further, a plastic substrate which has heat resistance enough to withstand the processing temperature of this embodiment and has a light-transmitting property with respect to the laser used in this embodiment may be used.

【0058】次いで、基板300上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜301を形成する。本実施例では下地膜301として
2層構造を用いるが、前記絶縁膜の単層膜または2層以
上積層させた構造を用いても良い。下地膜301の一層
目としては、プラズマCVD法を用い、SiH4、N
3、及びN2Oを反応ガスとして成膜される酸化窒化珪
素膜301aを10〜200nm(好ましくは50〜10
0nm)形成する。本実施例では、膜厚50nmの酸化窒
化珪素膜301a(組成比Si=32%、O=27%、
N=24%、H=17%)を形成した。次いで、下地膜
301のニ層目としては、プラズマCVD法を用い、S
iH4、及びN2Oを反応ガスとして成膜される酸化窒化
珪素膜301bを50〜200nm(好ましくは100
〜150nm)の厚さに積層形成する。本実施例では、膜
厚100nmの酸化窒化珪素膜301b(組成比Si=
32%、O=59%、N=7%、H=2%)を形成す
る。
Next, a base film 301 made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the substrate 300. Although a two-layer structure is used as the base film 301 in this embodiment, a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. As the first layer of the base film 301, SiH 4 , N 2
The silicon oxynitride film 301a formed by using H 3 and N 2 O as a reaction gas is formed to a thickness of 10 to 200 nm (preferably 50 to 10 nm).
0 nm). In this embodiment, a 50 nm-thick silicon oxynitride film 301a (composition ratio: Si = 32%, O = 27%,
N = 24%, H = 17%). Next, as a second layer of the base film 301, a plasma CVD
A silicon oxynitride film 301b formed by using iH 4 and N 2 O as a reaction gas has a thickness of 50 to 200 nm (preferably 100 nm).
(About 150 nm). In this embodiment, a 100-nm-thick silicon oxynitride film 301b (composition ratio Si =
32%, O = 59%, N = 7%, H = 2%).

【0059】次いで、下地膜上に図8(B)に示した半導
体層402〜406を形成する。半導体層402〜40
6は公知の手段(スパッタ法、LPCVD法、またはプ
ラズマCVD法等)により25〜80nm(好ましくは
30〜60nm)の厚さで半導体膜を成膜し、公知の結
晶化法(レーザ結晶化法、RTAやファーネスアニール
炉を用いた熱結晶化法、結晶化を助長する金属元素を用
いた熱結晶化法等)により結晶化させる。前記半導体膜
としては、非晶質半導体膜や微結晶半導体膜、結晶質半
導体膜などがあり、非晶質珪素ゲルマニウム膜などの非
晶質構造を有する化合物半導体膜を適用しても良い。本
実施例では、プラズマCVD法を用い、55nmの非晶
質珪素膜302を成膜する。そして、例えば、ニッケル
を含む溶液を非晶質珪素膜上に保持させ金属含有層30
3を形成し、この非晶質珪素膜に脱水素化(500℃、
1時間)を行なった後、熱結晶化(550℃、4時間)
を行なって結晶質珪素膜を形成する。
Next, the semiconductor layers 402 to 406 shown in FIG. 8B are formed on the base film. Semiconductor layers 402 to 40
Reference numeral 6 denotes a method of forming a semiconductor film with a thickness of 25 to 80 nm (preferably 30 to 60 nm) by a known means (sputtering method, LPCVD method, plasma CVD method, or the like), and a known crystallization method (laser crystallization method). , A thermal crystallization method using an RTA or a furnace annealing furnace, a thermal crystallization method using a metal element that promotes crystallization, or the like). Examples of the semiconductor film include an amorphous semiconductor film, a microcrystalline semiconductor film, and a crystalline semiconductor film. A compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. In this embodiment, an amorphous silicon film 302 having a thickness of 55 nm is formed by a plasma CVD method. Then, for example, a solution containing nickel is held on the amorphous silicon film so that the metal-containing layer 30 is formed.
3 and dehydrogenation (500 ° C.,
1 hour), and then heat crystallization (550 ° C., 4 hours)
To form a crystalline silicon film.

【0060】続いてフォトリソグラフィ法を用いてレジ
ストからなるマスクを半導体層402〜406の直上に
形成し、半導体膜に15族に属する元素、または、希ガ
ス、または、15族に属する元素および13族に属する
元素を添加して、不純物領域を形成する。ドーピング処
理はイオンドープ法、若しくはイオン注入法で行えば良
い。イオンドープ法の条件はドーズ量を5×1013/cm2
以上とし、加速電圧を10〜100keVとして行な
う。本実施例ではドーズ量を5×1015/cm2とし、加速
電圧を30keVとして行った。ここでは、希ガスに属
する元素でArを用いた。
Subsequently, a resist mask is formed directly on the semiconductor layers 402 to 406 by photolithography, and an element belonging to Group 15 or a rare gas or an element belonging to Group 15 and An impurity region is formed by adding an element belonging to group III. The doping treatment may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 5 × 10 13 / cm 2
As described above, the acceleration voltage is set to 10 to 100 keV. In this embodiment, the dose is set to 5 × 10 15 / cm 2 and the acceleration voltage is set to 30 keV. Here, Ar is used as an element belonging to the rare gas.

【0061】次いで、結晶化を促進するために用いた金
属元素を不純物領域にゲッタリングするための加熱処理
を行なう。前記加熱処理はファーネスアニール炉を用い
る熱アニール法で行なう。熱アニール法としては、酸素
濃度が1ppm以下、好ましくは0.1ppm以下の窒
素雰囲気中で400℃以上で行なう。本実施例では55
0℃、4時間の加熱処理を行った。これにより、被ゲッ
タリング領域のニッケルの含有量を大幅に減らすことが
出来る。
Next, heat treatment for gettering the metal element used to promote crystallization to the impurity region is performed. The heat treatment is performed by a thermal annealing method using a furnace annealing furnace. The thermal annealing is performed at 400 ° C. or more in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. In this embodiment, 55
Heat treatment was performed at 0 ° C. for 4 hours. Thus, the nickel content of the gettering region can be significantly reduced.

【0062】レジストを除去し、ゲッタリングの終了し
た結晶質半導体膜の不純物領域を除去して半導体層40
2〜406を形成する。
The resist is removed, and the impurity region of the crystalline semiconductor film after the gettering is removed to remove the semiconductor layer 40.
2 to 406 are formed.

【0063】また、レーザ結晶化法で結晶質半導体膜を
作製する場合には、パルス発振型または連続発光型のエ
キシマレーザやYAGレーザ、YVO4レーザ、YLF
レーザ、YAlO3レーザ、ガラスレーザ、ルビーレー
ザ、Ti:サファイアレーザ等を用いることができる。
これらのレーザを用いる場合には、レーザ発振器から放
射されたレーザビームを光学系で線状に集光し半導体膜
に照射する方法を用いると良い。結晶化の条件は実施者
が適宣選択するものであるが、エキシマレーザを用いる
場合はパルス発振周波数300Hzとし、レーザエネル
ギー密度を100〜700mJ/cm2(代表的には200〜
300mJ/cm2)とする。また、YAGレーザを用いる場
合にはその第2高調波を用いパルス発振周波数30〜3
000Hzとし、レーザエネルギー密度を300〜10
00mJ/cm2(代表的には350〜500mJ/cm2)とすると
良い。そして幅50〜1000μm、例えば400μm
で線状に集光したレーザ光を基板全面に渡って照射し、
この時の線状ビームの重ね合わせ率(オーバーラップ
率)を50〜98%として行なってもよい。
When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO 4 laser, YLF
A laser, a YAlO 3 laser, a glass laser, a ruby laser, a Ti: sapphire laser, or the like can be used.
In the case of using these lasers, a method in which a laser beam emitted from a laser oscillator is linearly condensed by an optical system and irradiated to a semiconductor film is preferably used. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is set to 300 Hz, and the laser energy density is set to 100 to 700 mJ / cm 2 (typically 200 to 700 mJ / cm 2 ).
300 mJ / cm 2 ). When a YAG laser is used, its second harmonic is used to generate a pulse oscillation frequency of 30 to 3.
000 Hz and laser energy density of 300 to 10
MJ / cm 2 may (typically 350~500mJ / cm 2) to. And a width of 50 to 1000 μm, for example 400 μm
Irradiates the laser light condensed linearly over the entire surface of the substrate,
At this time, the overlapping ratio (overlap ratio) of the linear beams may be set to 50 to 98%.

【0064】また、半導体層402〜406を形成した
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行なってもよ
い。
After the formation of the semiconductor layers 402 to 406, a slight amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.

【0065】次いで、半導体層402〜406を覆うゲ
ート絶縁膜407を形成する。ゲート絶縁膜407はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成した。もちろん、ゲート絶縁膜
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。
Next, a gate insulating film 407 covering the semiconductor layers 402 to 406 is formed. The gate insulating film 407 is formed by a plasma CVD method or a sputtering method and has a thickness of 40 to
The insulating film containing silicon is formed to have a thickness of 150 nm. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N =
7%, H = 2%). Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0066】また、酸化珪素膜を用いる場合には、プラ
ズマCVD法でTEOS(Tetraethyl Orthosilicate)
とO2とを混合し、反応圧力40Pa、基板温度300〜
400℃とし、高周波(13.56MHz)電力密度0.
5〜0.8W/cm2で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後400
〜500℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) is formed by a plasma CVD method.
And O 2 , a reaction pressure of 40 Pa and a substrate temperature of 300 to
400 ° C., high frequency (13.56 MHz) power density 0.
It can be formed by discharging at 5 to 0.8 W / cm 2 .
The silicon oxide film thus manufactured is thereafter
Good characteristics as a gate insulating film can be obtained by thermal annealing at up to 500 ° C.

【0067】次いで、図8(B)に示すように、ゲート
絶縁膜407上に膜厚20〜100nmの第1の導電膜
408と、膜厚100〜400nmの第2の導電膜40
9とを積層形成する。本実施例では、膜厚30nmのT
aN膜からなる第1の導電膜408と、膜厚370nm
のW膜からなる第2の導電膜409を積層形成した。T
aN膜はスパッタ法で形成し、Taのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、W膜
は、Wのターゲットを用いたスパッタ法で形成した。そ
の他に6フッ化タングステン(WF6)を用いる熱CV
D法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
W膜の抵抗率は20μΩcm以下にすることが望まし
い。W膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、W膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のW(純度99.9999%)のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してW膜を形成
することにより、抵抗率9〜20μΩcmを実現するこ
とができた。
Next, as shown in FIG. 8B, a first conductive film 408 having a thickness of 20 to 100 nm and a second conductive film 40 having a thickness of 100 to 400 nm are formed on the gate insulating film 407.
9 are laminated. In this embodiment, a 30 nm-thick T
a first conductive film 408 made of an aN film and a film thickness of 370 nm
A second conductive film 409 made of a W film was laminated. T
The aN film was formed by a sputtering method, and was sputtered using a Ta target in an atmosphere containing nitrogen. The W film was formed by a sputtering method using a W target. In addition, thermal CV using tungsten hexafluoride (WF 6 )
It can also be formed by Method D. In any case, it is necessary to lower the resistance in order to use it as a gate electrode,
It is desirable that the resistivity of the W film be 20 μΩcm or less. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when the W film contains many impurity elements such as oxygen, the crystallization is inhibited and the resistance is increased. Therefore, in this embodiment, the W film is formed by a sputtering method using a high-purity W (purity of 99.9999%) target, and further taking care not to mix impurities from the gas phase during film formation. By forming, a resistivity of 9 to 20 μΩcm could be realized.

【0068】なお、本実施例では、第1の導電膜408
をTaN、第2の導電膜409をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした結晶質珪素
膜に代表される半導体膜を用いてもよい。また、AgP
dCu合金を用いてもよい。また、第1の導電膜をタン
タル(Ta)膜で形成し、第2の導電膜をW膜とする組
み合わせ、第1の導電膜を窒化チタン(TiN)膜で形
成し、第2の導電膜をW膜とする組み合わせ、第1の導
電膜を窒化タンタル(TaN)膜で形成し、第2の導電
膜をAl膜とする組み合わせ、第1の導電膜を窒化タン
タル(TaN)膜で形成し、第2の導電膜をCu膜とす
る組み合わせとしてもよい。第1の導電膜を窒化タンタ
ル(TaN)膜で形成し、第2の導電膜をAl膜とし、
さらに第3の導電膜としてTi膜を組み合わせてもよい。
In this embodiment, the first conductive film 408
Is TaN and the second conductive film 409 is W, but there is no particular limitation, and any of Ta, W, Ti, Mo, Al, Cu,
It may be formed of an element selected from Cr and Nd, or an alloy material or a compound material containing the element as a main component.
Alternatively, a semiconductor film typified by a crystalline silicon film doped with an impurity element such as phosphorus may be used. AgP
A dCu alloy may be used. A first conductive film formed of a tantalum (Ta) film, a second conductive film formed of a W film, a first conductive film formed of a titanium nitride (TiN) film, and a second conductive film formed of a titanium nitride (TiN) film; Are combined with a W film, the first conductive film is formed of a tantalum nitride (TaN) film, and the second conductive film is formed of an Al film, and the first conductive film is formed of a tantalum nitride (TaN) film. Alternatively, a combination of the second conductive film and the Cu film may be used. A first conductive film is formed of a tantalum nitride (TaN) film, a second conductive film is formed of an Al film,
Further, a Ti film may be combined as the third conductive film.

【0069】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク410〜415を形成し、電極及び
配線を形成するための第1のエッチング処理を行なう。
第1のエッチング処理では第1及び第2のエッチング条
件で行なう。本実施例では第1のエッチング条件とし
て、ICP(Inductively Coupled Plasma:誘導結合型
プラズマ)エッチング法を用い、エッチング用ガスにC
4とCl2とO2とを用い、それぞれのガス流量比を2
5/25/10(sccm)とし、1Paの圧力でコイル
型の電極に500WのRF(13.56MHz)電力を投入して
プラズマを生成してエッチングを行った。ここでは、松
下電器産業(株)製のICPを用いたドライエッチング
装置(Model E645−□ICP)を用いた。基板側
(試料ステージ)にも150WのRF(13.56MHz)電力
を投入し、実質的に負の自己バイアス電圧を印加する。
この第1のエッチング条件によりW膜をエッチングして
第1の導電層の端部をテーパー形状とする。
Next, resist masks 410 to 415 are formed by photolithography, and a first etching process for forming electrodes and wirings is performed.
The first etching process is performed under the first and second etching conditions. In this embodiment, as the first etching condition, an ICP (Inductively Coupled Plasma) etching method is used, and C is used as an etching gas.
Using F 4 , Cl 2 and O 2 , each gas flow ratio was 2
At 5/25/10 (sccm), 500 W RF (13.56 MHz) power was applied to the coil-type electrode at a pressure of 1 Pa to generate plasma and perform etching. Here, a dry etching apparatus (Model E645- □ ICP) using ICP manufactured by Matsushita Electric Industrial Co., Ltd. was used. A 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied.
The W film is etched under the first etching conditions to make the end of the first conductive layer tapered.

【0070】この後、レジストからなるマスク410〜
415を除去せずに第2のエッチング条件に変え、エッ
チング用ガスにCF4とCl2とを用い、それぞれのガス
流量比を30/30(sccm)とし、1Paの圧力でコ
イル型の電極に500WのRF(13.56MHz)電力を投入
してプラズマを生成して約30秒程度のエッチングを行
った。基板側(試料ステージ)にも20WのRF(13.56
MHz)電力を投入し、実質的に負の自己バイアス電圧を
印加する。CF4とCl2を混合した第2のエッチング条
件ではW膜及びTaN膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、10〜20%程度の割合でエッチン
グ時間を増加させると良い。
Then, a mask 410 made of resist is formed.
The second etching condition was changed without removing 415, CF 4 and Cl 2 were used as etching gases, the respective gas flow ratios were 30/30 (sccm), and the pressure was 1 Pa to form a coil-type electrode. RF (13.56 MHz) power of 500 W was applied to generate plasma, and etching was performed for about 30 seconds. The substrate side (sample stage) also has a 20 W RF (13.56
MHz) power is applied and a substantially negative self-bias voltage is applied. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent. Note that in order to perform etching without leaving a residue on the gate insulating film, the etching time is preferably increased by about 10 to 20%.

【0071】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
1のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層417〜422(第1の導
電層417a〜422aと第2の導電層417b〜42
2b)を形成する。416はゲート絶縁膜であり、第1
の形状の導電層417〜422で覆われない領域は20
〜50nm程度エッチングされ薄くなった領域が形成され
る。
In the first etching process, the shape of the mask made of resist is made appropriate so that
The ends of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is 15 to 45 °. In this manner, the first shape conductive layers 417 to 422 (the first conductive layers 417a to 422a and the second conductive layers 417b to 417b) formed of the first conductive layer and the second conductive layer by the first etching process.
2b) is formed. 416 is a gate insulating film,
The region not covered by the conductive layers 417 to 422 having the
A region that is etched and thinned by about 50 nm is formed.

【0072】そして、レジストからなるマスクを除去せ
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を添加する。(図9(A))ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行な
えば良い。イオンドープ法の条件はドーズ量を1×10
13〜5×1015/cm2とし、加速電圧を60〜100
keVとして行なう。本実施例ではドーズ量を1.5×
1015/cm2とし、加速電圧を80keVとして行っ
た。n型を付与する不純物元素として15族に属する元
素、典型的にはリン(P)または砒素(As)を用いる
が、ここではリン(P)を用いた。この場合、導電層4
17〜421がn型を付与する不純物元素に対するマス
クとなり、自己整合的に第1の高濃度不純物領域306
〜310が形成される。第1の高濃度不純物領域306
〜310には1×1020〜1×1021/cm3の濃度範
囲でn型を付与する不純物元素を添加する。
Then, a first doping process is performed without removing the resist mask to add an impurity element imparting n-type to the semiconductor layer. (FIG. 9A) The doping treatment may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose amount is 1 × 10
13 to 5 × 10 15 / cm 2 and an acceleration voltage of 60 to 100
Performed as keV. In this embodiment, the dose amount is 1.5 ×
The test was performed at 10 15 / cm 2 and an acceleration voltage of 80 keV. As the impurity element imparting n-type, an element belonging to Group 15 of the periodic table, typically phosphorus (P) or arsenic (As) is used. Here, phosphorus (P) is used. In this case, the conductive layer 4
Reference numerals 17 to 421 serve as masks for the impurity element imparting n-type, and the first high-concentration impurity regions 306 are self-aligned.
To 310 are formed. First high concentration impurity region 306
To 310, an impurity element imparting n-type is added in a concentration range of 1 × 10 20 to 1 × 10 21 / cm 3 .

【0073】次いで、レジストからなるマスクを除去せ
ずに第2のエッチング処理を行なう。ここでは、エッチ
ングガスにCF4とCl2とO2とを用い、W膜を選択的
にエッチングする。この時、第2のエッチング処理によ
り第2の導電層428b〜433bを形成する。一方、
第1の導電層417a〜422aは、ほとんどエッチン
グされず、第2の形状の導電層428〜433を形成す
る。
Next, a second etching process is performed without removing the resist mask. Here, the W film is selectively etched using CF 4 , Cl 2 and O 2 as an etching gas. At this time, second conductive layers 428b to 433b are formed by a second etching process. on the other hand,
The first conductive layers 417a to 422a are hardly etched to form second shape conductive layers 428 to 433.

【0074】次いで、レジストからなるマスクを除去せ
ずに、図9(B)に示すように、第2のドーピング処理
を行なう。この場合、第1のドーピング処理よりもドー
ズ量を下げて、70〜120keVの高い加速電圧で、
n型を付与する不純物元素を導入する。本実施例ではド
ーズ量を1.5×1014/cm2とし、加速電圧を90
keVとして行なった。第2のドーピング処理は第2の
形状の導電層428〜433をマスクとして用い、第2
の導電層428b〜433bの下方における半導体層に
も不純物元素が導入され、新たに第2の高濃度不純物領
域423a〜427aおよび低濃度不純物領域423b
〜427bが形成される。
Next, a second doping process is performed as shown in FIG. 9B without removing the resist mask. In this case, the dose is lower than that of the first doping process, and at a high acceleration voltage of 70 to 120 keV,
An impurity element imparting n-type is introduced. In this embodiment, the dose is 1.5 × 10 14 / cm 2 and the acceleration voltage is 90
It was performed as keV. In the second doping process, the second shape conductive layers 428 to 433 are used as masks and the second doping process is performed.
The impurity element is also introduced into the semiconductor layer below the conductive layers 428b to 433b, and the second high concentration impurity regions 423a to 427a and the low concentration impurity regions 423b are newly added.
To 427b are formed.

【0075】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク434aおよび4
34bを形成して、図9(C)に示すように、第3のエ
ッチング処理を行なう。エッチング用ガスにSF6およ
びCl2とを用い、ガス流量比を50/10(scc
m)とし、1.3Paの圧力でコイル型の電極に500
WのRF(13.56MHz)電力を投入してプラズマ
を生成し、約30秒のエッチング処理を行なう。基板側
(資料ステージ)には10WのRF(13.56MH
z)電力を投入し、実質的には不の自己バイアス電圧を
印加する。こうして、前記大3のエッチング処理によ
り、pチャネル型TFTおよび画素部のTFT(画素T
FT)のTaN膜をエッチングして、第3の形状の導電
層435〜438を形成する。
Next, after removing the mask made of resist, masks 434a and 434a made of resist are newly added.
34b is formed, and a third etching process is performed as shown in FIG. SF 6 and Cl 2 were used as etching gases, and the gas flow ratio was 50/10 (scc
m) and a pressure of 1.3 Pa and 500
An RF (13.56 MHz) power of W is applied to generate plasma, and an etching process is performed for about 30 seconds. 10 W RF (13.56 MH) on the substrate side (data stage)
z) Turn on the power and apply a substantially non-self bias voltage. Thus, the p-channel type TFT and the TFT (pixel T
The TaN film (FT) is etched to form third shape conductive layers 435 to 438.

【0076】次いで、レジストからなるマスクを除去し
た後、第2の形状の導電層428、430および第2の
形状の導電層435〜438をマスクとして用い、ゲー
ト絶縁膜416を選択的に除去して絶縁層439〜44
4を形成する。(図10(A))
Then, after removing the resist mask, the gate insulating film 416 is selectively removed using the second shape conductive layers 428 and 430 and the second shape conductive layers 435 to 438 as masks. Insulating layers 439-44
4 is formed. (FIG. 10A)

【0077】次いで、新たにレジストからなるマスク4
45a〜445cを形成して第3のドーピング処理を行
なう。この第3のドーピング処理により、pチャネル型
TFTの活性層となる半導体層に前記一導電型とは逆の
導電型を付与する不純物元素が添加された不純物領域4
46、447を形成する。第2の導電層435a、43
8aを不純物元素に対するマスクとして用い、p型を付
与する不純物元素を添加して自己整合的に不純物領域を
形成する。本実施例では、不純物領域446、447は
ジボラン(B26)を用いたイオンドープ法で形成す
る。(図10(B))この第3のドーピング処理の際に
は、nチャネル型TFTを形成する半導体層はレジスト
からなるマスク445a〜445cで覆われている。第
1のドーピング処理及び第2のドーピング処理によっ
て、不純物領域446、447にはそれぞれ異なる濃度
でリンが添加されているが、そのいずれの領域において
もp型を付与する不純物元素の濃度を2×1020〜2×
1021/cm3となるようにドーピング処理することに
より、pチャネル型TFTのソース領域およびドレイン
領域として機能するために何ら問題は生じない。本実施
例では、pチャネル型TFTの活性層となる半導体層の
一部が露呈しているため、不純物元素(ボロン)を添加
しやすい利点を有している。
Next, a mask 4 made of a new resist
45a to 445c are formed and a third doping process is performed. By the third doping treatment, the impurity region 4 in which the impurity element imparting the conductivity type opposite to the one conductivity type is added to the semiconductor layer serving as the active layer of the p-channel TFT.
46 and 447 are formed. Second conductive layers 435a, 43
8a is used as a mask for the impurity element, and an impurity element imparting p-type is added to form an impurity region in a self-aligned manner. In this embodiment, the impurity regions 446 and 447 are formed by an ion doping method using diborane (B 2 H 6 ). (FIG. 10B) In this third doping process, the semiconductor layers forming the n-channel TFT are covered with masks 445a to 445c made of resist. Phosphorus is added at different concentrations to the impurity regions 446 and 447 by the first doping process and the second doping process, and the concentration of the impurity element imparting p-type is set to 2 × in each of the regions. 10 20 to 2 ×
By performing the doping treatment to have a density of 10 21 / cm 3 , no problem arises because the p-type TFT functions as a source region and a drain region. In this embodiment, since a part of the semiconductor layer serving as the active layer of the p-channel TFT is exposed, there is an advantage that an impurity element (boron) can be easily added.

【0078】以上までの工程で、それぞれの半導体層に
不純物領域が形成される。
Through the above steps, impurity regions are formed in the respective semiconductor layers.

【0079】次いで、レジストからなるマスク445a
〜445cを除去して第1の層間絶縁膜461を形成す
る。この第1の層間絶縁膜461としては、プラズマC
VD法またはスパッタ法を用い、厚さを100〜200
nmとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマCVD法により膜厚150nmの酸化窒化
珪素膜を形成した。もちろん、第1の層間絶縁膜461
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。
Next, a mask 445a made of resist is used.
To 445c are removed to form a first interlayer insulating film 461. As the first interlayer insulating film 461, plasma C
Using a VD method or a sputtering method, a thickness of 100 to 200
The insulating film containing silicon is formed as nm. In this embodiment, a silicon oxynitride film with a thickness of 150 nm is formed by a plasma CVD method. Of course, the first interlayer insulating film 461
Is not limited to a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0080】次いで、図10(C)に示すように、本発
明が開示するレーザによる処理を行なう。これにより半
導体層の結晶性の回復、それぞれの半導体層に添加され
た不純物元素の活性化を行なう。また、レーザの代わり
になる光源があればそれを用いても良い。本工程の手順
を以下に示す。基板300の裏面側からレーザを照射
し、不純物領域446および447をレーザアニールす
る。このとき基板300を透過したレーザは反射ミラー
106により反射され、基板300の表側から不純物領
域446a、446b、447a、447bに再び照射される。これ
により、不純物領域446c、446d、447c、447dに入射する
レーザエネルギーを増やすことなしに、不純物領域44
6a、446b、447a、447bに入射するレーザエネルギーを
増やすことができる。基板300全面に一様なレーザア
ニールを行うには、例えば、発明実施の形態で示した線
状ビームを使用すればよい。あるいは、点光源のレーザ
をガルバノメータなどで走査して基板全面にレーザビー
ムを照射してもよい。
Next, as shown in FIG. 10C, the processing by the laser disclosed in the present invention is performed. As a result, the crystallinity of the semiconductor layer is restored, and the impurity element added to each semiconductor layer is activated. Further, if there is a light source that can replace the laser, it may be used. The procedure of this step is shown below. Laser irradiation is performed from the rear surface side of the substrate 300, and the impurity regions 446 and 447 are laser-annealed. At this time, the laser beam transmitted through the substrate 300 is reflected by the reflection mirror 106, and is again irradiated on the impurity regions 446a, 446b, 447a, and 447b from the front side of the substrate 300. As a result, without increasing the laser energy incident on the impurity regions 446c, 446d, 447c, and 447d, the impurity regions 44
The laser energy incident on 6a, 446b, 447a, 447b can be increased. In order to perform uniform laser annealing on the entire surface of the substrate 300, for example, the linear beam described in the embodiment may be used. Alternatively, a laser of a point light source may be scanned by a galvanometer or the like to irradiate the entire surface of the substrate with a laser beam.

【0081】さらに、3〜100%の水素を含む雰囲気
中で、300〜550℃で1〜12時間の熱処理を行な
い、半導体層を水素化する工程を行なう。本実施例では
水素を約3%の含む窒素雰囲気中で410℃、1時間の
熱処理を行った。この工程は層間絶縁膜に含まれる水素
により半導体層のダングリングボンドを終端する工程で
ある。水素化の他の手段として、プラズマ水素化(プラ
ズマにより励起された水素を用いる)を行なっても良
い。
Further, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to hydrogenate the semiconductor layer. In this embodiment, heat treatment was performed at 410 ° C. for one hour in a nitrogen atmosphere containing about 3% of hydrogen. In this step, dangling bonds in the semiconductor layer are terminated by hydrogen contained in the interlayer insulating film. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0082】次いで、第1の層間絶縁膜461上に無機
絶縁膜材料または有機絶縁物材料から成る第2の層間絶
縁膜462を形成する。本実施例では、膜厚1.6μm
のアクリル樹脂膜を形成したが、粘度が10〜1000
cp、好ましくは40〜200cpのものを用い、表面
に凸凹が形成されるものを用いた。
Next, a second interlayer insulating film 462 made of an inorganic insulating material or an organic insulating material is formed on the first interlayer insulating film 461. In this embodiment, the film thickness is 1.6 μm
Was formed, but the viscosity was 10 to 1000
cp, preferably 40 to 200 cp, and those having irregularities on the surface were used.

【0083】本実施例では、鏡面反射を防ぐため、表面
に凸凹が形成される第2の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、TFTの形成と同じフォトマスクで行なう
ことができるため、工程数の増加なく形成することがで
きる。なお、この凸部は配線及びTFT部以外の画素部
領域の基板上に適宜設ければよい。こうして、凸部を覆
う絶縁膜の表面に形成された凸凹に沿って画素電極の表
面に凸凹が形成される。
In the present embodiment, in order to prevent specular reflection, irregularities are formed on the surface of the pixel electrode by forming a second interlayer insulating film having irregularities on the surface. In addition, a projection may be formed in a region below the pixel electrode in order to obtain light scattering by providing unevenness on the surface of the pixel electrode. In that case, the projection can be formed using the same photomask as that for forming the TFT, so that the projection can be formed without increasing the number of steps. Note that the protrusions may be appropriately provided on the substrate in the pixel portion region other than the wiring and the TFT portion. Thus, irregularities are formed on the surface of the pixel electrode along irregularities formed on the surface of the insulating film covering the convex portions.

【0084】また、第2の層間絶縁膜462として表面
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。
As the second interlayer insulating film 462, a film whose surface is flattened may be used. In that case, after forming the pixel electrode, the surface is made uneven by adding a process such as a known sand blasting method or an etching method to prevent specular reflection and increase whiteness by scattering reflected light. Is preferred.

【0085】そして、駆動回路506において、各不純
物領域とそれぞれ電気的に接続する配線463〜467
を形成する。なお、これらの配線は、膜厚50nmのT
i膜と、膜厚500nmの合金膜(AlとTiとの合金
膜)との積層膜をパターニングして形成する。
Then, in drive circuit 506, wirings 463 to 467 electrically connected to the respective impurity regions, respectively.
To form Note that these wirings are made of a 50 nm thick T
A laminated film of an i film and a 500 nm-thick alloy film (an alloy film of Al and Ti) is formed by patterning.

【0086】また、画素部507においては、画素電極
470、ゲート配線469、接続電極468を形成す
る。(図11)この接続電極468によりソース配線
(443bと449の積層)は、画素TFTと電気的な
接続が形成される。また、ゲート配線469は、画素T
FTのゲート電極と電気的な接続が形成される。また、
画素電極470は、画素TFTのドレイン領域442と
電気的な接続が形成され、さらに保持容量を形成する一
方の電極として機能する半導体層458と電気的な接続
が形成される。また、画素電極470としては、Alま
たはAgを主成分とする膜、またはそれらの積層膜等の
反射性の優れた材料を用いることが望ましい。
In the pixel portion 507, a pixel electrode 470, a gate wiring 469, and a connection electrode 468 are formed. (FIG. 11) With the connection electrode 468, the source wiring (the lamination of 443b and 449) is electrically connected to the pixel TFT. The gate wiring 469 is connected to the pixel T
An electrical connection is formed with the gate electrode of the FT. Also,
The pixel electrode 470 is electrically connected to the drain region 442 of the pixel TFT, and is also electrically connected to the semiconductor layer 458 functioning as one electrode forming a storage capacitor. In addition, as the pixel electrode 470, a material having excellent reflectivity, such as a film containing Al or Ag as a main component or a stacked film thereof, is preferably used.

【0087】以上の様にして、nチャネル型TFT50
1とpチャネル型TFT502からなるCMOS回路、
及びnチャネル型TFT503を有する駆動回路506
と、画素TFT504、保持容量505とを有する画素
部507を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
As described above, the n-channel TFT 50
1 and a CMOS circuit comprising a p-channel TFT 502;
And driving circuit 506 having n-channel TFT 503
And a pixel portion 507 having a pixel TFT 504 and a storage capacitor 505 can be formed over the same substrate. Thus, an active matrix substrate is completed.

【0088】駆動回路506のnチャネル型TFT50
1はチャネル領域423c、ゲート電極の一部を構成す
る第1の導電層428aと重なる低濃度不純物領域42
3b(GOLD領域)、とソース領域またはドレイン領
域として機能する高濃度不純物領域423aを有してい
る。このnチャネル型TFT501と電極466で接続
してCMOS回路を形成するpチャネル型TFT502
にはチャネル領域446d、ゲート電極の外側に形成さ
れる不純物領域446b、446c、ソース領域または
ドレイン領域として機能する高濃度不純物領域446a
を有している。また、nチャネル型TFT503にはチ
ャネル領域425c、ゲート電極の一部を構成する第1
の導電層430aと重なる低濃度不純物領域425b
(GOLD領域)、とソース領域またはドレイン領域と
して機能する高濃度不純物領域425aを有している。
The n-channel TFT 50 of the driving circuit 506
Reference numeral 1 denotes a low-concentration impurity region 42 overlapping the channel region 423c and the first conductive layer 428a forming a part of the gate electrode.
3b (GOLD region) and a high-concentration impurity region 423a functioning as a source region or a drain region. A p-channel TFT 502 connected to the n-channel TFT 501 via an electrode 466 to form a CMOS circuit
Include a channel region 446d, impurity regions 446b and 446c formed outside the gate electrode, and a high-concentration impurity region 446a functioning as a source region or a drain region.
have. The n-channel TFT 503 includes a channel region 425c and a first region forming a part of a gate electrode.
Low concentration impurity region 425b overlapping with conductive layer 430a of
(GOLD region) and a high-concentration impurity region 425a functioning as a source region or a drain region.

【0089】画素部の画素TFT504にはチャネル領
域426c、ゲート電極の外側に形成される低濃度不純
物領域426b(LDD領域)とソース領域またはドレ
イン領域として機能する高濃度不純物領域426aを有
している。また、保持容量505の一方の電極として機
能する半導体層447a、447bには、それぞれp型
を付与する不純物元素が添加されている。保持容量50
5は、絶縁膜444を誘電体として、電極(438aと
438bの積層)と、半導体層447a〜447cとで
形成している。
The pixel TFT 504 in the pixel portion has a channel region 426c, a low concentration impurity region 426b (LDD region) formed outside the gate electrode, and a high concentration impurity region 426a functioning as a source region or a drain region. . The semiconductor layers 447a and 447b functioning as one electrode of the storage capacitor 505 are each doped with an impurity element imparting p-type. Storage capacity 50
5 is formed with electrodes (lamination of 438a and 438b) and semiconductor layers 447a to 447c using the insulating film 444 as a dielectric.

【0090】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。
Further, in the pixel structure of this embodiment, the end of the pixel electrode is arranged so as to overlap with the source wiring so that the gap between the pixel electrodes is shielded from light without using a black matrix.

【0091】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図12に示す。なお、図
8〜図11に対応する部分には同じ符号を用いている。
図11中の鎖線A−A’は図12中の鎖線A―A’で切
断した断面図に対応している。また、図11中の鎖線B
−B’は図12中の鎖線B―B’で切断した断面図に対
応している。
FIG. 12 is a top view of a pixel portion of an active matrix substrate manufactured in this embodiment. Note that the same reference numerals are used for portions corresponding to FIGS.
A chain line AA ′ in FIG. 11 corresponds to a cross-sectional view cut along a chain line AA ′ in FIG. The chain line B in FIG.
-B 'corresponds to a cross-sectional view taken along a chain line BB' in FIG.

【0092】[実施例6]本実施例では、実施例5で作製
したアクティブマトリクス基板から、反射型液晶表示装
置を作製する工程を以下に説明する。説明には図13を
用いる。
[Embodiment 6] In this embodiment, a process for fabricating a reflection type liquid crystal display device from the active matrix substrate produced in Embodiment 5 will be described below. FIG. 13 is used for the description.

【0093】まず、実施例5に従い、図11の状態のア
クティブマトリクス基板を得た後、図11のアクティブ
マトリクス基板上、少なくとも画素電極470上に配向
膜567を形成しラビング処理を行なう。なお、本実施
例では配向膜567を形成する前に、アクリル樹脂膜等
の有機樹脂膜をパターニングすることによって基板間隔
を保持するための柱状のスペーサ572を所望の位置に
形成した。また、柱状のスペーサに代えて、球状のスペ
ーサを基板全面に散布してもよい。
First, according to the fifth embodiment, after obtaining the active matrix substrate in the state shown in FIG. 11, an alignment film 567 is formed on at least the pixel electrode 470 on the active matrix substrate shown in FIG. Note that in this embodiment, before forming the alignment film 567, a columnar spacer 572 for maintaining a substrate interval was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Instead of the columnar spacers, spherical spacers may be spread over the entire surface of the substrate.

【0094】次いで、対向基板569を用意する。次い
で、対向基板569上に着色層570、571、平坦化
膜573を形成する。赤色の着色層570と青色の着色
層572とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。
Next, a counter substrate 569 is prepared. Next, the coloring layers 570 and 571 and the planarizing film 573 are formed over the counter substrate 569. The red coloring layer 570 and the blue coloring layer 572 are overlapped to form a light shielding portion. Alternatively, the light-blocking portion may be formed by partially overlapping the red coloring layer and the green coloring layer.

【0095】本実施例では、実施例5に示す基板を用い
ている。従って、実施例5の画素部の上面図を示す図1
2では、少なくともゲート配線469と画素電極470
の間隙と、ゲート配線469と接続電極468の間隙
と、接続電極468と画素電極470の間隙を遮光する
必要がある。本実施例では、それらの遮光すべき位置に
着色層の積層からなる遮光部が重なるように各着色層を
配置して、対向基板を貼り合わせた。
In this embodiment, the substrate shown in the fifth embodiment is used. Therefore, FIG. 1 shows a top view of the pixel portion of the fifth embodiment.
2, at least the gate wiring 469 and the pixel electrode 470
, The gap between the gate wiring 469 and the connection electrode 468, and the gap between the connection electrode 468 and the pixel electrode 470 need to be shielded from light. In this embodiment, the colored layers are arranged such that the light-shielding portion formed of the colored layers is overlapped at the positions where the light is to be shielded, and the opposing substrates are bonded to each other.

【0096】このように、ブラックマスク等の遮光層を
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。
As described above, the number of steps can be reduced by shielding the gap between each pixel with the light-shielding portion composed of the colored layers without forming a light-shielding layer such as a black mask.

【0097】次いで、平坦化膜573上に透明導電膜か
らなる対向電極576を少なくとも画素部に形成し、対
向基板の全面に配向膜574を形成し、ラビング処理を
施した。
Next, a counter electrode 576 made of a transparent conductive film was formed on at least the pixel portion on the flattening film 573, an alignment film 574 was formed on the entire surface of the counter substrate, and rubbing treatment was performed.

【0098】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材568
で貼り合わせる。シール材568にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って2枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料575を注入し、封止剤(図示せ
ず)によって完全に封止する。液晶材料575には公知
の液晶材料を用いれば良い。このようにして図13に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板(図示
しない)を貼りつけた。そして、公知の技術を用いてF
PCを貼りつけた。
Then, the active matrix substrate on which the pixel portion and the driving circuit are formed and the opposing substrate are sealed with a sealing material 568.
Paste in. A filler is mixed in the sealant 568, and the two substrates are bonded to each other at a uniform interval by the filler and the columnar spacer. afterwards,
A liquid crystal material 575 is injected between the two substrates, and completely sealed with a sealant (not shown). A known liquid crystal material may be used for the liquid crystal material 575. Thus, the reflection type liquid crystal display device shown in FIG. 13 is completed. Then, if necessary, the active matrix substrate or the opposing substrate is cut into a desired shape. Further, a polarizing plate (not shown) was attached only to the counter substrate. Then, using a known technique, F
PC was pasted.

【0099】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。
The liquid crystal display panel manufactured as described above can be used as a display section of various electronic devices.

【0100】また、本実施例は実施例1乃至5のいずれ
か一と自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of the first to fifth embodiments.

【0101】[実施例7]本実施例では、発光装置を作製
した例について説明する。本明細書において、発光装置
とは、基板上に形成された発光素子を該基板とカバー材
の間に封入した表示用パネルおよび該表示用パネルにI
Cを実装した表示用モジュールを総称したものである。
なお、発光素子は、電場を加えることで発生するルミネ
ッセンス(Electro Luminescence)が得られる有機化合
物を含む層(発光層)と陽極層と、陰極層とを有する。
また、有機化合物におけるルミネッセンスには、一重項
励起状態から基底状態に戻る際の発光(蛍光)と三重項
励起状態から基底状態に戻る際の発光(リン光)があ
り、これらのうちどちらか、あるいは両方の発光を含
む。
[Embodiment 7] In this embodiment, an example in which a light emitting device is manufactured will be described. In this specification, a light-emitting device refers to a display panel in which a light-emitting element formed over a substrate is sealed between the substrate and a cover material, and a light-emitting element formed on the display panel.
This is a generic term for display modules on which C is mounted.
Note that the light-emitting element has a layer (light-emitting layer) containing an organic compound capable of obtaining luminescence (Electro Luminescence) generated by applying an electric field, an anode layer, and a cathode layer.
In addition, luminescence in an organic compound includes light emission (fluorescence) when returning from a singlet excited state to a ground state and light emission (phosphorescence) when returning from a triplet excited state to a ground state. Alternatively, both light emissions are included.

【0102】図14は本実施例の発光装置の断面図であ
る。図14において、基板700上に設けられたスイッ
チングTFT603は図11のnチャネル型TFT50
3を用いて形成される。したがって、構造の説明はnチ
ャネル型TFT503の説明を参照すれば良い。
FIG. 14 is a sectional view of the light emitting device of this embodiment. 14, the switching TFT 603 provided on the substrate 700 is the n-channel TFT 50 of FIG.
3 is formed. Therefore, for the description of the structure, the description of the n-channel TFT 503 may be referred to.

【0103】なお、本実施例ではチャネル領域が二つ形
成されるダブルゲート構造としているが、チャネル領域
が一つ形成されるシングルゲート構造もしくは三つ形成
されるトリプルゲート構造であっても良い。
Although the present embodiment has a double gate structure in which two channel regions are formed, a single gate structure in which one channel region is formed or a triple gate structure in which three channel regions are formed may be used.

【0104】基板700上に設けられた駆動回路は図1
1のCMOS回路を用いて形成される。従って、構造の
説明はnチャネル型TFT501とpチャネル型TFT
502の説明を参照すれば良い。なお、本実施例ではシ
ングルゲート構造としているが、ダブルゲート構造もし
くはトリプルゲート構造であっても良い。
The drive circuit provided on the substrate 700 is shown in FIG.
It is formed using one CMOS circuit. Therefore, the description of the structure is made of the n-channel TFT 501 and the p-channel TFT
Reference may be made to the description of 502. In this embodiment, a single gate structure is used, but a double gate structure or a triple gate structure may be used.

【0105】また、配線701、703はCMOS回路
のソース配線、702はドレイン配線として機能する。
また、配線704はソース配線708とスイッチングT
FTのソース領域とを電気的に接続する配線として機能
し、配線705はドレイン配線709とスイッチングT
FTのドレイン領域とを電気的に接続する配線として機
能する。
The wirings 701 and 703 function as a source wiring of a CMOS circuit, and the wiring 702 functions as a drain wiring.
The wiring 704 is connected to the source wiring 708 and the switching T
The wiring 705 functions as a wiring for electrically connecting the source region of the FT to the source region.
It functions as a wiring for electrically connecting the drain region of the FT.

【0106】なお、電流制御TFT604は図11のp
チャネル型TFT502を用いて形成される。従って、
構造の説明はpチャネル型TFT502の説明を参照す
れば良い。なお、本実施例ではシングルゲート構造とし
ているが、ダブルゲート構造もしくはトリプルゲート構
造であっても良い。
The current control TFT 604 corresponds to p
It is formed using a channel type TFT 502. Therefore,
For the description of the structure, the description of the p-channel TFT 502 can be referred to. In this embodiment, a single gate structure is used, but a double gate structure or a triple gate structure may be used.

【0107】また、配線706は電流制御TFTのソー
ス配線(電流供給線に相当する)であり、707は電流
制御TFTの画素電極710上に重ねることで画素電極
710と電気的に接続する電極である。
A wiring 706 is a source wiring (corresponding to a current supply line) of the current control TFT, and 707 is an electrode which is electrically connected to the pixel electrode 710 by being superposed on the pixel electrode 710 of the current control TFT. is there.

【0108】なお、710は、透明導電膜からなる画素
電極(発光素子の陽極)である。透明導電膜としては、
酸化インジウムと酸化スズとの化合物、酸化インジウム
と酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化
インジウムを用いることができる。また、前記透明導電
膜にガリウムを添加したものを用いても良い。画素電極
710は、上記配線を形成する前に平坦な層間絶縁膜7
11上に形成する。本実施例においては、樹脂からなる
平坦化膜711を用いてTFTによる段差を平坦化する
ことは非常に重要である。後に形成される発光層は非常
に薄いため、段差が存在することによって発光不良を起
こす場合がある。従って、発光層をできるだけ平坦面に
形成しうるように画素電極を形成する前に平坦化してお
くことが望ましい。
Reference numeral 710 denotes a pixel electrode (anode of a light emitting element) made of a transparent conductive film. As a transparent conductive film,
A compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. Further, a material obtained by adding gallium to the transparent conductive film may be used. The pixel electrode 710 has a flat interlayer insulating film 7 before forming the wiring.
11 is formed. In this embodiment, it is very important to flatten the steps due to the TFT using the flattening film 711 made of resin. Since a light-emitting layer formed later is extremely thin, poor light emission may be caused by the presence of a step. Therefore, it is desirable to planarize the pixel electrode before forming it so that the light emitting layer can be formed as flat as possible.

【0109】配線701〜707を形成後、図14に示
すようにバンク712を形成する。バンク712は10
0〜400nmの珪素を含む絶縁膜もしくは有機樹脂膜
をパターニングして形成すれば良い。
After forming the wirings 701 to 707, a bank 712 is formed as shown in FIG. Bank 712 is 10
The insulating film or the organic resin film containing silicon having a thickness of 0 to 400 nm may be formed by patterning.

【0110】なお、バンク712は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク712の材料となる絶縁膜中にカー
ボン粒子や金属粒子を添加して抵抗率を下げ、静電気の
発生を抑制する。この際、抵抗率は1×106〜1×1
12Ωm(好ましくは1×108〜1×1010Ωm)と
なるようにカーボン粒子や金属粒子の添加量を調節すれ
ば良い。
Since the bank 712 is an insulating film,
Attention must be paid to electrostatic breakdown of the element during film formation.
In this embodiment, carbon particles or metal particles are added to the insulating film that is a material of the bank 712 to lower the resistivity and suppress generation of static electricity. At this time, the resistivity is 1 × 10 6 to 1 × 1.
The addition amount of the carbon particles and the metal particles may be adjusted so as to be 0 12 Ωm (preferably 1 × 10 8 to 1 × 10 10 Ωm).

【0111】画素電極710の上には発光層713が形
成される。なお、図14では一画素しか図示していない
が、本実施例ではR(赤)、G(緑)、B(青)の各色
に対応した発光層を作り分けている。また、本実施例で
は蒸着法により低分子系有機発光材料を形成している。
具体的には、正孔注入層として20nm厚の銅フタロシ
アニン(CuPc)膜を設け、その上に発光層として7
0nm厚のトリス−8−キノリノラトアルミニウム錯体
(Alq3)膜を設けた積層構造としている。Alq3
キナクリドン、ペリレンもしくはDCM1といった蛍光
色素を添加することで発光色を制御することができる。
A light emitting layer 713 is formed on the pixel electrode 710. Although only one pixel is shown in FIG. 14, in this embodiment, light emitting layers corresponding to each of R (red), G (green), and B (blue) are separately formed. In this embodiment, the low molecular weight organic light emitting material is formed by a vapor deposition method.
Specifically, a copper phthalocyanine (CuPc) film having a thickness of 20 nm is provided as a hole injection layer, and a light emitting layer is formed on the copper phthalocyanine film.
It has a laminated structure in which a 0 nm thick tris-8-quinolinolato aluminum complex (Alq 3 ) film is provided. The emission color can be controlled by adding a fluorescent dye such as quinacridone, perylene or DCM1 to Alq 3 .

【0112】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて発光層(発光及びそのための
キャリアの移動を行わせるための層)を形成すれば良
い。例えば、本実施例では低分子系有機発光材料を発光
層として用いる例を示したが、高分子系有機発光材料を
用いても良い。また、電荷輸送層や電荷注入層として炭
化珪素等の無機材料を用いることも可能である。これら
の有機発光材料や無機材料は公知の材料を用いることが
できる。
However, the above example is an example of the organic light emitting material that can be used as the light emitting layer, and it is not necessary to limit the present invention to this. A light-emitting layer (a layer for performing light emission and carrier movement therefor) may be formed by freely combining a light-emitting layer, a charge transport layer, or a charge injection layer. For example, in this embodiment, an example in which a low molecular weight organic light emitting material is used as the light emitting layer has been described, but a high molecular weight organic light emitting material may be used. It is also possible to use an inorganic material such as silicon carbide for the charge transport layer and the charge injection layer. Known materials can be used for these organic light emitting materials and inorganic materials.

【0113】次に、発光層713の上には導電膜からな
る陰極714が設けられる。本実施例の場合、導電膜と
してアルミニウムとリチウムとの合金膜を用いる。勿
論、公知のMgAg膜(マグネシウムと銀との合金膜)
を用いても良い。陰極材料としては、周期表の1族もし
くは2族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を用いれば良い。
Next, a cathode 714 made of a conductive film is provided on the light emitting layer 713. In this embodiment, an alloy film of aluminum and lithium is used as the conductive film. Of course, a known MgAg film (an alloy film of magnesium and silver)
May be used. As the cathode material, a conductive film made of an element belonging to Group 1 or 2 of the periodic table or a conductive film to which those elements are added may be used.

【0114】この陰極714まで形成された時点で発光
素子715が完成する。なお、ここでいう発光素子71
5は、画素電極(陽極)710、発光層713及び陰極
714で形成されたダイオードを指す。
When the cathode 714 is formed, the light emitting element 715 is completed. The light emitting element 71 here
Reference numeral 5 denotes a diode formed by the pixel electrode (anode) 710, the light emitting layer 713, and the cathode 714.

【0115】発光素子715を完全に覆うようにしてパ
ッシベーション膜716を設けることは有効である。パ
ッシベーション膜716としては、炭素膜、窒化珪素膜
もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁
膜を単層もしくは組み合わせた積層で用いる。
It is effective to provide the passivation film 716 so as to completely cover the light emitting element 715. As the passivation film 716, an insulating film including a carbon film, a silicon nitride film, or a silicon nitride oxide film is used, and the insulating film is used in a single layer or in a stacked layer.

【0116】この際、カバレッジの良い膜をパッシベー
ション膜として用いることが好ましく、炭素膜、特にD
LC(ダイヤモンドライクカーボン)膜を用いることは
有効である。DLC膜は室温から100℃以下の温度範
囲で成膜可能であるため、耐熱性の低い発光層713の
上方にも容易に成膜することができる。また、DLC膜
は酸素に対するブロッキング効果が高く、発光層713
の酸化を抑制することが可能である。そのため、この後
に続く封止工程を行う間に発光層713が酸化するとい
った問題を防止できる。
At this time, a film having good coverage is preferably used as a passivation film, and a carbon film, particularly, a D film is preferably used.
It is effective to use an LC (diamond-like carbon) film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C. or lower, it can be easily formed above the light-emitting layer 713 having low heat resistance. In addition, the DLC film has a high blocking effect against oxygen, and the light-emitting layer 713
Can be suppressed. Therefore, the problem that the light emitting layer 713 is oxidized during the subsequent sealing step can be prevented.

【0117】さらに、パッシベーション膜716上に封
止材717を設け、カバー材718を貼り合わせる。封
止材717としては紫外線硬化樹脂を用いれば良く、内
部に吸湿効果を有する物質もしくは酸化防止効果を有す
る物質を設けることは有効である。また、本実施例にお
いてカバー材718はガラス基板や石英基板やプラスチ
ック基板(プラスチックフィルムも含む)の両面に炭素
膜(好ましくはダイヤモンドライクカーボン膜)を形成
したものを用いる。
Further, a sealing material 717 is provided on the passivation film 716, and a cover material 718 is attached. As the sealing material 717, an ultraviolet curable resin may be used, and it is effective to provide a substance having a moisture absorbing effect or a substance having an antioxidant effect inside. In this embodiment, a cover material 718 having a carbon film (preferably a diamond-like carbon film) formed on both surfaces of a glass substrate, a quartz substrate, or a plastic substrate (including a plastic film) is used.

【0118】こうして図14に示すような構造の発光装
置が完成する。なお、バンク712を形成した後、パッ
シベーション膜716を形成するまでの工程をマルチチ
ャンバー方式(またはインライン方式)の成膜装置を用
いて、大気解放せずに連続的に処理することは有効であ
る。また、さらに発展させてカバー材718を貼り合わ
せる工程までを大気解放せずに連続的に処理することも
可能である。
Thus, a light emitting device having a structure as shown in FIG. 14 is completed. Note that it is effective to continuously process the steps from the formation of the bank 712 to the formation of the passivation film 716 without exposing to the atmosphere using a multi-chamber (or in-line) film forming apparatus. . Further, by further developing, it is also possible to continuously perform processing up to the step of bonding the cover material 718 without releasing to the atmosphere.

【0119】こうして、基板700上にnチャネル型T
FT601、602、スイッチングTFT(nチャネル
型TFT)603および電流制御TFT(nチャネル型
TFT)604が形成される。ここまでの製造工程で必
要としたマスク数は、一般的なアクティブマトリクス型
発光装置よりも少ない。
Thus, the n-channel type T
FTs 601 and 602, a switching TFT (n-channel TFT) 603, and a current control TFT (n-channel TFT) 604 are formed. The number of masks required in the manufacturing steps up to this point is smaller than that of a general active matrix light emitting device.

【0120】即ち、TFTの製造工程が大幅に簡略化さ
れており、歩留まりの向上および製造コストの低減が実
現できる。
That is, the manufacturing process of the TFT is greatly simplified, and an improvement in yield and a reduction in manufacturing cost can be realized.

【0121】さらに、図14を用いて説明したように、
ゲート電極に絶縁膜を介して重なる不純物領域を設ける
ことによりホットキャリア効果に起因する劣化に強いn
チャネル型TFTを形成することができる。そのため、
信頼性の高い発光装置を実現できる。
Further, as described with reference to FIG.
By providing an impurity region overlapping the gate electrode with an insulating film interposed therebetween, n is resistant to deterioration caused by the hot carrier effect.
A channel type TFT can be formed. for that reason,
A highly reliable light-emitting device can be realized.

【0122】また、本実施例では画素部と駆動回路の構
成のみ示しているが、本実施例の製造工程に従えば、そ
の他にも信号分割回路、D/Aコンバータ、オペアン
プ、γ補正回路などの論理回路を同一の絶縁体上に形成
可能であり、さらにはメモリやマイクロプロセッサをも
形成しうる。
In this embodiment, only the structure of the pixel portion and the driving circuit is shown. However, according to the manufacturing process of this embodiment, other components such as a signal dividing circuit, a D / A converter, an operational amplifier, a gamma correction circuit, and the like can be used. Can be formed on the same insulator, and a memory and a microprocessor can also be formed.

【0123】さらに、発光素子を保護するための封止
(または封入)工程まで行った後の本実施例の発光装置
について図15を用いて説明する。なお、必要に応じて
図14で用いた符号を引用する。
Further, the light emitting device of this embodiment after performing a sealing (or enclosing) step for protecting the light emitting element will be described with reference to FIG. Note that the reference numerals used in FIG.

【0124】図15(A)は、発光素子の封止までを行
った状態を示す上面図、図15(B)は図15(A)を
C−C’で切断した断面図である。点線で示された80
1はソース側駆動回路、806は画素部、807はゲー
ト側駆動回路である。また、901はカバー材、902
は第1シール材、903は第2シール材であり、第1シ
ール材902で囲まれた内側には封止材907が設けら
れる。
FIG. 15A is a top view showing a state in which the light-emitting element has been sealed, and FIG. 15B is a cross-sectional view of FIG. 15A taken along the line CC ′. 80 shown by dotted line
Reference numeral 1 denotes a source side driving circuit, 806 denotes a pixel portion, and 807 denotes a gate side driving circuit. Reference numeral 901 denotes a cover material;
Denotes a first sealant, 903 denotes a second sealant, and a sealant 907 is provided inside the first sealant 902.

【0125】なお、904はソース側駆動回路801及
びゲート側駆動回路807に入力される信号を伝送する
ための配線であり、外部入力端子となるFPC(フレキ
シブルプリントサーキット)905からビデオ信号やク
ロック信号を受け取る。なお、ここではFPCしか図示
されていないが、このFPCにはプリント配線基盤(P
WB)が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにFPC
もしくはPWBが取り付けられた状態をも含むものとす
る。
Reference numeral 904 denotes wiring for transmitting signals input to the source-side driving circuit 801 and the gate-side driving circuit 807, and a video signal or a clock signal from an FPC (flexible print circuit) 905 serving as an external input terminal. Receive. Although only the FPC is shown here, this FPC has a printed wiring board (P
WB) may be attached. The light emitting device in this specification includes not only the light emitting device body but also an FPC
Alternatively, this also includes a state where the PWB is attached.

【0126】次に、断面構造について図15(B)を用
いて説明する。基板700の上方には画素部806、ゲ
ート側駆動回路807が形成されており、画素部806
は電流制御TFT604とそのドレインに電気的に接続
された画素電極710を含む複数の画素により形成され
る。また、ゲート側駆動回路807はnチャネル型TF
T601とpチャネル型TFT602とを組み合わせた
CMOS回路(図15参照)を用いて形成される。
Next, a sectional structure will be described with reference to FIG. A pixel portion 806 and a gate driver circuit 807 are formed above the substrate 700.
Is formed by a plurality of pixels including a current control TFT 604 and a pixel electrode 710 electrically connected to its drain. The gate side drive circuit 807 is an n-channel type TF
It is formed using a CMOS circuit (see FIG. 15) in which T601 and p-channel TFT 602 are combined.

【0127】画素電極710は発光素子の陽極として機
能する。また、画素電極710の両端にはバンク712
が形成され、画素電極710上には発光層713および
発光素子の陰極714が形成される。
The pixel electrode 710 functions as an anode of a light emitting element. Further, banks 712 are provided at both ends of the pixel electrode 710.
Are formed, and a light-emitting layer 713 and a cathode 714 of a light-emitting element are formed over the pixel electrode 710.

【0128】陰極714は全画素に共通の配線としても
機能し、接続配線904を経由してFPC905に電気
的に接続されている。さらに、画素部806及びゲート
側駆動回路807に含まれる素子は全て陰極714およ
びパッシベーション膜567で覆われている。
The cathode 714 also functions as a common wiring for all pixels, and is electrically connected to the FPC 905 via the connection wiring 904. Further, all elements included in the pixel portion 806 and the gate driver circuit 807 are covered with the cathode 714 and the passivation film 567.

【0129】また、第1シール材902によりカバー材
901が貼り合わされている。なお、カバー材901と
発光素子との間隔を確保するために樹脂膜からなるスペ
ーサを設けても良い。そして、第1シール材902の内
側には封止材907が充填されている。なお、第1シー
ル材902、封止材907としてはエポキシ系樹脂を用
いるのが好ましい。また、第1シール材902はできる
だけ水分や酸素を透過しない材料であることが望まし
い。さらに、封止材907の内部に吸湿効果をもつ物質
や酸化防止効果をもつ物質を含有させても良い。
The cover member 901 is attached by the first seal member 902. Note that a spacer made of a resin film may be provided to secure an interval between the cover member 901 and the light emitting element. The inside of the first sealant 902 is filled with a sealant 907. Note that an epoxy resin is preferably used for the first sealant 902 and the sealant 907. Further, it is desirable that the first sealant 902 be a material that does not transmit moisture and oxygen as much as possible. Further, a substance having a moisture absorbing effect or a substance having an antioxidant effect may be contained in the sealing material 907.

【0130】発光素子を覆うようにして設けられた封止
材907はカバー材901を接着するための接着剤とし
ても機能する。また、本実施例ではカバー材901を構
成するプラスチック基板901aの材料としてFRP(F
iberglass-Reinforced Plastics)、PVF(ポリビニ
ルフロライド)、マイラー、ポリエステルまたはアクリ
ルを用いることができる。
[0130] The sealing material 907 provided so as to cover the light emitting element also functions as an adhesive for bonding the cover material 901. In this embodiment, FRP (FRP) is used as the material of the plastic substrate 901a constituting the cover member 901.
iberglass-Reinforced Plastics), PVF (polyvinyl fluoride), mylar, polyester or acrylic can be used.

【0131】また、封止材907を用いてカバー材90
1を接着した後、封止材907の側面(露呈面)を覆う
ように第2シール材903を設ける。第2シール材90
3は第1シール材902と同じ材料を用いることができ
る。
Further, the cover material 90 is formed by using the sealing material 907.
After bonding, the second sealing material 903 is provided so as to cover the side surface (exposed surface) of the sealing material 907. Second sealing material 90
For 3, the same material as the first sealant 902 can be used.

【0132】以上のような構造で発光素子を封止材90
7に封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の発光層の酸
化による劣化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高い発光装置が得られる。
With the above structure, the light emitting element is sealed with the sealing material 90.
By encapsulating the light-emitting element in the light-emitting element 7, the light-emitting element can be completely shut off from the outside, and a substance such as moisture or oxygen, which promotes deterioration of the light-emitting layer due to oxidation, can be prevented from entering from the outside. Therefore, a highly reliable light emitting device can be obtained.

【0133】[実施例8]本発明を適用して、様々な電気
光学装置(アクティブマトリクス型液晶表示装置、アク
ティブマトリクス型発光装置、アクティブマトリクス型
EC表示装置)を作製することができる。即ち、それら
電気光学装置を表示部に組み込んだ電子機器全てに本発
明を実施できる。
[Embodiment 8] By applying the present invention, various electro-optical devices (active matrix type liquid crystal display device, active matrix type light emitting device, active matrix type EC display device) can be manufactured. That is, the present invention can be applied to all electronic devices in which the electro-optical device is incorporated in the display unit.

【0134】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ(ゴーグル型ディスプレイ)、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末(モバイルコンピュータ、携帯電話または電
子書籍等)などが挙げられる。それらの一例を図16、
図17及び図18に示す。
Examples of such electronic devices include a video camera, a digital camera, a projector, a head-mounted display (goggle type display), a car navigation, a car stereo, a personal computer, a portable information terminal (a mobile computer, a mobile phone, an electronic book, etc.). ). An example of them is shown in FIG.
FIG. 17 and FIG.

【0135】図16(A)はパーソナルコンピュータで
あり、本体2001、画像入力部2002、表示部20
03、キーボード2004等を含む。本発明を表示部2
003に適用することができる。
FIG. 16A shows a personal computer, which comprises a main body 2001, an image input section 2002, and a display section 20.
03, a keyboard 2004 and the like. Display unit 2 of the present invention
003 can be applied.

【0136】図16(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明を表示部2102に適用することが
できる。
FIG. 16B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 and so on. The present invention can be applied to the display portion 2102.

【0137】図16(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示部2205等を含む。本発明は表示部2205に適用
できる。
FIG. 16C shows a mobile computer (mobile computer), which includes a main body 2201, a camera section 2202, an image receiving section 2203, operation switches 2204, a display section 2205, and the like. The present invention can be applied to the display portion 2205.

【0138】図16(D)はゴーグル型ディスプレイで
あり、本体2301、表示部2302、アーム部230
3等を含む。本発明は表示部2302に適用することが
できる。
FIG. 16D shows a goggle type display, which comprises a main body 2301, a display portion 2302, and an arm portion 230.
3 and so on. The present invention can be applied to the display portion 2302.

【0139】図16(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレイヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレイヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行なうことができる。本発明は表示部2402に適
用することができる。
FIG. 16E shows a player using a recording medium on which a program is recorded (hereinafter, referred to as a recording medium).
3, a recording medium 2404, an operation switch 2405, and the like. This player uses a DVD (D
digital Versatile Disc), CD
And the like, it is possible to perform music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display portion 2402.

【0140】図16(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)等を含む。本発
明を表示部2502に適用することができる。
FIG. 16F shows a digital camera, which includes a main body 2501, a display section 2502, an eyepiece section 2503, operation switches 2504, an image receiving section (not shown), and the like. The present invention can be applied to the display portion 2502.

【0141】図17(A)はフロント型プロジェクター
であり、投射装置2601、スクリーン2602等を含
む。本発明は投射装置2601の一部を構成する液晶表
示装置2808やその他の駆動回路に適用することがで
きる。
FIG. 17A shows a front type projector, which includes a projection device 2601, a screen 2602, and the like. The present invention can be applied to the liquid crystal display device 2808 forming a part of the projection device 2601 and other driving circuits.

【0142】図17(B)はリア型プロジェクターであ
り、本体2701、投射装置2702、ミラー270
3、スクリーン2704等を含む。本発明は投射装置2
702の一部を構成する液晶表示装置2808やその他
の駆動回路に適用することができる。
FIG. 17B shows a rear type projector, which includes a main body 2701, a projection device 2702, and a mirror 270.
3, including a screen 2704 and the like. The present invention relates to a projection device 2
The present invention can be applied to a liquid crystal display device 2808 forming a part of the LCD 702 and other driving circuits.

【0143】なお、図17(C)は、図17(A)及び
図17(B)中における投射装置2601、2702の
構造の一例を示した図である。投射装置2601、27
02は、光源光学系2801、ミラー2802、280
4〜2806、ダイクロイックミラー2803、プリズ
ム2807、液晶表示装置2808、位相差板280
9、投射光学系2810で構成される。投射光学系28
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図17(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
FIG. 17C is a diagram showing an example of the structure of the projection devices 2601 and 2702 in FIGS. 17A and 17B. Projection devices 2601, 27
02 denotes a light source optical system 2801, mirrors 2802, 280
4 to 2806, dichroic mirror 2803, prism 2807, liquid crystal display device 2808, retardation plate 280
9, the projection optical system 2810. Projection optical system 28
Reference numeral 10 denotes an optical system including a projection lens. In the present embodiment, an example of a three-plate type is shown, but there is no particular limitation, and for example, a single-plate type may be used. In addition, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarizing function, a film for adjusting a phase difference, and an IR film in an optical path indicated by an arrow in FIG. Good.

【0144】また、図17(D)は、図17(C)中に
おける光源光学系2801の構造の一例を示した図であ
る。本実施例では、光源光学系2801は、リフレクタ
ー2811、光源2812、レンズアレイ2813、2
814、偏光変換素子2815、集光レンズ2816で
構成される。なお、図17(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
FIG. 17D is a diagram showing an example of the structure of the light source optical system 2801 in FIG. 17C. In this embodiment, the light source optical system 2801 includes a reflector 2811, a light source 2812, a lens array 2813,
814, a polarization conversion element 2815, and a condenser lens 2816. Note that the light source optical system shown in FIG. 17D is an example and is not particularly limited. For example, a practitioner may appropriately provide an optical system such as an optical lens, a film having a polarizing function, a film for adjusting a phase difference, and an IR film in the light source optical system.

【0145】ただし、図17に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及び発光装置での適用例は
図示していない。
However, in the projector shown in FIG. 17, a case in which a transmissive electro-optical device is used is shown, and an application example in a reflective electro-optical device and a light emitting device is not shown.

【0146】図18(A)は携帯電話であり、本体29
01、音声出力部2902、音声入力部2903、表示
部2904、操作スイッチ2905、アンテナ2906
等を含む。本発明を表示部2904に適用することがで
きる。
FIG. 18A shows a mobile phone,
01, audio output unit 2902, audio input unit 2903, display unit 2904, operation switch 2905, antenna 2906
And so on. The present invention can be applied to the display portion 2904.

【0147】図18(B)は携帯書籍(電子書籍)であ
り、本体3001、表示部3002、3003、記憶媒
体3004、操作スイッチ3005、アンテナ3006
等を含む。本発明は表示部3002、3003に適用す
ることができる。
FIG. 18B shows a portable book (electronic book), which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, and an antenna 3006.
And so on. The present invention can be applied to the display units 3002 and 3003.

【0148】図18(C)はディスプレイであり、本体
3101、支持台3102、表示部3103等を含む。
本発明は表示部3103に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
FIG. 18C shows a display, which includes a main body 3101, a support 3102, a display portion 3103, and the like.
The present invention can be applied to the display portion 3103. The display of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for a display having a diagonal of 10 inches or more (particularly 30 inches or more).

【0149】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例1〜7のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。
As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in all fields. Further, the electronic apparatus according to the present embodiment can be realized by using any combination of the embodiments 1 to 7.

【0150】[0150]

【発明の効果】本発明を半導体装置の作製工程に適用す
れば、半導体膜の不純物領域を熱処理の場合と比較して
低抵抗化でき、かつ、TFTのチャネル領域近傍の結晶の
欠陥を修復できるので、特性の向上につながる。また、
半導体装置の作製工程において、熱工程を減らすことが
できるので生産性が上がる。
According to the present invention, when the present invention is applied to a manufacturing process of a semiconductor device, the resistance of an impurity region of a semiconductor film can be reduced as compared with the case of heat treatment, and a crystal defect near a TFT channel region can be repaired. Therefore, the characteristics are improved. Also,
In a manufacturing process of a semiconductor device, the number of heat steps can be reduced, so that productivity is increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の一例を示す側面図。FIG. 1 is a side view showing an embodiment of the present invention.

【図2】 本発明の実施の一例を示す立体図。FIG. 2 is a three-dimensional view showing one embodiment of the present invention.

【図3】 半導体装置の作製工程の一例を示す側面図。FIG. 3 is a side view illustrating an example of a manufacturing process of a semiconductor device.

【図4】 本発明の実施の一例を示す立体図。FIG. 4 is a three-dimensional view showing one embodiment of the present invention.

【図5】 本発明の実施の一例を示す立体図。FIG. 5 is a three-dimensional view showing one embodiment of the present invention.

【図6】 本発明の実施の一例を示す立体図。FIG. 6 is a three-dimensional view showing one embodiment of the present invention.

【図7】 本発明の実施の一例を示す立体図。FIG. 7 is a three-dimensional view showing one embodiment of the present invention.

【図8】 半導体装置の作製工程の一例を示す側面図。FIG. 8 is a side view illustrating an example of a manufacturing process of a semiconductor device.

【図9】 半導体装置の作製工程の一例を示す側面図。FIG. 9 is a side view illustrating an example of a manufacturing process of a semiconductor device.

【図10】 半導体装置の作製工程の一例を示す側面
図。
FIG. 10 is a side view illustrating an example of a manufacturing process of a semiconductor device.

【図11】 半導体装置の作製工程の一例を示す側面
図。
FIG. 11 is a side view illustrating an example of a manufacturing process of a semiconductor device.

【図12】 半導体装置の作製工程の一例を示す上面
図。
FIG. 12 is a top view illustrating an example of a manufacturing process of a semiconductor device.

【図13】 半導体装置の作製工程の一例を示す側面
図。
FIG. 13 is a side view illustrating an example of a manufacturing process of a semiconductor device.

【図14】 発光装置の構造の一例を示す側面図。FIG. 14 is a side view illustrating an example of a structure of a light-emitting device.

【図15】 発光装置の構造の一例を示す上面図及び側
面図。
15A and 15B are a top view and a side view illustrating an example of a structure of a light-emitting device.

【図16】 半導体装置の例を示す図。FIG. 16 illustrates an example of a semiconductor device.

【図17】 半導体装置の例を示す図。FIG. 17 illustrates an example of a semiconductor device.

【図18】 半導体装置の例を示す図。FIG. 18 illustrates an example of a semiconductor device.

【符号の説明】[Explanation of symbols]

101 ガラス基板 102 下地膜 103 活性層 1031 ソース領域及びドレイン領域 1032 チャネル領域 104 ゲート絶縁膜 105 ゲート電極 106 反射体 107 ガラス基板 108 ゲート電極 109 ゲート絶縁膜 110 半導体膜 1101 ソース領域及びドレイン領域 1102 チャネル領域 111 反射体 201 レーザ発振器 202 階段状に加工されたガラス板 203 シリンドリカルレンズアレイ 204 シリンドリカルレンズ 205 ミラー 206 集光用のシリンドリカルレンズ 207 ステージ 208 搬送手段 209 ガラス基板 210 ミラー 211 基板 212 下地膜 213 半導体膜 214 絶縁膜 215 パターニングされた半導体膜 216 導電膜 217 ゲート電極 218 不純物元素が高濃度に導入された領域 219 不純物元素が低濃度に導入された領域 220 不純物が導入されない領域 221 ステージ 222 エアの吹き出し口 223 線状ビーム 224 基板 225 ボンベ 226 反射体 227 シリンドリカルの凹面鏡 228 反射体 229 かさ 230 ランプ 231 反射体 232 反射体 DESCRIPTION OF SYMBOLS 101 Glass substrate 102 Base film 103 Active layer 1031 Source region and drain region 1032 Channel region 104 Gate insulating film 105 Gate electrode 106 Reflector 107 Glass substrate 108 Gate electrode 109 Gate insulating film 110 Semiconductor film 1101 Source region and drain region 1102 Channel region 111 Reflector 201 Laser Oscillator 202 Stepped Glass Plate 203 Cylindrical Lens Array 204 Cylindrical Lens 205 Mirror 206 Condensing Cylindrical Lens 207 Stage 208 Transport Means 209 Glass Substrate 210 Mirror 211 Substrate 212 Base Film 213 Semiconductor Film 214 Insulating film 215 Patterned semiconductor film 216 Conductive film 217 Gate electrode 218 Impurity element is introduced at high concentration Region 219 Region where impurity element is introduced at low concentration 220 Region where impurity is not introduced 221 Stage 222 Air outlet 223 Linear beam 224 Substrate 225 Cylinder 226 Reflector 227 Cylindrical concave mirror 228 Reflector 229 Shade 230 Lamp 231 Reflector 232 reflector

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/268 H01L 27/08 331E 27/08 331 29/78 627F 29/786 627G 616L Fターム(参考) 2H092 GA59 JA25 JA26 KB04 KB24 KB25 MA05 MA08 MA15 MA27 MA30 MA42 NA21 NA27 NA28 NA29 PA01 PA06 PA07 PA12 RA05 RA10 5C094 AA21 AA43 BA03 BA29 BA43 CA19 DA14 DA15 DB04 EA04 EA07 EB02 GB10 5F048 AC04 BA16 BC06 BG07 5F052 AA02 AA17 AA24 BA02 BA07 BB05 BB07 CA04 DA02 DA03 DB02 DB03 DB07 FA06 JA01 5F110 AA30 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE14 EE23 EE28 EE44 EE45 FF02 FF04 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG34 GG35 GG43 GG45 GG47 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL06 HM15 NN03 NN04 NN22 NN27 NN34 NN72 PP01 PP02 PP03 PP34 PP35 QQ11 QQ24 QQ25 QQ28──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/268 H01L 27/08 331E 27/08 331 29/78 627F 29/786 627G 616L F term (Reference) 2H092 GA59 JA25 JA26 KB04 KB24 KB25 MA05 MA08 MA15 MA27 MA30 MA42 NA21 NA27 NA28 NA29 PA01 PA06 PA07 PA12 RA05 RA10 5C094 AA21 AA43 BA03 BA29 BA43 CA19 DA14 DA15 DB04 EA04 EA07 EB02 GB10 5F048 AC04 BA16 BA07 A07 BB07 A07 BB07 CA04 DA02 DA03 DB02 DB03 DB07 FA06 JA01 5F110 AA30 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE14 EE23 EE28 EE44 EE45 FF02 FF04 FF28 FF30 FF36 GG13 GG12 GG13 GG02 GG02 HJ13 HJ23 HL06 HM15 NN03 NN04 NN22 NN27 NN34 NN72 PP01 PP02 PP03 PP34 PP35 QQ11 QQ24 QQ25 QQ28

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 基板の表面に半導体膜を形成する工程
と、前記半導体膜上に絶縁膜を形成する工程と、前記絶
縁膜上にゲート電極を形成する工程と、前記ゲート電極
をマスクとして前記半導体膜に不純物元素を添加する工
程と、前記ガラス基板の裏面側から第1の光を照射し、
前記基板の表面側から第2の光を照射する工程と、を有
し、前記第2の光は、前記第1の光の一部が前記基板お
よび前記半導体膜を透過し、前記基板の表面側に設置す
る反射体によって反射する光であることを特徴とする半
導体装置の作製方法。
A step of forming a semiconductor film on a surface of a substrate; a step of forming an insulating film on the semiconductor film; a step of forming a gate electrode on the insulating film; A step of adding an impurity element to the semiconductor film, and irradiating first light from a back surface side of the glass substrate,
Irradiating a second light from the front surface side of the substrate, wherein the second light has a part of the first light transmitted through the substrate and the semiconductor film, and a surface of the substrate A method of manufacturing a semiconductor device, wherein the light is reflected by a reflector provided on the side.
【請求項2】 基板の表面に半導体膜を形成する工程
と、前記半導体膜上に絶縁膜を形成する工程と、前記絶
縁膜上にゲート電極を形成する工程と、前記ゲート電極
をマスクとして前記半導体膜に不純物元素を添加する工
程と、前記ガラス基板の裏面側から第1の光を照射し、
前記基板の表面側から第2の光を照射する工程と、を有
し、前記第2の光は、前記第1の光の一部が前記基板お
よび前記半導体膜を透過し、前記基板の表面側に設置す
る反射体によって反射する光であり、前記基板の裏面か
ら前記反射体を経由した前記基板の表面までの光路長
は、前記第1の光のコヒーレント長より長いことを特徴
とする半導体装置の作製方法。
A step of forming a semiconductor film on the surface of the substrate, a step of forming an insulating film on the semiconductor film, a step of forming a gate electrode on the insulating film, and using the gate electrode as a mask. A step of adding an impurity element to the semiconductor film, and irradiating first light from a back surface side of the glass substrate,
Irradiating a second light from the front surface side of the substrate, wherein the second light has a part of the first light transmitted through the substrate and the semiconductor film, and a surface of the substrate Semiconductor light, which is light reflected by a reflector provided on the side, and wherein the optical path length from the back surface of the substrate to the front surface of the substrate via the reflector is longer than the coherent length of the first light. Method for manufacturing the device.
【請求項3】 基板の表面に半導体膜を形成する工程
と、前記半導体膜上に絶縁膜を形成する工程と、前記絶
縁膜上にゲート電極を形成する工程と、前記ゲート電極
をマスクとして前記半導体膜に不純物元素を添加する工
程と、前記ガラス基板の裏面側から第1の光を照射し、
前記基板の表面側から第2の光を照射する工程と、を有
し、前記第2の光は、前記第1の光の一部が前記基板お
よび前記半導体膜を透過し、前記基板の表面側に設置す
る反射体によって反射する光であり、前記第2の光は、
前記基板の裏面から前記反射体に到達するまでの光路と
は異なる光路で前記基板の表面に到達することを特徴と
する半導体装置の作製方法。
A step of forming a semiconductor film on the surface of the substrate; a step of forming an insulating film on the semiconductor film; a step of forming a gate electrode on the insulating film; A step of adding an impurity element to the semiconductor film, and irradiating first light from a back surface side of the glass substrate,
Irradiating a second light from the front surface side of the substrate, wherein the second light has a part of the first light transmitted through the substrate and the semiconductor film, and a surface of the substrate Light reflected by a reflector installed on the side, and the second light is
A method for manufacturing a semiconductor device, comprising: arriving at a front surface of the substrate through an optical path different from an optical path from the back surface of the substrate to the reflector.
【請求項4】 請求項1乃至3のいずれか一項におい
て、前記第1の光および前記第2の光は、レーザ光もし
くはそれに準ずる光であることを特徴とする半導体装置
の作製方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the first light and the second light are laser light or light equivalent thereto.
【請求項5】 請求項1乃至4のいずれか一項におい
て、前記第1の光は、YAGレーザの第2高調波、YL
Fレーザの第2高調波、ガラスレーザの第2高調波、Y
VO4レーザの第2高調波およびArレーザのうちいず
れか1つ若しくはそれらの組み合わせからなる光である
ことを特徴とする半導体装置の作製方法。
5. The method according to claim 1, wherein the first light is a second harmonic of a YAG laser, YL.
F laser second harmonic, glass laser second harmonic, Y
A method for manufacturing a semiconductor device, characterized in that the light is light composed of one or a combination of a second harmonic of a VO 4 laser and an Ar laser.
【請求項6】 請求項1乃至5のいずれか一項におい
て、前記基板は、ガラス基板であることを特徴とする半
導体装置の作製方法。
6. The method for manufacturing a semiconductor device according to claim 1, wherein the substrate is a glass substrate.
【請求項7】 請求項1乃至6のいずれか一項におい
て、前記反射体は、シリンドリカルの凹面鏡であること
を特徴とする半導体装置の作製方法。
7. The method for manufacturing a semiconductor device according to claim 1, wherein the reflector is a cylindrical concave mirror.
JP2001109299A 2001-04-06 2001-04-06 Method for manufacturing semiconductor device Expired - Fee Related JP4748873B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001109299A JP4748873B2 (en) 2001-04-06 2001-04-06 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001109299A JP4748873B2 (en) 2001-04-06 2001-04-06 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2002305208A true JP2002305208A (en) 2002-10-18
JP2002305208A5 JP2002305208A5 (en) 2008-04-24
JP4748873B2 JP4748873B2 (en) 2011-08-17

Family

ID=18961264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001109299A Expired - Fee Related JP4748873B2 (en) 2001-04-06 2001-04-06 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4748873B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013461A (en) * 2004-05-21 2006-01-12 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic equipment
US7365285B2 (en) * 2003-05-26 2008-04-29 Fujifilm Corporation Laser annealing method and apparatus
JP2008522404A (en) * 2004-11-24 2008-06-26 ナノシス・インク. Contact doping and annealing systems and processes for nanowire thin films
KR20190136935A (en) * 2018-05-30 2019-12-10 캐논 가부시끼가이샤 Substrate holding apparatus, exposure apparatus, and method of manufacturing article
WO2021048758A1 (en) * 2019-09-10 2021-03-18 King Abdullah University Of Science And Technology Self-forming nanogap method and device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061424B1 (en) * 2018-07-27 2019-12-31 주식회사 코윈디에스티 Low-e glass annealing apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186949A (en) * 1982-04-26 1983-11-01 Toshiba Corp Manufacture of thin film semiconductor device
JPH09246555A (en) * 1996-03-04 1997-09-19 Matsushita Electric Ind Co Ltd Manufacture of thin film transistor
JPH10178178A (en) * 1996-12-19 1998-06-30 Sharp Corp Manufacture of semiconductor device
JPH1187724A (en) * 1997-09-11 1999-03-30 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JP2000133593A (en) * 1998-10-28 2000-05-12 Nec Corp Device and method for laser irradiation
JP2000133810A (en) * 1998-10-28 2000-05-12 Sony Corp Manufacture of thin-film transistor and annealing apparatus
JP2000269161A (en) * 1999-03-18 2000-09-29 Japan Steel Works Ltd:The Laser-beam irradiation apparatus
JP2000323407A (en) * 1999-05-14 2000-11-24 Sony Corp Semiconductor film, semiconductor element, their manufacture, and energy beam irradiator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186949A (en) * 1982-04-26 1983-11-01 Toshiba Corp Manufacture of thin film semiconductor device
JPH09246555A (en) * 1996-03-04 1997-09-19 Matsushita Electric Ind Co Ltd Manufacture of thin film transistor
JPH10178178A (en) * 1996-12-19 1998-06-30 Sharp Corp Manufacture of semiconductor device
JPH1187724A (en) * 1997-09-11 1999-03-30 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JP2000133593A (en) * 1998-10-28 2000-05-12 Nec Corp Device and method for laser irradiation
JP2000133810A (en) * 1998-10-28 2000-05-12 Sony Corp Manufacture of thin-film transistor and annealing apparatus
JP2000269161A (en) * 1999-03-18 2000-09-29 Japan Steel Works Ltd:The Laser-beam irradiation apparatus
JP2000323407A (en) * 1999-05-14 2000-11-24 Sony Corp Semiconductor film, semiconductor element, their manufacture, and energy beam irradiator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365285B2 (en) * 2003-05-26 2008-04-29 Fujifilm Corporation Laser annealing method and apparatus
JP2006013461A (en) * 2004-05-21 2006-01-12 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic equipment
JP2008522404A (en) * 2004-11-24 2008-06-26 ナノシス・インク. Contact doping and annealing systems and processes for nanowire thin films
KR20190136935A (en) * 2018-05-30 2019-12-10 캐논 가부시끼가이샤 Substrate holding apparatus, exposure apparatus, and method of manufacturing article
KR102581695B1 (en) 2018-05-30 2023-09-22 캐논 가부시끼가이샤 Substrate holding apparatus, exposure apparatus, and method of manufacturing article
WO2021048758A1 (en) * 2019-09-10 2021-03-18 King Abdullah University Of Science And Technology Self-forming nanogap method and device

Also Published As

Publication number Publication date
JP4748873B2 (en) 2011-08-17

Similar Documents

Publication Publication Date Title
KR100848668B1 (en) Method for fabricating an active matrix device
US7326630B2 (en) Method of fabricating semiconductor device utilizing laser irradiation
JP4515034B2 (en) Method for manufacturing semiconductor device
JP5078205B2 (en) Laser irradiation device
JP2003045820A (en) Laser irradiation apparatus, and method, and method of manufacturing semiconductor device
JP3973882B2 (en) Laser irradiation apparatus and laser irradiation method
JP4845309B2 (en) Laser annealing method and manufacturing method of semiconductor device
JP4827305B2 (en) Method for manufacturing semiconductor device
JP4748873B2 (en) Method for manufacturing semiconductor device
JP3908153B2 (en) Method for manufacturing semiconductor device
JP5222450B2 (en) Laser irradiation apparatus and method for manufacturing semiconductor device
JP3883935B2 (en) Laser irradiation device
JP2003151916A (en) Laser irradiation apparatus and method and manufacturing method of semiconductor device
JP4579217B2 (en) Method for manufacturing semiconductor device
JP4397582B2 (en) Method for manufacturing semiconductor device
JP2002305148A (en) Manufacturing method for semiconductor device
JP3883936B2 (en) Laser irradiation method and semiconductor device manufacturing method
JP2002329668A (en) Method for manufacturing semiconductor device
JP2002057344A (en) Method of manufacturing semiconductor device
JP2002261007A (en) Method of manufacturing semiconductor device
JP4159858B2 (en) Method for manufacturing semiconductor device
JP2002261008A (en) Method of manufacturing semiconductor device
JP2002305209A (en) Method of manufacturing semiconductor device
JP2004200559A6 (en) Laser irradiation method and semiconductor device manufacturing method
JP2004221560A (en) Laser irradiation method, laser irradiation equipment and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110425

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees