JPH09282257A - 履歴情報管理方法及び通信制御装置 - Google Patents

履歴情報管理方法及び通信制御装置

Info

Publication number
JPH09282257A
JPH09282257A JP8092719A JP9271996A JPH09282257A JP H09282257 A JPH09282257 A JP H09282257A JP 8092719 A JP8092719 A JP 8092719A JP 9271996 A JP9271996 A JP 9271996A JP H09282257 A JPH09282257 A JP H09282257A
Authority
JP
Japan
Prior art keywords
history information
transmission
reception control
time information
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8092719A
Other languages
English (en)
Inventor
Atsushi Tanaka
田中  敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP8092719A priority Critical patent/JPH09282257A/ja
Publication of JPH09282257A publication Critical patent/JPH09282257A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 複数の送受信制御部が個別に行った処理に関
する履歴情報の管理を共通の時間情報を用いて行う通信
制御装置を提供する。 【解決手段】 通信制御装置2は、IOバス20に接続
された基本ボード21a及び拡張ボード21b〜21m
を備える。基本ボード21aは、時間を計測するカウン
タ回路211aとカウント値リードレジスタ212aを
備え、拡張ボード21b〜21mはカウント値リードレ
ジスタ212b〜212mを備える。カウンタ回路21
1aで計測された時間情報がカウント値バス22を通じ
てカウント値リードレジスタ212a〜212mに分配
される。各ボードはそれぞれのカウント値リードレジス
タに分配された時間情報を使用して個別に実行された処
理の結果に関する履歴情報の管理を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、総合デジタル通信
網(以下ISDN)の一次群インターフェース(23B
+D)に接続するための通信制御装置に係り、より詳し
くは、処理結果の履歴情報を管理するための技術に関す
る。
【0002】
【従来の技術】ISDN回線とコンピュータとを接続す
る際、通信制御装置(以下CCU)は、物理層における
電気変換や通信プロトコルを実行する。従来、この種の
通信制御装置は、IOバスに接続される複数の送受信制
御ボードを備えている。各送受信制御ボードは活線挿抜
が可能であり、各々、個別に時間の計測を行うカウンタ
回路と、ローカルメモリとを具備している。そして、通
信制御装置の起動とともに、各送受信制御ボードでは、
個別に計測された時間情報が付加されたデータ送受信処
理の結果がローカルメモリに格納されて情報管理が行わ
れていた。
【0003】しかしながら、例えば、ある送受信制御ボ
ードを挿抜した場合、この事象に対する時間情報は必ず
しも各送受信制御ボードで一致しない。換言すれば、同
一回線の通信を実現する処理であったとしても、送受信
制御ボードの時間情報は必ずしも一致しているといえ
ず、各送受信制御ボードにおける個別の処理結果に対す
る時間関係が明確でない。そのため、故障した送受信制
御ボードの特定が十分できないといった問題があった。
【0004】このような問題に対処した技術として、例
えば実開平5−8651号公報に記載された技術が参考
になる。この公報に記載された技術では、各送受信制御
ボードは、時間情報を得るためのカウンタ回路を有して
おり、これらのカウンタ回路は、送受信制御ボードが接
続されたIOバスの上位に構成された上位装置(すなわ
ち、中央処理装置及び主記憶装置)からの初期化信号に
よって同時にカウントを開始するように構成されてい
る。このようにして、各送受信制御ボードは、共通の時
間情報を用いた処理結果に関する履歴情報の管理が可能
になった。
【0005】
【発明が解決しようとする課題】上記公報に記載された
従来技術では、上位装置からの制御信号によって、各送
受信制御ボードが所有するカウンタ回路をリセット/ス
タートすることで時間情報を一致させていた。しかしな
がら、送受信制御ボードの活線挿抜を行った場合、上位
装置は、このことを検出するとともに、時間情報を一致
させるために各送受信制御ボードが所有するカウンタ回
路のリセット/スタートを行わねばならず、上位装置か
らの初期化といった介入が必要であるといった問題があ
った。
【0006】本発明の課題は、送受信制御ボードを抜き
差しした場合でも、各送受信制御ボードが行った個別の
処理に対して共通する時間情報を付与させることがで
き、さらに、上位装置からの介入を必要としない履歴情
報管理方法を提供することにある。本発明の他の課題
は、上記履歴情報管理方法の実施に適した通信制御装置
を提供することにある。
【0007】
【課題を解決するための手段】本発明が提供する履歴情
報管理方法は、信号線に接続された複数の送受信制御部
と、個々の送受信制御部において実行された個別処理の
履歴情報を生成を履歴情報生成手段とを有する通信制御
装置における履歴情報管理方法であって、複数の送受信
制御部における個別処理の実行の際に、それぞれ前記通
信制御装置における共通の時間情報を各履歴情報に付与
することを特徴とする。
【0008】また、本発明が提供する通信制御装置は、
信号線に接続された複数の送受信制御部を含んで成る通
信制御装置において、個々の送受信制御部において実行
された個別処理の履歴情報を生成する履歴情報生成手段
と、複数の送受信制御部における個別処理の実行の際
に、それぞれ通信制御装置における共通の時間情報を各
履歴情報に付与する時間情報付与手段と、を有すること
特徴とする。この構成の通信制御装置において、共通の
時間情報を生成する時間情報生成手段を送受信制御部の
いずれかに備える。
【0009】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を詳細に説明する。図1は、本実施形態によ
るデータ通信端末のブロック構成図である。このデータ
通信端末1内では、中央処理装置(以下CPU)11と
主記憶装置(以下MEM)12とが、バス13に接続さ
れて上位装置を構成し、下位装置である通信制御装置
(以下CCU)2が、バスインターフェース装置(以下
BIU)14を経由してバス13に接続されている。
【0010】CCU2内では、複数の送受信制御部であ
るm個のチャネルボード21a〜21mがBIU14に
接続されたIOバス20に接続され、IOバス20から
の活線挿抜が可能になっている。チャネルボード21a
〜21mは、一本の通信回線5に接続されている。この
CCU2は、物理層における電気変換や通信プロトコル
の制御を実行する。
【0011】チャネルボード21a〜21mの各ボード
は、通信回線5に接続されたk個のチャネルを有してお
り、特に、チャネルボード21a(以下、基本ボード)
は、1本の呼制御用チャネル(以下、Dチャネル)とk
−1本の情報チャネル(以下、Bチャネル)を有し、他
のチャネルボード(以下、拡張ボード)21b〜21m
は、それぞれk本のBチャネルを有している。これらk
個のチャネルボードは、合計でk×m=n+1本のチャ
ネルを有する。例えば、1チャネルボード当り4チャネ
ル(k=4)のボードが6個あれば、4×6=24(2
3B+D)のチャネル数を有することになる。
【0012】次に、図2を参照しながらCCU2の構成
を詳細に説明する。図2中、基本ボード21a内では、
IOバス20に接続されたIOバスインターフェース2
13aがある。このIOバスインターフェース213a
には、内部バス217aが接続されており、さらに内部
バス217aには、中央処理装置(以下、μCPU)2
14a、カウンタ回路211aの出力を保持するカウン
タ値リードレジスタ212a、ローカルメモリ216
a、そしてk本のチャネルを有するデータ送受信部21
8aがそれぞれ接続されている。
【0013】基本ボード21a内には、また、CCU2
の中では唯一となる、タイムスロット信号をアサインす
るスロット信号出力部215が設けられている。符号2
3は、タイムスロットバス23であり、スロット信号出
力部215と、基本ボード21aのデータ送受信部21
8aと、拡張ボード21b〜21mのデータ送受信部2
18b〜mとをそれぞれ接続している。
【0014】スロット信号出力部215は、多重化する
チャネルのタイムスロットを決定し、タイムスロットバ
ス23を通じて各データ送受信部の各チャネルにデータ
の多重化のための多重タイミング信号を与えるものであ
る。カウンタ回路211aは、CCU2の起動時からの
時間を計測するものである。ここで計測された時間情報
は、データ通信端末1に共通の時間情報として、基本ボ
ード21aと拡張チャネルボード21b〜21mのカウ
ンタ値リードレジスタ212a〜212mに、マルチド
ロップ式のカウント値バス22を通じて一斉に分配され
る。
【0015】基本ボード21aの処理結果に関する履歴
情報管理における動作を説明する。μCPU214a
は、主に通信処理に係る制御を実行するが、個別の処理
について、処理の結果と、この処理が行われた時点にお
いてカウンタ値リードレジスタ212aから読み込んだ
時間情報を履歴情報としてローカルメモリ216aに格
納する。拡張チャネルボード21b〜21mについても
同じ動作が行われる。
【0016】新たにIOバス20に拡張チャネルボード
が装着された場合、この拡張ボード内にあるカウンタ値
リードレジスタには、装着直後から基本ボード21a内
のカウンタ回路211aで計測された時間情報が格納さ
れる。新たな拡張チャネルボード内のμCPUによって
装着後の個別の処理結果と、このカウンタ値リードレジ
スタから読み込まれた共通の時間情報とが履歴情報とし
てローカルメモリに格納される。このように、新たに装
着された拡張チャネルボードにおいても、一連の処理結
果の履歴情報がCCU2に共通した時間を用いて管理さ
れる。
【0017】
【発明の効果】上述の説明から明らかなように、本発明
によれば、通信制御装置の各送受信制御部が共通の時間
情報を使用することができ、各受信制御部で行われた一
連の処理に対する履歴情報がこの共通する時間情報を用
いて管理される効果がある。これにより、信号線に新た
な受信制御部が取付けられた場合であっても、この新た
に取付けられたな受信制御部は、他の受信制御部と共通
する時間情報を用いて処理結果に関する履歴情報を管理
することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態によるデータ通信端末のブ
ロック構成図。
【図2】本実施形態による通信制御装置のブロック構成
図。
【図3】従来技術による通信制御装置のブロック構成
図。
【符号の説明】
1 データ通信端末 2 通信制御装置 3 呼制御チャネル(Dチャネル) 4 情報チャネル(Bチャネル) 5 通信回線 11 中央処理装置 12 メモリ 13 バス 14 バスインターフェースユニット 20 IOバス 21a〜21m チャネルボード 22 カウンタ値バス 23 タイムスロットアサインバス 211a カウンタ回路 212a〜212m カウンタ値リードレジスタ 213a〜213m IOバスインターフェース 214a〜214m 中央処理装置 215 スロット信号出力部 216a ローカルメモリ 217a 内部バス 218a〜218m データ送受信部
【手続補正書】
【提出日】平成8年7月25日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】本発明の一実施形態によるデータ通信端末のブ
ロック構成図。
【図2】本実施形態による通信制御装置のブロック構成
図。
【符号の説明】 1 データ通信端末 2 通信制御装置 3 呼制御チャネル(Dチャネル) 4 情報チャネル(Bチャネル) 5 通信回線 11 中央処理装置 12 メモリ 13 バス 14 バスインターフェースユニット 20 IOバス 21a〜 21m チャネルボード 22 カウンタ値バス 23 タイムスロットアサインバス 211a カウンタ回路 212a〜212m カウンタ値リードレジスタ 213a〜213m IOバスインターフェース 214a〜214m 中央処理装置 215 スロット信号出力部 216a ローカルメモリ 217a 内部バス 218a〜218m データ送受信部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 信号線に接続された複数の送受信制御部
    と、個々の送受信制御部において実行された個別処理の
    履歴情報を生成を履歴情報生成手段とを有する通信制御
    装置における履歴情報管理方法であって、 複数の送受信制御部における個別処理の実行の際に、そ
    れぞれ前記通信制御装置における時間情報を各履歴情報
    に共通に付与することを特徴とする履歴情報管理方法。
  2. 【請求項2】 信号線に接続された複数の送受信制御部
    を含んで成る通信制御装置において、 個々の送受信制御部において実行された個別処理の履歴
    情報を生成する履歴情報生成手段と、 複数の送受信制御部における個別処理の実行の際に、そ
    れぞれ前記通信制御装置における時間情報を各履歴情報
    に共通に付与する時間情報付与手段と、 を有すること特徴とする通信制御装置。
  3. 【請求項3】 前記送受信制御部のいずれかが、前記通
    信制御装置における共通の時間情報を生成する時間情報
    生成手段を備えることを特徴とする請求項2記載の通信
    制御装置。
JP8092719A 1996-04-15 1996-04-15 履歴情報管理方法及び通信制御装置 Pending JPH09282257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8092719A JPH09282257A (ja) 1996-04-15 1996-04-15 履歴情報管理方法及び通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8092719A JPH09282257A (ja) 1996-04-15 1996-04-15 履歴情報管理方法及び通信制御装置

Publications (1)

Publication Number Publication Date
JPH09282257A true JPH09282257A (ja) 1997-10-31

Family

ID=14062270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8092719A Pending JPH09282257A (ja) 1996-04-15 1996-04-15 履歴情報管理方法及び通信制御装置

Country Status (1)

Country Link
JP (1) JPH09282257A (ja)

Similar Documents

Publication Publication Date Title
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
US4167041A (en) Status reporting
KR920006858A (ko) 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치
JPH0748739B2 (ja) 多重アクセス制御方法および該方法を実施する多重アクセス制御システム
JP2008509583A (ja) 通信モジュールのメッセージメモリのデータへアクセスする方法および装置
US6674751B1 (en) Serialized bus communication and control architecture
JP2008310826A (ja) 同期環境における割り込み処理
US6965952B2 (en) Bus framer
KR20170117326A (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
US6292851B1 (en) System for allowing a supervisory module to obtain alarm and status information from at least one supervised module without having to specify physical addresses
JPH09282257A (ja) 履歴情報管理方法及び通信制御装置
US5341473A (en) System of transferring data in a multi-CPU arrangement using address generators
JPWO2011145541A1 (ja) バス制御装置及びバス制御方法
JP3871879B2 (ja) 階層型バスシステム
JP3401729B2 (ja) スプリットバス制御回路
JPH0618373B2 (ja) データ伝送方法及び装置
JP2690589B2 (ja) メモリスイッチ監視方式
US6944176B1 (en) Method and apparatus for bit level network data multiplexing
JP3095060B2 (ja) Atmスイッチ装置
CN115827545A (zh) 增强型串行外设接口实现方法、装置、转换器件及介质
KR970009755B1 (ko) 고성능 프로세서간 통신망 노드의 프레임 어드레스 검사기
JP3588966B2 (ja) 情報処理システム
JP3481561B2 (ja) マルチphyデバイス構成のatm装置におけるセルの監視システム及び監視方法
CN114116576A (zh) 背板级联系统、背板编号分配方法和计算机设备