JP3871879B2 - 階層型バスシステム - Google Patents
階層型バスシステム Download PDFInfo
- Publication number
- JP3871879B2 JP3871879B2 JP2000371790A JP2000371790A JP3871879B2 JP 3871879 B2 JP3871879 B2 JP 3871879B2 JP 2000371790 A JP2000371790 A JP 2000371790A JP 2000371790 A JP2000371790 A JP 2000371790A JP 3871879 B2 JP3871879 B2 JP 3871879B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- bridge
- request
- register
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【発明の属する技術分野】
この発明は、システムバスを介して複数の基板から構成される計算機システムにおいて、要求信号に対する応答の迅速化、例えば、割り込み応答性能向上、活線挿抜要求応答性能向上、可用性向上などに関するものである。
【0002】
【従来の技術】
図8は、複数基板が1本の割り込み要求信号を共有して被割り込み基板に割り込みを通知する従来の計算機システムのモデル図(割り込み要求信号以外のバス信号は省略している)である。
【0003】
次に、動作について説明する。
図8のような計算機システムでは、割り込み基板62〜65が被割り込み基板61に割り込みを通知する際には、他の基板と共有する割り込み要求信号(一般には、オープンドレインまたはオープンコレクタの信号である)を有意にする。被割り込み基板61は、この割り込み要求信号を監視することによって、システム上の割り込み基板62〜65のいずれか1つまたは複数からの割り込み要求が発生したことを検出する。
割り込み要求を検出した被割り込み基板61は、上記割り込み要求信号を有意にする可能性のある複数の割り込み基板62〜65を任意の優先順で調べていき、実際に割り込み要求を発生しているものの中で、最も優先度の高い割り込み処理を開始する。
【0004】
図9は、複数基板が1本の活線挿抜要求信号を共有して活線挿抜コントローラに活線挿抜要求を通知する従来の計算機システムのモデル図(活線挿抜要求信号以外のバス信号は省略している)である。
【0005】
次に、動作について説明する。
図9のような計算機システムでは、基板の活線挿抜を要求するスロット71〜7n(nは任意の整数であり、スロットの数を示す)から活線挿抜コントローラ70に活線挿抜要求を通知する際には、他のスロットと共有する活線挿抜要求信号(一般には、オープンドレインまたはオープンコレクタの信号である)を有意にする。活線挿抜コントローラ70は、この要求信号を監視することで、いずれかのスロット71〜7nで基板の活線挿抜要求が発生したことを検出する。
活線挿抜要求を検出した活線挿抜コントローラ70は、上記活線挿抜要求信号を有意にする可能性のある複数のスロット71〜7nを任意の優先順で調べていき、実際に要求を出しているスロットに対して活線挿抜シーケンスを開始する。
【0006】
図10は、階層化されたシステムバス上において、全ての活線挿抜対象基板の活線挿抜関連信号が単一の活線挿抜コントローラと接続されている従来のシステム構成を示すモデル図である(複数の活線挿抜関連信号を1本の線にまとめて示している。また、活線挿抜関連信号以外のバス信号は省略している)。
図10のような計算機システムでは、単一の活線挿抜コントローラ80がシステム中に存在する全ての活線挿抜対象基板(スロット81〜8n)と信号をやりとりして、一括して活線挿抜の制御を行なう。
【0007】
図11は、バスブリッジを用いてシステムバスを階層化する典型的な例を示したモデル図である。
図では、システムの上流から下流に一直線に階層化される様子を示しているが、ある階層に複数のブリッジ基板を配置して枝分かれした階層化の場合も、以下の説明では本質的に変わらない。
図11のように、階層化されたシステムバス上に構成される計算機システムでは、同一階層に実装される基板間の通信以外は全て階層を渡った通信となる。離れた基板どうしの通信では、経由する階層数も多くなる。各階層は、独立したシステムバスである。
【0008】
【発明が解決しようとする課題】
図8で示されるような上記のような従来の割り込み通知手段及び割り込み要求元特定シーケンスでは、割り込み要求元を特定するための時間がオーバヘッドとなり、割り込み要求が発生してから必要な割り込み処理を開始するまでの時間が大きくなり、高い割り込み応答性能が求められるシステムでは問題となっていた。
また、割り込み要求特定及び割り込み処理は、被割り込み基板が実行中であった本来の処理を中断するものであるから、割り込みに係るオーバヘッドはシステム性能を低下させるという問題もあった。優先度の低い割り込みの場合は、割り込み要求元として特定されるまでの時間がより長くなるため、システム性能に与える影響も大きくなる。
以上のような問題は、バスブリッジを経由して階層化されたシステムバス上に多数の基板が接続されるような大規模システムでは、より顕著な問題であった。
【0009】
図9で示されるような上記のような従来の活線挿抜通知手段及び活線挿抜要求元特定シーケンスでは、活線挿抜要求元を特定するためにかなりの時間が掛かることになる。活線挿抜処理そのものは、通常は特に高速性が要求されるものではないが、活線挿抜コントローラ70は、一般にそのシステムに求められる本来の機能を中心となって行なう基板でもあるので、活線挿抜要求元特定のオーバヘッドは、システム性能の低下につながるという問題がある。バスブリッジを経由して階層化されたシステムバス上に多数の基板が接続されるような大規模システムでは、より顕著な問題となる。
【0010】
図10で示されるように多くのスロットと単一の活線挿抜コントローラ80が接続されるような計算機システムでは、バックプレーン上の配線が非常に困難になるという問題があった。また、システムを構成する活線挿抜対象基板数を一定数以上に増設することが困難であり、システムの拡張性が妨げられるという問題もあった。この問題は、バックプレーン上の配線及び活線挿抜コントローラ80がサポートする信号入力数の変更を伴う可能性があるため、発生しうる問題である。
【0011】
図11で示されるように、階層化されたシステムバス上では、基板間の通信は複数の階層をまたがって通信することになり、何らかの原因でシステムバスのある階層で故障が発生した場合は、その階層で通信がとぎれるため、下流の全ての階層への通信も不能となってしまう。すなわち、単一の故障がシステム全体に与える影響が大きいという問題があった。
【0012】
この発明は、上記のような問題点を解決するためになされたもので、システムバス上の複数の基板から構成される計算機システムにおいて、要求信号に対する応答の迅速化を図ることを目的とする。
一例として、効率的な割り込み要求元特定手段、効率的な活線挿抜要求元特定手段、多数の活線挿抜対象基板を持つシステムの効率良い実装手段及び拡張性、階層化されたシステムバス上に構成される計算機システムの可用性向上手段を提供することを目的とする。
【0013】
【課題を解決するための手段】
この発明に係る階層型バスシステムは、他の基板から処理を要求する要求信号を受け付けるマスタ基板と、
階層化された複数のシステムバスと、
上記階層化された複数のシステムバスのうちの二つのシステムバスを接続するブリッジ基板と、
上記マスタ基板と上記ブリッジ基板とを接続する専用バスと、
上記専用バスを介して、上記ブリッジ基板へアクセスするアクセス部と
を備えることを特徴とする。
【0014】
上記階層型システムバスは、さらに、上記要求信号を出力するとともに、階層化された複数のシステムバスそれぞれへ接続する複数のスレーブ基板を備え、
上記ブリッジ基板は、上記要求信号を出力した要求元に関する情報を格納するブリッジ要求元特定レジスタを備え、
上記複数のスレーブ基板のうち、上記要求信号を出力したスレーブ基板は、上記要求信号を出力したスレーブ基板を特定する要求元特定情報を生成し、生成した要求元特定情報を上記ブリッジ要求元特定レジスタへ書き込み、
上記アクセス部は、上記専用バスを介して、上記ブリッジ要求元特定レジスタに書きこまれた要求元特定情報を読み込み、読み込んだ要求元特定情報に基づいて、上記要求信号を出力したスレーブ基板を検出することを特徴とする。
【0015】
上記マスタ基板は、上記要求信号を出力した要求元に関する情報を格納するマスタ要求元特定レジスタを備え、
上記ブリッジ基板は、上記要求元特定情報に基づいて、上記要求信号がスレーブ基板から出力されたことを通知する要求通知情報を生成し、生成した要求通知情報を上記マスタ要求元特定レジスタへ書き込み、
上記アクセス部は、上記専用バスを介して、上記マスタ要求元特定レジスタに書きこまれた要求通知情報とを読み込み、上記要求元特定情報と読み込んだ要求通知情報とに基づいて、上記要求信号を出力したスレーブ基板を検出することを特徴とする。
【0016】
上記階層型バスシステムは、ブリッジ基板として、複数のブリッジ基板を備え、
上記要求元特定情報を書きこまれたブリッジ要求元特定レジスタを備えるブリッジ基板は、上記マスタ要求元特定レジスタと他のブリッジ基板に備えれられるブリッジ要求元特定レジスタとへ、上記要求通知情報を書き込むことを特徴とする。
【0017】
上記要求信号は、割り込みを要求する割り込み要求信号を含み、
上記ブリッジ要求元特定レジスタは、要求元特定情報として、割り込み要求信号を出力したスレーブ基板を特定する割り込み要求元特定情報を格納することを特徴とする。
【0018】
上記要求信号は、活線挿抜を要求する活線挿抜要求信号を含み、
上記ブリッジ要求元特定レジスタは、要求元特定情報として、活線挿抜要求信号を出力したスレーブ基板を特定する活線挿抜要求元特定情報を格納することを特徴とする。
【0019】
上記階層型バスシステムは、上記ブリッジ基板が接続する一のシステムバスに複数のスレーブ基板から接続され、
上記ブリッジ基板は、上記複数のスレーブ基板それぞれに出力する信号を、上記複数のスレーブ基板毎に格納する信号レジスタを備え、
上記アクセス部は、上記専用バスを介して、任意のスレーブ基板へ出力する要求信号を上記信号レジスタへ書き込み、
上記ブリッジ基板は、上記信号レジスタに書きこまれた要求信号を、上記任意のスレーブ基板へ出力することを特徴とする。
【0020】
上記階層型バスシステムは、上記ブリッジ基板が接続する一のシステムバスに複数のスレーブ基板から接続され、
上記ブリッジ基板は、上記複数のスレーブ基板それぞれに割り当てられたアドレスを格納するアドレスレジスタと、上記アドレスレジスタに格納されたアドレスへ書き込むデータを格納するデータレジスタとを備え、
上記アクセス部は、上記専用バスを介して、任意のアドレスを上記アドレスレジスタへ書き込み、上記アドレスレジスタに書き込まれたアドレスへ書き込むデータを上記データレジスタへ書き込み、
上記ブリッジ基板は、上記アドレスレジスタに書き込まれたアドレスと、上記データレジスタに書き込まれたデータとを読み込み、読み込んだアドレスへ、読み込んだデータを書き込むことを特徴とする。
【0021】
上記階層型バスシステムは、上記ブリッジ基板が接続する一のシステムバスに複数のスレーブ基板から接続され、
上記ブリッジ基板は、上記複数のスレーブ基板それぞれに割り当てられたアドレスを格納するアドレスレジスタと、上記アドレスレジスタに格納されたアドレスに書き込まれたデータを格納するデータレジスタとを備え、
上記アクセス部は、上記専用バスを介して、上記アドレスレジスタに任意のアドレスを書き込み、
上記ブリッジ基板は、上記アドレスレジスタに書き込まれたアドレスを読み込み、読み込んだアドレスに格納されたデータを読み込み、読み込んだデータを上記データレジスタに書き込み、
上記アクセス部は、上記データレジスタに書き込まれたデータを読み込むことを特徴とする。
【0022】
上記階層型バスシステムは、ブリッジ基板として、複数のブリッジ基板を備え、
上記複数のブリッジ基板それぞれは、上記専用バスと接続し、
上記アクセス部は、専用バスを介して、複数のブリッジ基板それぞれへアクセスすることを特徴とする。
【0023】
上記システムバスは、コンパクトPCI(Peripheral Component Interconnect)バスであることを特徴とする。
【0024】
上記ブリッジ基板は、専用バスを介して信号を入出力する専用バスインタフェースを備えていることを特徴とする。
【0025】
【発明の実施の形態】
実施の形態1.
以下に、この発明の実施の形態を図に基づいて説明する。
説明の中では便宜上、システムバスとしてはコンパクトPCI(Peripheral Component Interconnect)バスを想定しているが、この発明を適用するにあたって、システムバス種類を限定するわけではない。PCIバス以外のバスを適用することもできる。
【0026】
図1は、この発明の実施の形態1〜3のシステム構成の一例を表す図である。
図中の太線がシステムバス40(40a〜40c,・・・)であり、一例としてのコンパクトPCIバスを用いて説明する。システムバス40は、階層化されたバスである。マスタ基板20とブリッジ基板30(30a〜30c,・・・)を接続しているバスが本発明で提案する専用バス50である。また、各スレーブ基板とマスタ基板20またはブリッジ基板30(30a〜30c,・・・)を接続する細線は、本発明実施のために定義した信号の一部及びHigh AvailabilityのHot Swapを実現するためにコンパクトPCIで定義された信号である。
【0027】
マスタ基板20は、他の基板から、処理を要求する要求信号を受け付ける基板である。スレーブ基板1〜18は、処理を要求する要求信号を出力する基板である。ブリッジ基板30(30a〜30c)は、階層化された複数のシステムバスのうちの二つのシステムバスを接続する。マスタ基板20は、他の基板(スレーブ基板)から受け付ける要求信号を制御するシステムコントローラ(アクセス部)の機能を備える。システムコントローラ(アクセス部)は、専用バス50を介して、ブリッジ基板30へアクセスする機能も備える。また、この実施の形態では、マスタ基板20上にシステムコントローラの機能を実現することができるプロセッサが搭載されている場合を一例として説明するが、マスタ基板20以外の基板にプロセッサが搭載されていてもかまわない。
例えば、スレーブ基板に、他のスレーブ基板を制御するシステムコントローラ、あるいは、プロセッサを搭載していてもかまわない。
また、図1のマスタ基板20は、システムコントローラそのものであってもかまわない。要求信号を制御し、専用バス50を介してブリッジ基板30にアクセスするアクセス部であれば、プロセッサ、コントローラに限られることはない。
【0028】
また、この明細書の説明では、コンパクトPCIバスで定義されている要求信号として、割り込み要求信号(実施の形態1)、活線挿抜要求信号(実施の形態2)を一例として説明するが、これらに限られるわけではない。処理を要求する要求信号としてマスタ基板20に出力することができる信号であれば上記以外の信号であっても、要求信号に含まれる。
図1では、各階層のシステムバス40は、6つのスレーブ基板を接続する場合を説明しているが、これに限られるわけではない。接続可能なスレーブ基板の数は、システムバスの仕様に基づいて決定される。
また、マスタ基板20とスレーブ基板1〜18とは、システムバスの種類によっては、デバイス(システムバスに接続可能であるデバイス)である場合も含まれる。
【0029】
また、この実施の形態では、一つのマスタ基板20と複数のスレーブ基板1〜18とが階層化されたシステムバスに接続されているシステム構成を一例として説明するが、複数のマスタ基板が存在するシステム構成を排除するものではない。さらに、図1のシステム構成では、システムバスの上流から下流に一直線に階層化されるシステムバスの例を示しているが、ある階層に複数のブリッジ基板を配置して枝分かれした階層化のシステム構成であってもかまわない。
また、この明細書では、マスタ基板20が接続されている方向のシステムバスを上流とし、他方を下流として説明する。
【0030】
以下の説明において、ブリッジ基板30は、ブリッジ基板30a〜30c,・・・のいずれか一つ、あるいは、いずれか複数(全部の場合を含む)のブリッジ基板を示す。また、システムバス40とした場合も同様である。
【0031】
図2は、図1で示される計算機システムにおいて、本発明に係る信号の接続関係の詳細の一例を表した図である。
システムバス40であるコンパクトPCIバスの信号のうち、本発明と直接関係ない信号については記述を省略している。マスタ基板20とブリッジ基板30を接続しているバスが本発明で提案する専用バス51,52である。
専用バス51,52は、図1の専用バス50の詳細を表している。
【0032】
図3は、図2の中のブリッジ基板30の概略構成を示したものである。
マスタ基板20にも、図3内の専用バスインタフェースブロック31と同様のものが実装される。専用バスインタフェースブロック31とPCI−PCIブリッジ32は、基本的には接続する必要はないが、もちろん単一のデバイスで実現してもよい。
マスタ基板20及びブリッジ基板30には、以下の信号を処理するための論理やレジスタを備えた専用のデバイス(LSI(Large−Scale Integration)またはFPGA(Field Programable Gate Array)など)を搭載し、そのデバイスが専用バスと接続される。
【0033】
また、専用バスインタフェースブロック31は、要求信号を出力した要求元(スレーブ基板)に関する情報を格納する要求元特定レジスタ33を備える。要求元特定レジスタは、要求信号を出力した要求元(スレーブ基板)を特定する要求元特定情報と、任意の要求元(スレーブ基板)から要求信号が出力されたことを通知する要求通知情報とを含む。
上記要求元特定レジスタ33は、ブリッジ基板30(30a〜30c,・・・)、マスタ基板20ともに備える。ブリッジ基板30に備える要求元特定レジスタをブリッジ要求元特定レジスタ、マスタ基板20に備える要求元レジスタをマスタ要求元特定レジスタともいう。
以下の説明では、ブリッジ要求元特定レジスタとマスタ要求元特定レジスタとを区別しないで、要求元特定レジスタ33として説明する。
【0034】
要求信号が、割り込み要求である場合、要求元特定レジスタ33として、割り込み要求元特定レジスタを備え、要求元特定情報として割り込み要求元特定情報を格納する(実施の形態1)。また、要求信号が、活線挿抜要求である場合、要求元特定レジスタとして、活線挿抜要求元特定レジスタを備え、要求元特定情報として活線挿抜要求元特定情報を格納する(後述する実施の形態2)。要求元特定レジスタ33として、割り込み要求元特定レジスタと活線挿抜要求元特定レジスタとをともに備える場合であってもよい。この場合でも、回路や配線は、共有して利用することが可能である。
【0035】
図4は、図2中の信号のうち、本発明を実施するために新たに設ける信号群の一例を表す図である。
図4の信号は一例であり、信号種類やビット幅を異なるものとしても同様の効果を得ることは可能である。
図4の表で示した信号の詳細な説明は次の通りである。
・XA<7..0>
専用バス上のリソースにアクセスするためのアドレス。上位5ビットでコンパクトPCIの階層を特定し、下位3ビットでアクセス対象であるレジスタを指定する。レジスタの種類は、先に示した割り込み要求元特定レジスタ、活線挿抜要求元特定レジスタ及びPCIリセット制御レジスタなどHigh AvailabiltyのHot Swapを実現するためのレジスタなどを一例とする。
【0036】
・XD<7..0>
XA<7..0>で指定されたレジスタへの書き込みデータまたは読み出しデータ。
・XAS#
XA<7..0>が有効であることを示す信号。Lowの時にアドレス有効。
・XDS#
XD<7..0>が有効であることを示す信号。Lowの時にデータ有効。
・XWE#
専用バスへのアクセスがwriteであるのかreadであるのかを示す信号。Lowの時にwrite。
【0037】
・XINT#
割り込み要求の有無を示すための各I/O(Input/Output)カード個別の信号である。Lowの時に該当I/Oカードからの割り込み要求有り。
複数の割り込み要因を持つI/OカードのXINT#は、各要因の論理和(信号レベルのAND)である。また、ブリッジカードが上流の階層に対して出力するXINT#は、当該ブリッジに入力される最大7つのXINT#の論理和となる。
・XENUM#
活線挿抜要求の有無を示すための各I/Oカード個別の信号である。Lowの時に該当I/Oカードからの活線挿抜要求有り。
ブリッジ基板30が上流の階層に対して出力するXENUM#は、当該ブリッジ基板30に入力される最大7つのXENUM#の論理和となる。
【0038】
図2中のPCI_RST#,BD_SEL#,HEALTHY#は、HighAvailabilty Hot Swap実現のためにコンパクトPCIで定義されている信号である。
以上がシステム構成の概略である。
【0039】
以下に、図1から図4に示したシステムを、要求信号が割り込み要求信号である場合を一例として説明する。
以下では、割り込み要求信号を共有して被割り込み基板に割り込みを通知する複数の割り込み基板の中から、効率的に割り込み発生元を特定するための手段を提供する例を説明する。
割り込み基板として動作するスレーブ基板に、他のスレーブ基板とシステム内で共有で使用する割り込み要求信号とは別の個別の割り込み要求信号を出力させる。出力させた個別の割り込み要求信号をまとめたものを割り込み要求元特定レジスタ(要求元特定レジスタ33の一例)へ格納する。割り込み要求元特定レジスタは、マスタ基板20上のプロセッサからアクセス可能とする。割り込み要求元特定レジスタは、システムバスの階層が1つの場合はマスタ基板20上、システムバス40が階層化されている場合はマスタ基板20及び全てのブリッジ基板30に実装する。プロセッサから割り込み要求元特定レジスタにアクセスするために、バックプレーン上にはシステムバス40とは別の専用バス50を設ける。階層毎のブリッジ基板30に備えられる割り込み要求元特定レジスタには、各々単一のアドレスが与えられる。
【0040】
割り込み要求元特定レジスタの1ビットは、1つ下層の階層から割り込みが上がってきたことを示すビットとする。プロセッサは、上位の階層から順に割り込み要求元特定レジスタの内容を読み、当該階層の基板からの割り込み要求の有無を一括して知ることができる。
あるスレーブ基板からマスタ基板20へ割り込み要求が発生した際には、当該スレーブ基板は、通常のコンパクトPCIバスの仕様に従って、割り込み要求信号を有意にするとともに、本発明で追加した個別の割り込み要求信号XINT#を有意にする。
マスタ基板20上のプロセッサは、システムバス40(コンパクトPCIバス)からの割り込みを検出して割り込みハンドラを起動するが、この時点ではどのスレーブ基板から割込み要求が発生しているのかはわからない。
プロセッサの割り込みハンドラは専用バス50を用いて、階層化されたコンパクトPCIバスの上位階層から順に割り込み要求元特定レジスタを読んでいく。
【0041】
割り込み要求元特定レジスタのフォーマット例を図5に示す。
図5は、割り込み要求元特定レジスタのフォーマットの一例を示している。
割り込み要求元特定レジスタは、マスタ基板20及びブリッジ基板30(ブリッジ基板30a〜30cそれぞれ)に備えられる。
【0042】
次に、図2のスレーブ基板12のみが割り込み要求を出していると仮定して、プロセッサが割り込み要求元を特定するまでの動作を説明する。
スレーブ基板12は、通常の割り込み要求信号(コンパクトPICバスの仕様に基づく信号)を有意にするとともに、個別の割り込み要求信号(XINT#)を有意にする。ここでは、個別の割り込み要求信号(XINT#)を有意にするとは、該当するビットを1にすることとする。従って、ブリッジ基板30aに備えられる割り込み要求元特定レジスタの割り込み要求元特定情報のうち、スレーブ基板12を示すレジスタのビットが1になる。
ブリッジ基板30aは、マスタ基板20及びブリッジ基板30aより上流にあるブリッジ基板30(この実施の形態では存在しない)の割り込み要求元特定レジスタの上位階層に伝達する割り込み情報のビットを1にする。
上記の要求信号により、ブリッジ基板30aの割り込み要求元特定レジスタは、10000010、マスタ基板20の割り込み要求元特定レジスタは、10000001となっているものとする。
【0043】
次に、プロセッサは、最初にマスタ基板20上の割り込み要求元特定レジスタの内容を読み出す。この値は、二進数表記で10000001となっている(各ビットとも1で割り込み要求があることを示す)。図5のフォーマットで示したように、プロセッサと同一階層のスレーブ基板1〜6からは割り込み要求は発生しておらず、最下位ビットが1であることから下位の階層から割り込み要求が発生していることがわかる。そこで、プロセッサは、1つ下の階層のブリッジ基板30aの割り込み要求元特定レジスタの内容を読み出し、その値として10000010を得る。これによって直ちに、2番目の階層のスレーブ基板12が割り込み要求を出していることが特定される。
【0044】
以上のように、コンパクトPCIバスで定義された割り込み通知信号とは別に、個別の割り込み要求信号を設け、専用バス50で階層毎の割り込み情報を一括して読み出し可能とすることで、割り込み要求元を効率良く特定できる。計算機システムが拡張されて、スレーブ基板数やコンパクトPCIバスの階層数が増えても、本発明は全く影響を受けない。
専用バス50を使用しないで、従来通りの方法で割り込み要求元を特定することも可能であり、本発明は既存のシステムと上位互換性を維持している。
さらに、上記個別の割り込み要求信号を出力しない割り込み基板がシステム中に混在する場合などは、割り込み要求元特定レジスタを使用して高速に割込み要求元を特定する処理ではなく、従来通りの処理とすることも可能であり、従来のシステムとの上位互換性が保たれる。
【0045】
以上のように、この実施の形態は、1つのマスタ基板(被割り込み基板)に対して複数のスレーブ基板(割り込み基板)が存在する計算機システムであって、複数の基板からの割り込みを論理和の形で被割り込み基板に通知するようなシステムバス(例えば、コンパクトPCIバス)を介して構成される計算機システムにおいて、被割り込み基板での効率良い割り込み要求元の特定手段を説明した。
【0046】
実施の形態2.
この実施の形態では、活線挿抜要求信号を共有して活線挿抜コントローラに活線挿抜要求を通知する複数の活線挿抜対象スロット(活線挿抜対象スロットは、スレーブ基板の一例)の中から、効率的に活線挿抜要求元を特定するための手段を提供する例を説明する。
この実施の形態の計算機システムの構成は、実施の形態1の計算機システムの構成と本質的に同一である。すなわち、活線挿抜対象基板として動作するスレーブ基板に他のスレーブ基板と共有で使用する活線挿抜要求信号とは別の個別の活線挿抜要求信号を出力させ、それらを活線挿抜要求元特定レジスタ(要求元特定レジスタの一例)へ格納する。活線挿抜要求元特定レジスタは、活線挿抜コントローラまたは活線挿抜コントローラの機能を実現するプロセッサからアクセス可能とする。
【0047】
活線挿抜要求元特定レジスタは、システムバス40の階層が1つの場合はマスタ基板20上、システムバスが階層化されている場合はマスタ基板20及び全てのブリッジ基板30に実装する。マスタ基板20には、活線挿抜コントローラまたはプロセッサが搭載されている。活線挿抜コントローラ、プロセッサは、アクセス部の一例であることは、実施の形態1と同様である。
活線挿抜コントローラから活線挿抜要求元特定レジスタにアクセスするために、バックプレーン上にはシステムバス40とは別の専用バス50を設ける。
【0048】
階層毎のブリッジ基板30に備えれる活線挿抜要求元特定レジスタには各々単一のアドレスが与えられる。活線挿抜要求元特定レジスタの1ビットは、1つ下層の階層から活線挿抜要求が上がってきたことを示すビットとする。活線挿抜コントローラは(活線挿抜コントローラが最上位の階層に存在するとしたら)、上位の階層から順に活線挿抜要求元特定レジスタの内容を読み、当該階層の基板からの活線挿抜要求の有無を一括して知ることができる。
【0049】
この実施の形態の活線挿抜要求元を特定する動作は、実施の形態1に記載した割り込み要求元を特定する動作と基本的に同様であるため、説明は省略する。
実施の形態1の割り込み要求元を特定する動作説明において、XINT#の代わりにXENUM#、割り込み要求元特定レジスタの代わりに活線挿抜要求元特定レジスタを使用する点が異なる。活線挿抜要求元特定レジスタのフォーマット例は、図5の割り込み要求元特定レジスタのフォーマット例と同様である。
【0050】
上記個別の活線挿抜要求信号を出力しない活線挿抜対象基板(スレーブ基板)がシステム中に混在する場合などは、活線挿抜要求元特定レジスタを使用して高速に活線挿抜要求元を特定する処理ではなく、従来通りの処理とすることも可能であり、従来のシステムとの上位互換性が保たれる。
このように、実施の形態項2を実現する手段は、実施の形態1で説明した割り込み要求元を特定する手段と回路や配線を共有することで効率良く実装できる。
【0051】
以上のように、この実施の形態は、複数のスロットからの活線挿抜要求を論理和の形で活線挿抜コントローラに通知するようなシステムバス(例えば、コンパクトPCIバス)を介して構成される計算機システムにおいて、活線挿抜コントローラでの効率良い活線挿抜要求元の特定手段を説明した。
【0052】
実施の形態3.
この実施の形態では、スレーブ基板として、多数の活線挿抜対象スロットを含む計算機システムにおいて、活線挿抜関連信号が単一の活線挿抜コントローラに集中してバックプレーンの配線を困難にすることを避け、かつシステム中の活線挿抜対象スロット数を容易に拡張可能とするための実現方式の一例を説明する。
この実施の形態の計算機システムの構成は、実施の形態1の計算機システムの構成と同様である。
この実施の形態の計算機システムの構成は、システムを構成する多数の活線挿抜対象スロットの活線挿抜関連信号全てを図10のように、単一の活線挿抜コントローラに集中するのではなく、図1のように、システムバスを階層化することにより、各階層の活線挿抜関連信号は1つ上の階層とつなぐブリッジ基板(最上位階層の場合はマスタ基板)に接続し、各階層毎の活線挿抜制御は(マスタ基板からの指示に従って)、ブリッジ基板30で行なうようにするものである。すなわち、活線挿抜コントローラの機能分散によってバックプレーンの配線を容易化し、かつシステム構成の拡張性を高める。
【0053】
従来技術では、図10に示すように、単一の活線挿抜コントローラに全ての活線挿抜対象スロットの活線挿抜関連信号が接続されて、活線挿抜コントローラが個々の活線挿抜対象スロットの活線挿抜制御を直接行なっていたのに対し、この実施の形態では、図1及び図2に示すような構成として活線挿抜コントローラの機能分割をすることで、コンパクトPCIバスの階層毎に活線挿抜制御を行なう。
【0054】
マスタ基板が活線挿抜コントローラ機能を持つものとする。活線挿抜コントローラ機能は、マスタ基板にプロセッサが搭載されている場合は、プロセッサによって実現する。活線挿抜コントローラ、プロセッサは、アクセス部の一例であることは、実施の形態1と同様である。
活線挿抜要求を検出した活線挿抜コントローラ本体(プロセッサが実行するプログラム)は、活線挿抜要求元を特定した後に必要な処理を行なうが、この処理は上記専用バスに接続されるブリッジ基板(最上位階層の場合は、マスタ基板自身)に実装される信号レジスタへのアクセスという形で実現される。
【0055】
この実施の形態では、ブリッジ基板の専用バスインタフェースブロック31は、実施の形態1、実施の形態2の要求元特定レジスタ33に代えて、信号レジスタを備える。信号レジスタは、各スレーブ基板へ出力する信号を格納する。
この実施の形態の信号レジスタは、信号レジスタの各ビットが、階層内の各基板へ出力する信号に対応(図5のAで示すビット1からビット6に対応)する点で、実施の形態1で図5に示した要求元特定レジスタと同様である。
また、専用バスインタフェースブロック31は、要求元特定レジスタ33として、図2で各スレーブ基板とブリッジ基板30間に接続されている5種類の信号それぞれに対して1つずつ信号レジスタを備えることができる。
信号レジスタフォーマットは省略するが、前述の割り込み要求元特定レジスタなどと同様に階層内の各スレーブ基板に対応したビットを持ち、そのビットの値によって対応するスレーブ基板のリセット信号を出力する。
【0056】
例えば、PCI_RST#,BD_SEL#,HEALTHY#用にそれぞれ信号レジスタを3組設け、専用バス50を経由してマスタ基板20から読み書き可能とする。ただし、割り込み要求信号や活線挿抜要求信号と異なり、PCI_RST#,BD_SEL#,HEALTHY#は下流階層の情報をまとめて上流階層に知らせる必要はないため、図5のレジスタの最上位ビット(ビット7)は不要となる。
【0057】
すなわち、マスタ基板20は、特定のスレーブ基板だけをリセットしたり、そのリセットを解除したりすることがある。このため、スレーブ基板の数だけリセット信号が必要になる。上記リセット信号がすべて1つのマスタ基板20につながると配線が煩雑となり、スレーブ基板の枚数を好きなだけ増やすこともできなくなる。PCI_RST#等に対応する信号レジスタは、煩雑さを避けるために、各階層のスレーブ基板のリセット信号の制御をその階層のブリッジ基板30と共同して行う。例えば、図2のブリッジ基板のPCI_RST#用の信号レジスタに対してマスタ基板から01000000(=0x40)を書き込むと、スレーブ基板7だけがリセットされる。
【0058】
なお、この実施の形態では、活線挿抜要求を出したスレーブ基板を特定するために、実施の形態1または実施の形態2と同様の手段を用いる。すなわち、活線挿抜要求元特定レジスタを使用する。しかしながら、従来技術を用いても活線挿抜要求を出したスレーブ基板を特定することはできる。
【0059】
例えば、活線挿抜要求元の基板をリセットする際には、当該基板が属する階層のPCI_RST#レジスタ用の信号に当該基板をリセットするような値を書き込む。HEALTHY#,BD_SEL#などの信号についても同様に、専用バス50を経由して信号レジスタへアクセスすることによって、活線挿抜コントローラ本体から階層毎に一括して個別制御可能である。
【0060】
以上のように、信号レジスタをブリッジ基板に備えることによって、活線挿抜コントローラに各基板(スロット)からの信号線が集中するような計算機システム(例えば、High AvailabilityのコンパクトPCIバス上のシステム)において、バックプレーン上の配線を困難にすることなく、多数の活線挿抜対象基板を実装可能とするシステム構成方式を説明した。
【0061】
実施の形態4.
この実施の形態では、階層化されたシステムバス上に構成された計算機システムにおいて、ある階層の故障によってそれより下流の全階層への通信まで不能となることを避け、計算機システムの可用性を向上するための手段を提供する例を説明する。
図6で示すように、例えば、システムバスの第2階層で故障が発生し、その階層が転送不能になった場合について説明する。
この実施の形態の計算機システムの構成は、図6に示すように、階層化されたシステムバスとは別の専用バス50にて、マスタ基板20と全てのブリッジ基板30とを接続し、システムバス40のある階層で故障が発生して当該階層が使用不能となった場合であっても、専用バス50を迂回路として用いることで故障階層以外の階層への通信路を確保するものである。
【0062】
システム構成は図1,図2と同様であるが、上記専用バス50と接続するブリッジ基板30へアドレスレジスタ34、データレジスタ35を追加し、さらに専用バス50からのアクセスをコンパクトPCIバスへのアクセスに変換する論理を実現する点が異なる。
図7は、この実施の形態のブリッジ基板の構成の一例を示している。図3のブリッジ基板の構成に加え、専用バスインタフェースブロック31から下流コンパクトPCIバスにアクセスできるように、構成が追加されている。
【0063】
図6に示す第3階層に属するスレーブ基板13〜18にアクセスする手順は、以下の通りである。
この実施の形態のブリッジ基板30は、図7に示すように、図3に示す要求元レジスタ33に代えて、アドレスレジスタ34とデータレジスタ35とを備える。ブリッジ基板30bに一例を示しているが、他のブリッジ基板30a等も同様である。
アドレスレジスタ34には、アクセスしたいアドレスが格納される。データレジスタ35には、アドレスレジスタ34に格納されたアドレスへ書き込むデータ、あるいは、上記アドレスから読み込んだデータが格納される。
【0064】
まず、上記専用バス50を使って第3階層のブリッジ基板30bが持つアドレスレジスタ34へアクセスしたいアドレスを書き込みデータレジスタ35へデータ(データは、スレーブ基板に書き込みアクセスをする場合のみ)を書き込む。次に、当該ブリッジ基板30bに実装され、専用バス50に接続されているブリッジ基板30bの専用バスインタフェースブロック31において、指定されたアドレスに対するコンパクトPCIバスのトランザクションを生成し、第3階層のコンパクトPCIバス上に発行する。スレーブ基板に対する読み出しの場合は、コンパクトPCI上のリターンデータを分割して(XDS#信号とともに)専用バスに返す。
【0065】
以下に、具体的な例を示す。
(1)ある階層(ここでは、第3階層)の0x12345670番地に0x11223344というデータを書く場合、マスタ基板20から当該階層のブリッジ基板30bのアドレスレジスタ34に0x12,0x34,0x56,0x70のデータを書き込む。
次に、データレジスタ35に0x11,0x22,0x33,0x44のデータを書き込む。アドレスレジスタ34、データレジスタ35ともに8ビットなので、32ビットのアドレス、データを設定するためには4回書き込むことになる。データレジスタ35への4回の書き込みが終わると、ブリッジ基板30bは、システムバスに対して0x12345670番地に0x11223344を書き込みという転送を発行する。
【0066】
(2)ある階層の0x12345670番地を読む場合、(1)と同様にマスタ基板20からアドレスレジスタ34に0x12345670番地を設定する。次に、マスタ基板20がデータレジスタ35を読むと、ブリッジ基板30bは、システムバスに0x12345670番地を読む転送を発行し、得られたデータを8ビットずつ4回に分けて専用バス50経由でマスタ基板20に返す。
【0067】
これにより、装置やシステムバス全体を多重化することなく、最小限のコストで計算機システムの可用性を向上することができる。また、上記専用バス50は、非常時の迂回路として可用性を向上する以外に、ある階層で大量データ通信が発生している間もその階層を迂回して他の階層との通信を行なうことで、システム性能を向上する手段にもなり得る。
【0068】
以上のように、この実施の形態では、ブリッジ基板によって階層化されるシステムバス(例えば、コンパクトPCIバス)上に構成される計算機システムにおいて、ある階層の故障によってそれ以降の全ての階層へのアクセスが不能となることを、装置あるいはバス全体を二重化することなく、最小限のコストで回避可能な高信頼化方式を説明した。
【0069】
実施の形態5.
上記の実施の形態1から実施の形態4では、計算機システムのシステムバスをコンパクトPCIバスとしたが、他のバスであっても信号種類が変わることはあるが、基本的に全く同様の手段/方式によって所望の効果を得ることが可能である。また、一例として説明した専用バス50の信号もアドレスやデータのビット幅をシステムバスに合わせるなどの変形例は多数存在し得る。
【0070】
【発明の効果】
割り込み要求信号を共有して複数のスレーブ基板から割り込みを通知するような計算機システムにおいて、従来技術との互換性を維持しつつ、効率良く割り込み要求元の特定を行なうことができるという効果がある。また、それを実現するためにシステムの拡張性を損なうことがない。
【0071】
活線挿抜要求信号を共有して複数の活線挿抜対象スロットからの活線挿抜要求を通知するような計算機システムにおいて、従来技術との互換性を維持しつつ、効率良く活線挿抜要求元の特定を行なうことができるという効果がある。また、それを実現するためにシステムの拡張性を損なうことがない。
【0072】
単一の活線挿抜コントローラに信号が集中してバックプレーンの配線が困難になったり、システム中の活線挿抜対象スロット数の制限されたりすることがなくなるという効果がある。
【0073】
装置やシステムバス全体を多重化する必要無しに最小限のコストで、階層化されたシステムバスのある階層が使用不能となっても、それより下層全ての階層へのアクセスができなくなることを回避し、計算機システムの可用性を向上するという効果がある。
【図面の簡単な説明】
【図1】 実施の形態1〜3のシステムの構成の一例を表す図。
【図2】 信号の接続関係の詳細の一例を表した図。
【図3】 実施の形態1〜3のブリッジ基板の構成の一例を表す図。
【図4】 図2に新たに設ける信号群の一例を表す図。
【図5】 レジスタのフォーマットの一例を表す図。
【図6】 実施の形態4のシステムの構成の一例(システムバスの第2階層で故障が発生した場合)を表す図。
【図7】 実施の形態4のブリッジ基板の構成の一例を表す図。
【図8】 複数基板が1本の割り込み信号を共有して被割り込み基板に割り込みを通知する従来の計算機システムのモデル図。
【図9】 複数基板が1本の活線挿抜要求信号を共有して活線挿抜コントローラに活線挿抜要求を通知する従来の計算機システムのモデル図。
【図10】 階層化されたシステムバス上において、全ての活線挿抜対象基板の活線挿抜関連信号が単一の活線挿抜コントローラと接続されている従来のシステム構成を示すモデル図である。
【図11】 バスブリッジを用いてシステムバスを階層化する典型的な例を示したモデル図。
【符号の説明】
1〜18 スレーブ基板、20 マスタ基板、30,30a〜30c ブリッジ基板、33 要求元特定レジスタ(割り込み要求元特定レジスタまたは活線挿抜要求元特定レジスタ)、34 アドレスレジスタ、35 データレジスタ、40,40a〜40c システムバス、50 専用バス、61 被割り込み基板、62〜65 割り込み基板、70,80 活線挿抜コントローラ、71〜7n,81〜8n スロット。
Claims (13)
- 階層化された複数のシステムバスと、
上記階層化された複数のシステムバスのいずれかへ接続し、他の基板から処理を要求する要求信号を受け付けるマスタ基板と、
上記階層化された複数のシステムバスのうち、異なる階層に属する二つのシステムバスを接続するブリッジ基板と、
上記マスタ基板と上記ブリッジ基板とを接続する専用バスと、
上記専用バスを介して、上記ブリッジ基板へアクセスするアクセス部と、
上記要求信号を出力するとともに、上記ブリッジ基板が接続する二つのシステムバスのうち、下位層に属するシステムバスへ接続する複数のスレーブ基板とを備え、
上記ブリッジ基板は、上記複数のスレーブ基板それぞれが上記要求信号を出力した要求元であるか否かをスレーブ基板毎に示す要求元特定情報を格納するブリッジ要求元特定レジスタを有し、
上記複数のスレーブ基板のうち、上記要求信号を出力したスレーブ基板は、上記要求元特定情報を生成し、生成した要求元特定情報を上記ブリッジ要求元特定レジスタへ書き込み、
上記アクセス部は、上記専用バスを介して、上記ブリッジ要求元特定レジスタに書き込まれた要求元特定情報を読み込み、読み込んだ要求元特定情報に基づいて、上記要求信号を出力したスレーブ基板を検出し、
上記マスタ基板は、上記アクセス部により検出されたスレーブ基板から上記要求信号を受け付けて、上記要求信号により要求される処理を実行することを特徴とする階層型バスシステム。 - 上記階層型バスシステムは、ブリッジ基板として、複数のブリッジ基板を備え、
上記ブリッジ要求元特定レジスタは、さらに、上記要求信号がスレーブ基板から出力されたことを通知する要求通知情報を格納し、
上記複数のブリッジ基板それぞれは、それぞれのブリッジ基板のブリッジ要求元特定レジスタに書き込まれた要求元特定情報に基づいて、上記要求通知情報を生成し、生成した要求通知情報を、それぞれのブリッジ基板が接続する二つのシステムバスのうち、上位層に属するシステムバスへ接続する他のブリッジ基板のブリッジ要求元特定レジスタへ書き込み、
上記アクセス部は、上記専用バスを介して、上記複数のブリッジ基板のうち、少なくとも一つのブリッジ基板のブリッジ要求元特定レジスタに書き込まれた要求通知情報を読み込み、上記少なくとも一つのブリッジ基板のブリッジ要求元特定レジスタから読み込んだ要求元特定情報と要求通知情報とに基づいて、上記要求信号を出力したスレーブ基板を検出することを特徴とする請求項1記載の階層型バスシステム。 - 上記複数のブリッジ基板それぞれは、それぞれのブリッジ基板のブリッジ要求元特定レジスタに書き込まれた要求元特定情報と要求通知情報とに基づいて、上記要求通知情報を生成することを特徴とする請求項2記載の階層型バスシステム。
- 上記要求元特定情報は、スレーブ基板毎に論理値で表され、
上記要求通知情報は、論理値で表され、
上記複数のブリッジ基板それぞれは、それぞれのブリッジ基板のブリッジ要求元特定レジスタに格納された要求元特定情報と要求通知情報とを論理演算し、論理演算の結果を上記他のブリッジ基板のブリッジ要求元特定レジスタへ書き込む要求通知情報として生成することを特徴とする請求項3記載の階層型バスシステム。 - 上記マスタ基板は、上記要求通知情報を格納するマスタ要求元特定レジスタを有し、
上記複数のブリッジ基板のうち、一のブリッジ基板であって、上記一のブリッジ基板が接続する二つのシステムバスのうち、上位層に属するシステムバスへ上記マスタ基板が接続するブリッジ基板は、上記一のブリッジ基板のブリッジ要求元特定レジスタに書き込まれた要求元特定情報に基づいて、上記要求通知情報を生成し、生成した要求通知情報を上記マスタ要求元特定レジスタへ書き込み、
上記アクセス部は、上記専用バスを介して、上記マスタ要求元特定レジスタに書き込まれた要求通知情報を読み込み、上記マスタ要求元特定レジスタから読み込んだ要求通知情報に基づいて、上記要求信号を出力したスレーブ基板を検出することを特徴とする請求項2記載の階層型バスシステム。 - 上記要求信号は、割り込みを要求する割り込み要求信号を含み、
上記ブリッジ要求元特定レジスタは、要求元特定情報として、割り込み要求信号を出力したスレーブ基板を特定する割り込み要求元特定情報を格納することを特徴とする請求項2から5いずれかに記載の階層型バスシステム。 - 上記要求信号は、活線挿抜を要求する活線挿抜要求信号を含み、
上記ブリッジ要求元特定レジスタは、要求元特定情報として、活線挿抜要求信号を出力したスレーブ基板を特定する活線挿抜要求元特定情報を格納することを特徴とする請求項2から6いずれかに記載の階層型バスシステム。 - 階層化された複数のシステムバスと、
上記階層化された複数のシステムバスのいずれかへ接続し、他の基板から処理を要求する要求信号を受け付けるマスタ基板と、
上記階層化された複数のシステムバスのうち、異なる階層に属する二つのシステムバスを接続するブリッジ基板と、
上記マスタ基板と上記ブリッジ基板とを接続する専用バスと、
上記専用バスを介して、上記ブリッジ基板へアクセスするアクセス部と、
上記要求信号を出力するとともに、上記ブリッジ基板が接続する二つのシステムバスのうち、下位層に属するシステムバスへ接続する複数のスレーブ基板とを備え、
上記ブリッジ基板は、上記複数のスレーブ基板それぞれへ出力する信号を、上記複数のスレーブ基板毎に格納する信号レジスタを有し、
上記アクセス部は、上記専用バスを介して、上記複数のスレーブ基板のうち、上記要求信号を出力したスレーブ基板へ出力する信号を上記信号レジスタへ書き込み、
上記ブリッジ基板は、上記信号レジスタに書き込まれた信号を、上記要求信号を出力したスレーブ基板へ出力することを特徴とする階層型バスシステム。 - 階層化された複数のシステムバスと、
上記階層化された複数のシステムバスのいずれかへ接続し、他の基板から処理を要求する要求信号を受け付けるマスタ基板と、
上記階層化された複数のシステムバスのうち、異なる階層に属する二つのシステムバスを接続するブリッジ基板と、
上記マスタ基板と上記ブリッジ基板とを接続する専用バスと、
上記専用バスを介して、上記ブリッジ基板へアクセスするアクセス部と、
上記要求信号を出力するとともに、上記ブリッジ基板が接続する二つのシステムバスのうち、下位層に属するシステムバスへ接続する複数のスレーブ基板とを備え、
上記ブリッジ基板は、上記複数のスレーブ基板それぞれに割り当てられたアドレスを格納するアドレスレジスタと、上記アドレスレジスタに格納されたアドレスへ書き込むデータを格納するデータレジスタとを有し、
上記アクセス部は、上記複数のスレーブ基板のうち、一のスレーブ基板へアクセスする際に、上記マスタ基板と上記一のスレーブ基板との間にある複数のシステムバスのうちいずれかが使用不能又は使用中の場合に、上記専用バスを介して、上記一のスレーブ基板のアドレスを上記アドレスレジスタへ書き込み、上記アドレスレジスタに書き込まれたアドレスへ書き込むデータを上記データレジスタへ書き込み、
上記ブリッジ基板は、上記アドレスレジスタに書き込まれたアドレスと、上記データレジスタに書き込まれたデータとを読み込み、読み込んだアドレスへ、読み込んだデータを書き込むことを特徴とする階層型バスシステム。 - 階層化された複数のシステムバスと、
上記階層化された複数のシステムバスのいずれかへ接続し、他の基板から処理を要求する要求信号を受け付けるマスタ基板と、
上記階層化された複数のシステムバスのうち、異なる階層に属する二つのシステムバスを接続するブリッジ基板と、
上記マスタ基板と上記ブリッジ基板とを接続する専用バスと、
上記専用バスを介して、上記ブリッジ基板へアクセスするアクセス部と、
上記要求信号を出力するとともに、上記ブリッジ基板が接続する二つのシステムバスのうち、下位層に属するシステムバスへ接続する複数のスレーブ基板とを備え、
上記ブリッジ基板は、上記複数のスレーブ基板それぞれに割り当てられたアドレスを格納するアドレスレジスタと、上記アドレスレジスタに格納されたアドレスに書き込まれたデータを格納するデータレジスタとを有し、
上記アクセス部は、上記複数のスレーブ基板のうち、一のスレーブ基板へアクセスする際に、上記マスタ基板と上記一のスレーブ基板との間にある複数のシステムバスのうちいずれかが使用不能又は使用中の場合に、上記専用バスを介して、上記一のスレーブ基板のアドレスを上記アドレスレジスタへ書き込み、
上記ブリッジ基板は、上記アドレスレジスタに書き込まれたアドレスを読み込み、読み込んだアドレスに格納されたデータを読み込み、読み込んだデータを上記データレジスタへ書き込み、
上記アクセス部は、上記データレジスタに書き込まれたデータを読み込むことを特徴とする階層型バスシステム。 - 上記階層型バスシステムは、ブリッジ基板として、複数のブリッジ基板を備え、
上記複数のブリッジ基板それぞれは、上記専用バスと接続し、
上記アクセス部は、専用バスを介して、複数のブリッジ基板それぞれへアクセスすることを特徴とする請求項8から10いずれかに記載の階層型バスシステム。 - 上記システムバスは、コンパクトPCI(Peripheral Component Interconnect)バスであることを特徴とする請求項1から11いずれかに記載の階層型バスシステム。
- 上記ブリッジ基板は、専用バスを介して信号を入出力する専用バスインタフェースを備えていることを特徴とする請求項1から12いずれかに記載の階層型バスシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000371790A JP3871879B2 (ja) | 2000-12-06 | 2000-12-06 | 階層型バスシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000371790A JP3871879B2 (ja) | 2000-12-06 | 2000-12-06 | 階層型バスシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002175262A JP2002175262A (ja) | 2002-06-21 |
JP3871879B2 true JP3871879B2 (ja) | 2007-01-24 |
Family
ID=18841455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000371790A Expired - Fee Related JP3871879B2 (ja) | 2000-12-06 | 2000-12-06 | 階層型バスシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3871879B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4585249B2 (ja) * | 2004-07-28 | 2010-11-24 | 株式会社東芝 | 情報処理装置 |
JP2009187284A (ja) * | 2008-02-06 | 2009-08-20 | Nec Computertechno Ltd | ボード間接続監視装置 |
DE102012109669A1 (de) * | 2012-10-11 | 2014-05-15 | Rieter Ingolstadt Gmbh | Textilmaschine, insbesondere Spinnmaschine oder Spulmaschine, mit einem Steuer- und Kommunikationssystem |
-
2000
- 2000-12-06 JP JP2000371790A patent/JP3871879B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002175262A (ja) | 2002-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6934878B2 (en) | Failure detection and failure handling in cluster controller networks | |
US7353316B2 (en) | System and method for re-routing signals between memory system components | |
KR100224965B1 (ko) | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 | |
USRE41293E1 (en) | Multiprocessor computer having configurable hardware system domains | |
US9639409B2 (en) | Device and method for communicating between cores | |
JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
JPH11161625A (ja) | コンピュータ・システム | |
US11366776B1 (en) | Network device configuration based on slave device type | |
CN112000501A (zh) | 一种多节点分区服务器访问i2c设备的管理系统 | |
CN111209241A (zh) | 整机柜服务器的管理系统 | |
JP3871879B2 (ja) | 階層型バスシステム | |
TWI771952B (zh) | 利用基板管理控制器進行韌體更新動作的伺服器系統 | |
JP3626667B2 (ja) | 拡張スロットホットプラグ制御装置 | |
Aichinger | Futurebus+ as an i/o bus: Profile b | |
JP3059098B2 (ja) | マルチプロセッサシステム | |
JP2780662B2 (ja) | マルチプロセッサシステム | |
US7146405B2 (en) | Computer node architecture comprising a dedicated middleware processor | |
CN117978759B (zh) | 一种互联装置、高性能交换装置及大模型一体机 | |
US20060026310A1 (en) | Computer system having an I/O module directly connected to a main storage for DMA transfer | |
JPH0562384B2 (ja) | ||
CN113704148A (zh) | 一种服务器系统 | |
CN117978759A (zh) | 一种互联装置、高性能交换装置及大模型一体机 | |
CN117909279A (zh) | 多主控节点存储的i2c二级管理系统与管理方法 | |
JP3878097B2 (ja) | バス制御方式及びコンピュータシステム | |
Gustavson | FASTBUS Status from a System Designer's Point of View |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040517 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |