CN115827545A - 增强型串行外设接口实现方法、装置、转换器件及介质 - Google Patents
增强型串行外设接口实现方法、装置、转换器件及介质 Download PDFInfo
- Publication number
- CN115827545A CN115827545A CN202211643545.5A CN202211643545A CN115827545A CN 115827545 A CN115827545 A CN 115827545A CN 202211643545 A CN202211643545 A CN 202211643545A CN 115827545 A CN115827545 A CN 115827545A
- Authority
- CN
- China
- Prior art keywords
- data
- interface
- module
- transmitted
- serial peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Information Transfer Systems (AREA)
Abstract
本申请公开了一种增强型串行外设接口实现方法、装置、转换器件及介质,基于可编程逻辑器件实现,可编程逻辑器件包括用户访问接口、数据传递模块和接口时序模块,该方法包括:通过数据传递模块接收从用户访问接口输入的第一待传输数据;响应于数据传递模块接收到第一待传输数据,切换数据传递模块的第一状态信息;将第一状态信息通过接口时序模块上报至目标主机;响应于接口时序模块接收到目标主机根据第一状态信息输出的读取数据命令,将第一待传输数据按照增强型串行外设接口传输协议发送至目标主机,其中,目标主机通过增强型串行外设接口与接口时序模块进行交互。本发明实施例使得增强型串行外设接口实现更加灵活、成本更低、应用范围更广。
Description
技术领域
本发明涉及接口处理技术领域,尤其涉及一种增强型串行外设接口实现方法、装置、转换器件和介质。
背景技术
增强型串行外设接口(eSPI,Enhanced Serial Peripheral Interface)是Intel公司定义的一种计算机扩展总线接口。增强型串行外设接口复用串行外设接口(SPI,Serial Peripheral Interface)的电气规格,但是用了一套全新的协议,用于代替传统的低引脚走线(LPC,Low pin count Bus)接口实现芯片组与嵌入式控制器(EC,EmbeddedController)/基板控制管理器(BMC,Baseboard Manager Controller)/超级输入输出芯片(SIO,Super Input Output)的通信,是未来的主流接口。但是现有技术中支持增强型串行外设接口的芯片仅有专用集成芯片(ASIC,Application Specific Integrated Circuit),而ASIC芯片的特点式专片专用,缺乏灵活性。
因此,亟需提供一种新的增强型串行外设接口实现方案。
发明内容
因此,为克服现有技术,本发明提供一种增强型串行外设接口实现方法、装置、转换器件和介质,使得增强型串行外设接口实现更加灵活、成本更低、应用范围更广。
具体地,第一方面,本发明实施例公开一种增强型串行外设接口实现方法,基于可编程逻辑器件实现,所述可编程逻辑器件包括用户访问接口、数据传递模块和接口时序模块,所述增强型串行外设接口实现方法包括:通过所述数据传递模块接收从所述用户访问接口输入的第一待传输数据;响应于所述数据传递模块接收到所述第一待传输数据,切换所述数据传递模块的第一状态信息;将所述第一状态信息通过所述接口时序模块上报至目标主机;响应于所述接口时序模块接收到所述目标主机根据所述第一状态信息输出的读取数据命令,将所述第一待传输数据按照增强型串行外设传输协议发送至所述目标主机;其中,所述目标主机通过增强型外设接口与接口时序模块进行交互。
在一个实施例中,所述增强型串行外设接口实现方法还包括:响应于所述接口时序模块接收到所述目标主机根据所述数据传递模块的第二状态信息输出的数据写入命令,通过所述接口时序模块接收所述目标主机发出的第二待传输数据并传输至所述数据传递模块;以供用户通过所述用户访问接口访问所述数据传递模块以获取所述第二待传输数据。
在一个实施例中,所述数据传递模块包括访问寄存器、发送数据队列和状态寄存器;所述通过所述数据传递模块接收从所述用户访问接口输入的第一待传输数据,包括:通过所述访问寄存器接收从所述用户访问接口输入的所述第一待传输数据并转发至所述发送数据队列;所述响应于所述数据传递模块接收到所述第一待传输数据,切换所述数据传递模块的第一状态信息,包括:响应于所述发送数据队列接收到所述第一传输数据,通过所述状态寄存器将所述发送数据队列的可用位状态切换至有效。
在一个实施例中,所述数据传递模块还包括接收数据队列;所述增强型串行外设接口实现方法还包括:响应于接收到所述目标主机根据所述状态寄存器的空闲位状态为有效而输出的数据写入命令,通过所述接口时序模块接收所述目标主机发出的第二待传输数据,并将所述第二待传输数据经所述接收数据队列写入所述访问寄存器;以供用户通过所述用户访问接口访问所述访问寄存器以获取所述第二待传输数据。
在一个实施例中,所述数据传递模块的数量为多个,所述增强型串行外设接口实现方法还包括:通过所述接口时序模块分时复用多个所述数据传递模块。
本发明另一个实施例提供一种增强型串行外设接口实现装置,应用于可编程逻辑器件中,所述可编程逻辑器件包括用户访问接口、数据传递模块和接口时序模块,所述增强型串行外设接口实现装置包括:数据输入模块,用于将从所述用户访问接口输入的第一待传输数据传输至所述数据传递模块;第一状态信息切换模块,用于响应于所述数据传递模块接收到所述第一待传输数据,切换所述数据传递模块的第一状态信息;状态上报模块,用于将所述第一状态信息通过所述接口时序模块上报至目标主机;数据发送模块,用于响应于所述接口时序模块接收到所述目标主机根据所述第一状态信息输出的读取数据命令,将所述第一待传输数据按照增强型串行外设接口传输协议发送至所述目标主机;其中,所述目标主机通过增强型外设接口与接口时序模块进行交互。
在一个实施例中,所述增强型串行外设接口实现装置还包括:数据写入模块,用于响应于所述接口时序模块接收到所述目标主机根据所述数据传递模块的第二状态信息输出的数据写入命令,通过所述接口时序模块接收所述目标主机发出的第二待传输数据并传输至所述数据传递模块;以供用户通过所述用户访问接口访问所述数据传递模块以获取所述第二待传输数据。
本发明另一个实施例提供一种增强型串行外设接口转换器件,包括:用户访问接口;数据传递模块,连接于所述用户访问接口,用于接收从所述用户访问接口输入第一待传输数据,且用于在接收到所述第一待传输数据时切换第一状态信息;接口时序模块,连接于所述数据传递模块,用于将所述第一状态信息上报至目标主机;所述接口时序模块还用于响应于接收到所述目标主机根据所述第一状态信息输出的读取数据命令,将所述第一待传输数据按照增强型串行外设接口传输协议发送至所述目标主机;其中,所述目标主机通过增强型外设接口与接口时序模块进行交互。
在一个实施例中,所述数据传递模块的数量为多个,所述增强型串行外设接口转换器件通过所述接口时序模块分时复用多个所述数据传递模块。
本发明另一个实施例提供一种可读存储介质,存储有计算机可读指令,所述计算计可读指令包括用于执行前述任意一项所述的增强型串行外设接口实现方法的指令。
由上可知,本发明实施例可以达成以下一个或多个有益效果:通过对可编程逻辑器件进行设计来实现增强型串行外设接口,可以不使用专用芯片,可以减少需要使用增强型串行外设接口的系统的复杂度,降低增强型串行外设接口的实现成本。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为本发明一个实施例提供的可编程逻辑器件与目标主机连接的结构示意图。
图2为本发明一个实施例提供的增强型串行外设接口实现方法的流程示意图。
图3为本发明另一个实施例提供的可编程逻辑器件与目标主机连接的结构示意图。
图4为本发明一个实施例提供的增强型串行外设接口实现装置的结构示意图。
图5为本发明一个实施例提供的增强型串行外设接口转换器件的结构示意图。
图6为图5一个具体实施例的增强型串行外设接口转换器件的结构示意图。
图7为本发明一个实施例提供的可读存储介质的结构示意图。
其中,100:增强型串行外设接口实现装置;11:数据输入模块;12:第一状态信息切换模块;13:状态上报模块;14:数据发送模块;200:增强型串行外设接口转换器件;21:用户访问接口;22:数据传递模块;221:访问寄存器;222:发送数据队列;223:接收数据队列;224:状态寄存器;23:接口时序模块。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
为了使本领域普通技术人员更好地理解本发明的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换,以便这里描述的本发明实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
还需要说明的是,本发明中多个实施例的划分仅是为了描述的方便,不应构成特别的限定,各种实施例中的特征在不矛盾的情况下可以相结合,相互引用。
本发明一个实施例提供一种增强型串行外设接口实现方法,基于可编程逻辑器件实现。参照图1,可编程逻辑器件包括用户访问接口、数据传递模块和接口时序模块。参照图2,本实施例提供的增强型串行外设接口实现方法包括:
S1:通过数据传递模块接收从用户访问接口输入的第一待传输数据;
S2:响应于数据传递模块接收到第一待传输数据,切换数据传递模块的第一状态信息;
S3:将第一状态信息通过接口时序模块上报至目标主机;
S4:响应于接口时序模块接收到目标主机根据第一状态信息输出的读取数据命令,将第一待传输数据按照增强型串行外设接口传输协议发送至目标主机;其中,目标主机通过增强型外设接口与接口时序模块进行交互。
其中,可编程逻辑器件可以为FPGA(Field Programmable Gate Array,现场可编程门阵列)或者CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件),具有灵活可任意编程的特点。通过对可编程逻辑器件的内部结构编程设计可以使其包括上述用户访问接口、数据传递模块和接口时序模块。
在一些实施例中,该增强型串行外设接口实现方法还包括S5:响应于接口时序模块接收到目标主机根据数据传递模块的第二状态信息输出的数据写入命令,通过接口时序模块接收目标主机发出的第二待传输数据并传输至数据传递模块;以供用户通过用户访问接口访问数据传递模块以获取第二待传输数据。
具体地,参照图1,在一个实施例中数据传递模块包括访问寄存器、发送数据队列和状态寄存器。步骤S2具体包括步骤S21:通过访问寄存器接收从用户访问接口输入的第一待传输数据并转发至发送数据队列。步骤S3具体包括步骤S31:响应于发送数据队列接收到第一传输数据,通过状态寄存器将发送数据队列的可用位状态切换至有效。
更进一步地,在一个实施例中数据传递模块还包括接收数据队列。前述步骤S5具体可以包括步骤S51:响应于接收到目标主机根据状态寄存器的空闲位状态为有效而输出的数据写入命令,通过接口时序模块接收目标主机发出的第二待传输数据,并将第二待传输数据经接收数据队列写入访问寄存器;以供用户通过用户访问接口访问访问寄存器以获取第二待传输数据。
以下继续参照图1对上述实施例提供增强型串行外设接口实现方法进行更详细地举例说明。
如图1中所示,可编程逻辑器件(可以称为目标从机)与目标主机通过增强型串行外设接口传输总线连接,二者之间的物理接口为增强型串行外设接口。该数据传递模块对应的数据传输通道为外设通道(Peripheral Channel)Channel 0。该数据传递模块具体包括访问寄存器、发送数据队列、接收数据队列、和状态寄存器。其中,访问寄存器为增强型串行外设接口访问地址的空间,用户可通过访问该访问寄存器实现和目标主机的交互。发送数据队列包括非报告完成发送数据队列(NP TXQ,Non-Posted Completion TransmitQueue)和报告完成发送数据队列(PC TXQ,Posted Completion Transmit Queue),接收数据队列包括非报告完成接收数据队列(NP RXQ,Non-Posted Completion Receive Queue)和报告完成接收数据队列(PC RXQ,Posted Completion Receive Queue)。状态寄存器包括与发送数据队列对应的可用位(Avail位)和与接收数据队列对应的空闲位(Free位)。
用户访问接口可以灵活地配置成任意协议的接口,以图1中所示的外设通道Channel 0上行传输为例,各个模块之间的数据流如下:用户通过用户访问接口模块将第一待传输数据写入访问寄存器,访问寄存器将该第一待传输数据转发至发送数据队列。前述第一状态信息即指的Avail位是否有效的信息,响应于发送数据队列接收到第一待传输数据,状态寄存器的Avail位被置位,也即Avail位有效,表示有等待传输的数据。接口时序模块主动将该Avial位有效的信息使用外设通道Channel 0通过增强型串行外设接口上报给目标主机。目标主机随后发送读取数据命令,第一待传输数据随之被可编程逻辑器件按照增强型串行外设接口传输协议格式通过增强型串行外设接口传输总线发送到目标主机。如此实现了将用户访问接口输入的其它协议类型的数据转换成增强型串行外设接口传输协议类型发送到目标主机。无需专用芯片,可实现任意其它接口转换至增强型串行外设接口。
更进一步地,以外设通道Channel 0的下行传输为例,各个模块之间的数据流如下:当目标主机有待发送数据的时候,通过外设通道Channel 0发送获取状态寄存器Free位的信息(即第二状态信息),当接收数据队列中没有数据时,Free位被置位(即Free位有效),表示从机可以接收数据。然后目标主机发起数据写事务,将第二待传输数据通过增强型串行外设传输总线写入接收数据队列。接收数据队列的第二待传输数据随后被写入访问寄存器。用户可以通过访问该访问寄存器的空间来获取目标主机发送过来的第二待传输数据。通过此过程可编程逻辑器件可将目标主机发送的增强型串行外设传输协议格式的数据写入访问寄存器,发送到访问寄存器的数据经过解包后已经不是增强型串行外设传输格式的数据。当通过用户访问接口来获取数据时,可以按照任意协议的要求,将该数据打包成相应的格式提供给用户访问接口。通过上述流程可实现增强型串行外设接口转换至任意其它接口。
通过上述外设通道Channel 0的上行和下行传输流程可以实现任意接口和增强型串行外设接口的相互转换,以通过可编程逻辑器件实现与目标主机的交互,无需使用专用芯片,使得增强型串行外设接口实现方式更加灵活。在一些需要使用增强型串行外设接口得系统中减少了系统复杂度,降低了成本。
当然,本实施例提供的增强型串行外设接口实现方法中,可以通过在可编程逻辑器件内设置多个数据传递模块来实现不同数据类型的传输。多个数据传递模块可以通过接口时序模块分时复用增强型串行外设接口的物理总线。如图3中所示,可编程逻辑器件内设置有4个不同的数据传递模块分别对应四个虚拟通道,分别为外设通道(PeripheralChannel)Channel 0、虚拟线路通道(Virtual Wires Channel)Channel1、带外消息通道(OOB Message Channel;Out of Band)Channel 2、闪存访问通道(Flash Access Channel)Channel 3。其中外设通道Channel 1对应的数据传递模块具体包括解码器模块Decode和隧道虚拟线路模块Tunneled Virtual Wires。带外消息通道Channel 2对应的数据传递模块具体包括寄存器空间(也即访问寄存器)、发送数据队列TXQ,接收数据队列RXQ,以及状态寄存器。闪存访问通道Channel 3对应的数据传递模块包括寄存器空间(也即访问寄存器)、闪存访问发送数据队列Flash Access TXQ和闪存接收数据队列Flash Access RXQ。Channel1~Channel3各个模块的数据流可以结合图3和前述Channel 0的举例说明,在此不再赘述。
参照图4,本发明的另一个实施例提供一种增强型串行外设接口实现装置100,用于可编程逻辑器件中,该可编程逻辑器件包括用户访问接口、数据传递模块和接口时序模块。增强型串行外设接口实现装置100包括数据输入模块11、第一状态信息切换模块12、状态上报模块13和数据发送模块14,其中,数据输入模块11用于将从用户访问接口输入的第一待传输数据传输至数据传递模块。第一状态信息切换模块12用于响应于数据传递模块接收到第一待传输数据,切换数据传递模块的第一状态信息。状态上报模块13用于将第一状态信息通过接口时序模块上报至目标主机。数据发送模块14用于响应于接口时序模块接收到目标主机根据第一状态信息输出的读取数据命令,将第一待传输数据按照增强型串行外设接口传输协议发送至目标主机。
更进一步的,增强型串行外设接口实现装置还包括数据写入模块,用于响应于接口时序模块接收到目标主机根据数据传递模块的第二状态信息输出的数据写入命令,通过接口时序模块接收目标主机发出的第二待传输数据并传输至数据传递模块;以供用户通过用户访问接口访问数据传递模块以获取第二待传输数据。
本实施例提供的增强型串行外设接口实现装置实现增强型串行外设接口的原理和效果可以参照前述增强型串行外设接口实现方法的描述,在此不再赘述。
参照图5,本发明的另一个实施例还提供一种增强型串行外设接口转换器件200,增强型串行外设接口转换器件200例如可以是FPGA或者CPLD可编程逻辑器件,或者可以是具有可编程逻辑器件的其它需要增强型串行外设接口功能的设备。增强型串行外设接口转换器件200包括用户访问接口21、数据传递模块22和接口时序模块23,其中数据传递模块22连接于用户访问接口21,用于接收从用户访问接口21输入第一待传输数据,且用于在接收到第一待传输数据时切换第一状态信息。接口时序模块23连接于数据传递模块22,用于将第一状态信息上报至目标主机。接口时序模块23还用于响应于接收到目标主机根据第一状态信息输出的读取数据命令,将第一待传输数据按照增强型串行外设接口传输协议发送至目标主机。
具体地,在一个实施例中数据传递模块22还包括访问寄存器221、发送数据队列222和状态寄存器224。具体地,访问寄存器221用于接收从用户访问21接口输入的第一待传输数据并转发至发送数据队列222。响应于发送数据队列接收到第一传输数据,状态寄存器224将发送数据队列222的可用位状态切换至有效。接口时序模块23用于主动将该Avial位有效的信息通过增强型串行外设接口上报给目标主机。目标主机随后发送读取数据命令,由接口时序模块23按照增强型串行外设接口传输协议格式通过增强型串行外设接口传输总线发送到目标主机。
更进一步地,数据传递模块22还包括接收数据队列223,当接收数据队列223地Free位有效时,接口时序模块23接收目标主机发出的第二待传输数据,并将第二待传输数据写入接收数据队列223,随后写入访问寄存器221;以供用户通过用户访问接口21访问访问寄存器221以获取第二待传输数据。
参照图6,其为本发明提供的增强型串行外设接口转换器件200一个具体实施例的示意图,其中包括多个不同的数据传递模块22,可以用于不同类型的数据传输。增强型串行外设接口转换器件200可通过接口时序模块23分时复用多个数据传递模块22。本实施例提供的增强型串行外设接口转换器件200的具体使用原理和效果可参照前述实施例的说明,在此不再赘述。
参照图7,本发明的另一实施例提供一种可读存储介质300,可读存储介质300存储有计算机可读指令301,计算机可读指令301包括用于执行如前述实施例的增强型串行外设接口实现方法的指令。本实施例提供的可读存储介质300的技术效果与前述实施例中增强型串行外设接口实现方法的技术效果相同,在此不再赘述。
需要说明的是,在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和/或方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元/模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多路单元或模块可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元/模块可以是或者也可以不是物理上分开的,作为单元/模块显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元/模块来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元/模块可以集成在一个处理单元/模块中,也可以是各个单元/模块单独物理存在,也可以两个或两个以上单元/模块集成在一个单元/模块中。上述集成的单元/模块既可以采用硬件的形式实现,也可以采用硬件加软件功能单元/模块的形式实现。
上述以软件功能单元/模块的形式实现的集成的单元/模块,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)的一个或多个处理器执行本发明各个实施例所述方法的部分步骤。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (10)
1.一种增强型串行外设接口实现方法,其特征在于,基于可编程逻辑器件实现,所述可编程逻辑器件包括用户访问接口、数据传递模块和接口时序模块,所述增强型串行外设接口实现方法包括:
通过所述数据传递模块接收从所述用户访问接口输入的第一待传输数据;
响应于所述数据传递模块接收到所述第一待传输数据,切换所述数据传递模块的第一状态信息;
将所述第一状态信息通过所述接口时序模块上报至目标主机;
响应于所述接口时序模块接收到所述目标主机根据所述第一状态信息输出的读取数据命令,将所述第一待传输数据按照增强型串行外设接口传输协议发送至所述目标主机;其中,所述目标主机通过增强型外设接口与接口时序模块进行交互。
2.如权利要求1所述的增强型串行外设接口实现方法,其特征在于,所述增强型串行外设接口实现方法还包括:
响应于所述接口时序模块接收到所述目标主机根据所述数据传递模块的第二状态信息输出的数据写入命令,通过所述接口时序模块接收所述目标主机发出的第二待传输数据并传输至所述数据传递模块;以供用户通过所述用户访问接口访问所述数据传递模块以获取所述第二待传输数据。
3.如权利要求1所述的增强型串行外设接口实现方法,其特征在于,所述数据传递模块包括访问寄存器、发送数据队列和状态寄存器;
所述通过所述数据传递模块接收从所述用户访问接口输入的第一待传输数据,包括:
通过所述访问寄存器接收从所述用户访问接口输入的所述第一待传输数据并转发至所述发送数据队列;
所述响应于所述数据传递模块接收到所述第一待传输数据,切换所述数据传递模块的第一状态信息,包括:
响应于所述发送数据队列接收到所述第一传输数据,通过所述状态寄存器将所述发送数据队列的可用位状态切换至有效。
4.如权利要求3所述的增强型串行外设接口实现方法,其特征在于,所述数据传递模块还包括接收数据队列;所述增强型串行外设接口实现方法还包括:
响应于接收到所述目标主机根据所述状态寄存器的空闲位状态为有效而输出的数据写入命令,通过所述接口时序模块接收所述目标主机发出的第二待传输数据,并将所述第二待传输数据经所述接收数据队列写入所述访问寄存器;以供用户通过所述用户访问接口访问所述访问寄存器以获取所述第二待传输数据。
5.如权利要求1所述的增强型串行外设接口实现方法,其特征在于,所述数据传递模块的数量为多个,所述增强型串行外设接口实现方法还包括:通过所述接口时序模块分时复用多个所述数据传递模块。
6.一种增强型串行外设接口实现装置,其特征在于,应用于可编程逻辑器件中,所述可编程逻辑器件包括用户访问接口、数据传递模块和接口时序模块,所述增强型串行外设接口实现装置包括:
数据输入模块,用于将从所述用户访问接口输入的第一待传输数据传输至所述数据传递模块;
第一状态信息切换模块,用于响应于所述数据传递模块接收到所述第一待传输数据,切换所述数据传递模块的第一状态信息;
状态上报模块,用于将所述第一状态信息通过所述接口时序模块上报至目标主机;
数据发送模块,用于响应于所述接口时序模块接收到所述目标主机根据所述第一状态信息输出的读取数据命令,将所述第一待传输数据按照增强型串行外设接口传输协议发送至所述目标主机;其中,所述目标主机通过增强型外设接口与接口时序模块进行交互。
7.如权利要求6所述的增强型串行外设接口实现装置,其特征在于,所述装置还包括:
数据写入模块,用于响应于所述接口时序模块接收到所述目标主机根据所述数据传递模块的第二状态信息输出的数据写入命令,通过所述接口时序模块接收所述目标主机发出的第二待传输数据并传输至所述数据传递模块;以供用户通过所述用户访问接口访问所述数据传递模块以获取所述第二待传输数据。
8.一种增强型串行外设接口转换器件,其特征在于,包括:
用户访问接口;
数据传递模块,连接于所述用户访问接口,用于接收从所述用户访问接口输入第一待传输数据,且用于在接收到所述第一待传输数据时切换第一状态信息;
接口时序模块,连接于所述数据传递模块,用于将所述第一状态信息上报至目标主机;所述接口时序模块还用于响应于接收到所述目标主机根据所述第一状态信息输出的读取数据命令,将所述第一待传输数据按照增强型串行外设接口传输协议发送至所述目标主机;其中,所述目标主机通过增强型外设接口与接口时序模块进行交互。
9.如权利要求8所述的增强型串行外设接口转换器件,其特征在于,所述数据传递模块的数量为多个,所述增强型串行外设接口转换器件通过所述接口时序模块分时复用多个所述数据传递模块。
10.一种可读存储介质,其特征在于,存储有计算机可读指令,所述计算机可读指令包括用于执行权利要求1~5中任意一项所述的增强型串行外设接口实现方法的指令。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211643545.5A CN115827545A (zh) | 2022-12-20 | 2022-12-20 | 增强型串行外设接口实现方法、装置、转换器件及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211643545.5A CN115827545A (zh) | 2022-12-20 | 2022-12-20 | 增强型串行外设接口实现方法、装置、转换器件及介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115827545A true CN115827545A (zh) | 2023-03-21 |
Family
ID=85517157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211643545.5A Pending CN115827545A (zh) | 2022-12-20 | 2022-12-20 | 增强型串行外设接口实现方法、装置、转换器件及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115827545A (zh) |
-
2022
- 2022-12-20 CN CN202211643545.5A patent/CN115827545A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959935B (zh) | 一种兼容i2c通信与ipmb通信的方法 | |
CN109446145B (zh) | 一种服务器主板i2c通道扩展芯片、电路及控制方法 | |
US9116881B2 (en) | Routing switch apparatus, network switch system, and routing switching method | |
CN114546913A (zh) | 一种基于pcie接口的多主机之间数据高速交互的方法和装置 | |
US6674751B1 (en) | Serialized bus communication and control architecture | |
US7035956B2 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
CN102073611A (zh) | 一种i2c总线控制系统及方法 | |
US20160373338A1 (en) | Storage apparatus, control method, and connection device | |
CN103814367A (zh) | 具有通过用于串行芯片间数据传输的物理传输路径的逻辑多通道通信的通信装置 | |
US20090292856A1 (en) | Interserver communication mechanism and computer system | |
CN103986771A (zh) | 一种不依赖于共享存储的高可用集群管理方法 | |
CN103885910B (zh) | 多设备在主模式下进行iic通信的方法 | |
CN115827545A (zh) | 增强型串行外设接口实现方法、装置、转换器件及介质 | |
KR20170117326A (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
RU175049U1 (ru) | УСТРОЙСТВО КОММУНИКАЦИОННЫХ ИНТЕРФЕЙСОВ SpaceWire | |
CN102170401A (zh) | 一种数据的处理方法和设备 | |
JP5317185B2 (ja) | ホットスタンバイシステム及びホットスタンバイ方法 | |
CN103535110A (zh) | 用于点对点串行链路协议的无线通信 | |
US20130067130A1 (en) | Bus control apparatus and bus control method | |
CN113110950A (zh) | 处理器及通信方法、存储介质及计算设备 | |
CN111475454B (zh) | 基于PCIe接口的通信方法和装置、计算机设备、计算机可读存储介质 | |
EP1552402B1 (en) | Integrated circuit and method for sending requests | |
CN111324563A (zh) | 一种PCIe设备物理lane的组合系统及方法 | |
CN100456273C (zh) | PCI-Express通信系统及其通信方法 | |
JPH0619838A (ja) | 光バックプレーン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |