JPH09275683A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 交流を直流に変換する電源装置において、出
力電流の立上り時のピーク値を抑え、高調波の低減と力
率の改善を行う。 【解決手段】 ブリッジ整流器２の出力端子間にコイル
１２，フィルタコンデンサ１３，ＦＥＴ１４からなる直
列回路１１を接続し、その後段にＤＣ−ＤＣコンバータ
１７を接続する。ＦＥＴ１４のゲートはＰＷＭ用ＩＣ２
３で制御され、ゲートに入力される制御信号ＶD は、コ
ンデンサ１３，１６が充電されるときにのみ、基準パル
スＶB でスイッチング制御する。これにより、入力電流
の立上り時のピーク値を抑えると共に導通角を設定し、
高調波を低減して力率を向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電圧を整流し
て直流電圧に変換する電源装置に関する。

【０００２】

【従来の技術】一般に、交流電源を整流して直流電源に
変換するためには、交流電圧が入力されることによって
整流された直流電圧を出力するブリッジ整流器と、該各
ブリッジ整流器の出力端子に接続された全波整流の波形
から直流波形に近づける補正回路から構成されている。

【０００３】ここで、図１６ないし図２１により、従来
技術による電源装置を構成する回路と、その波形につい
て説明する。

【０００４】まず、第１の従来技術による電源回路とし
て、図１６および図１７に示すコンデンサインプット型
整流回路が知られている。

【０００５】このコンデンサインプット型整流回路は、
商用周波数（例えば、５０Ｈz ）となる商用電源１の両
端にはブリッジ整流器２の一対の入力端子が接続され、
該ブリッジ整流器２の一対の出力端子には平滑コンデン
サ３が接続されている。

【０００６】しかし、このコンデンサインプット型整流
回路では、図１７に示す入力電圧とコンデンサ３への入
力電流のような波形が得られ、平滑コンデンサ３への充
放電によって入力電圧のピーク値付近が導通角となって
電流が流れ、この部分に３次，５次等の高次の高調波が
含まれ、その電流が大きくなってしまうという問題があ
る。

【０００７】このため、第２の従来技術として、図１８
および図１９に示すチョークコイルインプット型整流回
路が知られている。

【０００８】このチョークコイルインプット型整流回路
は、ブリッジ整流器２の一対の直流端子には平滑コンデ
ンサ３が接続され、該平滑コンデンサ３の高電圧側とブ
リッジ整流器の出力端子との間にはチョークコイル４が
接続されている。

【０００９】そして、このチョークコイルインプット型
整流回路では、図１９に示す入力電圧とコンデンサ３へ
の入力電流のような波形が得られ、チョークコイル４を
接続することにより該チョークコイル４のインピーダン
ス分で平滑コンデンサ３への充電電流が制限されて導通
角が広がり電流のピークを抑え、高調波を低減すること
ができる。しかし、高調波の発生を大きく抑制するため
には、チョークコイル４のインダクタンスを相当大きな
値にする必要があり、大きさ、重量に問題がある。

【００１０】そこで、第３の従来技術として、図２０お
よび図２１に示す昇圧型アクティブフィルタ回路が知ら
れている。

【００１１】この昇圧型アクティブフィルタ回路は、ブ
リッジ整流器２の入力側には、商用電源１との間にコイ
ル５が接続されると共に、ブリッジ整流器２の一対の入
力端子間にはコンデンサ６が接続され、該コンデンサ６
とコイル５によってＬ型のローパスフィルタ回路を構成
している。一方、ブリッジ整流器２の出力側には、スイ
ッチング素子となるトランジスタ７と、該トランジスタ
７のエミッタ−コレクタ間に接続され、ダイオード８と
平滑コンデンサ３とからなる直列回路と、前記トランジ
スタ７のコレクタとブリッジ整流器２の出力端子との間
に接続されたチョークコイル４とから構成されている。
また、前記トランジスタ７のスイッチング動作は昇圧型
のチョッパーコンバータとして制御されている。

【００１２】そして、この昇圧型アクティブフィルタ回
路では、図２１に示す入力電圧とコンデンサ３への入力
電流のような波形が得られ、平滑コンデンサ３，ダイオ
ード８，チョークコイル４およびトランジスタ７によっ
て入力電圧の全期間で電流値を制御し、高調波を抑制し
て力率を高めることができる。

【００１３】

【発明が解決しようとする課題】ところで、上述した各
従来技術のなかでは、第３の従来技術による昇圧型アク
ティブフィルタ回路が入力電流を正弦波に近づけて高調
波を抑制することができる。しかし、この昇圧型アクテ
ィブフィルタ回路では出力電圧が高くなり、負荷側のコ
ンバータ等の再設計が必要になると共に、他の回路に比
べて電圧値が高くなり、高耐圧のスイッチング素子やコ
ンデンサが必要となりコスト高になるという問題があ
る。

【００１４】本発明は上述した従来技術の問題に鑑みな
されたもので、本発明は交流電圧を高調波成分を抑えた
直流電圧に変換することのできる電源装置を提供するこ
とを目的としている。

【００１５】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明による電源装置は、交流電圧が
印加されることによって整流された直流電圧を出力する
ブリッジ整流器と、高電圧側にコイル、低電圧側にスイ
ッチング素子となるように該ブリッジ整流器の出力端子
間にコイル，平滑コンデンサおよびスイッチング素子を
直列接続して配置した直列回路と、該直列回路のスイッ
チング素子に印加されるパルス波形の制御信号を周波数
が固定のパルス幅変調によって制御する制御回路と、前
記ブリッジ整流器と直列回路の低電圧側との間に接続さ
れ、ブリッジ整流器から出力される電流を検出する電流
検出抵抗と、前記制御回路に接続された第１の基準電圧
を有する第１の電源と、前記制御回路に接続された第２
の基準電圧を有する第２の電源と、前記電流検出抵抗に
よって検出された検出信号と第１の電源から出力される
第１の基準電圧との入力を受けて前記制御回路に対して
比較信号を出力する比較回路とを備え、前記制御回路
は、基本三角波を発生する三角波発生器と、該三角波発
生器から出力される基本三角波と第２の電源から出力さ
れる第２の基準電圧とを比較することにより、第２の基
準電圧によって設定されるパルス幅をもった基準パルス
を出力する基準パルス幅変調回路と、該基準パルス幅変
調回路と比較回路の出力側に接続され、前記比較回路か
ら出力される比較信号と基準パルス幅変調回路から出力
される基準パルスとによって設定された制御信号を前記
スイッチング素子に出力する制御信号出力回路とから構
成したことにある。

【００１６】上記構成により、ブリッジ整流器から出力
される整流波形が平滑コンデンサの両端電圧より高いと
きには、該平滑コンデンサは充電されている期間であ
る。このとき、比較回路は電流検出抵抗によって検出さ
れる検出信号と第１の基準電圧とによって設定される比
較信号を出力する。一方、基準パルス幅変調回路は三角
波発生器から出力される基本三角波と第２の基準電圧と
によって設定される基準パルスを発生している。そし
て、制御信号出力回路では、前記比較回路から出力され
る比較信号と前記基準パルス幅変調回路から出力される
基準パルスによってパルス波の制御信号をスイッチング
素子に出力する。これによって、平滑コンデンサに充電
されるときの充電電流、即ち入力電流の立上がり時のピ
ーク値を規制すると共に、導通角を設定する。

【００１７】請求項２の発明は、交流電圧が印加される
ことによって整流された直流電圧を負荷側に出力するブ
リッジ整流器と、高電圧側にコイル、低電圧側にスイッ
チング素子となるように該ブリッジ整流器の出力端子間
にコイル，平滑コンデンサおよびスイッチング素子を直
列接続して配置した直列回路と、該直列回路のスイッチ
ング素子に印加されるパルス波形の制御信号を周波数が
固定のパルス幅変調によって制御する制御回路と、前記
ブリッジ整流器と直列回路の低電圧側との間に接続さ
れ、ブリッジ整流器から出力される電流を検出する第１
の電流検出抵抗と、負荷と直列回路の低電圧側との間に
接続され、該負荷に流れる電流を検出する第２の電流検
出抵抗と、該第２の電流検出抵抗によって検出された検
出信号と前記第１の電流検出抵抗によって検出された検
出信号とに基づいて第１の基準電圧を設定する第１の基
準電圧設定回路と、前記第２の電流検出抵抗によって検
出された検出信号に基づいて第２の基準電圧を設定する
第２の基準電圧設定回路と、前記電流検出抵抗によって
検出された検出信号と第１の基準電圧設定回路によって
設定された第１の基準電圧との入力を受けて前記制御回
路に対して比較信号を出力する比較回路とを備え、前記
制御回路は、基本三角波を発生する三角波発生器と、該
三角波発生器から出力される基本三角波と第２の基準電
圧設定回路によって設定された第２の基準電圧とを比較
することにより、第２の基準電圧によって設定されるパ
ルス幅をもった基準パルスを出力する基準パルス幅変調
回路と、該基準パルス幅変調回路と比較回路の出力側に
接続され、前記比較回路から出力される比較信号と基準
パルス幅変調回路から出力される基準パルスによって設
定された制御信号を前記スイッチング素子に出力する制
御信号出力回路とから構成したことにある。

【００１８】上記構成により、第１の基準電圧設定回路
では、ブリッジ整流器から出力される電流を第１の電流
検出抵抗で検出信号として検出し、負荷を流れる電流を
第２の電流検出抵抗で検出信号として検出し、これらの
検出信号によって第１の基準電圧を設定する。また、第
２の基準電圧設定回路では、負荷を流れる電流を第２の
電流検出抵抗で検出信号として検出し、この検出信号に
よって第２の基準電圧を設定する。そして、ブリッジ整
流器から出力される整流波形が平滑コンデンサの両端電
圧よりも高いときには、該平滑コンデンサが充電されて
いる期間であるから、比較回路は第１の電流検出抵抗に
よって検出される検出信号と第１の基準電圧とによって
設定された比較信号を出力する。一方、基準パルス幅変
調回路は三角波発生器から出力される基本三角波と第２
の基準電圧とによって設定される基準パルスを発生して
いる。そして、制御信号出力回路は、前記比較回路から
出力される比較信号と前記基準パルス幅変調回路から出
力される基準パルスとによってパルス波の制御信号をス
イッチング素子に出力する。これによって、平滑コンデ
ンサに充電されるときの充電電流、即ち入力電流の立上
がり時のピーク値を規制すると共に、導通角を決定す
る。さらに、負荷が変動したときには、その変動を第２
の電流検出抵抗で検出し、この検出信号に基づいて第１
の基準電圧と第２の基準電圧を設定し直し、この各基準
電圧から制御信号を設定して負荷変動に対して入力電流
の立上がり時のピーク値と導通角を設定する。

【００１９】請求項３の発明は、前記制御信号出力回路
は、比較回路から出力される比較信号と基準パルス幅変
調回路から出力される基準パルスとのいずれかが入力さ
れた場合に、制御信号を出力するのを許す論理和回路か
ら構成したことにある。

【００２０】上記構成により、論理和回路は比較信号と
基準パルスとのいずれか一方がＯＮ状態であるときに制
御信号をスイッチング素子に出力するから、ブリッジ整
流器から出力される整流波形によって平滑コンデンサが
充電されている期間では、スイッチング素子が基準パル
スによってスイッチング動作を行い、入力電流の立上が
り時のピーク値を規制すると共に、導通角を設定する。

【００２１】請求項４の発明は、前記直列回路の両端に
はフィルタコンデンサを接続したことにある。

【００２２】上記構成により、前記制御信号出力回路か
らスイッチング素子に制御信号を出力し、この制御信号
によって平滑コンデンサへの充電電流（入力電流）を基
準パルスによってＯＮ／ＯＦＦ動作され、このときの充
電電流を平滑化する。

【００２３】請求項５の発明は、前記直列回路を構成す
るコイルと平滑コンデンサには並列にダイオードを接続
したことにある。

【００２４】上記構成により、スイッチング素子が開成
したときに、コイル，平滑コンデンサ，ダイオードで閉
回路を構成することにより、コイル両端に蓄えられたエ
ネルギがスイッチング素子に印加されるのを防止し、該
スイッチング素子の保護を図ると共に、コイルのエネル
ギを平滑コンデンサに回生してエネルギの消費を低減す
る。

【００２５】

【発明の実施の形態】以下、本発明による実施の形態を
添付図面に従って詳細に説明する。

【００２６】なお、実施の形態では前述した従来技術と
同一の構成要素に同一の符号を付し、その説明を省略す
るものとする。

【００２７】まず、第１の実施例を図１ないし図７に基
づいて説明するに、図１では本実施例の概略を示し、図
２では実際の回路図について示す。

【００２８】図１中、１１はブリッジ整流器２の出力端
子間に接続された直列回路を示し、該直列回路１１には
高電圧側からコイル１２，平滑コンデンサ１３，スイッ
チング素子となる電界効果型トランジスタ１４（以下、
ＦＥＴ１４という）が順次直列に接続され、該ＦＥＴ１
４のゲート端子には後述するＰＷＭ用ＩＣ２３の出力端
子が接続されている。

【００２９】１５は直列回路１１のうち高電圧側に位置
したコイル１２と平滑コンデンサ１３に並列接続された
ダイオードを示し、該ダイオード１５は高電圧側がアノ
ード側となるように接続され、ＦＥＴ１４が開成したと
きに、ダイオード１５，コイル１２，平滑コンデンサ１
３で閉回路を構成し、前記コイル１２に蓄えられたエネ
ルギがＦＥＴ１４に直接印加されるのを防止して、該Ｆ
ＥＴ１４の保護を図るものである。

【００３０】１６は直列回路１１と並列に接続されたフ
ィルタコンデンサを示し、該フィルタコンデンサ１６
は、商用電源１とブリッジ整流器２との間に接続された
後述のチョークコイル３８と共にローパスフィルタを構
成し、図７の５段，６段に示すように、ＦＥＴ１４を流
れる電流ｉを平滑することにより入力電流Ｉのような波
形に成形するものである。

【００３１】１７はブリッジ整流器２の出力端子間に、
前記直列回路１１と並列接続された負荷となるＤＣ−Ｄ
Ｃコンバータを示し、該ＤＣ−ＤＣコンバータ１７はト
ランス１８の１次側巻線とスイッチング用のトランジス
タ１９が直列接続され、前記トランス１８の２次側巻線
にはダイオード２０，２０、チョークコイル２１および
平滑コンデンサ２２が接続され、出力側には図示しない
被駆動部位が接続され、該被駆動部位には脈動を抑えた
直流電圧が印加される。なお、図２中のＤＣ−ＤＣコン
バータ１７では、トランス１８の２次側は省略してい
る。

【００３２】２３はパルス幅変調用ＩＣ（以下、ＰＷＭ
用ＩＣ２３という）で、該ＰＷＭ用ＩＣ２３は周波数ｆ
0 （例えば、５０〜１００ｋＨz ）の基本三角波ＶA を
出力する三角波発生器２４と、反転入力端子に該三角波
発生器２４が接続され、非反転入力端子に後述する第２
の電源３０が接続され、入力される基本三角波ＶA と第
２の基準電圧Ｖ2 とによってパルス幅を変調した基準パ
ルスＶB を発生させるＰＷＭコンパレータ２５と、一方
の入力端子が該ＰＷＭコンパレータ２５に、他方の入力
端子が外部に接続された比較回路２９にそれぞれ接続さ
れ、出力端子が前記ＦＥＴ１４のゲート端子に接続され
た制御信号出力回路としてのオア回路２６とから大略構
成されている。また、本実施例ではテキサスインスツル
メンツ社製のＴＬ４９４を使用し、図３はその構成を示
すもので、該ＴＬ４９４は、基準電圧発生部、発振部、
休止期間調整部、２個の誤差増幅器、ＰＷＭコンパレー
タおよび出力部等から構成されている。

【００３３】ここで、前記オア回路２６は、入力される
ＰＷＭコンパレータ２５から基準パルスＶB と比較回路
２９から比較信号ＶC とによって、ＦＥＴ１４のＯＮ／
ＯＦＦ制御を行うパルス波形となる制御信号ＶD を成形
する。

【００３４】また、前記ＰＷＭコンパレータ２５は基準
パルス幅変調回路として構成され、該ＰＷＭコンパレー
タ２５の基準パルスＶB のパルス幅は、基本三角波ＶA
とスレシホールドレベルとなる第２の基準電圧Ｖ2 とを
比較することにより設定されている。例えば、図４に示
すように、電圧値の高い第２の基準電圧Ｖ2 のときに
は、中段の基準パルスＶB のようにパルス幅の長い波形
となり、電圧値の低い第２の基準電圧Ｖ2 ′のときに
は、下段に示す基準パルスＶB ′のようにパルス幅の短
い波形となる。なお、この変調方式では、基本三角波Ｖ
A の周波数ｆが基準パルスＶB の周波数となり周波数ｆ
は固定となっている。

【００３５】２７は抵抗値Ｒ1 を有する電流検出抵抗
で、該電流検出抵抗２７はブリッジ整流器２の出力端子
と直列回路１１の低電圧側との間に接続され、図６のよ
うに、該電流検出抵抗２７を流れる電流値を抵抗電圧Ｖ
R1として検出している。

【００３６】２８は第１の電源で、該第１の電源２８は
第１の基準電圧Ｖ1 を有し、比較回路２９の反転入力端
子に接続されている。

【００３７】２９はＰＷＭ用ＩＣ２３外に設けられた比
較回路で、該比較回路２９の非反転入力端子は第１の電
源２８と前記電流検出抵抗２７とブリッジ整流器２との
間に接続され、反転入力端子はアースに接続され、出力
端子はオア回路２６の他方の入力端子に接続されてい
る。

【００３８】３０は第２の電源で、該第２の電源３０は
第２の基準電圧Ｖ2 を有し、ＰＷＭコンパレータ２５の
非反転入力端子に接続されている。

【００３９】また、図２では、前記比較回路２９の構成
を具体化したもので、該比較回路２９は、ＯＰアンプ３
１と、該ＯＰアンプ３１の非反転入力端子に接続された
入力抵抗３２と、前記ＯＰアンプ３１の出力端子と非反
転入力端子との間に接続された負帰還抵抗３３と、前記
入力抵抗３２の入力側に並列接続された抵抗３４，３５
とからなり、一方の抵抗３４は第１の電源２８を介して
アースに接続され、他方の抵抗３５は電流検出抵抗２７
とブリッジ整流器２の出力端子との間に接続されてい
る。また、ＯＰアンプ３１の反転入力端子は該ＯＰアン
プ３１のマイナス側電源端子と電流検出抵抗２７の出力
側に接続され、該反転入力端子には０Ｖが印加される。

【００４０】そして、前記ＯＰアンプ３１の非反転入力
端子には、図６に示すように、電流検出抵抗２７で検出
された抵抗電圧ＶR1に、第１の電源２８から出力される
第１の基準電圧Ｖ1 と抵抗３４，３５の抵抗値によって
設定された電圧ΔＶだけ加算された中段の検出電圧ＶE
が入力される。さらに、ＯＰアンプ３１の出力電圧ＶC
と抵抗３２，３３で設定された電圧ΔＶ0 が加算され
る。これは見掛け上、ＯＰアンプ３１の出力電圧ＶC が
直流電源ＶCCとなっているとき、反転入力端子に−ΔＶ
0 が入力された場合と同等となり、入力電流の立上がり
時、即ち電流検出抵抗２７で検出された抵抗電圧ＶR1の
立下がり時には電圧ΔＶと電圧ΔＶ0 の和が検出電圧と
なる。一方、入力電流が立下がる時には、ＯＰアンプ３
１の出力電圧ＶC は０Ｖとなっているので電圧ΔＶ0 は
０Ｖとなり、この時の検出電圧ＶEはΔＶとなる。この
結果、下段の比較信号ＶC となるパルス信号を得ること
ができ、該比較信号ＶC はＦＥＴ１４がＯＮとなるＯＮ
時間ｔA とＦＥＴ１４が繰返してスイッチング動作を行
うスイッチング時間ｔB とを設定している。

【００４１】また、図２中の抵抗３６はＰＷＭ用ＩＣ２
３の６番ピンに、コンデンサ３７は５番ピンにそれぞれ
接続されるもので、該抵抗３６の抵抗値とコンデンサ３
７の静電容量によって、前記三角波発生器２４の周波数
を設定するものである。

【００４２】さらに、商用電源１とブリッジ整流器２と
の間にはチョークコイル３８が接続され、ブリッジ整流
器２の入力端子間にコンデンサ３９を接続してもよい。

【００４３】一方、ＰＷＭ用ＩＣ２３の８番ピンとＦＥ
Ｔ１４のゲートとの間には抵抗４０Ａが接続され、該抵
抗４０Ａと１２番ピンとのC 接続点と、直流電源ＶCCと
の間には抵抗４０Ｂが接続され、該ＯＰアンプ３１のプ
ラス側電源端子、ＰＷＭ用ＩＣ２３の１２番ピン、抵抗
４０Ｂには別途の直流電源ＶCCから直流電圧を印加して
いる。

【００４４】本実施例による電源装置は上述した如くに
構成されるが、次に動作について図５ないし図７に基づ
いて説明する。

【００４５】まず、商用電源１からは図５の上段に示す
ように、５０Ｈz の入力電圧Ｖが入力され、ＤＣ−ＤＣ
コンバータ１７には全波整流した後に、平滑コンデンサ
１３およびフィルタコンデンサ１６によって、中段に示
すような出力電圧Ｖ0 が入力される。このとき、本実施
例では、ＤＣ−ＤＣコンバータ１７における負荷は一定
であるから、後述する制御によって、下段のように立上
がり時のピーク値を抑えた入力電流Ｉを得ることができ
る。

【００４６】本装置はコンデンサインプット型整流回路
として構成されているから、平滑コンデンサ１３の両端
電圧が整流出力電圧Ｖi よりも高いときには、ＤＣ−Ｄ
Ｃコンバータ１７へは平滑コンデンサ１３が放電して電
荷を供給する。一方、出力電圧Ｖ0 が平滑コンデンサ１
３の両端電圧よりも高くなると、該平滑コンデンサ１３
に充電を開始する。なお、平滑コンデンサ１３に充電さ
れる時間が一般には導通角となる。

【００４７】また、ＤＣ−ＤＣコンバータ１７のスイッ
チング用のトランジスタ１９がＯＮしたとき、フィルタ
コンデンサ１６と出力電圧Ｖ0 からＤＣ−ＤＣコンバー
タ１７に電荷が供給され、トランジスタ１９がＯＦＦし
たとき、フィルタコンデンサ１６は出力電圧Ｖ0 によっ
て充電される。一方、この動作と同時に、ＦＥＴ１４が
ＯＮしたときにフィルタコンデンサ１６と出力電圧Ｖ0
によって平滑コンデンサ１３が充電される。

【００４８】さらに、ＦＥＴ１４がＯＦＦしたときに
は、ダイオード１５，コイル１２，平滑コンデンサ１３
によって閉回路を構成し、前記コイル１２に蓄えられた
エネルギを平滑コンデンサ１３に充電することによっ
て、コイル１２に蓄えられたエネルギがＦＥＴ１４に印
加されるのを防止し、該ＦＥＴ１４の保護を図ると共
に、コイル１２の蓄えられたエネルギは平滑コンデンサ
１３に充電でき、エネルギの無駄をなくすことができ
る。

【００４９】次に、比較信号ＶC の設定について説明す
ると、図６のように、電流検出抵抗２７ではブリッジ整
流器２から出力される電流を抵抗電圧ＶR1（上段）とし
て検出し、検出した抵抗電圧ＶR1に第１の基準電圧Ｖ1
と抵抗３４，３５によって設定されるΔＶと、ＯＰアン
プ３１の出力電圧ＶC と抵抗３２，３３によって設定さ
れた電圧ΔＶ0 を加算して検出電圧ＶE （中段）とし、
該検出電圧ＶE をＯＰアンプ３１の非反転入力端子に入
力する。そして、該ＯＰアンプ３１では検出電圧ＶE と
０Ｖとを比較して比較信号ＶC （下段）を設定し、該比
較信号ＶC をＰＷＭ用ＩＣ２３の４番ピンに入力する。
また、この比較信号ＶC により、ＦＥＴ１４のゲートに
出力される制御信号ＶD の出力範囲となるスイッチング
時間ｔBの時間設定を行っている。

【００５０】さらに、前記制御信号ＶD ではスイッチン
グ時間ｔB の開始も設定しているから、入力電流Ｉの立
上がり時のピーク値の規制を図ることができる。即ち、
入力電圧Ｖが平滑コンデンサ１３の両端側電圧よりも高
くなったときには、該平滑コンデンサ１３を充電すべく
充電電流が発生する。そして、この入力電流が発生して
いる間、前記ＦＥＴ１４を繰返しＯＮ／ＯＦＦすること
によって充電電流のピーク値を低くしようとする。そし
て、スイッチング時間ｔB の開始を、入力電圧Ｖが平滑
コンデンサ１３の両端電圧を越えて入力電流が流れ始
め、入力電流を検出して得られた比較信号ＶC の立下が
りにすることによって、入力電流の立上がり時のピーク
値を決めることができる。このように、制御信号ＶD に
よって入力電流の立上がり時のピーク値を制御すること
ができる。

【００５１】一方、ＰＷＭ用ＩＣ２３内のＰＷＭコンパ
レータ２５では、前述した如く、抵抗３４とコンデンサ
３７によって周波数が設定された基本三角波ＶA と第２
の電源３０から出力される第２の基準電圧Ｖ2 によって
所定のデューティ比となる基準パルスＶB が形成され、
該第２の基準電圧Ｖ2 の値を高くすると基準パルスＶB
のパルス幅は長くなり、第２の基準電圧Ｖ2 を低くする
と基準パルスＶB のパルス幅は短くなる。

【００５２】そして、オア回路２６では、入力される基
準パルスＶB （図７中の３段目）と比較信号ＶC （２段
目）によって制御信号ＶD （４段目）が設定され、該制
御信号ＶD はＦＥＴ１４のゲートに出力される。

【００５３】ここで、平滑コンデンサ１３に充電電流が
流れるとエネルギが蓄積され、平滑コンデンサ１３の端
子間電圧が上昇する。そして、基準パルスＶB のパルス
幅が長いと、充電電流のピーク値が高くなり、１パルス
当たりの平滑コンデンサ１３に充電されるエネルギが多
くなって、そのエネルギが平滑コンデンサ１３の端子間
電圧を上昇させる。このように、１パルス毎に平滑コン
デンサ１３の端子間電圧を上昇させ、出力電圧Ｖ0 と平
滑コンデンサ１３の端子電圧の差が小さくなるにつれて
充電電流のピーク値が低くなり、その結果入力電流も小
さくなる。従って、入力電流によって変化する検出電圧
ＶE が０Ｖとなった時点で、スイッチング動作が完了す
る。

【００５４】また、基準パルスＶB のパルス幅が短い
と、充電電流のピーク値は低く、１パルス当たりの平滑
コンデンサ１３に充電されるエネルギは小さくなり、１
パルス毎に平滑コンデンサ１３の端子間電圧の上昇が少
なく、平滑コンデンサ１３の端子間電圧が入力電圧Ｖと
等しくなるまでの時間が、基準パルスＶB のパルス幅が
長くなってるときよりも長い時間を要する。従って、基
準パルスＶB のパルス幅により、基準電圧Ｖ2 による導
通角ｔ0 が設定される。

【００５５】これにより、ＦＥＴ１４のドレインとソー
ス間には図７の５段目のような断続的な電流ｉが流れる
ものの、入力側に位置したコイル３８と後段に接続した
フィルタコンデンサ１６によってローパスフィルタを構
成しているから、該ローパスフィルタによって平均化し
た略台形状の入力電流Ｉとすることができ、しかも入力
電流Ｉの立上がり時のピーク値を規制することができ
る。

【００５６】かくして、本実施例では、ＰＷＭ制御を用
いて導通角ｔ0 の範囲でＦＥＴ１４を制御することによ
り、入力電流Ｉの流れ始めのピーク値の発生を防止する
と共に、当該装置はコンデンサインプット型整流回路に
比べて入力電流Ｉの立上がり時のピーク値を低く抑える
と共に、全体の波形を略台形状にすることができ、高調
波を抑えると共に力率を高め、短い導通角ｔ0 でクラス
Ａの電源装置を構成することができる。

【００５７】従って、昇圧型アクティブフィルタ回路に
対しても、出力電圧Ｖ0 の昇圧はなく、構成部品は耐圧
の高い部品を使用する必要がなく汎用部品で構成するこ
とができ、コスト低減を図ることができる。

【００５８】次に、図８ないし図１５に本発明による第
２の実施例を示すに、本実施例の特徴は、負荷と直列回
路の低電圧側との間に、負荷に印加される電流を検出す
る電流検出抵抗を接続し、該電流検出抵抗から信号によ
って第１の基準電圧と第２の基準電圧を設定し、負荷変
動に対して入力電流を追従できるようにしたものであ
る。

【００５９】なお、本実施例では、前述した第１の実施
例と同一の構成要素には同一の符号を付し、その説明を
省略するものとする。また、図８では本実施例の概略を
示し、図９では実際の回路図を示す。さらに、第１の実
施例で述べた電流検出抵抗２７は本実施例では第１の電
流検出抵抗２７となる。

【００６０】図８中、４１は抵抗値Ｒ2 を有する第２の
電流検出抵抗を示し、該第２の電流検出抵抗４１は直列
回路１１の低電圧側とＤＣ−ＤＣコンバータ１７との間
に接続されている。

【００６１】４２は積分回路で、該積分回路４２は抵抗
４３とコンデンサ４４とをＬ型に配置して接続し、第２
の電流検出抵抗４１で検出される抵抗電圧ＶR2を平均化
して積分信号Ｖa を出力するものである。

【００６２】４５は増幅回路を示し、該増幅回路４５は
図９に示すように、ＯＰアンプ４６と、該ＯＰアンプ４
６の反転入力端子とアースとの間に接続された抵抗４７
と、前記ＯＰアンプ４６の反転入力端子と出力端子との
間に接続された負帰還抵抗４８とからなり、非反転入力
端子には前記積分回路４２が接続される。そして、該増
幅回路４５の増幅率はａとなり、出力端子から出力され
る増幅信号Ｖb は数１のようになる。

【００６３】

【数１】Ｖb ＝ａ×Ｖa

【００６４】４９は第１の基準電圧設定回路で、該第１
の基準電圧設定回路４９は増幅回路４５の出力側に接続
され、比較回路２９に入力される第１の基準電圧Ｖ1 を
出力するものである。

【００６５】５０は第２の基準電圧設定回路で、該第２
の基準電圧設定回路５０は増幅回路４５の出力側に接続
され、ＰＷＭ用ＩＣ２３に入力される第２の基準電圧Ｖ
2 を出力するものである。

【００６６】ここで、前記第１の基準電圧設定回路４９
は、図９に示すように、ＯＰアンプ５１と、該ＯＰアン
プ５１の非反転入力端子と増幅回路４５との間に接続さ
れた入力抵抗５２と、ＯＰアンプ５１の非反転入力端子
とアースとの間に接続された抵抗５３と、ＯＰアンプ５
１の反転入力端子とアースとの間に直列接続された抵抗
５４と電圧値Ｖc を有する電池５５と、ＯＰアンプ５１
の反転入力端子と出力端子との間に接続された負帰還抵
抗５６とからなる。ここで、第１の基準電圧設定回路４
９から出力される電圧を第１の基準電圧Ｖ1 としたと
き、該第１の基準電圧設定回路４９による第１の基準電
圧Ｖ1 は数２のように設定できる。

【００６７】

【数２】Ｖ1 ＝Ｖb −Ｖc ＝ａ×Ｖa −Ｖc

【００６８】また、前記第２の基準電圧設定回路５０
は、増幅信号Ｖb とアースとの間に直列接続された抵抗
値Ｒ3 を有する抵抗５７，抵抗値Ｒ4 を有する抵抗５
８，電圧値Ｖd を有する電池５９と、抵抗５７，５８間
とアースとの間に直列接続された抵抗値Ｒ5 を有する抵
抗６０と抵抗値Ｒ6 を有する抵抗６１とからなる。ここ
で、第２の基準電圧設定回路５０から出力される電圧を
第２の基準電圧Ｖ2 としたときに、該第２の基準電圧Ｖ
2 は数３のように仮定される。

【００６９】

【数３】Ｖ2 ＝ｃ×Ｖa −Ｖd 但し、ｃ：定数

【００７０】ここで、Ｖb ＝ａ×Ｖa であるから、数３
は数４のように変形できる。

【００７１】

【数４】

【００７２】これにより、第２の基準電圧設定回路５０
中の抵抗５７，５８，６０，６１は、ｃ／（ａ＋ｃ）を
抵抗５７，５８で構成し、（ａ＋ｃ）／ａを抵抗６０，
６１で構成すればよい。

【００７３】なお、ＯＰアンプ３１，４６，５１のプラ
ス側出力端子と、ＰＷＭ用ＩＣ２３の１２番ピンおよび
抵抗４０Ｂは別途の直流電源ＶCCに接続されている。

【００７４】このように構成される本実施例による電源
装置においては、ＤＣ−ＤＣコンバータ１７が変動しな
いときの制御については、前述した第１の実施例と同様
に行うことができ、入力電流Ｉの立上がり時のピーク値
を抑えることができ、高調波を低減して脈動の少ない直
流電源に変換することができる。

【００７５】さらに、本実施例では、負荷となるＤＣ−
ＤＣコンバータ１７に流れる入力電流Ｉを検出する第２
の電流検出抵抗４１を接続しているから、該電流検出抵
抗４１で検出した抵抗電圧ＶR2を積分回路４２を増幅回
路４５を介して増幅信号Ｖbに変換した後に、第１の基
準電圧設定回路４９で第１の基準電圧Ｖ1 を出力し、第
２の基準電圧設定回路５０で第２の基準電圧Ｖ2 を出力
する。

【００７６】ここで、図１０および図１１に示すよう
に、ＤＣ−ＤＣコンバータ１７がある一定の負荷となっ
ているときには、第２の電流検出抵抗４１でこの負荷に
対応した抵抗電圧ＶR20 として検出し、この抵抗電圧Ｖ
R20 は積分回路４２および増幅回路４５を介して増幅信
号Ｖb0となる。

【００７７】そして、第１の基準電圧設定回路４９で設
定される第１の基準電圧Ｖ10は、第２の電流検出抵抗４
１で検出された抵抗電圧ＶR20 を積分した積分信号Ｖa0
を、前記数２に代入することにより設定される。また、
比較回路２９を構成するＯＰアンプ３１の非反転入力端
子には、第１の電流検出抵抗２７で検出された抵抗電圧
ＶR10 に、この第１の基準電圧Ｖ10と抵抗３４，３５に
よって設定された電圧ΔＶ0 を加算した検出電圧ＶE0が
入力される。

【００７８】そして、抵抗電圧ＶR10 の立下がり時に
は、ＯＰアンプ３１の出力電圧ＶC に抵抗３２，３３で
設定される電圧ΔＶ0 を加算して検出電圧ＶE0とし、こ
の検出電圧ＶE0とアースとを比較することにより、ＯＮ
時間ｔA0、スイッチング時間ｔB0となるパルス状の比較
信号ＶC0をＰＷＭ用ＩＣ２３の４番ピンに出力する。

【００７９】一方、第２の基準電圧設定回路５０で設定
される第２の基準電圧Ｖ20は、第２の電流検出抵抗４１
で検出された抵抗電圧ＶR20 を積分した積分信号Ｖa0
を、前記数３に代入することにより設定され、該第２の
基準電圧Ｖ20をＰＷＭ用ＩＣ２３の１６番ピンに出力さ
れる。また、該ＰＷＭ用ＩＣ２３では、入力された第２
の基準電圧Ｖ20により、前記第１の実施例で示した図４
のように、基本三角波ＶA と第２の基準電圧Ｖ20とをＰ
ＷＭコンパレータ２５で比較することにより、パルス幅
Ｔ10の基準パルスＶB0を出力する。

【００８０】さらに、ＰＷＭ用ＩＣ２３内では、比較回
路２９から出力される比較信号ＶC0と、ＰＷＭコンパレ
ータ２５から出力される基準パルスＶB0とをオア回路２
６に入力し、該オア回路２６からは、図１１の２段目に
示す制御信号ＶD0をＦＥＴ１４のゲートに出力する。こ
のとき、制御信号ＶD0は、ＯＮ時間ｔA0の間は、連続的
にＯＮ状態を維持する波形となり、スイッチング時間ｔ
B0の間は、周波数ｆ0でパルス幅Ｔ10の間ＯＮ状態とな
るＯＮ／ＯＦＦを繰返すパルス波形に設定される。

【００８１】これにより、ＦＥＴ１４を流れる電流ｉ0
は、図１１の３段目の波形となり、この電流ｉ0 をフィ
ルタコンデンサ１６によって平滑することによって、下
段の入力電流Ｉ0 を得ることができる。この結果、第１
の実施例と同様に、第１の基準電圧Ｖ10により入力電流
Ｉ0 の立上がり時のピーク値を低く抑えると共に、第２
の基準電圧Ｖ20から設定されるパルス幅Ｔ10の基準パル
スＶB0により全体の波形を略台形状にすることができ
る。これにより、高調波を抑え、力率を高めることがで
きる。なお、導通角は図１１の下段に示すようなｔ00の
範囲となる。

【００８２】次に、負荷となるＤＣ−ＤＣコンバータが
変動したときについて図１２ないし図１６に示すに、負
荷が高くなったときの状態を、図１２および図１３に基
づいて説明する。

【００８３】まず、第２の電流検出抵抗４１でこの負荷
に流れる電流に対応した抵抗電圧ＶR2H を検出し、この
抵抗電圧ＶR2H は積分回路４２および増幅回路４５を介
して増幅信号ＶbHとなる。このとき、前記抵抗電圧ＶR2
H は前述した負荷変動のない抵抗電圧ＶR20 よりも大き
くなるため、増幅回路４５から出力される増幅信号ＶbH
も前記増幅信号Ｖb0よりも大きくなる。

【００８４】そして、第１の基準電圧設定回路４９で設
定される第１の基準電圧Ｖ1Hは、前記数２に増幅信号Ｖ
bHを代入して算出され、該第１の基準電圧Ｖ1Hは高い電
圧値となる。そして、比較回路２９を構成するＯＰアン
プ３１の非反転端子には、第１の電流検出抵抗２７で検
出された抵抗電圧ＶR1H に、この第１の基準電圧Ｖ1Hと
抵抗３４，３５によって設定された電圧ΔＶH と、ＯＰ
アンプ３１の出力電圧ＶC に抵抗３２，３３によって設
定された電圧ΔＶ0 を加算した検出信号ＶEHが入力さ
れ、この検出信号ＶEHとアースとを比較することによ
り、ＯＮ時間ｔAH、スイッチング時間ｔBHを有するパル
ス状の比較信号ＶCHをＰＷＭ用ＩＣ２３の４番ピンに出
力する。なお、該比較信号ＶCHと前記比較信号ＶC0とを
比べると、ＯＮ時間ｔAH＞ｔA0、スイッチング時間ｔBH
＜ｔB0となる。

【００８５】一方、第２の基準電圧設定回路５０で設定
される第２の基準電圧Ｖ2Hは、第２の電流検出抵抗４１
で検出された抵抗電圧ＶR2H を積分した積分信号ＶaH
を、前記数３に代入することにより設定され、該第２の
基準電圧Ｖ2HをＰＷＭ用ＩＣ２３の１６番ピンに出力す
る。また、該ＰＷＭ用ＩＣ２３では、入力された第２の
基準電圧Ｖ2Hにより、前記第１の実施例で示した図４の
ように、基本三角波ＶAと第２の基準電圧Ｖ2HとをＰＷ
Ｍコンパレータ２５で比較することにより、パルス幅Ｔ
1Hの基準パルスＶBHを出力する。なお、パルス幅Ｔ1H＞
Ｔ10となる。

【００８６】さらに、ＰＷＭ用ＩＣ２３内では、比較信
号ＶCHと基準パルスＶBHとをオア回路２６に入力し、図
１３の２段目に示す制御信号ＶDHをＦＥＴ１４のゲート
に出力する。このとき、制御信号ＶDHは、ＯＮ時間ｔAH
の間は、連続的にＯＮ状態を維持する波形となり、スイ
ッチング時間ｔBHの間は、周波数ｆ0 でパルス幅Ｔ1Hの
間ＯＮ状態となるＯＮ／ＯＦＦを繰返すパルス波形とな
り、該スイッチング時間ｔBHにおける波形は、短い時間
内に周波数ｆ0 毎にＯＮ状態を長くしたパルス波形とな
る。

【００８７】これにより、ＦＥＴ１４を流れる電流ｉH
は、図１３の３段目の波形となり、この電流ｉH をフィ
ルタコンデンサ１６によって平滑することによって、前
記入力電流Ｉ0 に比べて底辺が等しく、高さ寸法が高い
略台形状の入力電流ＩH を得ることができる。この結
果、第１の実施例と同様に、入力電流ＩH の波形は、第
１の基準電圧Ｖ1Hにより入力電流Ｉ0 の立上がり時のピ
ーク値を低く抑えると共に、第２の基準電圧Ｖ2Hから設
定されるパルス幅Ｔ1Hの基準パルスＶBHにより全体の波
形を略台形状にすることができ、高調波を抑え、力率を
高めることができる。なお、導通角は図１３の下段に示
すようなｔ0H（ｔ0H≒ｔBH）となる。

【００８８】さらに、負荷となるＤＣ−ＤＣコンバータ
が変動して、負荷が低くなったときの状態を、図１４お
よび図１５に基づいて説明するに、この場合でも前述し
た負荷を高くした場合とほぼ同様の動作を行うので、個
々における回路動作の説明は省略し、その結果のみを述
べる。

【００８９】まず、第２の電流検出抵抗４１では、負荷
となるＤＣ−ＤＣコンバータ１７を流れる電流に対応し
た抵抗電圧ＶR2L を検出し、この抵抗電圧ＶR2L は抵抗
電圧ＶR20 よりも低い値となる。そして、この抵抗電圧
ＶR2L により、第１の基準電圧Ｖ1Lと第２の基準電圧Ｖ
2Lとは設定されるから、いずれも第１の実施例で用いた
電圧値よりも低い値となる。このため、前記比較回路２
９から出力される比較信号ＶCLと前記比較信号ＶC0とを
比べると、ＯＮ時間ｔAL≒ｔA0、スイッチング時間ｔBL
≒ｔB0となる。

【００９０】一方、ＰＷＭ用ＩＣ２３に入力された第２
の基準電圧Ｖ2Lにより、前記第１の実施例で示した図４
のように、基本三角波ＶA と第２の基準電圧Ｖ2LとをＰ
ＷＭコンパレータ２５で比較することにより、パルス幅
Ｔ1Lの基準パルスＶBLを出力する。なお、パルス幅Ｔ1L
＜Ｔ10となっている。

【００９１】さらに、ＰＷＭ用ＩＣ２３内では、比較信
号ＶCLと基準パルスＶBLとをオア回路２６に入力し、図
１５の２段目に示す制御信号ＶDLをＦＥＴ１４のゲート
に出力する。このとき、制御信号ＶDLは、ＯＮ時間ｔAL
の間は、連続的にＯＮ状態を維持する波形となり、スイ
ッチング時間ｔBLの間は、周波数ｆ0 でパルス幅Ｔ1Lの
間ＯＮ状態とするＯＮ／ＯＦＦを繰返すパルス波形とな
り、該スイッチング時間ｔBLは、長い時間内に周波数ｆ
0 毎にＯＮ状態を短くしたパルス波となる。

【００９２】これにより、ＦＥＴ１４を流れる電流ｉL
は、図１５の３段目の波形となり、この電流ｉL をフィ
ルタコンデンサ１６により平滑することによって、前記
入力電流Ｉ0 に比べて底辺が長く、高さ寸法が短い略台
形状の入力電流ＩL を得ることができる。この結果、第
１の実施例と同様に、入力電流ＩL の波形は、入力電流
Ｉ0 の立上がり時のピーク値を抑えると共に、全体の波
形を略台形状にすることができる。なお、導通角ｔ0Lは
スイッチング時間ｔBLと等しくなる。

【００９３】かくして、本実施例による電源装置におい
ては、ＤＣ−ＤＣコンバータ１７が変動しないときの制
御については、前述した第１の実施例と同様に行うこと
ができ、入力電流Ｉの立上りを抑えることができ、高調
波を低減して脈動の少ない直流電源に変換することがで
きる。

【００９４】しかも、負荷（ＤＣ−ＤＣコンバータ１
７）の変動に追従して、制御信号ＶDのＯＮ時間ｔA と
スイッチング時間ｔB とを設定し、さらにスイッチング
時間ｔB に出力されるパルス波形のパルス幅Ｔ1 を設定
するようにしたから、図１１の入力電流Ｉ0 ，図１３の
入力電流ＩH ，図１５の入力電流ＩL にそれぞれ示すよ
うに、いずれも略台形状の波形とすることができ、確実
に高調波を低減することができる。

【００９５】この結果、本実施例による電源装置では、
負荷変動した場合であっても、これに対応させて入力電
流Ｉの波形に変形させることができ、入力電流Ｉの立上
がり時におけるピーク値を抑えて略台形状の波形とする
ことにより、高調波を低減させ、力率を高めた電源装置
を提供することができる。

【００９６】なお、前記各実施例では、制御回路をＰＷ
Ｍ用ＩＣ２３によって構成したが、本発明はこれに限ら
ず、論理回路または電子部品として構成してもよい。

【００９７】また、前記各実施例では、ＰＷＭ用ＩＣ２
３に内蔵された制御信号出力回路をオア回路２６として
構成したが、オア回路を構成するように複数の論理回路
で形成してもよいものである。

【００９８】

【発明の効果】以上詳述した如く、請求項１の本発明に
よれば、ブリッジ整流器から出力される整流波形によっ
てコンデンサが充電されている期間では、比較回路から
は電流検出抵抗によって検出される検出信号と第１の基
準電圧とによって設定される比較信号が出力される。一
方、基準パルス幅変調回路は、三角波発生器から出力さ
れる基本三角波と第２の基準電圧から第２の基準電圧と
によって設定される基準パルスを発生する。そして、制
御信号出力回路では、比較回路から出力される比較信号
と基準パルス幅変調回路から出力される基準パルスによ
り、パルス波の制御信号をスイッチング素子に出力す
る。これにより、コンデンサに充電されるときの入力電
流の立上り時のピーク値を抑制すると共に、導通角を設
定し、該入力電流を略台形状の波形とすることにより、
高調波を抑え、力率の補正を行うことができる。

【００９９】請求項２の発明によれば、第１の基準電圧
設定回路では、ブリッジ整流器から出力される電流を第
１の電流検出抵抗で検出信号として検出し、負荷を流れ
る電流を第２の電流検出抵抗で検出信号として検出し、
これらの検出信号によって第１の基準電圧を設定する。
また、第２の基準電圧設定回路では、負荷を流れる電流
を第２の電流検出抵抗で検出信号として検出し、この検
出信号によって第１の基準電圧を設定する。そして、ブ
リッジ整流器から出力される整流波形によってコンデン
サが充電されている期間では、比較回路は第１の電流検
出抵抗によって検出される検出信号と第１の基準電圧と
によって比較信号を出力し、一方基準パルス幅変調回路
は三角波発生器から出力される基本三角波と第２の基準
電圧によって設定される基準パルスを発生する。そし
て、制御信号出力回路では、比較回路から出力される比
較信号と基準パルス幅変調回路から出力される基準パル
スとにより、パルス波の制御信号をスイッチング素子に
出力する。これにより、コンデンサに充電されるときの
入力電流の立上り時のピーク値を抑制すると共に、導通
角を設定し、高調波を抑えて力率の補正を行うことがで
きる。また、負荷が変動したときには、その変動を第２
の電流検出抵抗で検出し、この検出信号によって第１の
基準電圧と第２の基準電圧を設定し直し、この各基準電
圧から制御信号を設定して負荷変動に追従させることが
でき、入力電流の立上り時のピーク値を抑制し、高調波
を抑えて力率を高めることができる。

【０１００】請求項３の発明では、前記制御信号出力回
路を論理和回路から構成し、比較信号と基準パルスとの
いずれか一方がＯＮ状態であるときに制御信号をスイッ
チング素子に出力するから、ブリッジ整流器から出力さ
れる整流波形によってコンデンサが充電されている期間
では、スイッチング素子が基準パルスによってスイッチ
ング動作を行い、入力電流の立上り時のピーク値を規制
し、導通角度を設定でき、高調波を抑制して力率を高め
る。

【０１０１】請求項４の発明では、直列回路の両端にフ
ィルタコンデンサを接続することにより、制御信号出力
回路からスイッチング素子に制御信号を出力し、該スイ
ッチング素子をＯＮ／ＯＦＦ動作させるときに、平滑コ
ンデンサへの充電電流を平滑化してその波形を滑らかに
する。

【０１０２】請求項５の発明では、前記直列回路を構成
するコイルと平滑コンデンサには並列にダイオードを接
続することにより、スイッチング素子が開成したとき
に、コイル，平滑コンデンサ，ダイオードで閉回路を構
成し、該スイッチング素子が閉成時にコイルに蓄えられ
たエネルギが一斉にスイッチング素子に流れるのを防止
し、ダイオードを介して平滑コンデンサに充電でき、ス
イッチング素子の保護を図ると共に、エネルギの消費を
低減することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例による電源装置を示す概
略図である。

【図２】第１の実施例による電源装置を示す回路図であ
る。

【図３】第１の実施例に用いられるＰＷＭ用ＩＣの構成
図である。

【図４】基本三角波ＶA と基準パルスＶB ，ＶB ′を示
す波形図である。

【図５】入力電圧Ｖ，出力電圧Ｖ0 および入力電流Ｉを
示す波形図である。

【図６】抵抗電圧ＶR1，検出電圧ＶE および比較信号Ｖ
C を示す波形図である。

【図７】出力電圧Ｖ0 ，比較信号ＶC ，基準パルスＶB
，制御信号ＶD ，ＦＥＴを流れる電流ｉおよび入力電
流Ｉを示す波形図である。

【図８】本発明の第２の実施例による電源装置を示す概
略図である。

【図９】第２の実施例による電源装置を示す回路図であ
る。

【図１０】負荷変動のないときの抵抗電圧ＶR10 ，検出
電圧ＶE0および比較信号ＶC0を示す波形図である。

【図１１】負荷変動のないときの出力電圧Ｖ0 ，制御信
号ＶD0，ＦＥＴを流れる電流ｉ0および入力電流Ｉ0 を
示す波形図である。

【図１２】負荷が大きくなったときの抵抗電圧ＶR1H ，
検出電圧ＶEHおよび比較信号ＶCHを示す波形図である。

【図１３】負荷が大きくなったときの出力電圧Ｖ0 ，制
御信号ＶDH，ＦＥＴを流れる電流ｉH および入力電流Ｉ
H を示す波形図である。

【図１４】負荷が小さくなったときの抵抗電圧ＶR1L ，
検出電圧ＶELおよび比較信号ＶCLを示す波形図である。

【図１５】負荷が小さくなったときの出力電圧Ｖ0 ，制
御信号ＶDL，ＦＥＴを流れる電流ｉL および入力電流Ｉ
L を示す波形図である。

【図１６】第１の従来技術であるコンデンサインプット
型整流回路の回路図である。

【図１７】コンデンサインプット型整流回路による入力
電圧と入力電流を示す波形図である。

【図１８】第２の従来技術であるチョークコイルインプ
ット型整流回路の回路図である。

【図１９】チョークコイルインプット型整流回路による
入力電圧と入力電流を示す波形図である。

【図２０】第３の従来技術である昇圧型アクティブフィ
ルタ回路の回路図である。

【図２１】昇圧型アクティブフィルタ回路による入力電
圧と入力電流を示す波形図である。

【符号の説明】 １ 商用電源 ２ ブリッジ整流器 １１ 直列回路 １２ コイル １３ 平滑コンデンサ １４ 電界効果型トランジスタ（スイッチング素子） １６ フィルタコンデンサ １７ ＤＣ−ＤＣコンバータ（負荷） ２３ ＰＷＭ用ＩＣ（制御回路） ２４ 三角波発生器 ２５ ＰＷＭコンパレータ（基準パルス幅変調回路） ２６ オア回路（制御信号出力回路） ２７ 電流検出抵抗（第１の電流検出抵抗） ２８ 第１の電源 ２９ 比較回路 ３０ 第２の電源 ４１ 第２の電流検出抵抗 ４２ 積分回路 ４９ 第１の基準電圧設定回路 ５０ 第２の基準電圧設定回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 交流電圧が印加されることによって整流
   された直流電圧を出力するブリッジ整流器と、高電圧側
   にコイル、低電圧側にスイッチング素子となるように該
   ブリッジ整流器の出力端子間にコイル，平滑コンデンサ
   およびスイッチング素子を直列接続して配置した直列回
   路と、該直列回路のスイッチング素子に印加されるパル
   ス波形の制御信号を周波数が固定のパルス幅変調によっ
   て制御する制御回路と、前記ブリッジ整流器と直列回路
   の低電圧側との間に接続され、ブリッジ整流器から出力
   される電流を検出する電流検出抵抗と、前記制御回路に
   接続された第１の基準電圧を有する第１の電源と、前記
   制御回路に接続された第２の基準電圧を有する第２の電
   源と、前記電流検出抵抗によって検出された検出信号と
   第１の電源から出力される第１の基準電圧との入力を受
   けて前記制御回路に対して比較信号を出力する比較回路
   とを備え、前記制御回路は、基本三角波を発生する三角
   波発生器と、該三角波発生器から出力される基本三角波
   と第２の電源から出力される第２の基準電圧とを比較す
   ることにより、第２の基準電圧によって設定されるパル
   ス幅をもった基準パルスを出力する基準パルス幅変調回
   路と、該基準パルス幅変調回路と比較回路の出力側に接
   続され、前記比較回路から出力される比較信号と基準パ
   ルス幅変調回路から出力される基準パルスとによって設
   定された制御信号を前記スイッチング素子に出力する制
   御信号出力回路とから構成してなる電源装置。
2. 【請求項２】 交流電圧が印加されることによって整流
   された直流電圧を負荷側に出力するブリッジ整流器と、
   高電圧側にコイル、低電圧側にスイッチング素子となる
   ように該ブリッジ整流器の出力端子間にコイル，平滑コ
   ンデンサおよびスイッチング素子を直列接続して配置し
   た直列回路と、該直列回路のスイッチング素子に印加さ
   れるパルス波形の制御信号を周波数が固定のパルス幅変
   調によって制御する制御回路と、前記ブリッジ整流器と
   直列回路の低電圧側との間に接続され、ブリッジ整流器
   から出力される電流を検出する第１の電流検出抵抗と、
   負荷と直列回路の低電圧側との間に接続され、該負荷に
   流れる電流を検出する第２の電流検出抵抗と、該第２の
   電流検出抵抗によって検出された検出信号と前記第１の
   電流検出抵抗によって検出された検出信号とに基づいて
   第１の基準電圧を設定する第１の基準電圧設定回路と、
   前記第２の電流検出抵抗によって検出された検出信号に
   基づいて第２の基準電圧を設定する第２の基準電圧設定
   回路と、前記電流検出抵抗によって検出された検出信号
   と第１の基準電圧設定回路によって設定された第１の基
   準電圧との入力を受けて前記制御回路に対して比較信号
   を出力する比較回路とを備え、前記制御回路は、基本三
   角波を発生する三角波発生器と、該三角波発生器から出
   力される基本三角波と第２の基準電圧設定回路によって
   設定された第２の基準電圧とを比較することにより、第
   ２の基準電圧によって設定されるパルス幅をもった基準
   パルスを出力する基準パルス幅変調回路と、該基準パル
   ス幅変調回路と比較回路の出力側に接続され、前記比較
   回路から出力される比較信号と基準パルス幅変調回路か
   ら出力される基準パルスによって設定された制御信号を
   前記スイッチング素子に出力する制御信号出力回路とか
   ら構成してなる電源装置。
3. 【請求項３】 前記制御信号出力回路は、比較回路から
   出力される比較信号と基準パルス幅変調回路から出力さ
   れる基準パルスとのいずれかが入力された場合に、制御
   信号を出力するのを許す論理和回路から構成してなる請
   求項１または２記載の電源装置。
4. 【請求項４】 前記直列回路の両端にはフィルタコンデ
   ンサを接続してなる請求項１または２記載の電源装置。
5. 【請求項５】 前記直列回路を構成するコイルと平滑コ
   ンデンサには並列にダイオードを接続してなる請求項
   １，２，３または４記載の電源装置。