JPH09260540A - Manufacture of package substrate for semiconductor - Google Patents

Manufacture of package substrate for semiconductor

Info

Publication number
JPH09260540A
JPH09260540A JP7225496A JP7225496A JPH09260540A JP H09260540 A JPH09260540 A JP H09260540A JP 7225496 A JP7225496 A JP 7225496A JP 7225496 A JP7225496 A JP 7225496A JP H09260540 A JPH09260540 A JP H09260540A
Authority
JP
Japan
Prior art keywords
electrode pad
ceramic
paste
recess
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7225496A
Other languages
Japanese (ja)
Inventor
Junichi Kudo
潤一 工藤
Keiichi Yano
圭一 矢野
Kaoru Koiwa
馨 小岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7225496A priority Critical patent/JPH09260540A/en
Publication of JPH09260540A publication Critical patent/JPH09260540A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To get a recess excellent in the effect of lightening and suppressing stress concentration to a solder ball, etc., and raise the selectivity of the shape of a recess, the quality of material of a recess forming layer, etc., in the case of using a solder ball, etc., as a terminal for external connection. SOLUTION: An unbaked or baked ceramics multilayer wiring board 15', which has an electrode pad 14 made on the main face and an inner wiring layer (16) connected electrically to this electrode pad 14, is manufactured. Insulating paste 20 is applied on the surface where an electrode pad 14a is formed of this ceramic wiring insulating board 15' so that it may expose at least one part of the surface 14a of an electrode pad 14a and that it may swell from the surface 14a of an electrode pad. Then, the application face of this insulating paste 20 is hardened by the simultaneous baking with the ceramic board or heat treatment, thus an insulating layer 19 which has a recess 18 for installation of a solder ball, etc., is made. The inwall 18a of the recess 18 is given a taper with an angle θ.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、BGAパッケージ
等の基体として用いられる半導体用パッケージ基体の製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package base used as a base for a BGA package or the like.

【0002】[0002]

【従来の技術】高性能、高集積なLSIを搭載するパッ
ケージには、LSIと多端子・狭ピッチで接続ができる
こと、配線密度が高いこと、放熱性がよいこと、高速の
信号を扱うことができること、パッケージの端子自体を
多端子・狭ピッチ化できること等が求められている。こ
のようなパッケージの多端子・狭ピッチ化等を満足させ
るために、パッケージ構造は従来のピン挿入型からQF
P(Quad Flat Package)やBGA(BallGrid Array)等
の表面実装型に移行している。
2. Description of the Related Art A high-performance, highly-integrated LSI package can be connected to an LSI at multiple terminals with a narrow pitch, has a high wiring density, has good heat dissipation, and can handle high-speed signals. What is needed is that the terminals themselves of the package can be multi-terminals with a narrow pitch. In order to satisfy such multi-terminal and narrow pitch of the package, the package structure is changed from the conventional pin insertion type to the QF type.
It is shifting to surface mount types such as P (Quad Flat Package) and BGA (Ball Grid Array).

【0003】表面実装型の中でも、特にパッケージの外
部接続用端子として半田ボール等からなる突起接続体
(バンプ)を用いたBGAパッケージは、端子による接
続距離の短縮が図れ、接続部のインダクタンスによる高
速信号の反射や遅延等が抑制できる等の利点を有するこ
とから、高性能、高集積なLSIのパッケージとして期
待されている。また、BGAパッケージは接続距離の短
縮に加えて、バンプ形成により狭ピッチ・多端子化が容
易であり、さらにこのバンプ形成による狭ピッチ・多端
子化はパッケージサイズそのものを縮小化し、プリント
基板等への実装密度の向上、配線の寄生容量、インダク
タンス、抵抗等の低減による電気特性の向上、パッケー
ジの小型化による高周波特性の改善等が期待できる。
Among the surface mount types, the BGA package using a bump connecting body (bump) made of a solder ball or the like as an external connecting terminal of the package can shorten the connecting distance by the terminal and can achieve high speed due to the inductance of the connecting portion. It is expected to be a high-performance and highly-integrated LSI package because it has the advantage of suppressing signal reflection and delay. In addition to shortening the connection distance, the BGA package also facilitates narrow pitch and multiple terminals by forming bumps. Furthermore, the narrow pitch and multiple terminals by forming bumps reduce the package size itself, making it suitable for printed circuit boards. It is expected that the packaging density will be improved, the electrical characteristics will be improved by reducing the parasitic capacitance, inductance, resistance, etc. of the wiring, and the high frequency characteristics will be improved by downsizing the package.

【0004】一方、LSIの高速化や高集積化等に伴っ
て消費電力が上昇し、発熱量は増加する傾向にあるた
め、パッケージの放熱面からは放熱性に優れる構造や材
料に対する要求が強まってきている。このような要求を
満足する高放熱性パッケージとしてはセラミックスパッ
ケージが知られており、このセラミックスパッケージを
で作製したBGAパッケージに対する期待が強まってい
る。
On the other hand, the power consumption tends to increase with the increase in the speed and integration of the LSI, and the amount of heat generated tends to increase. Therefore, from the heat dissipation surface of the package, there is an increasing demand for structures and materials having excellent heat dissipation. Is coming. A ceramic package is known as a highly heat-dissipating package that satisfies such requirements, and expectations for a BGA package made of this ceramic package are increasing.

【0005】すなわち、セラミックス製のBGAパッケ
ージは、高放熱性と優れた電気特性を満足し、かつ多端
子・狭ピッチ化が可能な高密度パッケージであり、高速
化および高集積化された半導体素子用のパッケージとし
て期待されている。セラミックス製BGAパッケージ
は、通常、セラミックス多層配線基板をパッケージ基体
として用い、このパッケージ基体の表面に設けられた電
極パッド上に低融点半田を用いて半田ボールを接合する
ことによって作製される。
That is, the BGA package made of ceramics is a high-density package satisfying high heat dissipation and excellent electrical characteristics, capable of multi-terminals and narrow pitch, and is a semiconductor device with high speed and high integration. Is expected as a package for. A ceramic BGA package is usually manufactured by using a ceramic multilayer wiring board as a package base and joining a solder ball on the electrode pad provided on the surface of the package base with a low melting point solder.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、セラミ
ックス製BGAパッケージは、プリント基板等に搭載し
た際に、セラミックス製のパッケージ基体とプリント基
板との間の熱膨張係数の差が大きいことから、接続部で
ある半田ボール(バンプ)部分の信頼性が低下しやすい
という問題を有している。
However, when the ceramic BGA package is mounted on a printed circuit board or the like, the difference in the coefficient of thermal expansion between the ceramic package base and the printed circuit board is large. However, there is a problem in that the reliability of the solder ball (bump) portion is likely to decrease.

【0007】すなわち、一般にセラミックス材料の熱膨
張係数は10-6/Kオーダで、樹脂材料のそれは10-5/Kのオ
ーダであるため、セラミックス製BGAパッケージをプ
リント基板に搭載する際のリフロー半田付け工程で受け
る熱履歴や、通常の使用中における環境温度変化による
熱履歴等により生じる応力が、機械的強度が最も弱い半
田ボールと電極パッドとの接合界面に直接加わる。これ
によって、接合強度の低下や接続抵抗の増加等が起こ
り、接続部信頼性の低下を招いていた。このようなこと
から、熱履歴等に対して信頼性に優れる端子部構造が求
められている。
That is, since the coefficient of thermal expansion of a ceramic material is generally on the order of 10 -6 / K and that of a resin material is on the order of 10 -5 / K, reflow soldering when mounting a ceramic BGA package on a printed circuit board is performed. The stress generated by the heat history received in the attaching step, the heat history caused by the environmental temperature change during normal use, and the like are directly applied to the bonding interface between the solder ball and the electrode pad having the weakest mechanical strength. This causes a decrease in bonding strength, an increase in connection resistance, etc., leading to a decrease in reliability of the connection portion. For this reason, there is a demand for a terminal structure that is highly reliable with respect to heat history and the like.

【0008】一方、プリント基板側に形成した接続端子
が挿入される凹部を電極パッド部分に設けた多層セラミ
ックス基板が特開昭60-94794号公報に、また入出力ピン
の位置決め孔を有するセラミックス層(ダミー層)を電
極パッド上に設けた多層セラミックス基板が特公平 7-6
0936号公報に記載されている。しかしながら、これら公
報に記載されている多層セラミックス基板の製造方法
は、いずれもダミー層用のグリーンシートと多層セラミ
ックス基板本体を構成するグリーンシートとを積層、圧
着し、このグリーンシート圧着体を一括して焼成する方
法であるため、以下に示すような問題を有している。
On the other hand, a multilayer ceramic substrate having a recess formed in the electrode pad portion into which a connection terminal formed on the printed circuit board side is inserted is disclosed in Japanese Patent Application Laid-Open No. 60-94794 and a ceramic layer having a positioning hole for input / output pins. Special advantage of multi-layer ceramics substrate with (dummy layer) on electrode pad 7-6
It is described in Japanese Patent No. 0936. However, in any of the methods for manufacturing a multilayer ceramic substrate described in these publications, a green sheet for a dummy layer and a green sheet constituting the main body of the multilayer ceramic substrate are laminated and pressure-bonded, and the green sheet pressure-bonded body is collectively packaged. Since this is a firing method, it has the following problems.

【0009】すなわち、上記した一括焼成方法では、凹
部形状や凹部形成層の材質が限定されてしまう。また、
グリーンシートを積層・圧着する際に印加する圧力によ
って、実際にはグリーンシートに形成した端子挿入用凹
部や入出力ピンの位置決め孔の形状がほとんど失われて
しまうという問題がある。
That is, in the above-described collective firing method, the shape of the recess and the material of the recess forming layer are limited. Also,
Due to the pressure applied when the green sheets are stacked and pressure-bonded, there is a problem that the shapes of the terminal insertion recesses and the input / output pin positioning holes formed on the green sheets are practically lost.

【0010】一方、圧着時の圧力を加減すると、多層セ
ラミックス基板自体の信頼性が損われてしまう。この信
頼性の低下を除いたとしても、図6に示すように、得ら
れる凹部1は内壁面が立った(θ=90度)形状となる。
なお、2はダミー用セラミックス層である。このような
形状を有する凹部1は、特公平 7-60936号公報に記載さ
れているように、ピンの位置決め孔として使用する場合
には特に問題とはならないものの、この凹部1に半田ボ
ール3を配置しようとした場合には、凹部1と半田ボー
ル3との接触が点接触となるために熱応力の集中が起こ
り、半田ボール3に亀裂等を生じさせるおそれが大き
い。また、凹部1の径によっては半田ボール3と電極パ
ッド4との接続不良を招くおそれがある。
On the other hand, if the pressure at the time of pressure bonding is adjusted, the reliability of the multilayer ceramic substrate itself will be impaired. Even if this decrease in reliability is removed, as shown in FIG. 6, the obtained recessed portion 1 has a shape in which the inner wall surface is raised (θ = 90 degrees).
2 is a dummy ceramic layer. As described in Japanese Patent Publication No. 7-60936, the recess 1 having such a shape is not a problem when used as a positioning hole for a pin, but the solder ball 3 is provided in the recess 1. If the solder balls 3 are arranged, the contact between the recesses 1 and the solder balls 3 is point contact, so that the thermal stress is concentrated and the solder balls 3 are likely to be cracked or the like. Further, depending on the diameter of the concave portion 1, there is a possibility that the connection between the solder ball 3 and the electrode pad 4 may be defective.

【0011】このように、従来のセラミックス製BGA
パッケージにおいては、熱履歴等に対して信頼性に優れ
る端子部構造が求められているものの、半田ボール等に
適した熱応力の緩和・抑制構造は見出されていない。こ
のようなことから、半田ボール等に対する熱応力の集中
を安定して緩和、抑制することを可能にすることが課題
とされている。
Thus, the conventional ceramic BGA
In the package, a terminal portion structure having excellent reliability with respect to heat history and the like is required, but a thermal stress relaxation / suppression structure suitable for a solder ball or the like has not been found. For this reason, it is an object to stably alleviate and suppress the concentration of thermal stress on the solder balls and the like.

【0012】さらに、上記した従来法はグリーンシート
を用いて同時焼成により凹部を形成しているため、凹部
が不要な場合(LGAパッケージ等)や、凹部の寸法を
変更したい場合には、パッケージを作り直す必要があ
り、汎用性が低いという課題を有していた。
Further, in the above-mentioned conventional method, since the recess is formed by co-firing using a green sheet, the package is used when the recess is unnecessary (LGA package etc.) or when the size of the recess is desired to be changed. It had to be recreated and had the problem of low versatility.

【0013】本発明は、このような課題に対処するため
になされたもので、外部接続用端子として半田ボール等
の導電性ボールを用いる場合に、導電性ボールに対する
応力集中の緩和・抑制効果に優れる凹部を安定して得ら
れるようにすると共に、凹部形状や凹部形成層の材質等
の選択性を高めた半導体用パッケージ基体の製造方法、
さらには凹部形成層の材質の選定により、焼成されたパ
ッケージ基板に対して後工程で凹部を形成することを可
能にし、凹部寸法に対する自由度を高めた半導体用パッ
ケージ基体の製造方法を提供することを目的としてい
る。
The present invention has been made to solve such a problem, and when a conductive ball such as a solder ball is used as an external connection terminal, it has an effect of mitigating / suppressing stress concentration on the conductive ball. A method for manufacturing a semiconductor package base body, which is capable of stably obtaining an excellent concave portion, and has improved selectivity of the concave portion shape and the material of the concave portion forming layer,
Furthermore, the present invention provides a method for manufacturing a semiconductor package base body, which allows a recess to be formed in a post-process in a baked package substrate by selecting the material of the recess forming layer, thereby increasing the degree of freedom with respect to the size of the recess. It is an object.

【0014】[0014]

【課題を解決するための手段】本発明の半導体用パッケ
ージ基体の製造方法は、主面上に形成された電極パッド
と、この電極パッドと電気的に接続された内部配線層と
を有する焼成済または未焼成のセラミックス配線基板を
作製する工程と、前記セラミックス配線基板の電極パッ
ド形成面上に、前記電極パッド表面の少なくとも一部を
露出させ、かつ前記電極パッド表面から盛り上るよう
に、絶縁ペーストを塗布する工程と、前記絶縁ペースト
の塗布層を硬化させ、外部接続用端子として機能する導
電性ボール設置用の凹部を有する絶縁層を形成する工程
とを有することを特徴としている。本発明の半導体用パ
ッケージ基体の製造方法においては、導電性ボール設置
用凹部を有する絶縁層を絶縁ペーストの塗布、硬化によ
り形成している。絶縁ペーストの塗布、硬化により絶縁
層を形成した場合、その開口端面に角度がつくことか
ら、導電性ボール設置用凹部の内壁面をテーパー状とす
ることができる。従って、導電性ボールを凹部のテーパ
ー状内壁面で支える構造とすることができる。すなわ
ち、導電性ボールと凹部とを面接触させることができ
る。これによって、熱履歴等により熱応力が生じた場合
において、導電性ボールと電極パッドとの接合界面への
局部的な応力集中を緩和・抑制することができ、接続部
の信頼性を高めることが可能となる。また、凹部形状や
凹部形成用絶縁層の材質等の自由度を高めることができ
る。
A method of manufacturing a semiconductor package substrate according to the present invention is a method of manufacturing a baked package having an electrode pad formed on a main surface and an internal wiring layer electrically connected to the electrode pad. Alternatively, a step of producing an unfired ceramic wiring substrate, and an insulating paste so that at least a part of the electrode pad surface is exposed on the electrode pad forming surface of the ceramic wiring substrate and rises from the electrode pad surface. And a step of curing the coating layer of the insulating paste to form an insulating layer having a concave portion for installing a conductive ball that functions as an external connection terminal. In the method for manufacturing a semiconductor package substrate of the present invention, the insulating layer having the recesses for setting the conductive balls is formed by applying and curing an insulating paste. When the insulating layer is formed by applying and curing the insulating paste, the opening end surface of the insulating layer has an angle, and thus the inner wall surface of the conductive ball setting recess can be tapered. Therefore, the conductive balls can be supported by the tapered inner wall surface of the recess. That is, the conductive ball and the recess can be brought into surface contact with each other. As a result, when thermal stress is generated due to thermal history, etc., local stress concentration at the bonding interface between the conductive ball and the electrode pad can be relaxed / suppressed, and the reliability of the connection part can be improved. It will be possible. In addition, it is possible to increase the degree of freedom in the shape of the recess and the material of the insulating layer for forming the recess.

【0015】この場合、絶縁ペーストとしてセラミック
スペーストを用いる場合には、セラミックスペーストを
未焼成のセラミックス配線基板に塗布し、これらを同時
に焼成して硬化させる。また、絶縁ペーストとして樹脂
ペーストを用いる場合には、焼成済のセラミックス配線
基板に樹脂ペーストを塗布し、熱処理を施して硬化させ
る。樹脂ペーストを用いる場合には、凹部の寸法や形状
に対する自由度がより高くなる。
In this case, when a ceramic paste is used as the insulating paste, the ceramic paste is applied to an unfired ceramic wiring board, and these are simultaneously fired and cured. Further, when the resin paste is used as the insulating paste, the resin paste is applied to the fired ceramics wiring board, and heat treatment is applied to cure it. When a resin paste is used, the degree of freedom of the size and shape of the recess becomes higher.

【0016】[0016]

【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
Embodiments of the present invention will be described below.

【0017】図1は、本発明の半導体用パッケージ基体
の製造方法の一実施形態を適用して作製したBGAパッ
ケージ用基体を示す図である。
FIG. 1 is a diagram showing a BGA package substrate manufactured by applying one embodiment of the method for manufacturing a semiconductor package substrate of the present invention.

【0018】同図に示すBGAパッケージ用基体10
は、絶縁層であるセラミックス層11a、11a…を多
層一体化したセラミックス多層基板11と、このセラミ
ックス多層基板11内に設けられた内層配線12と、こ
の内層配線12に電気的に接続され、セラミックス多層
基板11の両主面にそれぞれ設けられた第1および第2
の電極パッド13、14とを有するセラミックス多層配
線基板15を、パッケージ用基体本体として有してい
る。
BGA package substrate 10 shown in FIG.
Is a ceramics multilayer substrate 11 in which ceramics layers 11a, 11a, which are insulating layers, are multilayer-integrated, inner layer wirings 12 provided in the ceramics multilayer substrate 11, and electrically connected to the inner layer wirings 12. First and second provided on both main surfaces of the multilayer substrate 11, respectively
The ceramic multilayer wiring board 15 having the electrode pads 13 and 14 of FIG.

【0019】セラミックス多層配線基板15の材質は特
に限定されるものではなく、アルミナ、窒化アルミニウ
ム、窒化ケイ素等の各種セラミックス材料を適用するこ
とが可能であるが、特に窒化アルミニウムのように、パ
ッケージを実装するプリント基板等の樹脂製ボードとの
熱膨張係数の差が大きい場合に、特に本発明は効果的で
ある。具体的には、セラミックス多層配線基板15とプ
リント基板等との熱膨張係数の差が 5×10-6/K以上の場
合に本発明は特に効果的である。
The material of the ceramic multilayer wiring board 15 is not particularly limited, and various ceramic materials such as alumina, aluminum nitride, silicon nitride and the like can be applied. Particularly, as with aluminum nitride, a package is used. The present invention is particularly effective when the difference in the coefficient of thermal expansion from the resin board such as the printed circuit board to be mounted is large. Specifically, the present invention is particularly effective when the difference in coefficient of thermal expansion between the ceramic multilayer wiring board 15 and the printed circuit board or the like is 5 × 10 −6 / K or more.

【0020】内層配線12は、セラミックス多層基板1
1の各セラミックス層11a、11a…に設けたスルー
ホール内に導電性材料を充填して形成したバイアホール
16と、内部のセラミックス層11a、11a…上に印
刷形成した導体エレメント17とから構成されている。
この内層配線12は所望の信号配線パターン等に応じて
形成されており、セラミックス多層基板11の表面側に
形成された第1の電極パッド13と第2の電極パッド1
4との間を電気的に接続している。
The inner layer wiring 12 is the ceramic multilayer substrate 1
1 is composed of a via hole 16 formed by filling a through hole provided in each ceramic layer 11a, 11a ... With a conductive material, and a conductor element 17 formed by printing on the internal ceramic layer 11a, 11a. ing.
The inner layer wiring 12 is formed in accordance with a desired signal wiring pattern or the like, and the first electrode pad 13 and the second electrode pad 1 formed on the front surface side of the ceramic multilayer substrate 11 are formed.
4 is electrically connected.

【0021】上述した第1および第2の電極パッド1
3、14、バイアホール16、導体エレメント17は、
いずれもセラミックス多層基板11との同時焼成により
形成されたものである。すなわち、まず各セラミックス
層11a、11a…に対応するセラミックスグリーンシ
ートにスルーホールを形成し、これらスルーホール内に
WやMo等の高融点金属を主とする導体ペーストを充填
すると共に、導体エレメント17や第1および第2の電
極パッド13、14の形状に応じてセラミックスグリー
ンシート上に導体ペーストを印刷する。このようなセラ
ミックスグリーンシートを必要枚数積層、圧着した後、
このグリーンシート圧着体を脱脂、焼成し、セラミック
ス基材と導体とを同時に焼結させることにより得られ
る。この際、後述する凹部形成層となる絶縁層19をセ
ラミックスペーストを用いて形成する場合には、上記未
焼成段階のセラミックス多層配線基板15、すなわちグ
リーンシート圧着体にセラミックスペーストを塗布し、
その後脱脂、焼成してセラミックス基材、導体およびセ
ラミックスペーストを同時に焼結させる。
The above-mentioned first and second electrode pads 1
3, 14, the via hole 16, and the conductor element 17 are
Both are formed by co-firing with the ceramic multilayer substrate 11. That is, first, through holes are formed in the ceramic green sheets corresponding to the respective ceramic layers 11a, 11a ... And the conductive paste mainly composed of a high melting point metal such as W or Mo is filled in the through holes, and at the same time, the conductor element 17 is formed. A conductor paste is printed on the ceramic green sheet according to the shapes of the first and second electrode pads 13 and 14. After laminating and pressing the required number of ceramic green sheets like this,
It is obtained by degreasing and firing this green sheet pressure-bonded body, and simultaneously sintering the ceramic base material and the conductor. At this time, when the insulating layer 19 which will be a recess forming layer described later is formed using a ceramic paste, the ceramic paste is applied to the unfired ceramic multilayer wiring substrate 15, that is, the green sheet pressure-bonded body,
After that, degreasing and firing are performed to simultaneously sinter the ceramic base material, the conductor, and the ceramic paste.

【0022】第1の電極パッド13は、半導体素子との
電気的な接続端子、すなわち内部用接続端子として機能
するものであり、一方第2の電極パッド14は、その上
に後に詳述する外部用接続端子として機能する半田ボー
ル等の導電性ボールが接合されるものである。
The first electrode pad 13 functions as an electrical connection terminal to the semiconductor element, that is, an internal connection terminal, while the second electrode pad 14 is formed on the external electrode pad described later in detail. A conductive ball, such as a solder ball, which functions as a connection terminal for use is joined.

【0023】そして、半田ボール等が接合される第2の
電極パッド14の形成面上には、図2に拡大して示すよ
うに、この第2の電極パッド14表面の少なくとも一部
を露出させた凹部18を有する絶縁層19が絶縁ペース
トにより形成されており、これらによってBGAパッケ
ージ用基体10が構成されている。絶縁層19に設けら
れた凹部18は、バンプ端子を構成する半田ボール等の
導電性ボールの設置部となるものであり、その内壁面1
8aは角度θのテーパー状とされている。
Then, as shown in the enlarged view of FIG. 2, at least a part of the surface of the second electrode pad 14 is exposed on the formation surface of the second electrode pad 14 to which the solder balls and the like are joined. The insulating layer 19 having the concave portions 18 is formed of an insulating paste, and the BGA package substrate 10 is formed of these. The recessed portion 18 provided in the insulating layer 19 serves as an installation portion for a conductive ball such as a solder ball that constitutes a bump terminal, and its inner wall surface 1
8a is tapered with an angle θ.

【0024】上述したBGAパッケージ用基体10は、
以下のようにして製造されたものである。このBGAパ
ッケージ用基体10の製造工程について、図3を参照し
て説明する。
The BGA package substrate 10 described above is
It is manufactured as follows. A manufacturing process of the BGA package substrate 10 will be described with reference to FIG.

【0025】すなわち、図3(a)に示すように、まず
例えば未焼成のセラミックス多層配線基板15′を通常
の方法で、すなわち上述したセラミックスグリーンシー
トの積層により作製する。なお図3(a)は第2の電極
パッド14の形成面を上にして図示している。
That is, as shown in FIG. 3A, first, for example, an unfired ceramic multilayer wiring board 15 'is manufactured by a usual method, that is, by laminating the above-mentioned ceramic green sheets. Note that FIG. 3A illustrates the second electrode pad 14 with the surface on which the second electrode pad 14 is formed facing upward.

【0026】次に、上記第2の電極パッド14の形成面
上に、セラミックスペーストからなる絶縁ペースト20
を第2の電極パッド14の表面14aの少なくとも一部
が露出すると共に、第2の電極パッド表面14aから盛
り上るように塗布する(図3(b))。この後、セラミ
ックス基材、導体およびセラミックスペーストを同時に
焼結させることによって、導電性ボール設置用凹部18
を有する絶縁層19を、セラミックス多層配線基板15
と同時に作製する(図3(c))。
Next, the insulating paste 20 made of a ceramic paste is formed on the surface on which the second electrode pad 14 is formed.
Is applied so that at least part of the surface 14a of the second electrode pad 14 is exposed and rises from the surface 14a of the second electrode pad (FIG. 3 (b)). After that, the ceramic base material, the conductor, and the ceramic paste are simultaneously sintered to form the conductive ball placement recesses 18
The insulating layer 19 having the
At the same time, it is manufactured (FIG. 3C).

【0027】上記セラミックスペーストとしては、セラ
ミックス多層基板11と同種または異種のセラミックス
粉末を有機バインダや有機溶剤と共に混合してスラリー
化したものが挙げられる。なお、セラミックス多層基板
11とは異なるセラミックス粉末を用いることも可能で
あるが、焼成時に生じる収縮率の違い等による割れを防
止する上で、セラミックス多層基板11と同材質のセラ
ミックス粉末を用いることが好ましい。
Examples of the above-mentioned ceramic paste include those prepared by mixing ceramic powders of the same type or different types as the ceramic multilayer substrate 11 with an organic binder and an organic solvent to form a slurry. It is also possible to use a ceramic powder different from that of the ceramic multilayer substrate 11, but in order to prevent cracking due to a difference in shrinkage rate that occurs during firing, it is preferable to use a ceramic powder of the same material as the ceramic multilayer substrate 11. preferable.

【0028】また、硬化のための温度がセラミックスの
焼結温度に比べて各段に低い樹脂ペーストを絶縁ペース
ト20として用いる場合には、焼成済のセラミックス多
層配線基板15に樹脂ペーストを塗布した後、熱処理に
より硬化させて絶縁層19を形成する。樹脂ペーストと
しては、例えばエポキシ樹脂、シリコーン樹脂、ポリア
ミド樹脂、ポリイミド樹脂等を主材とする塗布・硬化用
の樹脂ワニスや樹脂ペースト等を使用することができ
る。これらのうち、特に耐熱性に優れるポリイミド樹
脂、エポキシ樹脂、シリコーン樹脂等を用いることが好
ましい。
When a resin paste whose curing temperature is much lower than the sintering temperature of the ceramics is used as the insulating paste 20, after the resin paste is applied to the fired ceramics multilayer wiring board 15. Then, the insulating layer 19 is formed by being cured by heat treatment. As the resin paste, for example, a resin varnish or a resin paste for application / curing containing epoxy resin, silicone resin, polyamide resin, polyimide resin or the like as a main material can be used. Among these, it is preferable to use a polyimide resin, an epoxy resin, a silicone resin, or the like, which is particularly excellent in heat resistance.

【0029】絶縁ペースト20の塗布は、例えば第2の
電極パッド14の形成パターンに応じたスクリーン等を
用いたスクリーン印刷等により行う。この際、絶縁ペー
スト20の塗布の特徴として開口端面に角度がつくこと
から、絶縁ペースト20の塗布端部20′に角度θ′を
良好に付与することができる。この角度θ′は絶縁ペー
スト20の粘度や印刷に用いるスクリーンの開口部のテ
ーパー角度等によって調整することができる。
The insulating paste 20 is applied by, for example, screen printing using a screen or the like according to the formation pattern of the second electrode pad 14. At this time, since the opening end face is angled as a feature of the application of the insulating paste 20, the angle θ ′ can be satisfactorily applied to the applied end portion 20 ′ of the insulating paste 20. This angle θ ′ can be adjusted by the viscosity of the insulating paste 20 and the taper angle of the opening of the screen used for printing.

【0030】また、絶縁ペースト20の塗布厚は、硬化
後もしくは焼結後の絶縁層19の厚さが第2の電極パッ
ド14a表面から30μm 以上、および設置する導電性ボ
ールの直径の 10%以上の少なくとも一方を満足するよう
に設定することが好ましい。絶縁層19の厚さが第2の
電極パッド14a表面から30μm 未満、または設置する
導電性ボールの直径の 10%未満であると、導電性ボール
と凹部18とを良好に接触させることが困難となる。絶
縁ペースト20の塗布厚は、硬化後もしくは焼結後の絶
縁層19の厚さが第2の電極パッド14a表面から 100
μm 以上、および設置する導電性ボールの直径の 15%以
上の少なくとも一方を満足するように設定することがさ
らに好ましい。
The insulating paste 20 is applied such that the thickness of the insulating layer 19 after curing or sintering is 30 μm or more from the surface of the second electrode pad 14a, and 10% or more of the diameter of the conductive ball to be installed. It is preferable to set so as to satisfy at least one of the above. When the thickness of the insulating layer 19 is less than 30 μm from the surface of the second electrode pad 14a or less than 10% of the diameter of the conductive ball to be installed, it is difficult to bring the conductive ball and the recess 18 into good contact with each other. Become. The insulating paste 20 is applied so that the thickness of the insulating layer 19 after curing or sintering is 100 from the surface of the second electrode pad 14a.
It is more preferable to set so as to satisfy at least one of μm or more and 15% or more of the diameter of the conductive balls to be installed.

【0031】このようにして得られる導電性ボール設置
用凹部18は、その内壁面18aに絶縁ペースト20の
塗布端部20′に付与された角度θ′とほぼ同等の角度
θでテーパーが形成される。この凹部内壁面18aの形
成角度θは30〜80度の範囲とすることが好ましい。角度
θが30度未満であっても、また80度を超えてもいずれに
おいても内壁面18aと導電性ボールとの面接触性が低
下し、接触部分の強度が低下するおそれがある。角度θ
は35〜75度の範囲とすることがより好ましい。また、導
電性ボール設置用凹部18を有する絶縁層19を、セラ
ミックス多層配線基板15とは別途絶縁ペースト20の
塗布、硬化により形成する場合には絶縁性樹脂材料だけ
でなく、セラミックス多層基板11とは異種のセラミッ
クス材料を用いることができる等、その形成材料を任意
に選択することができる。さらに、導電性ボール設置用
凹部18の形状(開口径、深さ、角度)についても、セ
ラミックス多層基板11部分を変更することなく、適宜
変更することができる。このように、絶縁層19の形成
材料や導電性ボール設置用凹部18の形状等の選択性を
高めることによって、種々の導電性ボールに容易に対応
することが可能となる。
The conductive ball installation recess 18 thus obtained has a taper formed on the inner wall surface 18a thereof at an angle θ substantially equal to the angle θ ′ given to the coating end 20 'of the insulating paste 20. It The formation angle θ of the inner wall surface 18a of the recess is preferably in the range of 30 to 80 degrees. When the angle θ is less than 30 degrees or more than 80 degrees, the surface contact property between the inner wall surface 18a and the conductive balls may be deteriorated and the strength of the contact portion may be decreased. Angle θ
Is more preferably in the range of 35 to 75 degrees. When the insulating layer 19 having the recesses 18 for setting the conductive balls is formed by coating and curing the insulating paste 20 separately from the ceramic multilayer wiring board 15, not only the insulating resin material but also the ceramic multilayer board 11 is formed. Can be selected from different materials such as different ceramic materials can be used. Further, the shape (opening diameter, depth, angle) of the conductive ball installation recess 18 can be appropriately changed without changing the ceramic multilayer substrate 11. As described above, by increasing the selectivity of the material for forming the insulating layer 19 and the shape of the recesses 18 for setting the conductive balls, it becomes possible to easily deal with various conductive balls.

【0032】上述したような製造方法により得られたB
GAパッケージ用基体10は、図4に示すように、導電
性ボール設置用凹部18内に半田ボールや導電性樹脂ボ
ール等からなる導電性ボール21を配置し、この導電性
ボール21と電極パッド14および凹部内壁面18aと
の間を図示を省略した低融点半田ペースト等を介して接
合することによって、BGA用パッケージ22として用
いられる。
B obtained by the above manufacturing method
As shown in FIG. 4, in the GA package substrate 10, conductive balls 21 made of solder balls, conductive resin balls, or the like are arranged in the recesses 18 for setting the conductive balls, and the conductive balls 21 and the electrode pads 14 are arranged. It is used as the BGA package 22 by joining the inner wall surface 18a and the recess inner wall surface 18a through a low melting point solder paste or the like (not shown).

【0033】この際、導電性ボール設置用凹部18の内
壁面18aには角度θが付与されているため、導電性ボ
ール21の設置性に優れるだけでなく、導電性ボール2
1と凹部内壁面18aとを面接触させた状態で、導電性
ボール設置用凹部18内に導電性ボール21を設置する
ことができる。これによって、導電性ボール21を横方
向すなわち熱応力の印加方向に対して面で支える構造を
確実に実現することができる。
At this time, since the angle .theta. Is given to the inner wall surface 18a of the recess 18 for installing the conductive ball, not only is the installability of the conductive ball 21 excellent, but also the conductive ball 2 is provided.
The conductive balls 21 can be installed in the conductive ball installation recesses 18 in a state where the surface 1 and the recess inner wall surface 18a are in surface contact with each other. As a result, it is possible to reliably realize a structure in which the conductive balls 21 are supported laterally, that is, in the direction in which thermal stress is applied.

【0034】上述したような導電性ボール21を接合し
て構成したBGA用パッケージ22は、以下のようにし
てパッケージ部品として使用される。すなわち、例えば
図5に示すように、BGA用パッケージ22の表面側に
半導体素子23を搭載すると共に、例えばボンディング
ワイヤ24で電極パッド13と半導体素子23の電極と
の間を電気的に接続し、さらに半導体素子23をセラミ
ックス製キャップ25等で気密封止することによって、
パッケージ部品26が得られる。
The BGA package 22 constructed by joining the conductive balls 21 as described above is used as a package component as follows. That is, for example, as shown in FIG. 5, the semiconductor element 23 is mounted on the front surface side of the BGA package 22, and the electrode pad 13 and the electrode of the semiconductor element 23 are electrically connected by the bonding wire 24, for example. Furthermore, by hermetically sealing the semiconductor element 23 with a ceramic cap 25 or the like,
A package component 26 is obtained.

【0035】そして、このようなパッケージ部品26
は、ガラスエポキシ系等のプリント基板27に実装する
ことによって、実装モジュール28として使用される。
このプリント基板27への実装は、例えばパッケージ部
品26側の導電性ボール21と対向するプリント基板2
7の端子27a上に半田ペーストを印刷した後、パッケ
ージ部品26を載せてリフローすればよい。
Then, such a package component 26
Is used as a mounting module 28 by mounting it on a printed circuit board 27 of glass epoxy type or the like.
The mounting on the printed board 27 is performed by, for example, the printed board 2 facing the conductive balls 21 on the package component 26 side.
After printing the solder paste on the terminals 27a of No. 7, the package component 26 may be placed and reflowed.

【0036】上述したような構成の実装モジュール28
においては、セラミックス製BGA用パッケージ22と
それが実装されるプリント基板27との熱膨張差により
熱応力が発生しても、導電性ボール21を凹部内壁面1
8aで横方向から支えているため、この面接触部で応力
を担うことになる。すなわち、電極パッド14と導電性
ボール21との接合界面への応力集中を避けることがで
き、この接合界面に比べて機械的強度に優れる導電性ボ
ール21全体で熱応力を支える構造となると共に、局部
的な応力集中を抑制することができるため、導電性ボー
ル21による接続部の熱履歴等に対する信頼性を大幅に
高めることが可能となる。
The mounting module 28 having the above-mentioned configuration
In the above, even if thermal stress is generated due to the difference in thermal expansion between the ceramic BGA package 22 and the printed circuit board 27 on which it is mounted, the conductive balls 21 can be inserted into the recess inner wall surface 1
Since it is supported laterally by 8a, the surface contact portion bears stress. That is, it is possible to avoid concentration of stress on the bonding interface between the electrode pad 14 and the conductive ball 21, and the structure is such that the conductive ball 21 as a whole is superior in mechanical strength as compared with this bonding interface to support thermal stress. Since it is possible to suppress local stress concentration, it is possible to significantly increase the reliability of the conductive balls 21 with respect to the thermal history of the connection portion.

【0037】[0037]

【実施例】次に、本発明の具体的な実施例について説明
する。
Next, specific examples of the present invention will be described.

【0038】実施例1 まず、セラミックス多層基板11の構成材料としてAl
Nを用いると共に、導電材料としてWを用いて、未焼成
のセラミックス多層配線基板15′を作製した。この未
焼成のセラミックス多層配線基板15′の第2の電極パ
ッド14の形成面上に、AlN粉末を有機バインダと共
に混合してスラリー化したAlN絶縁ペーストを印刷し
て塗布層を形成した後、脱脂、焼成してセラミックス多
層配線基板15とAlN絶縁層19を同時焼結により形
成した。その後、電極パッド14表面にメッキを施して
電極とした。このAlN絶縁層19の厚さは50μm 、導
電性ボール設置用凹部18の内壁面18aの角度θは約
50度であった。
Example 1 First, Al was used as a constituent material of the ceramic multilayer substrate 11.
Using N as the conductive material and W as the conductive material, an unfired ceramic multilayer wiring substrate 15 'was produced. On the surface of the unfired ceramic multilayer wiring substrate 15 'on which the second electrode pad 14 is formed, an AlN insulating paste prepared by mixing AlN powder with an organic binder to form a slurry is printed to form a coating layer, followed by degreasing. Then, the ceramic multilayer wiring board 15 and the AlN insulating layer 19 were fired to form the same by simultaneous sintering. Then, the surface of the electrode pad 14 was plated to form an electrode. The thickness of the AlN insulating layer 19 is 50 μm, and the angle θ of the inner wall surface 18a of the recess 18 for setting the conductive ball is about
It was 50 degrees.

【0039】このようにして作製したBGAパッケージ
用基体10の電極パッド14上、すなわち導電性ボール
設置用凹部18内に、Sn10重量%-Pb90重量% 組成の
半田ボール21を配置すると共に、半田ボール21と電
極パッド14および凹部内壁面18aとの間をSn60重
量%-Pb40重量% 組成の低融点半田ペーストを用いて接
合した。次に、このBGA用パッケージ22を用いて、
図5に示したようなパッケージ部品26を作製した後、
ガラスエポキシ系プリント基板27上に低融点半田ペー
ストを用いて実装した。このようにした得た実装モジュ
ール28の特性を冷熱サイクルテストで評価したとこ
ろ、AlN絶縁層を形成していないパッケージと比較し
て、より信頼性の高い結果を得ることができた。
On the electrode pad 14 of the BGA package substrate 10 thus manufactured, that is, in the recess 18 for setting the conductive ball, the solder ball 21 having a composition of Sn10 wt% -Pb90 wt% is arranged and the solder ball is formed. 21 and the electrode pad 14 and the inner wall surface 18a of the recess were joined using a low melting point solder paste having a composition of Sn60 wt% -Pb40 wt%. Next, using this BGA package 22,
After making the package component 26 as shown in FIG.
It was mounted on the glass epoxy printed board 27 using a low melting point solder paste. When the characteristics of the thus obtained mounting module 28 were evaluated by a thermal cycle test, more reliable results could be obtained as compared with the package in which the AlN insulating layer was not formed.

【0040】実施例2 実施例1と同様な構造を有する焼成済のセラミックス多
層配線基板15の第2の電極パッド14の形成面上に、
以下のようにしてポリイミド樹脂絶縁層19を形成し
た。すなわち、電極パッド14表面にメッキを施した
後、感光性ポリイミドをスピンコートし、露光、現像し
て電極表面の一部を露出させた凹部を形成した後、623K
の温度で硬化させた。
Example 2 On the surface of the fired ceramic multilayer wiring substrate 15 having the same structure as in Example 1 on which the second electrode pad 14 is formed,
The polyimide resin insulating layer 19 was formed as follows. That is, after plating the surface of the electrode pad 14, spin coating photosensitive polyimide, exposing and developing to form a concave portion exposing a part of the electrode surface, and then 623K
Cured at the temperature of.

【0041】このようにして作製したBGAパッケージ
用基体10の電極パッド14上、すなわち導電性ボール
設置用凹部18内に、実施例1と同様にSn10重量%-P
b90重量% 組成の半田ボール21を設置(接合)し、さ
らに同様にしてパッケージ部品26を作製した後、ガラ
スエポキシ系プリント基板27上に低融点半田ペースト
を用いて実装した。このようにした得た実装モジュール
28は、実施例1と同様に良好な信頼性を示した。
On the electrode pad 14 of the BGA package substrate 10 thus manufactured, that is, in the recess 18 for setting the conductive ball, Sn 10 wt% -P was added in the same manner as in Example 1.
Solder balls 21 having a composition of 90% by weight b were set (joined), and a package component 26 was produced in the same manner, and then mounted on a glass epoxy printed board 27 using a low melting point solder paste. The thus obtained mounting module 28 showed good reliability as in the first embodiment.

【0042】[0042]

【発明の効果】以上説明したように、本発明の半導体用
パッケージ基体の製造方法によれば、外部接続用端子と
して半田ボール等の導電性ボールを用いる際に、導電性
ボールに対する応力集中の緩和・抑制効果に優れる凹部
を安定して得ることができる。また、凹部形状や凹部形
成層の材質等の選択性を大幅に高めることができる。
As described above, according to the method of manufacturing a semiconductor package substrate of the present invention, when conductive balls such as solder balls are used as external connection terminals, stress concentration on the conductive balls is relaxed. -It is possible to stably obtain a recess having an excellent suppressing effect. In addition, the selectivity of the recess shape, the material of the recess forming layer, and the like can be significantly increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の半導体用パッケージ基体の製造方法
の一実施形態を適用して作製したBGAパッケージ用基
体の構成を示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration of a BGA package substrate manufactured by applying an embodiment of a method for manufacturing a semiconductor package substrate of the present invention.

【図2】 図1に示すBGAパッケージ用基体の要部を
拡大して示す断面図である。
FIG. 2 is an enlarged cross-sectional view showing a main part of the BGA package substrate shown in FIG.

【図3】 図1に示すBGAパッケージ用基体の要部製
造工程を示す断面図である。
FIG. 3 is a cross-sectional view showing a main part manufacturing process of the BGA package base body shown in FIG. 1;

【図4】 図1に示すBGAパッケージ用基体に導電性
ボールを接合した状態を示す断面である。
4 is a cross-sectional view showing a state where conductive balls are bonded to the BGA package substrate shown in FIG.

【図5】 図1に示すBGAパッケージ用基体を用いて
作製したパッケージ部品およびそれをプリント基板に実
装した状態を示す断面図である。
5 is a cross-sectional view showing a package component manufactured using the BGA package base body shown in FIG. 1 and a state in which the package component is mounted on a printed circuit board.

【図6】 従来構造のパッケージに半田ボールを設置し
た場合の状態を拡大して示す断面図である。
FIG. 6 is an enlarged sectional view showing a state in which a solder ball is installed in a package having a conventional structure.

【符号の説明】[Explanation of symbols]

10……BGAパッケージ用基体 12……内部配線層 13、14……電極パッド 15……セラミックス多層配線基板 18……導電性ボール設置用凹部 19……絶縁層 20……絶縁ペースト 21……導電性ボール 10 ... Base for BGA package 12 ... Internal wiring layer 13, 14 ... Electrode pad 15 ... Ceramic multilayer wiring board 18 ... Recess for setting conductive balls 19 ... Insulation layer 20 ... Insulation paste 21 ... Conductivity Sex balls

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 主面上に形成された電極パッドと、この
電極パッドと電気的に接続された内部配線層とを有する
焼成済または未焼成のセラミックス配線基板を作製する
工程と、 前記セラミックス配線基板の電極パッド形成面上に、前
記電極パッド表面の少なくとも一部を露出させ、かつ前
記電極パッド表面から盛り上るように、絶縁ペーストを
塗布する工程と、 前記絶縁ペーストの塗布層を硬化させ、外部接続用端子
として機能する導電性ボール設置用の凹部を有する絶縁
層を形成する工程とを有することを特徴とする半導体用
パッケージ基体の製造方法。
1. A step of producing a fired or unfired ceramic wiring substrate having an electrode pad formed on a main surface and an internal wiring layer electrically connected to the electrode pad, and the ceramic wiring. On the electrode pad forming surface of the substrate, exposing at least a part of the electrode pad surface, and so as to rise from the electrode pad surface, a step of applying an insulating paste, and curing the application layer of the insulating paste, And a step of forming an insulating layer having a recess for setting a conductive ball that functions as an external connection terminal.
【請求項2】 請求項1記載の半導体用パッケージ基体
の製造方法において、前記導電性ボール設置用凹部の内
壁面に30〜80度の角度を付与することを特徴とする半導
体用パッケージ基体の製造方法。
2. The method for manufacturing a semiconductor package substrate according to claim 1, wherein an angle of 30 to 80 degrees is given to an inner wall surface of the conductive ball mounting recess. Method.
【請求項3】 請求項1または請求項2記載の半導体用
パッケージ基体の製造方法において、 前記導電性ボール設置用の凹部を有する前記絶縁層の厚
さを、前記電極パッド表面から30μm 以上または前記導
電性ボールの直径の 10%以上とすることを特徴とする半
導体用パッケージ基体の製造方法。
3. The method for manufacturing a semiconductor package substrate according to claim 1, wherein the thickness of the insulating layer having the recesses for installing the conductive balls is 30 μm or more from the surface of the electrode pad, or A method of manufacturing a package base for semiconductors, characterized in that the diameter of the conductive balls is 10% or more.
【請求項4】 請求項1記載の半導体用パッケージ基体
の製造方法において、前記絶縁ペーストとしてセラミッ
クスペーストを用いると共に、前記セラミックスペース
トを前記未焼成のセラミックス配線基板に塗布し、これ
らを同時に焼成して硬化させることを特徴とする半導体
用パッケージ基体の製造方法。
4. The method for manufacturing a semiconductor package substrate according to claim 1, wherein a ceramic paste is used as the insulating paste, the ceramic paste is applied to the unfired ceramic wiring substrate, and these are simultaneously fired. A method of manufacturing a semiconductor package substrate, which comprises curing.
【請求項5】 請求項1記載の半導体用パッケージ基体
の製造方法において、前記絶縁ペーストとして樹脂ペー
ストを用いると共に、前記樹脂ペーストを前記焼成済の
セラミックス配線基板に塗布し熱処理して硬化させるこ
とを特徴とする半導体用パッケージ基体の製造方法。
5. The method of manufacturing a semiconductor package substrate according to claim 1, wherein a resin paste is used as the insulating paste, and the resin paste is applied to the fired ceramics wiring board and heat-treated to be cured. A method of manufacturing a characteristic package base for a semiconductor.
JP7225496A 1996-03-27 1996-03-27 Manufacture of package substrate for semiconductor Withdrawn JPH09260540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7225496A JPH09260540A (en) 1996-03-27 1996-03-27 Manufacture of package substrate for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7225496A JPH09260540A (en) 1996-03-27 1996-03-27 Manufacture of package substrate for semiconductor

Publications (1)

Publication Number Publication Date
JPH09260540A true JPH09260540A (en) 1997-10-03

Family

ID=13483982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7225496A Withdrawn JPH09260540A (en) 1996-03-27 1996-03-27 Manufacture of package substrate for semiconductor

Country Status (1)

Country Link
JP (1) JPH09260540A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448647B1 (en) 1997-06-05 2002-09-10 Sony Chemicals Corporation BGA package substrate
CN103974536A (en) * 2013-01-24 2014-08-06 株式会社村田制作所 Ceramic multilayer component
US9056442B2 (en) 2011-03-07 2015-06-16 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and manufacturing method therefor
CN112310001A (en) * 2019-07-31 2021-02-02 三星电子株式会社 Semiconductor package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448647B1 (en) 1997-06-05 2002-09-10 Sony Chemicals Corporation BGA package substrate
US9056442B2 (en) 2011-03-07 2015-06-16 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and manufacturing method therefor
CN103974536A (en) * 2013-01-24 2014-08-06 株式会社村田制作所 Ceramic multilayer component
CN112310001A (en) * 2019-07-31 2021-02-02 三星电子株式会社 Semiconductor package

Similar Documents

Publication Publication Date Title
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US7327554B2 (en) Assembly of semiconductor device, interposer and substrate
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US11139230B2 (en) Flip-chip package substrate and method for preparing the same
US6408511B1 (en) Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
JP5535451B2 (en) Ceramic wiring board and manufacturing method thereof
JP2680443B2 (en) Ceramic wiring board and method of manufacturing the same
JP3320932B2 (en) Chip package mount, circuit board on which chip package is mounted, and method of forming circuit board
JP2006128229A (en) Composite multilayer substrate
JPH09260540A (en) Manufacture of package substrate for semiconductor
JP3631638B2 (en) Mounting structure of semiconductor device package
JP2005191075A (en) Relay substrate and its manufacturing method, and substrate therewith
JPH10256428A (en) Semiconductor package
JPH09260529A (en) Substrate for semiconductor device, and semiconductor device
JPH10173083A (en) Wiring board for mounting electronic component and its manufacturing method
JP2002076193A (en) Semiconductor element storing package and package mounting board
JPH08255851A (en) Semiconductor package
JP2001185642A (en) Package substrate for mounting semiconductor
JPH10275878A (en) Semiconductor package
JP3502759B2 (en) Semiconductor element mounting structure and wiring board mounting structure
JPH11274372A (en) Semiconductor device and its semiconductor package
JP2001102492A (en) Wiring board and mounting structure thereof
JPH10135637A (en) Ceramic multilayer wiring substrate
JP2005011908A (en) Relay substrate, relay substrate with semiconductor element, substrate with relay substrate, and structure composed of semiconductor element, relay substrate and substrate
JPH11298142A (en) Mounting structure for multilayered ceramic substrate and mounting thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603