JP5535451B2 - Ceramic wiring board and manufacturing method thereof - Google Patents

Ceramic wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP5535451B2
JP5535451B2 JP2008145528A JP2008145528A JP5535451B2 JP 5535451 B2 JP5535451 B2 JP 5535451B2 JP 2008145528 A JP2008145528 A JP 2008145528A JP 2008145528 A JP2008145528 A JP 2008145528A JP 5535451 B2 JP5535451 B2 JP 5535451B2
Authority
JP
Japan
Prior art keywords
ceramic
wiring pattern
wiring
substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008145528A
Other languages
Japanese (ja)
Other versions
JP2009295661A (en
Inventor
良男 築山
将志 手塚
佳織 立花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008145528A priority Critical patent/JP5535451B2/en
Publication of JP2009295661A publication Critical patent/JP2009295661A/en
Application granted granted Critical
Publication of JP5535451B2 publication Critical patent/JP5535451B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、高融点金属からなる配線パターンを備え、被接合対象に接合した際に残留応力緩和効果を有する接合用パッドを備えたセラミック配線基板及びその製造方法に関する。   The present invention relates to a ceramic wiring board having a wiring pattern made of a refractory metal and having a bonding pad having a residual stress relaxation effect when bonded to an object to be bonded, and a method for manufacturing the same.

従来、厚膜又は薄膜配線基板をプリント配線板からなるマザーボード、あるいは、放熱板を備えたヒートシンク等に実装する際には、Sn(錫)とPb(鉛)を主成分とするハンダボールを介して接合し、このハンダボールを電極としても用いていた。
この場合、仮に、ハンダボールからなる接合用のバンプの径を一定にした場合、厚膜又は薄膜配線基板と、被搭載対象であるマザーボードやヒートシンクとの距離が離れているほど接合用のバンプの変形性が高まり、高い残留応力の緩和効果が期待できる。
その反面、実装時にバンプを形成する工程が増え、コストを高くする要因となるとともに、厚膜又は薄膜配線基板と被搭載対象とからなる接合体の厚みが大きくなることは、電子部品の小型化を妨げるので望ましくない。
そこで、このような課題を解決すべく、従来、様々な研究や開発が行われており、それに関して幾つかの発明や考案が開示されている。
Conventionally, when a thick film or thin film wiring board is mounted on a mother board made of a printed wiring board or a heat sink equipped with a heat sink, a solder ball mainly composed of Sn (tin) and Pb (lead) is used. The solder balls were also used as electrodes.
In this case, if the diameter of the bonding bumps made of solder balls is made constant, the larger the distance between the thick film or thin film wiring board and the mother board or heat sink to be mounted, the more the bonding bumps. Deformability increases, and a high residual stress relaxation effect can be expected.
On the other hand, bumps are formed at the time of mounting, which increases costs and increases the thickness of the assembly consisting of the thick film or thin film wiring board and the mounting target. This is not desirable.
In order to solve such problems, various researches and developments have been conducted in the past, and some inventions and devices have been disclosed.

例えば、特許文献1には「半導体バンプ接続構造体及びその製造方法」という名称で半導体パッケージのはんだバンプを使用したフリップチップ接続構造体及びその製造方法に関する発明が開示されている。
特許文献1に記載の発明は、第1の電子部品の電極と第2の電子部品の電極とをはんだバンプにより接続するフリップチップ接続構造体において、はんだバンプの電極及び第2の電子部品の電極との接合界面のそれぞれに金属化合物層が形成されており、はんだバンプの側面には第1の電子部品側及び第2の電子部品側の少なくとも一方の接合部における金属間化合物層に隣接するはんだ母相側の位置でくびれが形成されていることを特徴とするものである。
上記構成の特許文献1に記載の発明によれば、はんだバンプの側面に形成されるくびれによって熱膨張係数差により発生する応力をはんだ母相側で緩和することができる。
従って、第1の電子部品と第2の電子部品とをはんだバンプで接合した接合体の信頼性を高めることができる。
For example, Patent Document 1 discloses an invention relating to a flip-chip connection structure using a solder bump of a semiconductor package under the name of “semiconductor bump connection structure and its manufacturing method”, and its manufacturing method.
The invention described in Patent Document 1 is a flip-chip connection structure in which an electrode of a first electronic component and an electrode of a second electronic component are connected by a solder bump. An electrode of a solder bump and an electrode of a second electronic component And a solder bump adjacent to the intermetallic compound layer in at least one of the joints on the first electronic component side and the second electronic component side on the side surfaces of the solder bumps. A constriction is formed at a position on the mother phase side.
According to the invention described in Patent Document 1 having the above configuration, the stress generated by the difference in thermal expansion coefficient due to the constriction formed on the side surface of the solder bump can be relaxed on the solder mother phase side.
Therefore, the reliability of the joined body obtained by joining the first electronic component and the second electronic component with the solder bumps can be improved.

特開2007−128982号公報JP 2007-128982 A

近年、電子部品の小型化が進むと同時に、環境への配慮から電子部品からPbを排除する動きが進んでいる。
この結果、電子部品の接合に用いられるSn(錫)とPb(鉛)を主成分とするハンダの代替品として、Pbフリーハンダが用いられるようになってきている。
その一方で、上述のようなPbフリーハンダは、従来のSn(錫)とPb(鉛)を主成分とするハンダに比べて溶融温度が高く変形性が低いという性質を有しているため、特許文献1に記載の発明に用いられるはんだを、上記のようなPbフリーハンダに代えた場合に、十分な応力緩和効果が発揮されなかった。
In recent years, as electronic components have been reduced in size, there has been a movement to eliminate Pb from electronic components in consideration of the environment.
As a result, Pb-free solder has been used as a substitute for solder mainly composed of Sn (tin) and Pb (lead) used for joining electronic components.
On the other hand, the Pb-free solder as described above has a property that the melting temperature is high and the deformability is low as compared with conventional solders mainly composed of Sn (tin) and Pb (lead). When the solder used in the invention described in Patent Document 1 was replaced with the Pb-free solder as described above, a sufficient stress relaxation effect was not exhibited.

本発明はかかる従来の事情に対処してなされたものであり、セラミックと高融点金属からなる配線基板を被搭載対象に搭載してなる接合体の厚みを薄くして電子部品の小型化を可能にした場合でも、バンプ等を形成する煩雑な工程を追加することなく、その接合部分に十分な残留応力の緩和効果付与することができるセラミック配線基板およびその製造方法を提供することにある。   The present invention has been made in response to such a conventional situation, and it is possible to reduce the size of an electronic component by reducing the thickness of a joined body in which a wiring board made of a ceramic and a refractory metal is mounted on a mounting target. Even in such a case, it is an object of the present invention to provide a ceramic wiring board and a method for manufacturing the same, which can provide a sufficient residual stress relaxation effect to the joint without adding a complicated process of forming bumps and the like.

上記目的を達成するため請求項1記載の発明であるセラミック配線基板は、Pbフリーハンダを用いて被搭載対象に接合されるセラミック配線基板であって、セラミック製の基板と、この基板の表面に形成される第1の配線パターンと、基板の裏面側に形成され基板を被搭載対象上に実装させるための第2の配線パターンとを有し、基板は、その内部に第3の配線パターンを備える多層基板であり、第1,第3の配線パターンは、W又はMoからなり、かつ、同時焼成により形成され、第1乃至第3の配線パターンは電気的に接続されており、第2の配線パターンは、Cuからなり、厚さが20μm以上であり、その内部に無数の孔が形成され、前記Pbフリーハンダと接合する領域に形成されることを特徴とするものである。
上記構成の発明において、セラミック製の基体が積層されてなる基板は絶縁体として、また、第1,第3の配線パターンは導電体としてそれぞれ作用することで、これらが一体となって配線基板として作用する。また、第1,第3の配線パターンを高融点金属であるW(タングステン)又はMo(モリブデン)により形成することで、請求項1に係る配線基板の信頼性を高めるという作用を有する。また、第1,第3の配線パターンをW又はMoにより形成する際には、W又はMoを主成分とする導電性ペーストを未焼成のセラミック成形体上にスクリーン印刷法により塗布してパターンを形成したものを積層して積層体にする必要がある。
この場合、スクリーン印刷法を用いることで、第1,第3の配線パターンの平面形状における角部の寸法精度を高めるという作用を有する。
つまり、第1,第3の配線パターンをW又はMoにより形成することで、チップ実装やワイヤーボンディングに適したアライメントパターンを正確かつ精細に形成させるという作用を有する。
また、第2の配線パターンは、請求項1記載のセラミック配線基板を被搭載対象上に実装させる際に接合用パッドとして作用すると同時に、第1の配線パターンが第3の配線パターンを介して第2の配線パターンと電気的に接続されることで電極としても作用する。
さらに、第2の配線パターンをCu(銅)により形成しその厚みを20μm以上とすることで、第2の配線パターンに変形性を付与するという作用を有する。
これにより、被搭載対象への請求項1記載のセラミック配線基板の接合時に、それぞれの熱膨張係数差に起因して残留応力が発生した際に、第2の配線パターンが断裂することなく変形することで残留応力を緩和するという作用を有する。
また、請求項1に記載の発明を多層基板とすることで、多チップ実装やチップを駆動するための制御配線を形成することができ、信頼性の高い配線基板を一層の小型化させるという作用を有する。
加えて、基板と、第1の配線パターンと、第3の配線パターンとを同時焼成により形成することで、基板の内部に第3の配線パターンを備えたものを一旦作成し、その後、この基板の表面に別途、高融点金属であるW又はMoから成る第1の配線パターンを形成する場合に比べてその製造工程を簡素にするという作用を有する。また、第1の配線パターンと第3の配線パターンは、同じWかMo材料であるため、両配線間の接続信頼性を高める作用を有する。
In order to achieve the above object, a ceramic wiring board according to a first aspect of the present invention is a ceramic wiring board that is bonded to an object to be mounted using Pb-free solder, and is formed on a ceramic board and the surface of the board. A first wiring pattern to be formed; and a second wiring pattern formed on the back side of the substrate for mounting the substrate on the mounting target. The substrate has a third wiring pattern in the interior thereof. a multilayer substrate comprising, first, third wiring pattern is made of W or Mo, and is formed by co-firing, the first to third wiring patterns are electrically connected, the second wiring pattern is made of Cu, is not less 20μm or more thick, countless pores formed therein, is formed in a region to be joined with the Pb-free solder is characterized in Rukoto.
In the invention having the above-described configuration, the substrate on which the ceramic base is laminated functions as an insulator, and the first and third wiring patterns function as a conductor, so that they are integrated as a wiring substrate. Works. Further, the first and third wiring patterns are formed of W (tungsten) or Mo (molybdenum), which is a refractory metal, so that the reliability of the wiring board according to claim 1 is improved. When the first and third wiring patterns are formed of W or Mo, a conductive paste containing W or Mo as a main component is applied onto an unfired ceramic molded body by a screen printing method. It is necessary to laminate the formed products to form a laminate .
In this case, the screen printing method is used to increase the dimensional accuracy of the corners in the planar shape of the first and third wiring patterns.
That is, by forming the first and third wiring patterns from W or Mo, there is an effect that an alignment pattern suitable for chip mounting and wire bonding can be formed accurately and finely.
The second wiring pattern acts as a bonding pad when the ceramic wiring board according to claim 1 is mounted on the mounting target, and at the same time , the first wiring pattern is connected to the first wiring pattern via the third wiring pattern . connected second and electrical wiring pattern also acts as an electrode in Rukoto.
Furthermore, the second wiring pattern is formed of Cu (copper) and has a thickness of 20 μm or more, thereby providing an effect of imparting deformability to the second wiring pattern.
Thereby, when the ceramic wiring board according to claim 1 is bonded to the mounting target, the second wiring pattern is deformed without tearing when residual stress is generated due to the difference in thermal expansion coefficient between them. This has the effect of relaxing the residual stress.
Further, by using the multilayer substrate according to the first aspect of the invention, it is possible to form multi-chip mounting and control wiring for driving the chip, and further reduce the size of the highly reliable wiring substrate. Have
In addition, the substrate, the first wiring pattern, and the third wiring pattern are formed by simultaneous firing, so that a substrate provided with the third wiring pattern is temporarily created. Compared to the case where a first wiring pattern made of W or Mo, which is a high melting point metal, is separately formed on the surface, the manufacturing process is simplified. Moreover, since the 1st wiring pattern and the 3rd wiring pattern are the same W or Mo material, it has the effect | action which improves the connection reliability between both wiring.

請求項記載の発明であるセラミック配線基板は、請求項1に記載のセラミック配線基板であって、第1の配線パターン及び第2の配線パターンは、その表面にメッキ被膜を備えることを特徴とするものである。
上記構成の発明は、請求項1に記載の発明と同様の作用に加えて、第1及び第2の配線パターンの表面にメッキ被膜を形成することで、チップやワイヤーボンディング(WB)の実装性、あるいは被搭載対象上への請求項記載のセラミック配線基板の実装性を良くするとともに、第1及び第2の配線パターンを形成する金属が酸化したり、大気中の水分や化合物と反応して劣化するのを妨げるという作用を有する。
Ceramic wiring substrate is a second aspect of the present invention, there is provided a ceramic wiring board according to claim 1, the first wiring pattern and the second wiring pattern includes a further comprising a plated coating on the surface thereof To do.
Present aspect, in addition to the same operation as inventions of claim 1, by forming a plated film on the surface of the first and second wiring patterns, mounting of the chip and wire bonding (WB) Or the mountability of the ceramic wiring board according to claim 2 on the mounting target, and the metal forming the first and second wiring patterns is oxidized or reacted with moisture and compounds in the atmosphere. And has an effect of preventing deterioration.

請求項記載の発明であるセラミック配線基板の製造方法は、Pbフリーハンダを用いて被搭載対象に接合されるセラミック配線基板の製造方法であって、セラミック粉体原料と有機質バインダーとを混合してなるセラミック成形体が積層されてなる積層体の表面にW又はMoを主成分とする第1の導電ペーストにより第1の配線パターンを形成するとともに、積層体の層間に第1の導電ペーストにより第3の配線パターンを形成する第1の工程と、この第1の工程の後に、セラミック成形体と第1の導電ペーストとを同時焼成してセラミック多層基板とする第2の工程と、この第2の工程の後に、セラミック多層基板の裏面の前記Pbフリーハンダと接合する領域にCuを主成分とする第2の導電ペーストを焼き付けて、厚みが20μm以上であり、その内部に無数の孔を有する第2の配線パターンを形成する第3の工程とを有し、第1乃至第3の配線パターンは電気的に接続されていることを特徴とするものである。
上記構成の発明において、第1及び第2の工程は、絶縁体としてセラミックを、導電材として高融点金属であるW又はMoを用いたセラミック配線基板(多層基板)を形成するという作用を有する。また、このようなセラミック配線基板は、基板の信頼性を保ちながら小型化するという作用を有する。
また、第1の工程において、第1,第3の配線パターンはスクリーン印刷法により形成されるので、その平面形状における角部の寸法精度を高めるという作用を有する。
よって、チップ実装やワイヤーボンディングに適したアライメントパターン(第1の配線パターン)を形成させるという作用を有する。
また、第3の工程は、セラミック配線基板の裏面側で、かつ、Pbフリーハンダと接合する領域に、第1,第3の配線パターンと電気的に接続されている20μm以上の厚みを有するCu層(第2の配線パターン)を形成させるという作用を有する。
そして、請求項記載の発明におけるCu層は、被搭載対象に実装する際の接合用パッドとして作用する。さらに、特に第1,第3の配線パターンとCu層(第2の配線パターン)が電気的に接続されることで、第2の配線パターンは電極としても作用する。
そして、この第2の配線パターンは、請求項記載の方法により製造されたセラミック配線基板が、Pbフリーハンダにより被搭載対象に実装される際に、それぞれの熱膨張係数差に起因して生じる残留応力をその変形性によって緩和して、接合部分に破断等の不具合が生じるのを妨げるという作用を有する。
従って、請求項記載の方法により製造されたセラミック配線基板と被搭載対象からなる接合体の信頼性を高めるという作用を有する。
加えて、請求項記載のCu層は第2の導電ペーストが焼きつけられて形成されるものであるため、めっきや溶融、蒸着法によって形成されるものと異なり、導電ペーストに含まれる助剤成分や樹脂成分の影響により、その内部は無数の孔を有する。
このため、請求項記載のCu層は、電解めっきにより形成されたCu層よりも変形性が高まることで、残留応力の緩和作用が高まるという作用を有する。
A method for manufacturing a ceramic wiring board according to a third aspect of the present invention is a method for manufacturing a ceramic wiring board to be bonded to an object to be mounted using Pb-free solder, comprising mixing a ceramic powder raw material and an organic binder. A first wiring pattern is formed with a first conductive paste mainly composed of W or Mo on the surface of the laminate formed by laminating ceramic molded bodies, and a first conductive paste is provided between the layers of the laminate. A first step of forming a third wiring pattern; a second step of simultaneously firing the ceramic molded body and the first conductive paste to form a ceramic multilayer substrate after the first step; after the second step, and baking the second conductive paste mainly composed of Cu in the region to be joined with the Pb-free solder of the back surface of the ceramic multilayer substrate, a thickness of 20μm or less , And the ones inside the have a third step of forming a second wiring pattern having a myriad of holes, the first to third wiring pattern, characterized in that it is electrically connected It is.
In the invention having the above-described configuration, the first and second steps have an effect of forming a ceramic wiring board ( multilayer board) using ceramic as an insulator and W or Mo as a conductive material as a refractory metal. Moreover, such a ceramic wiring board has the effect of reducing the size while maintaining the reliability of the board.
In the first step, since the first and third wiring patterns are formed by the screen printing method, it has an effect of increasing the dimensional accuracy of the corners in the planar shape.
Therefore, it has the effect of forming an alignment pattern (first wiring pattern) suitable for chip mounting and wire bonding.
In the third step, Cu having a thickness of 20 μm or more is electrically connected to the first and third wiring patterns on the back surface side of the ceramic wiring substrate and in a region bonded to the Pb-free solder. This has the effect of forming a layer (second wiring pattern) .
The Cu layer according to the third aspect of the invention acts as a bonding pad when mounted on the mounting target. Furthermore, in particular, the first and third wiring patterns and the Cu layer (second wiring pattern) are electrically connected, so that the second wiring pattern also functions as an electrode.
Then, the second wiring pattern, wherein the ceramic wiring board produced by the method of claim 3 wherein the, when implemented in a more mountable subject Pb freehand Da, due to the respective thermal expansion coefficient difference Residual stress that occurs is relaxed by its deformability, and it has the effect of preventing defects such as breakage at the joint.
Therefore, it has the effect | action of improving the reliability of the joined body which consists of a ceramic wiring board manufactured by the method of Claim 3, and a mounting object.
In addition, since the Cu layer according to claim 3 is formed by baking the second conductive paste, the auxiliary component contained in the conductive paste is different from that formed by plating, melting, or vapor deposition. The inside has countless holes due to the influence of the resin component.
For this reason, the Cu layer according to claim 3 has an effect that the relaxation effect of the residual stress is increased by increasing the deformability as compared with the Cu layer formed by electrolytic plating.

請求項記載の発明であるセラミック配線基板の製造方法は、請求項に記載のセラミック配線基板の製造方法であって、第3の工程は、セラミック多層基板の裏面にスクリーン印刷法により第2の導電ペーストを用いて第2の配線パターンを形成する第3−1の工程と、この第3−1の工程の後に、第2の導電ペーストを焼成する第3−2の工程とを備えることを特徴とするものである。
上記構成の発明は、請求項記載の方法と同様の作用を有する。
また、請求項記載の発明においては、第3−1,第3−2の2つの工程によりCu層を形成することで、高い残留応力の緩和作用を有するCu層を少ない工程で形成させるという作用を有する。
Method for producing a ceramic wiring substrate is a fourth aspect of the invention is a method for producing a ceramic wiring board according to claim 3, the third step, second by screen printing on the back surface of the ceramic multilayer substrate A third wiring step for forming the second wiring pattern using the conductive paste and a third step for baking the second conductive paste after the third step. It is characterized by.
The invention configured as described above has the same operation as the method according to the third aspect .
Further, in the invention according to claim 4 , by forming the Cu layer by the two processes of 3-1 and 3-2, the Cu layer having a high residual stress relaxation action is formed by a small number of processes. Has an effect.

請求項記載の発明であるセラミック配線基板の製造方法は、請求項に記載のセラミック配線基板の製造方法であって、第3の工程は、セラミック多層基板の裏面に、スクリーン印刷法により、第2の導電ペーストを用いてベタパターンを形成する第3−1の工程と、この第3−1の工程の後に、第2の導電ペーストを焼成する第3−2の工程と、この第3−2の工程の後に、エッチング法により、焼成されたベタパターンから第2の配線パターンを形成する第3−3の工程とを備えることを特徴とするものである。
上記構成の発明は、請求項記載の方法と同様の作用を有する。
また、請求項記載の発明においては、第3−1乃至第3−3の3つの工程によりCu層を形成することで、精緻で信頼性が高く、その内部に無数の孔を有するCu層を形成させるという作用を有する。
The method for producing a ceramic wiring board according to claim 5 is the method for producing a ceramic wiring board according to claim 3 , wherein the third step is a screen printing method on the back surface of the ceramic multilayer board. A third process for forming a solid pattern using the second conductive paste, a third process for firing the second conductive paste after the third process, and a third process for baking the second conductive paste. After the step -2, a third step of forming a second wiring pattern from the fired solid pattern by an etching method is provided.
The invention configured as described above has the same operation as the method according to the third aspect .
Further, in the invention according to claim 5 , by forming the Cu layer by the three steps of 3-1 to 3-3, the Cu layer is precise and highly reliable and has innumerable holes therein. It has the effect | action of forming.

本発明の請求項1記載の発明によれば、第1,第3の配線パターンにW又はMoを用いることで、その平面形状における角部の寸法精度を高めることができるという効果を有する。
よって、実装されるチップや、ワイヤーボンドの位置精度を高めることができるという効果を有する。
また、チップ実装部である第1の配線のパターンの平面形状における角部の丸みを数μm以下に抑制することができるので、チップ実装時のセルフアライメント効果を高めることができるという効果も有する。
この結果、請求項1に記載のセラミック配線基板への素子等の被実装対象を安定して接合させることができるという効果を有する。
また、基板の裏面側に20μm以上の厚みを有するCuから成る第2の配線パターンを備えることで、被搭載対象である、例えば、マザーボードやヒートシンクに実装する際に、それぞれの熱膨張係数差に起因して生じる残留応力を第2の配線パターンの変形性により緩和することができるという効果を有する。
つまり、被搭載対象への請求項1記載のセラミック配線基板の接合時に、接合部分がそれぞれの熱膨張係数差に起因する残留応力で断裂するのを防止することができるという効果を有する。
この結果、第1乃至第3の配線パターンを電気的に接続して第2の配線パターンを電極として用いる場合に、第2の配線パターンから基板上に形成される第1の配線パターンへの導通が維持されるので、被搭載対象と請求項1記載のセラミック配線基板とからなる接合体の信頼性を向上させることができるという効果を有する。
さらに、請求項1記載の発明を多層基板とすることで、基板の信頼性を維持しながら小型化するとともに、多チップ実装やチップを駆動するための制御配線を形成することができるという効果を有する。
加えて、第1及び第3の配線パターンを同時焼成により形成することで、第3の配線パターンを備えた多層基板を製造した後に、その表面に別途ポストファイヤ法により第1の配線パターンを形成する場合に比べてその製造工程を簡素にすることができるという効果を有する。この結果、請求項1に記載の発明を廉価に提供することができるという効果を有する。
According to the first aspect of the present invention, by using W or Mo for the first and third wiring patterns, it is possible to increase the dimensional accuracy of the corners in the planar shape.
Therefore, it has the effect that the position accuracy of the mounted chip and the wire bond can be increased.
In addition, since the roundness of the corners in the planar shape of the first wiring pattern as the chip mounting portion can be suppressed to several μm or less, the self-alignment effect at the time of chip mounting can be enhanced.
As a result, there is an effect that it is possible to stably bond a mounted object such as an element to the ceramic wiring substrate according to claim 1.
In addition, by providing the second wiring pattern made of Cu having a thickness of 20 μm or more on the back surface side of the substrate, when mounting on, for example, a mother board or a heat sink, the difference in thermal expansion coefficient between There is an effect that the residual stress generated due to this can be relaxed by the deformability of the second wiring pattern.
In other words, when the ceramic wiring board according to claim 1 is bonded to the mounting target, the bonded portion can be prevented from being broken by the residual stress caused by the difference in thermal expansion coefficient.
As a result, if you are use the second wiring pattern and the electrodes of the first to third wiring patterns are electrically connected, to the first wiring pattern formed from the second wiring pattern on the substrate Therefore, it is possible to improve the reliability of the joined body composed of the mounting target and the ceramic wiring board according to claim 1.
Furthermore, by using the multilayer substrate according to the first aspect of the invention, it is possible to reduce the size while maintaining the reliability of the substrate, and to form a control wiring for driving a multi-chip mounting or chip. Have.
In addition, by forming the first and third wiring patterns by simultaneous firing, after the multilayer substrate having the third wiring pattern is manufactured, the first wiring pattern is separately formed on the surface by a post-fire method. Compared to the case, the manufacturing process can be simplified. As a result, the invention according to claim 1 can be provided at low cost.

請求項に記載の発明は、第1及び第2の配線パターンの表面に、すなわち、外気中に露出する配線パターンの表面にメッキ被膜を備えることで、請求項に記載のセラミック配線基板の信頼性を高め、チップやこのセラミック配線基板の実装性を高めるとともに、配線パターンが酸化したり、大気中の水分や化合物と化学反応を起こして劣化するのを防止することができるという効果を有する。 According to a second aspect of the present invention, a plating film is provided on the surfaces of the first and second wiring patterns, that is, on the surface of the wiring pattern exposed to the outside air, so that the ceramic wiring board according to the second aspect is provided. It has the effect of improving reliability, improving the mountability of the chip and this ceramic wiring board, and preventing the wiring pattern from being oxidized and deteriorating due to chemical reaction with moisture and compounds in the atmosphere. .

請求項に記載の発明は、請求項1に記載の発明を方法の発明として捉えたものであり、請求項1に記載の発明と同じ効果を有する。
また、請求項に記載の方法において、焼き付け法により第2の配線パターンを形成することで、第2の配線パターンに無数の孔を形成することができるという効果を有する。
この結果、第2の配線パターンの変形性が高まるので、残留応力の緩和効果を高めることができるという効果を有する。
The invention described in claim 3 captures the invention described in claim 1 as a method invention, and has the same effect as the invention described in claim 1.
Further, in the method according to claim 3 , by forming the second wiring pattern by the baking method, there is an effect that innumerable holes can be formed in the second wiring pattern.
As a result, since the deformability of the second wiring pattern is increased, the effect of reducing the residual stress can be enhanced.

請求項に記載の発明は、請求項に記載の方法における第3の工程を第3−1、第3−2の2つの工程により行うことにより、孔のあるCu層からなる第2の配線パターンを備えるセラミック配線基板の製造工程を簡略化することができるという効果を有する。
よって、信頼性が高く、かつ、スクリーン印刷法によりパターンを形成することで生産性に優れ、廉価な製品を提供することができるという効果を有する。
The invention according to claim 4, the third step in the method according to claim 3 3-1, by performing the first 3-2 two steps, the second consisting of Cu layer with a hole It has the effect that the manufacturing process of a ceramic wiring board provided with a wiring pattern can be simplified.
Therefore, it is possible to provide an inexpensive product that is highly reliable and has excellent productivity by forming a pattern by a screen printing method.

請求項に記載の発明は、請求項に記載の方法における第3の工程を第3−1乃至第3−3の3つの工程により行うことにより、精緻でポーラス状のCu層からなる第2の配線パターンを形成することができるという効果を有する。
すなわち、第2の配線パターンの幅を狭めて微細化することができ、一層の高密度化が可能となる。
この場合、第2の配線パターンにより残留応力の緩和効果が向上することで、信頼性の高い製品を提供することができるという効果を有する。
The invention according to claim 5 by performing the third of the steps 3-1 to 3-3 of the three steps in the method according to claim 3, the consist sophisticated a porous Cu layer 2 wiring patterns can be formed.
That is, the width of the second wiring pattern can be narrowed and miniaturized, and a higher density can be achieved.
In this case, the effect of relieving residual stress is improved by the second wiring pattern, so that a highly reliable product can be provided.

以下に、本発明の最良の実施の形態に係るセラミック配線基板及びその製造方法について図1乃至図6を参照しながら詳細に説明する。   Hereinafter, a ceramic wiring board and a method for manufacturing the same according to the preferred embodiment of the present invention will be described in detail with reference to FIGS.

はじめに、本願発明がなされるに至った経緯について説明する。
Cuは、高融点金属であるW又はMoに比べて外部応力による変形性が高いので、接合用パッドをCuにより形成することで接合時に生じる残留応力の高い緩和効果が期待できる。また、Cuは優れた導電材でもある。
このため発明者らは、セラミック成形体の表面と裏面にCuを主成分とする導電ペーストを直接印刷してセラミック成形体と同時焼成することで、素子等を実装するための実装パッドであるCu配線パターンを表面に、被接合対象にセラミック焼結体自体を接合するためのCuからなる接合用パッドを裏面に備えたセラミック焼結体を作製した。
しかしながら、実装パッドとなるCu配線パターンの平面方向における角部は、20μm程度の丸みを帯びており、このように角部に丸みを帯びた配線パターンに素子をハンダペーストで実装すると、素子の接合時にセルフアライメント効果が発揮されず、素子の位置ズレが生じやすいという課題があった。
また、例えば、ダイボンダで上述のセラミック焼結体の上面側に形成されるCu配線パターンを、素子実装パッドとして画像認識させる場合、Cu配線パターンの角部が丸みを帯びていると装置が認識できない場合があった。
First, a description will be given of circumstances that led to this gun onset Akira is made.
Since Cu is more deformable by external stress than W or Mo, which is a refractory metal, a relaxation effect of high residual stress generated during bonding can be expected by forming a bonding pad from Cu. Cu is also an excellent conductive material.
For this reason, the inventors directly printed a conductive paste mainly composed of Cu on the front and back surfaces of the ceramic molded body and co-fired with the ceramic molded body, whereby Cu is a mounting pad for mounting elements and the like. A ceramic sintered body having a wiring pattern on the front surface and a bonding pad made of Cu for bonding the ceramic sintered body itself to an object to be bonded was prepared.
However, the corners in the plane direction of the Cu wiring pattern serving as the mounting pad are rounded by about 20 μm. When the elements are mounted on the wiring pattern with rounded corners with the solder paste, the bonding of the elements In some cases, the self-alignment effect is not exhibited, and the device is liable to be displaced.
Further, for example, when a Cu wiring pattern formed on the upper surface side of the ceramic sintered body described above with a die bonder is used as an element mounting pad, the device cannot be recognized if the corners of the Cu wiring pattern are rounded. There was a case.

そこで発明者らは鋭意研究の結果、セラミック焼結体の上面に実装される素子等電子部品の接合面が、被接合対象に接合されるセラミック焼結体の接合面よりも小さいことに注目し、接合面が実質的に狭いセラミック焼結体の表面側には、配線パターンの平面方向における角部を明りょうに形成することのできる配線パターンを、高融点金属を用いたスクリーン印刷法により形成する一方、接合面が実質的に広いセラミック焼結体の裏面側には十分な厚みを有するCu層により接合用パッドを形成することで、被接合対象への接合時の残留応力をCu層の変形により効果的に緩和できることを見出した。
すなわち、本発明に係るにセラミック配線基板は、その上面に形成される素子実装用パッドと、セラミック配線基板を被接合対象に実装させるための接合用パッドにそれぞれ異なる金属を用いることで、素子等をセラミック配線基板の上面側に実装する際の不具合を防止しながら、セラミック配線基板を被接合対象に実装する際の残留応力を十分に緩和することができるよう構成したものである。
As a result of intensive studies, the inventors have noted that the bonding surface of electronic components such as elements mounted on the upper surface of the ceramic sintered body is smaller than the bonding surface of the ceramic sintered body bonded to the object to be bonded. A wiring pattern that can clearly form corners in the plane direction of the wiring pattern is formed on the surface side of the ceramic sintered body with a substantially narrow joint surface by screen printing using a refractory metal. On the other hand, by forming a bonding pad with a Cu layer having a sufficient thickness on the back side of the ceramic sintered body having a substantially wide bonding surface, the residual stress at the time of bonding to the object to be bonded can be reduced. It has been found that it can be effectively mitigated by deformation.
In other words, the ceramic wiring board according to the present invention uses different metals for the element mounting pad formed on the upper surface and the bonding pad for mounting the ceramic wiring board on the object to be bonded, so that the element etc. In this configuration, the residual stress when the ceramic wiring board is mounted on the object to be bonded can be sufficiently relaxed while preventing the trouble when mounting the ceramic wiring board on the upper surface side of the ceramic wiring board.

本発明の実施例1にセラミック配線基板について図1乃至図3を参照しながら詳細に説明する。(請求項1乃至請求項に対応。)
図1は本発明の実施例1に係るセラミック配線基板の断面図である。
実施例1に係るセラミック配線基板1aは、絶縁体をセラミックで、導電体を高融点金属であるW又はMoにより形成した基板2の下面2b側に、すなわち、実装面側に、配線パターン状のCu層により形成される接合用パッドを設けることで、その変形性により被搭載対象に実装する際に生じる残留応力を緩和することができるよう構成されるものである。
より具体的には、図1に示すように、実施例1に係るセラミック配線基板1aは、セラミック製の基体3が積層されてなる基板2の上面2aにW又はMoからなる配線パターン4を、下面2b側にやはりW又はMoからなる配線パターン8をそれぞれ備え、さらに、基板2の下面2b側に設けられる配線パターン8の表面に厚みAが20μm以上のCu層9からなる接合用パッドを備えるものである。
この場合、配線パターン8はCu層9を形成するための基礎(ベース)となるので、下地パターンであると言える。
さらに、セラミック配線基板1aにおいて、配線パターン4,8の表面には、例えば、Ni(ニッケル)又はAu(金)又はAg(銀)からなるメッキ被膜10を備えている。
このようにメッキ被膜10を形成することで、チップやWBの実装性や、実施例に係るセラミック配線基板1aの被搭載対象上への実装性を向上させるとともに、配線パターン4や配線パターン8が酸化したり、大気中の化合物と化学反応を起こして劣化するのを防止している。
A ceramic wiring board according to Embodiment 1 of the present invention will be described in detail with reference to FIGS. (Corresponding to claims 1 to 5 )
1 is a cross-sectional view of a ceramic wiring board according to a first embodiment of the present invention.
The ceramic wiring board 1a according to Example 1 has a wiring pattern shape on the lower surface 2b side of the substrate 2 formed of ceramic as an insulator and W or Mo as a refractory metal, that is, on the mounting surface side. By providing the bonding pad formed of the Cu layer, the residual stress generated when mounting on the mounting target can be relieved due to its deformability.
More specifically, as shown in FIG. 1, the ceramic wiring board 1a according to the first embodiment has a wiring pattern 4 made of W or Mo on the upper surface 2a of the board 2 on which the ceramic base 3 is laminated. A wiring pattern 8 made of W or Mo is also provided on the lower surface 2b side, and a bonding pad made of a Cu layer 9 having a thickness A of 20 μm or more is provided on the surface of the wiring pattern 8 provided on the lower surface 2b side of the substrate 2. Is.
In this case, since the wiring pattern 8 becomes a base (base) for forming the Cu layer 9, it can be said that it is a base pattern.
Further, in the ceramic wiring substrate 1a, the surface of the wiring patterns 4 and 8 is provided with a plating film 10 made of, for example, Ni (nickel), Au (gold), or Ag (silver).
By forming the plating film 10 in this manner, the chip and WB mountability and the mountability of the ceramic wiring board 1a according to the embodiment on the mounting target are improved, and the wiring pattern 4 and the wiring pattern 8 are provided. It prevents oxidation and chemical reaction with compounds in the atmosphere and deterioration.

また、高融点金属とセラミックにより基板2を構成することで、基板2を小型化しながら高い信頼性を付与することができるという効果を有する。
加えて、配線パターン4をW又はMoにより形成する場合、後述するが、未焼成のセラミック成形体の表面上にW又はMoを主成分とする導電性ペーストをスクリーン印刷法により塗布してパターンを形成する必要がある。
この場合、未焼成のセラミック成形体の表面上に形成される配線パターン4の平面形状における角部の寸法精度が高められることで、チップ実装やワイヤーボンディングに適したアライメントパターンを形成することができるという効果を有する。
よって、実装されるチップや、ワイヤーボンドの位置精度を高めることができるという効果を有する。
また、チップ実装部の配線パターン4の平面形状における角部の丸みを数μm以下にすることができるので、チップ実装時のセルフアライメント効果を高めることができるという効果も有する。
この結果、実施例1に係るセラミック配線基板1a上に安定した状態で素子等の被搭載対象を接合することができるという効果を有する。
Further, by forming the substrate 2 from a refractory metal and ceramic, there is an effect that high reliability can be imparted while the substrate 2 is downsized.
In addition, when the wiring pattern 4 is formed of W or Mo, as will be described later, a conductive paste containing W or Mo as a main component is applied by screen printing on the surface of the unfired ceramic molded body. Need to form.
In this case, an alignment pattern suitable for chip mounting and wire bonding can be formed by increasing the dimensional accuracy of the corners in the planar shape of the wiring pattern 4 formed on the surface of the unfired ceramic molded body. It has the effect.
Therefore, it has the effect that the position accuracy of the mounted chip and the wire bond can be increased.
Moreover, since the roundness of the corners in the planar shape of the wiring pattern 4 of the chip mounting portion can be set to several μm or less, there is an effect that the self-alignment effect at the time of chip mounting can be enhanced.
As a result, there is an effect that an object to be mounted such as an element can be bonded in a stable state on the ceramic wiring board 1a according to the first embodiment.

そして、実施例1に係るセラミック配線基板1aにおいては、例えば、図1に示すように、基体3,3の間に、W又はMoからなる配線パターン7を設け、配線パターン4と配線パターン7とを、また、配線パターン7と配線パターン8と基体3に形成されるビア5に充填される導電体6により電気的に接続してもよい。すなわち、基板2を多層基板(同時焼成多層基板)としてもよい。
この場合、配線パターン4,7のそれぞれと配線パターン8とが必ずしも電気的に接続されなくとも良い。つまり、接合用パッドとなるCu層9を形成することのみを目的として、つまりCu層9を形成するための下地パターンとして基板2の下面2bに配線パターン8を形成してもよい。
なお、配線パターン4,8に高い寸法精度が要求されない場合、基板2の上面2a,下面2bに形成される配線パターン4,8は、平板状の基板2、あるいは、内部に配線パターン7を備えた同時焼成多層基板である基板2を製造した後に、例えば、Cuペーストを用いたスクリーン印刷法によりパターン形成し、その後、基板2とCuペーストから成るパターンを再度焼成するポストファイヤ法等により形成してもよい。
このように、基板2を同時焼成多層基板とした場合、基板2の信頼性を維持しながら一層小型化することができるという効果を有する。
なお、上述のような実施例1に係るセラミック配線基板1aは、被搭載対象である例えば、プリント配線板からなるマザーボードや、放熱板を備えるヒートシンク等に実装されて用いられる。
In the ceramic wiring board 1a according to the first embodiment, for example, as shown in FIG. 1, a wiring pattern 7 made of W or Mo is provided between the bases 3 and 3, and the wiring pattern 4 and the wiring pattern 7 are provided. Alternatively, the wiring pattern 7, the wiring pattern 8, and the conductor 6 filled in the via 5 formed in the base 3 may be electrically connected. That is, the substrate 2 may be a multilayer substrate (co-fired multilayer substrate).
In this case, each of the wiring patterns 4 and 7 and the wiring pattern 8 do not necessarily have to be electrically connected. That is, the wiring pattern 8 may be formed on the lower surface 2b of the substrate 2 only for the purpose of forming the Cu layer 9 to be a bonding pad, that is, as a base pattern for forming the Cu layer 9.
When high dimensional accuracy is not required for the wiring patterns 4 and 8, the wiring patterns 4 and 8 formed on the upper surface 2a and the lower surface 2b of the substrate 2 include the flat substrate 2 or the wiring pattern 7 inside. After the substrate 2 which is a co-fired multilayer substrate is manufactured, for example, a pattern is formed by a screen printing method using a Cu paste, and then a pattern made of the substrate 2 and the Cu paste is formed again by a post-fire method or the like. May be.
Thus, when the substrate 2 is a co-fired multilayer substrate, there is an effect that the substrate 2 can be further reduced in size while maintaining the reliability of the substrate 2.
The ceramic wiring board 1a according to the first embodiment as described above is used by being mounted on, for example, a mother board made of a printed wiring board, a heat sink provided with a heat sink, or the like to be mounted.

図2は本発明の実施例1に係るセラミック配線基板をプリント配線板に搭載した場合の断面図である。なお、図1に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
図2に示すように、実施例1に係るセラミック配線基板1aをプリント配線板に搭載した場合の接合体23は、例えば、樹脂製の基板15上に導電体25からなる配線パターン16が形成され、その表面にメッキ被膜17が形成されたマザーボード14の搭載部26に、例えば、Pbフリーハンダ24を介して実装された形態からなっている。
そして、実施例1に係るセラミック配線基板1aをマザーボード14上に実装する場合、ハンダ24を溶融してセラミック配線基板1aを搭載部26上に接合する。この時、基板2を構成する基体3の熱膨張係数と、マザーボード14を構成する基板15の熱膨張係数に差があるので、ハンダ24を溶融させた後冷却させる際に、基体3と基板15のそれぞれに熱膨張係数差に起因する残留応力が発生する。
つまり、熱膨張係数の異なる基体3と基板15とを接合する際に、ハンダ24を溶融させて冷却させると基板15に反り等が生じてしまうのである。
FIG. 2 is a cross-sectional view when the ceramic wiring board according to the first embodiment of the present invention is mounted on a printed wiring board. In addition, the same code | symbol is attached | subjected about the part same as what was described in FIG. 1, and the description about the structure is abbreviate | omitted.
As shown in FIG. 2, in the bonded body 23 when the ceramic wiring board 1 a according to the first embodiment is mounted on a printed wiring board, for example, a wiring pattern 16 made of a conductor 25 is formed on a resin board 15. For example, it is configured to be mounted on the mounting portion 26 of the mother board 14 having the plating film 17 formed on the surface thereof via, for example, Pb-free solder 24.
When the ceramic wiring board 1 a according to the first embodiment is mounted on the mother board 14, the solder 24 is melted and the ceramic wiring board 1 a is bonded onto the mounting portion 26. At this time, since there is a difference between the thermal expansion coefficient of the base 3 constituting the substrate 2 and the thermal expansion coefficient of the substrate 15 constituting the mother board 14, the base 3 and the substrate 15 are melted when the solder 24 is melted and then cooled. Residual stress due to the difference in thermal expansion coefficient is generated in each of these.
That is, when the base 3 and the substrate 15 having different thermal expansion coefficients are joined, if the solder 24 is melted and cooled, the substrate 15 is warped.

これまで、セラミック配線基板をマザーボード14に接合する際には、Sn(錫)とPb(鉛)を例えば、63:37の比率で配合したハンダが用いられてきたが、近年、環境への配慮からPbを含有しないPbフリーハンダが用いられるようになってきた。
その一方で、このPbフリーハンダは、従来のPbを含むハンダに比べて変形性が低いので、接合時に十分な残留応力の緩和効果が期待できない。
そこで、発明者らは鋭意研究の結果、高融点金属である例えばW又はMoからなる導電体6を備えたセラミック製の基板2の実装面側に、20μm以上の厚みを有する配線パターン状のCu層9を形成しておき、このCu層9を介してセラミック配線基板1aとマザーボード14とを接合することで、その接合時にCuの変形性を利用して残留応力を緩和できることを見出した。
Until now, when bonding the ceramic wiring board to the mother board 14, solder containing Sn (tin) and Pb (lead) in a ratio of, for example, 63:37 has been used. Pb-free solder that does not contain Pb has come to be used.
On the other hand, since this Pb-free solder is less deformable than a conventional solder containing Pb, it cannot be expected to have a sufficient residual stress relaxation effect during bonding.
Therefore, as a result of intensive studies, the inventors have made a wiring pattern-like Cu having a thickness of 20 μm or more on the mounting surface side of the ceramic substrate 2 provided with the conductor 6 made of a high melting point metal such as W or Mo. It was found that by forming the layer 9 and joining the ceramic wiring substrate 1a and the mother board 14 via the Cu layer 9, the residual stress can be relaxed by utilizing the deformability of Cu at the time of joining.

よって、実施例1に係るセラミック配線基板1aにおいては、基板2の下面2b側に20μm以上の厚みを有する配線パターン状のCu層9を接合用パッドとして設けることで、マザーボード14に接合した際にその接合部分に亀裂が生じる等の不具合が生じるのを防止することができるという効果を有する。   Therefore, in the ceramic wiring board 1a according to the first embodiment, when the Cu layer 9 having a wiring pattern shape having a thickness of 20 μm or more is provided as a bonding pad on the lower surface 2b side of the board 2, the bonding is performed on the mother board 14. It has an effect that it is possible to prevent the occurrence of defects such as cracks at the joints.

さらに、実施例1に係るセラミック配線基板1aにおいて配線パターン状のCu層9は、その形状を略球形に形成してグリッド状に配置した場合に比べて、熱伝導パスを短くすることができ、この結果、スムースに放熱させることができるという効果も有する。   Furthermore, in the ceramic wiring board 1a according to the first embodiment, the wiring pattern-like Cu layer 9 can shorten the heat conduction path as compared with the case where the shape is formed in a substantially spherical shape and arranged in a grid shape, As a result, there is an effect that heat can be radiated smoothly.

なお、図2においては樹脂製の基板15からなるマザーボード14に実施例1に係るセラミック配線基板1aを接合する場合を例に挙げているが、基板15はセラミック基板や、フィルム基板、あるいは、放熱板を有するヒートシンクであってもよい。
このように、基板2を構成する材質とマザーボード14を構成する材質の熱膨張係数に差がある場合に、Cu層9が残留応力の緩和効果を発揮して、接合時や使用時にクラック等の不具合が生じるのを抑制するという効果を有する。
In FIG. 2, the case where the ceramic wiring board 1a according to the first embodiment is bonded to the mother board 14 made of the resin board 15 is taken as an example. However, the board 15 is a ceramic board, a film board, or a heat dissipation board. It may be a heat sink having a plate.
In this way, when there is a difference in the thermal expansion coefficient between the material constituting the substrate 2 and the material constituting the mother board 14, the Cu layer 9 exhibits a residual stress relaxation effect, such as cracking at the time of bonding or use. It has the effect of suppressing the occurrence of defects.

ここで、実施例1に係るセラミック配線基板1aの製造工程を図3を参照しながら詳細に説明する。(参考例
図3(a)〜(e)はいずれも本発明の実施例1に係るセラミック配線基板の製造工程を示す断面図である。なお、図1又は図2に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
実施例1に係るセラミック配線基板1aを製造するには、まず、図3(a)に示すように、セラミック粉体原料と有機質バインダーとを混合して、例えば、ドクターブレード法等によりテープ状のセラミック成形体11を作成し、このセラミック成形体11にパンチによりビア5を形成したものに、導電ペースト12を印刷して充填し、さらに、セラミック成形体11の上面や下面に導電ペースト12を印刷して配線パターン4や配線パターン8を形成したものを(ステップS1)、図3(b)に示すように、必要に応じて複数積層してセラミックグリーンシートの仮積層体13を形成する(ステップS2)。
Here, the manufacturing process of the ceramic wiring board 1a according to the first embodiment will be described in detail with reference to FIG. ( Reference example )
3 (a) to 3 (e) are cross-sectional views illustrating the manufacturing process of the ceramic wiring board according to the first embodiment of the present invention. In addition, the same code | symbol is attached | subjected about the same part as what was described in FIG. 1 or FIG. 2, and the description about the structure is abbreviate | omitted.
In order to manufacture the ceramic wiring board 1a according to the first embodiment, first, as shown in FIG. 3A, a ceramic powder raw material and an organic binder are mixed, and, for example, a tape-like material is formed by a doctor blade method or the like. A ceramic molded body 11 is prepared, and a conductive paste 12 is printed and filled on the ceramic molded body 11 formed with the vias 5 by punching. Further, the conductive paste 12 is printed on the upper and lower surfaces of the ceramic molded body 11. As shown in FIG. 3B, a plurality of the wiring patterns 4 and wiring patterns 8 formed thereon are laminated as necessary to form a temporary laminated body 13 of ceramic green sheets (step S1). S2).

このステップS2の後に、図3(c)に示すように、セラミックグリーンシートの仮積層体13を1500℃以上の温度条件下において焼成して、セラミック製の基体3からなる絶縁体の上面2aに配線パターン4を、また、下面2bに配線パターン8を、さらに、必要に応じて基板2の内部に配線パターン7を備えたセラミック焼結体27とする(ステップS3)。
なお、基板2の上面2a,下面2bに形成される配線パターン4,8は、これらに高い寸法精度が要求されない場合、平板状の基板2、あるいは、内部に配線パターン7を備えた同時焼成多層基板である基板2を製造した後に、例えば、ポストファイヤ法等により形成してもよい。
また、特に配線パターン4,7,8と基体3とを同時に焼成する場合に、配線パターン4,8を、ポストファイヤ法等により形成する場合に比べてその製造工程を簡略化することができるという効果を有する。
After this step S2, as shown in FIG. 3 (c), the ceramic green sheet temporary laminate 13 is fired under a temperature condition of 1500 ° C. or higher to form an upper surface 2a of the insulator made of the ceramic substrate 3. The wiring pattern 4, the wiring pattern 8 on the lower surface 2b, and the ceramic sintered body 27 provided with the wiring pattern 7 inside the substrate 2 as necessary (step S3).
Note that the wiring patterns 4 and 8 formed on the upper surface 2a and the lower surface 2b of the substrate 2 are a flat substrate 2 or a co-fired multi-layer having the wiring pattern 7 therein if the dimensional accuracy is not required. After manufacturing the substrate 2 which is a substrate, it may be formed by, for example, a post-fire method or the like.
In particular, when the wiring patterns 4, 7, 8 and the substrate 3 are fired at the same time, the manufacturing process can be simplified as compared with the case where the wiring patterns 4, 8 are formed by a post-fire method or the like. Has an effect.

さらに、このステップS3の後、図3(d)に示すように、メッキ法によりCu層9を形成すればよい(ステップS4)。つまり、基板2をメッキ液に浸漬して配線パターン8(下地パターン)の表面に20μm以上の厚みを有するCu層9を形成させればよい(ステップS4)。
このとき、基板2の上面2aに露出する配線パターン4の表面へのCu層の形成を防止するため、基板2の上面2a側にマスキングを施しておく必要がある。
また、メッキ法によりCu層9を形成する場合、基板2に加熱処理を施すことなくCu層9を形成することができるという効果を有する。
Further, after this step S3, as shown in FIG. 3D, the Cu layer 9 may be formed by plating (step S4). That is, the substrate 2 may be immersed in the plating solution to form the Cu layer 9 having a thickness of 20 μm or more on the surface of the wiring pattern 8 (underlying pattern) (step S4).
At this time, in order to prevent the formation of the Cu layer on the surface of the wiring pattern 4 exposed on the upper surface 2a of the substrate 2, it is necessary to mask the upper surface 2a side of the substrate 2.
Further, when the Cu layer 9 is formed by plating, the Cu layer 9 can be formed without subjecting the substrate 2 to heat treatment.

最後に、このステップS4の後に再びメッキ法により、配線パターン4及びCu層9の表面に、貴金属である例えばNi又はAuからなるメッキ被膜10を形成させればよい(ステップS5)。
この場合、チップやワイヤーボンディングやセラミック配線基板の実装性を良くし、配線パターン4やCu層9の表面が酸化したり、大気中の化合物や水と反応して劣化するのを防止することができる。
よって、この点からも実施例1に係るセラミック配線基板1aの信頼性を高めることができる。
Finally, after this step S4, the plating film 10 made of a noble metal such as Ni or Au may be formed on the surface of the wiring pattern 4 and the Cu layer 9 by plating again (step S5).
In this case, it is possible to improve the mountability of the chip, wire bonding, and ceramic wiring substrate, and to prevent the surface of the wiring pattern 4 and the Cu layer 9 from being oxidized or reacting with a compound or water in the atmosphere to be deteriorated. it can.
Therefore, also from this point, the reliability of the ceramic wiring board 1a according to the first embodiment can be improved.

本発明の実施例2に係るセラミック配線基板について図4乃至図6を参照しながら詳細に説明する。(請求項1乃至請求項5に対応。)
実施例2に係るセラミック配線基板は、実施例1に係るセラミック配線基板とほぼ同じ構成を有するものであるが、基板2の下面2b側に配線パターン8を介すことなく直接Cu層18が形成される点が異なっている。ここでは、実施例1に係るセラミック配線基板1aとの相違点に重点をおいて説明する。
図4は本発明の実施例2に係るセラミック配線基板の断面図である。なお、図1乃至図3に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
実施例2に係るセラミック配線基板1bは、図4に示すように、基板2の下面2bに配線パターン8を介することなく直接Cu層18が形成され、あるいはCu層18自体が配線となり、さらに、配線パターン4及びCu層18の表面にNi又はAu又はAg(銀)からなるメッキ被膜10が形成されるものである。
なお、Cu層18と、基体3に形成されるビア5に充填される導電体6とが電気的に接続される場合、Cu層18は配線パターン7や配線パターン4に電気信号を伝送するための電極としても作用する。
上述のような実施例2に係るセラミック配線基板1bは、上述の実施例1に係るセラミック配線基板1aと同様の作用効果を有する。
A ceramic wiring board according to a second embodiment of the present invention will be described in detail with reference to FIGS. (Corresponding to claims 1 to 5 )
The ceramic wiring board according to the second embodiment has substantially the same configuration as the ceramic wiring board according to the first embodiment, but the Cu layer 18 is directly formed on the lower surface 2b side of the substrate 2 without the wiring pattern 8 interposed therebetween. Is different. Here, a description will be given with emphasis on differences from the ceramic wiring board 1a according to the first embodiment.
FIG. 4 is a sectional view of a ceramic wiring board according to the second embodiment of the present invention. The same parts as those described in FIGS. 1 to 3 are denoted by the same reference numerals, and description of the configuration is omitted.
As shown in FIG. 4, in the ceramic wiring board 1b according to the second embodiment, the Cu layer 18 is directly formed on the lower surface 2b of the board 2 without using the wiring pattern 8, or the Cu layer 18 itself becomes a wiring. A plating film 10 made of Ni, Au, or Ag (silver) is formed on the surfaces of the wiring pattern 4 and the Cu layer 18.
When the Cu layer 18 and the conductor 6 filled in the via 5 formed in the base 3 are electrically connected, the Cu layer 18 transmits an electrical signal to the wiring pattern 7 and the wiring pattern 4. It also acts as an electrode.
The ceramic wiring board 1b according to the second embodiment as described above has the same effects as the ceramic wiring board 1a according to the first embodiment.

ここで、実施例2に係るセラミック配線基板1bの製造方法について図5及び図6を参照しながら詳細に説明する。
なお、実施例2に係るセラミック配線基板1bの製造方法は、基板2の下面2bにCuを主成分とする導電ペーストを配線パターン状に印刷した後、この導電ペーストを加熱焼成する方法(1)と、基板2の下面2bにCuを主成分とする導電ペーストでベタパターンを形成した後、エッチング法により配線パターンを形成する方法(2)の2種類がある。
Here, the manufacturing method of the ceramic wiring board 1b according to the second embodiment will be described in detail with reference to FIGS.
In addition, the manufacturing method of the ceramic wiring board 1b which concerns on Example 2 is the method (1) which prints the electrically conductive paste which has Cu as a main component on the lower surface 2b of the board | substrate 2 in the wiring pattern shape, and heat-fires this electrically conductive paste. There are two types of methods (2): a solid pattern is formed on the lower surface 2b of the substrate 2 with a conductive paste containing Cu as a main component, and then a wiring pattern is formed by an etching method.

まず、セラミック配線基板1bの製造方法(1)について図5を参照しながら詳細に説明する。
図5(a)〜(f)はいずれも本発明の実施例2に係るセラミック配線基板の製造工程を示す断面図である。なお、図1乃至図4に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、実施例2に係るセラミック配線基板1bの製造方法(1)において、セラミック焼結体27を製造するまでの工程(ステップS1〜ステップS3)は実施例1に係るセラミック配線基板1aの製造工程と同一であるためこの部分の説明は省略する。
さらに、図5では、実施例1に係るセラミック配線基板1aの場合のように、基板2の下面2bに、配線パターン8を設けない場合を例に挙げて説明しているが、配線パターン8を備えていてもよい。以下に示す実施例2に係るセラミック配線基板1bの製造方法(2)においても同様である。
First, the manufacturing method (1) of the ceramic wiring board 1b will be described in detail with reference to FIG.
5 (a) to 5 (f) are cross-sectional views illustrating the manufacturing process of the ceramic wiring board according to the second embodiment of the present invention. The same parts as those described in FIGS. 1 to 4 are denoted by the same reference numerals, and description of the configuration is omitted.
Moreover, in the manufacturing method (1) of the ceramic wiring board 1b according to the second embodiment, the processes (steps S1 to S3) until the ceramic sintered body 27 is manufactured are the manufacturing processes of the ceramic wiring board 1a according to the first embodiment. Since this is the same, the description of this part is omitted.
Furthermore, in FIG. 5, the case where the wiring pattern 8 is not provided on the lower surface 2b of the substrate 2 as in the case of the ceramic wiring substrate 1a according to the first embodiment is described as an example. You may have. The same applies to the manufacturing method (2) of the ceramic wiring board 1b according to Example 2 shown below.

実施例2に係るセラミック配線基板1bの製造方法(1)は、図5(d)に示すように、焼成済みのセラミック焼結体27を構成する基板2の下面2b側に、例えばスクリーン印刷法等によりCuを主成分とする導電性ペースト20を印刷して配線パターン19を形成する(ステップS6)。
そして、このステップS6の後に、図5(e)に示すように、導電性ペースト20を基板2とともに再焼成してCu層21からなる配線パターン19を形成する(ステップS7)。
この再焼成時に、導電ペースト20に含まれる助剤成分や樹脂成分の影響により、Cu層21の内部には無数の孔が形成される。
なお、ステップS7において、焼成後の配線パターン19の厚みDが20μm以上となるよう、焼成収縮分を含めてステップS6において形成する導電性ペースト20の厚みCを決定する必要がある。
In the manufacturing method (1) of the ceramic wiring board 1b according to the second embodiment, as shown in FIG. 5D, on the lower surface 2b side of the substrate 2 constituting the sintered ceramic sintered body 27, for example, a screen printing method is used. The wiring pattern 19 is formed by printing the conductive paste 20 containing Cu as a main component by, for example, (step S6).
After step S6, as shown in FIG. 5E, the conductive paste 20 is refired together with the substrate 2 to form the wiring pattern 19 made of the Cu layer 21 (step S7).
During this refiring, countless holes are formed inside the Cu layer 21 due to the influence of the auxiliary component and the resin component contained in the conductive paste 20.
In step S7, it is necessary to determine the thickness C of the conductive paste 20 to be formed in step S6 including the firing shrinkage so that the thickness D of the wiring pattern 19 after firing is 20 μm or more.

そして、このステップS7の後に、図5(f)に示すように、基板2上に形成される配線パターン4と配線パターン19の表面に、例えば、Ni又はAu又はAgから成るメッキ被膜10を形成すればよい(ステップS8)。
このように、実施例2に係るセラミック配線基板1bの製造方法(1)においては、基板2の下面2bにCuを主成分とする導電性ペースト20を焼き付けて配線パターン19を形成することで、配線パターン状を成し、内部に無数の孔を備えるCu層21を形成することができるという効果を有する。
この場合、メッキ法により形成された実施例1に係るCu層9と比較して、Cu層21の変形性を高めることができるという効果を有する。
よって、実施例1に係るセラミック配線基板1aに比べて残留応力緩和効果の高いセラミック配線基板1bを提供することができる。
この結果、実施例2にかかるセラミック配線基板1bの信頼性を高めることができるという効果を有する。
なお、Cu層21は導電体であるため、配線パターン4や配線パターン7に電気信号を伝送する際の電極としても用いることができる。
After step S7, as shown in FIG. 5F, a plating film 10 made of, for example, Ni, Au, or Ag is formed on the surfaces of the wiring pattern 4 and the wiring pattern 19 formed on the substrate 2. (Step S8).
Thus, in the manufacturing method (1) of the ceramic wiring board 1b according to the second embodiment, the wiring pattern 19 is formed by baking the conductive paste 20 mainly composed of Cu on the lower surface 2b of the board 2. The Cu layer 21 having the wiring pattern shape and having innumerable holes therein can be formed.
In this case, there is an effect that the deformability of the Cu layer 21 can be improved as compared with the Cu layer 9 according to the first embodiment formed by plating.
Therefore, it is possible to provide the ceramic wiring board 1b having a higher residual stress relaxation effect than the ceramic wiring board 1a according to the first embodiment.
As a result, the reliability of the ceramic wiring board 1b according to the second embodiment can be improved.
Since the Cu layer 21 is a conductor, it can also be used as an electrode for transmitting an electrical signal to the wiring pattern 4 or the wiring pattern 7.

続いて、セラミック配線基板1bの製造方法(2)について図6を参照しながら詳細に説明する。
図6(a)〜(g)はいずれも本発明の実施例2に係るセラミック配線基板の製造工程を示す断面図である。なお、図1乃至図5に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、実施例2に係るセラミック配線基板1bの製造方法(2)において、セラミック焼結体27を製造するまでの工程(ステップS1〜ステップS3)は、実施例1に係るセラミック配線基板1aの製造工程と同一であるためこの部分の説明は省略する。
実施例2に係るセラミック配線基板1bを製造方法(2)において、図6(d)に示すように、焼成済みのセラミック焼結体27を構成する基板2の下面2b側に、例えばスクリーン印刷法等によりCuを主成分とする導電性ペースト20を印刷してベタパターン22を形成する(ステップS9)。
そして、このステップS9の後に、図6(e)に示すように、導電性ペースト20を基板2とともに再焼成して、Cu層21からなるベタパターン22を形成する(ステップS10)。
この再焼成時に、導電ペースト20に含まれる助剤成分や樹脂成分の影響により、Cu層21の内部には無数の孔が形成される。
なお、ステップS7において、焼成後のベタパターン22の厚みFが20μm以上となるよう、焼成収縮分を含めてステップS6において形成する導電性ペースト20の厚みEを決定する必要がある。
Next, the manufacturing method (2) of the ceramic wiring board 1b will be described in detail with reference to FIG.
6 (a) to 6 (g) are cross-sectional views illustrating the manufacturing process of the ceramic wiring board according to the second embodiment of the present invention. The same parts as those described in FIGS. 1 to 5 are denoted by the same reference numerals, and description of the configuration is omitted.
Moreover, in the manufacturing method (2) of the ceramic wiring substrate 1b according to the second embodiment, the steps (step S1 to step S3) until the ceramic sintered body 27 is manufactured are the steps for manufacturing the ceramic wiring substrate 1a according to the first embodiment. Since this is the same as the process, description of this part is omitted.
In the manufacturing method (2) of the ceramic wiring substrate 1b according to the second embodiment, as shown in FIG. 6D, on the lower surface 2b side of the substrate 2 constituting the sintered ceramic sintered body 27, for example, a screen printing method is used. A solid pattern 22 is formed by printing the conductive paste 20 containing Cu as a main component by the above (step S9).
And after this step S9, as shown in FIG.6 (e), the conductive paste 20 is rebaked with the board | substrate 2, and the solid pattern 22 which consists of Cu layer 21 is formed (step S10).
During this refiring, countless holes are formed inside the Cu layer 21 due to the influence of the auxiliary component and the resin component contained in the conductive paste 20.
In step S7, it is necessary to determine the thickness E of the conductive paste 20 to be formed in step S6 including the firing shrinkage so that the thickness F of the solid pattern 22 after firing is 20 μm or more.

そして、このステップS7の後に、図6(f)に示すように、例えばエッチング法によりベタパターン22から配線パターン19を形成し(ステップS11)、さらに、このステップS11の後に、図6(g)に示すように、基板2の上面2a,2bに形成される配線パターン4と配線パターン19の表面に貴金属である、例えば、Ni又はAu又はAgから成るメッキ被膜10を形成すればよい(ステップS12)。
このように、実施例2に係るセラミック配線基板1bの製造方法(2)においては、基板2の下面2bにCuを主成分とする導電性ペースト20を焼き付けてベタパターン22を形成した後、例えば、エッチング法により配線パターン19を形成することで、高い寸法精度を有するCu層21から成る配線パターン19を形成することができるという効果を有する。
すなわち、より精緻な配線パターン19を形成することができる。このことは、上述の方法(2)によれば幅の狭い配線パターン19を形成することができ、高密度配線が可能であることを意味している。
なお、Cu層21は導電体であるため、配線パターン4や配線パターン7に電気信号を伝送する際の電極としても用いることができる。
Then, after this step S7, as shown in FIG. 6 (f), the wiring pattern 19 is formed from the solid pattern 22 by, for example, an etching method (step S11). Further, after this step S11, FIG. As shown in FIG. 5, a plating film 10 made of, for example, Ni, Au, or Ag, which is a noble metal, may be formed on the surfaces of the wiring patterns 4 and 19 formed on the upper surfaces 2a and 2b of the substrate 2 (step S12). ).
Thus, in the manufacturing method (2) of the ceramic wiring board 1b according to the second embodiment, after forming the solid pattern 22 by baking the conductive paste 20 mainly composed of Cu on the lower surface 2b of the board 2, for example, By forming the wiring pattern 19 by the etching method, the wiring pattern 19 made of the Cu layer 21 having high dimensional accuracy can be formed.
That is, a more precise wiring pattern 19 can be formed. This means that according to the above method (2), the narrow wiring pattern 19 can be formed, and high-density wiring is possible.
Since the Cu layer 21 is a conductor, it can also be used as an electrode for transmitting an electrical signal to the wiring pattern 4 or the wiring pattern 7.

以上説明したように、本発明はセラミックと高融点金属からなる配線基板を被搭載対象に搭載した場合でも、その接合部分に十分な残留応力の緩和効果を発揮させることができるセラミック配線基板及びその製造方法であり、電子部品に関する分野において利用可能である。   As described above, the present invention provides a ceramic wiring board capable of exhibiting a sufficient residual stress relaxation effect at its joint even when a wiring board made of a ceramic and a refractory metal is mounted on a mounting target, and its This is a manufacturing method and can be used in the field of electronic components.

本発明の実施例1に係るセラミック配線基板の断面図である。It is sectional drawing of the ceramic wiring board which concerns on Example 1 of this invention. 本発明の実施例1に係るセラミック配線基板をプリント配線板に搭載した場合の断面図である。It is sectional drawing at the time of mounting the ceramic wiring board based on Example 1 of this invention on a printed wiring board. (a)〜(e)はいずれも本発明の実施例1に係るセラミック配線基板の製造工程を示す断面図である。(A)-(e) is sectional drawing which shows the manufacturing process of the ceramic wiring board based on Example 1 of this invention. 本発明の実施例2に係るセラミック配線基板の断面図である。It is sectional drawing of the ceramic wiring board which concerns on Example 2 of this invention. (a)〜(f)はいずれも本発明の実施例2に係るセラミック配線基板の製造工程を示す断面図である。(A)-(f) is sectional drawing which shows the manufacturing process of the ceramic wiring board based on Example 2 of this invention. (a)〜(g)はいずれも本発明の実施例2に係るセラミック配線基板の製造工程を示す断面図である。(A)-(g) is sectional drawing which shows the manufacturing process of the ceramic wiring board based on Example 2 of this invention.

符号の説明Explanation of symbols

1a,1b…セラミック配線基板 2…基板 3…基体 4…配線パターン 5…ビア 6…導電体 7…配線パターン 8…配線パターン 9…Cu層 10…メッキ被膜 11…セラミック成形体 12…導電ペースト 13…セラミックグリーンシートの仮積層体 14…マザーボード 15…基板 16…配線パターン 17…メッキ被膜 18…Cu層 19…配線パターン 20…導電ペースト 21…Cu層 22…ベタパターン 23…接合体 24…ハンダ 25…導電体 26…搭載部 27…セラミック焼結体
DESCRIPTION OF SYMBOLS 1a, 1b ... Ceramic wiring board 2 ... Board | substrate 3 ... Base | substrate 4 ... Wiring pattern 5 ... Via 6 ... Conductor 7 ... Wiring pattern 8 ... Wiring pattern 9 ... Cu layer 10 ... Plating film 11 ... Ceramic molding 12 ... Conductive paste 13 ... Temporary laminate of ceramic green sheets 14 ... Mother board 15 ... Substrate 16 ... Wiring pattern 17 ... Plating film 18 ... Cu layer 19 ... Wiring pattern 20 ... Conductive paste 21 ... Cu layer 22 ... Solid pattern 23 ... Bonded body 24 ... Solder 25 ... Conductor 26 ... Mounting part 27 ... Ceramic sintered body

Claims (5)

Pbフリーハンダを用いて被搭載対象に接合されるセラミック配線基板であって、
セラミック製の基板と、前記基板の表面に形成される第1の配線パターンと、前記基板の裏面側に形成され前記基板を被搭載対象上に実装させるための第2の配線パターンとを有し、
前記基板は、その内部に第3の配線パターンを備える多層基板であり、
前記第1,第3の配線パターンは、W又はMoからなり、かつ、同時焼成により形成され、
前記第1乃至第3の配線パターンは電気的に接続されており、
前記第2の配線パターンは、Cuからなり、厚さが20μm以上であり、その内部に無数の孔が形成され、前記Pbフリーハンダと接合する領域に形成されることを特徴とするセラミック配線基板。
A ceramic wiring board to be bonded to an object to be mounted using Pb-free solder,
A ceramic substrate; a first wiring pattern formed on a surface of the substrate; and a second wiring pattern formed on a back surface side of the substrate for mounting the substrate on a mounting target. ,
The substrate is a multilayer substrate having a third wiring pattern therein,
The first and third wiring patterns are made of W or Mo and formed by simultaneous firing,
The first to third wiring patterns are electrically connected,
Said second wiring pattern is made of Cu, is not less 20μm or more thick, the ceramic wiring board countless pores formed therein, is formed in a region to be joined with the Pb-free solder, characterized in Rukoto .
前記第1の配線パターン及び前記第2の配線パターンは、その表面にメッキ被膜を備えることを特徴とする請求項1に記載のセラミック配線基板。   The ceramic wiring board according to claim 1, wherein the first wiring pattern and the second wiring pattern are provided with a plating film on a surface thereof. Pbフリーハンダを用いて被搭載対象に接合されるセラミック配線基板の製造方法であって、
セラミック粉体原料と有機質バインダーとを混合してなるセラミック成形体が積層されてなる積層体の表面にW又はMoを主成分とする第1の導電ペーストにより第1の配線パターンを形成するとともに、前記積層体の層間に前記第1の導電ペーストにより第3の配線パターンを形成する第1の工程と、
この第1の工程の後に、前記セラミック成形体と前記第1の導電ペーストとを同時焼成してセラミック多層基板とする第2の工程と、
この第2の工程の後に、前記セラミック多層基板の裏面の前記Pbフリーハンダと接合する領域にCuを主成分とする第2の導電ペーストを焼き付けて、厚みが20μm以上であり、その内部に無数の孔を有する第2の配線パターンを形成する第3の工程とを有し、
前記第1乃至第3の配線パターンは電気的に接続されていることを特徴とするセラミック配線基板の製造方法。
A method for manufacturing a ceramic wiring board to be bonded to an object to be mounted using Pb-free solder,
While forming the first wiring pattern with the first conductive paste mainly composed of W or Mo on the surface of the laminate formed by laminating the ceramic molded body obtained by mixing the ceramic powder raw material and the organic binder , A first step of forming a third wiring pattern with the first conductive paste between the layers of the laminate;
After this first step, a second step of simultaneously firing the ceramic molded body and the first conductive paste to form a ceramic multilayer substrate;
After this second step, a second conductive paste containing Cu as a main component is baked on the area of the back surface of the ceramic multilayer substrate that is to be bonded to the Pb-free solder, and the thickness is 20 μm or more. We have a third step of forming a second wiring pattern having a hole,
The method of manufacturing a ceramic wiring board, wherein the first to third wiring patterns are electrically connected .
前記第3の工程は、前記セラミック多層基板の前記裏面にスクリーン印刷法により、前記第2の導電ペーストを用いて前記第2の配線パターンを形成する第3−1の工程と、
この第3−1の工程の後に、前記第2の導電ペーストを焼成する第3−2の工程とを備えることを特徴とする請求項に記載のセラミック配線基板の製造方法。
The third step, by screen printing on the back surface of the ceramic multilayer substrate, a 3-1 step of forming the second wiring pattern by using the second conductive paste,
4. The method of manufacturing a ceramic wiring board according to claim 3 , further comprising a third step of baking the second conductive paste after the third step.
前記第3の工程は、前記セラミック多層基板の前記裏面に、スクリーン印刷法により、前記第2の導電ペーストを用いてベタパターンを形成する第3−1の工程と、
この第3−1の工程の後に、前記第2の導電ペーストを焼成する第3−2の工程と、
この第3−2の工程の後に、エッチング法により、焼成された前記ベタパターンから前記第2の配線パターンを形成する第3−3の工程とを備えることを特徴とする請求項に記載のセラミック配線基板の製造方法。
The third step, the back surface of the ceramic multilayer substrate, by screen printing, a 3-1 step of forming a solid pattern using the second conductive paste,
After the step 3-1, the step 3-2 for firing the second conductive paste,
4. The method according to claim 3 , further comprising a third step of forming the second wiring pattern from the solid pattern fired by an etching method after the third step. A method for manufacturing a ceramic wiring board.
JP2008145528A 2008-06-03 2008-06-03 Ceramic wiring board and manufacturing method thereof Active JP5535451B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008145528A JP5535451B2 (en) 2008-06-03 2008-06-03 Ceramic wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008145528A JP5535451B2 (en) 2008-06-03 2008-06-03 Ceramic wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009295661A JP2009295661A (en) 2009-12-17
JP5535451B2 true JP5535451B2 (en) 2014-07-02

Family

ID=41543616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145528A Active JP5535451B2 (en) 2008-06-03 2008-06-03 Ceramic wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5535451B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101214734B1 (en) 2011-08-05 2012-12-21 삼성전기주식회사 Ceramic substrate of thin film electrode, and method for preparing the same
KR101234878B1 (en) * 2011-08-05 2013-02-19 삼성전기주식회사 Ceramic substrate of thin film electrode, and method for preparing the same
JP6347104B2 (en) 2013-12-27 2018-06-27 セイコーエプソン株式会社 Electric wiring layer manufacturing method, electric wiring layer forming member, electric wiring layer, electric wiring board manufacturing method, electric wiring board forming member, electric wiring substrate, vibrator, electronic device, and moving body
US9397017B2 (en) * 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
JP6524780B2 (en) 2015-04-20 2019-06-05 セイコーエプソン株式会社 METHOD FOR MANUFACTURING ELECTRICAL WIRING MEMBER, MATERIAL FOR FORMING ELECTRICAL WIRING MEMBER, ELECTRICAL WIRING MEMBER, METHOD FOR MANUFACTURING ELECTRICAL WIRING BOARD, MATERIAL FOR FORMING ELECTRICAL WIRING BOARD, ELECTRIC WIRING BOARD, OSCILLATOR, ELECTRONIC EQUIPMENT AND MOVING BODY

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204645A (en) * 1993-01-06 1994-07-22 Sumitomo Metal Ind Ltd Manufacture of ceramic circuit board
JPH08250859A (en) * 1995-03-09 1996-09-27 Sumitomo Kinzoku Electro Device:Kk Ceramic multilayer wiring board and manufacture thereof
JPH08274422A (en) * 1995-03-29 1996-10-18 Sumitomo Kinzoku Electro Device:Kk Circuit board
JP3287285B2 (en) * 1997-10-24 2002-06-04 住友金属工業株式会社 Manufacturing method of glass ceramic wiring board
JP3854015B2 (en) * 1999-08-31 2006-12-06 京セラ株式会社 Circuit board
JP2004140102A (en) * 2002-10-16 2004-05-13 Kyocera Corp Wiring board
JP4003011B2 (en) * 2003-08-04 2007-11-07 日本特殊陶業株式会社 Multilayer ceramic substrate with cavity and method for manufacturing the same
JP2007294926A (en) * 2006-03-28 2007-11-08 Kyocera Corp Wiring board and method of manufacturing the same
JP5066830B2 (en) * 2006-04-10 2012-11-07 株式会社村田製作所 Ceramic multilayer substrate

Also Published As

Publication number Publication date
JP2009295661A (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP4310467B2 (en) Composite multilayer substrate and manufacturing method thereof
JP4677991B2 (en) Electronic component and manufacturing method thereof
JP5093840B2 (en) Multilayer wiring board for mounting light emitting device and method for manufacturing the same
US7362560B2 (en) Multilayer electronic component and method for producing the same
TW200425808A (en) Intermediate board, intermediate board with a semiconductor device, substrate board with an intermediate board, structural member including a semiconductor device, an intermediate board and a substrate board, and method of producing an intermediate board
JP2007201254A (en) Built-in semiconductor-element including board, and built-in semiconductor-element including multilayer circuit board
JP2008085089A (en) Resin wiring board and semiconductor device
JP4926789B2 (en) Multilayer wiring board for mounting light emitting device and method for manufacturing the same
US20200105658A1 (en) Electronic component mounting substrate, electronic device, and electronic module
JP5535451B2 (en) Ceramic wiring board and manufacturing method thereof
JP2007184381A (en) Flip chip mounting circuit board, its manufacturing method, semiconductor device, and its manufacturing method
US8541694B2 (en) Multilayer wiring board
JP2006128229A (en) Composite multilayer substrate
JP7244587B2 (en) electronic module
JP2007173862A (en) Structure comprising relay substrate, relay substrate with semiconductor element, substrate with relay substrate, and structure composed of semiconductor element, relay substrate, and substrate
JP4718890B2 (en) MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE
JP4786914B2 (en) Composite wiring board structure
JP2005191075A (en) Relay substrate and its manufacturing method, and substrate therewith
JPH10275522A (en) Conductive resin paste, package board using it, and semi-conductor package
US8413321B2 (en) Module substrate and production method
JP2006310543A (en) Wiring board and its production process, wiring board with semiconductor circuit element
CN113228258A (en) Wiring substrate, electronic device, and electronic module
JP2006128262A (en) Electronic component mounting substrate, and method for manufacturing electronic device and electronic component mounting substrate
JPH1041626A (en) Ceramic multilayered board for flip chip and its manufacture
JP5067107B2 (en) Circuit board and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140423

R150 Certificate of patent or registration of utility model

Ref document number: 5535451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250