JPH09252084A

JPH09252084A - 半導体抵抗装置

Info

Publication number: JPH09252084A
Application number: JP5881096A
Authority: JP
Inventors: Toshibumi Ohata; 俊文大畠; Hidetoshi Arakawa; 秀俊荒川; Fumiaki Nemoto; 文明根本; Noboru Akiyama; 秋山　　登
Original assignee: Hitachi Ltd; Hitachi Haramachi Electronics Ltd
Current assignee: Hitachi Ltd; Hitachi Power Semiconductor Device Ltd
Priority date: 1996-03-15
Filing date: 1996-03-15
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】熱による抵抗値の変動を抑制し、高絶対精度・
高相対精度を実現した抵抗装置を提供する。【解決手段】電極６，８を、抵抗体３の上部に絶縁膜２
をはさんで形成し、且つ素子の端子に該当しない基板１
の表面に接触させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はウエハ上又はチップ
上にＣＶＤ等の手段で薄膜形成される抵抗体に係り、特
に、高絶対精度・高相対精度が要求される抵抗体に関す
る。

【０００２】

【従来の技術】近年、半導体集積回路の高性能化にとも
なって、トランジスタやコンデンサそして抵抗素子など
の集積回路素子の高精度化や縮小化が進められている。
このうち抵抗素子は個別抵抗部品と比べ、寄生素子の影
響を受けやすく、その絶対値を精度よく制御することは
難しい。加えて、ウエハ面内やウエハ間そしてロット間
に存在する製造プロセス上のばらつきにより、絶対精度
は±１０〜３０％といわれている。これが改善できれば
回路設計における低消費電力化のキーポイントとなる。
例えば±３０％の絶対精度の抵抗を±１０％に改善でき
れば抵抗の設計中心値を約２０％小さく再設定できるの
で、その分消費電力を小さくできるからである。当然、
１チップで数百〜数千本の抵抗体を有するＩＣ，ＬＳＩ
においてはその効果が絶大であることは想像に難くな
い。

【０００３】絶対精度のばらつきの要因は先に述べたも
のに加えて熱によるものがある。ここでいう熱とは抵抗
素子自身に流れる電流によって発生する電力熱（電流Ｉ
の２乗×抵抗値Ｒに比例した熱）（以降、自己熱と呼
ぶ）と、同一チップ上で近接した大電流トランジスタ等
の発熱源からの熱が基板等を伝わって、熱伝導されるも
のがある（以降、周囲熱と呼ぶ）。こういった熱により
抵抗値が変動することや、またそのときの温度係数がシ
ート抵抗値に依存すること等がよく知られている。

【０００４】ＩＣ，ＬＳＩで抵抗体の絶対精度が悪いの
は以上のとおりだが、逆に相対精度は個別抵抗部品と比
べ非常に良い。特に、同一チップ上に近接して、同一工
程でかつ同一形状で形成した、抵抗同士の形状の整合性
は非常に優れている。しかし、回路動作時にお互いに流
れる電流値が異なる場合、自己熱の違いで抵抗値が変わ
り、その結果、抵抗値の整合性が崩れる。また、発熱源
からの距離により、各抵抗素子の受ける前記周囲熱に違
いがでることも、抵抗値の整合性が崩れる要因となる。

【０００５】

【発明が解決しようとする課題】上述の熱による抵抗値
の変動は抵抗の構造に大きく依存する。例えば、基板内
に不純物を拡散して形成する拡散抵抗の場合は、自己熱
はそのまま基板内に放熱され易い。しかし、周囲熱は熱
伝導率の大きい、例えば、単結晶シリコン等を直接通る
ためこの影響を大きく受ける。これに対し、特開平3−6
039 号公報「誘電体分離基板及びその製造方法」に示さ
れるような構造が提案されている。これは、素子間を熱
伝導率が単結晶シリコンの約百分の一である酸化膜及び
多結晶シリコンで絶縁分離し、かつ各素子の島底には基
板の裏面まで単結晶シリコンが到達しているので、自己
熱を放熱しやすく又、周囲熱からの影響を受けにくくし
ている。

【０００６】一方、基板上に酸化膜等の絶縁膜を介し
て、その上に形成される薄膜抵抗の場合は、熱伝導率の
小さい酸化膜が介在するので周囲熱の影響は少ないが、
逆に自己熱が放熱され難いという欠点がある。

【０００７】図８にこの薄膜抵抗の例を示し、以下詳細
に説明する。これの工程は例えば、以下のとおりであ
る。すなわち、まず半導体基板１上に絶縁膜２を介し
て、CVD膜を蒸着する。そのＣＶＤ膜をホトエッチング
で所望の形状に成形し、抵抗体３とする。その後、絶縁
膜４を形成し、ホトエッチングにより絶縁膜４及び絶縁
膜２に２箇所の開口部５を開ける。つぎに、電極６を蒸
着した後、ホトエッチングで所望の形状に成形し、抵抗
体３と接触させる。最後に絶縁膜７で全体を覆い信頼性
を良くする。

【０００８】矢印はこの抵抗体３に電流が流れることで
発生する、電力熱（電流Ｉの２乗×抵抗値Ｒに比例した
熱）が絶縁膜２を介し、熱伝導される様子を示す。この
時の熱伝導は例えば数１で近似される。

【０００９】

【数１】

【００１０】ただし、△Ｔは抵抗体３と基板１表面との
温度差、Ｉは抵抗体３に流れる電流値、Ｒは抵抗体３の
抵抗値、ｔは抵抗体３と基板１の間にある絶縁膜２の厚
さ、Ｓは抵抗体３と基板１の対向面積、そしてＫは絶縁
膜２に使用の物質の熱伝導率を示す。

【００１１】本発明の目的は、自己熱及び周囲熱による
抵抗値の変動を抑制し、高絶対精度・高相対精度を実現
した抵抗装置を提供することにある。

【００１２】

【課題を解決するための手段】上記目的の達成のため
に、本発明は新規の電極を、抵抗体の上部に絶縁膜をは
さんで形成し、且つ素子の端子に該当しない基板表面に
接触させる、第１の手段を具備する。

【００１３】第二に、本発明は新規の電極を、抵抗体の
上部に絶縁膜をはさんで形成し、且つ素子の端子に該当
しない基板表面に接触させ、且つその接触箇所が発熱源
から遠い位置にとする、第２の手段を具備する。

【００１４】第三に、本発明は新規の電極を、抵抗体の
上部に絶縁膜をはさんで形成し、且つ素子の端子に該当
しない基板表面に接触させ、且つ抵抗体形状を折れ曲が
り形状とする、第３の手段を具備する。

【００１５】第四に、本発明は新規の電極を、抵抗体の
上部に絶縁膜をはさんで形成し、且つ素子の端子に該当
しない基板表面に接触させ、且つその外側にある素子の
端子に接触させる、第４の手段を具備する。

【００１６】第五に、本発明は新規の電極を、複数の抵
抗体の上部に絶縁膜をはさんで形成し、且つ素子の端子
に該当しない基板表面に接触させる、第５の手段を具備
する。

【００１７】第六に、本発明は新規の電極を、従来の片
方の電極と接触させる、第６の手段を具備する。

【００１８】第１の手段によれば、新規の電極を放熱又
は吸熱板として、自己熱の放熱効果を高めることがで
き、抵抗値の変動を抑制できる。

【００１９】第２の手段によれば、新規の電極を放熱又
は吸熱板として、自己熱の放熱効果を高めることがで
き、且つ周囲熱の熱伝導を抑制でき、よって抵抗値の変
動を抑制できる。

【００２０】第３の手段によれば、抵抗体の周辺長を長
くできるため、放熱板との対向面積を広くでき、これに
より、更に放熱効果を高めることができ、抵抗値の変動
を抑制できる。

【００２１】第４の手段によれば、新規の電極を放熱又
は吸熱板として、自己熱の放熱効果を高めることがで
き、抵抗値の変動を抑制できる。と同時に、素子からの
周囲熱を抑えられる。また、抵抗体上部を通って複数の
素子間を接続できるので、レイアウトが容易になる。

【００２２】第５の手段によれば、新規の電極を放熱又
は吸熱板として、複数本の抵抗体の自己熱の放熱効果を
高めることができ、抵抗値の変動を抑制できる。と同時
に、複数本の抵抗体で、温度差を小さくできるので抵抗
値変動の相対精度を抑制できる。

【００２３】第６の手段によれば、新規の電極と従来の
電極とのスペースを狭くできるため、放熱板との対向面
積を広くでき、これにより、更に放熱効果を高めること
ができ、抵抗値の変動を抑制できる。

【００２４】

【発明の実施の形態】以下、本発明の実施例を図面によ
り説明する。

【００２５】図１は本発明による半導体抵抗装置の第１
の実施例を示す説明図である。抵抗体３の両端に開口部
５を２箇所設け、それを覆って両端に電極６を付け、通
常の抵抗素子としている。本発明の新規な点は抵抗体３
をはさんで、２個の開口部５があり、更にその開口部５
と抵抗体３を覆って電極８を形成したことにある。これ
の工程は例えば、以下のとおりである。まず半導体基板
１上に絶縁膜２を介して、ＣＶＤ膜を蒸着する。そのＣ
ＶＤ膜をホトエッチングで所望の形状に成形し、抵抗体
３とする。その後、絶縁膜４を形成し、ホトエッチング
により絶縁膜４及び絶縁膜２に開口部５を開ける。つぎ
に、電極６及び電極８を蒸着で同時形成し、前者は抵抗
体３と、後者は基板１にそれぞれ接触させる。最後に絶
縁膜７で全体を覆い信頼性を良くする。

【００２６】Ａ−Ａ′断面図の矢印はこの抵抗体３に電
流が流れることで発生する、電力熱（電流Ｉの２乗×抵
抗値Ｒに比例した熱）が絶縁膜２及び絶縁膜４を介し、
基板１、もしくは電極８を通って基板１に熱伝導される
様子を示す。この時の熱伝導は例えば数２で近似され
る。

【００２７】

【数２】

【００２８】ただし、△Ｔは抵抗体３と基板１の温度
差、Ｉは抵抗体３に流れる電流値、Ｒは抵抗体３の抵抗
値、ｔは抵抗体３と基板１の間にある絶縁膜２の厚さ、
Ｓは抵抗体３と基板１の対向面積、そしてＫは絶縁膜２
に使った物質の熱伝導率を示す。数１に比べ熱伝導がα
分の１に良くなることを示す。これは、基板１と同等か
それ以下の熱伝導率を持つ電極８が抵抗体３の上部に絶
縁膜４を介してあり、熱の伝導経路が増えたためであ
る。これにより本発明の目的を達成する。

【００２９】図２に従来例と本発明の印加電圧に対する
抵抗値変動率の関係を示す。従来例は、印加電圧が増加
し自己熱が増えるに従い抵抗値変動率が上昇するが、本
発明ではその上昇のカーブが緩和される。

【００３０】図３は本発明による半導体抵抗装置の第２
の実施例を示す説明図である。実施例１では抵抗体３を
はさんでいた２個の開口部のうち、発熱源に近いほうを
削除している。

【００３１】これの工程は例えば、実施例１と同じであ
るが、実施例１では抵抗体３をはさんで対になっていた
２つの開口部５のうち１つを削除している。これによ
り、抵抗装置の近くに大電力トランジスタ等の熱源があ
る場合でも、熱源からの周囲熱が電極８の足（基板１と
電極８との接触部）を通って熱伝導されない。これによ
り周囲に発熱源がある場合でも、熱による抵抗値の変動
を抑制できる。

【００３２】なお、これはマスクパターンの変更のみ
で、工程は変えずに実施できる。

【００３３】図４は本発明による半導体抵抗装置の第３
の実施例を示す説明図である。抵抗体３を折れ曲がり形
状にし、周囲に開口部５を隈なく設けている。これの工
程は例えば、実施例１と同じであり、マスクパターンの
変更のみで、工程は変えずに行える。折れ曲がり形状だ
と、抵抗値が同じ場合に、長方形状抵抗に比べ、周辺長
が、コーナー数×２×抵抗体幅×（１−σ(補正係数)）
だけ増える。これにより、抵抗体３の横方向の熱伝導の
経路が増え、更に放熱の効果を高める。

【００３４】図５は本発明による半導体抵抗装置の第４
の実施例を示す説明図である。これの工程は例えば、実
施例１と同じであるが、電極８の足が４本になり、その
うち外側の２本が基板１内の素子に接続されている。こ
れはマスクパターンの変更のみで、工程は変えずに行え
る。これにより、抵抗体３で発生した自己熱が、素子に
伝わらず、内側の２本の足で基板１に放熱される。ま
た、素子からの周囲熱が抵抗体３に伝わらず、内側の２
本の足で基板１に放熱される。これにより、抵抗値変動
を気にせず、２個の素子の端子同士を抵抗体３の上を通
して接続できるので、レイアウトが容易になる。

【００３５】図６は本発明による半導体抵抗装置の第５
の実施例を示す説明図である。これの工程は例えば、実
施例１と同じであるが、電極８が２本の抵抗体３を包ん
でいる。これはマスクパターンの変更のみで、工程は変
えずに行える。これにより、２本の抵抗体３に流れる電
流が異なる等して、自己熱が異なるときでも電極８によ
って同温化されるので抵抗値変動率に差がでない。ま
た、熱源からの距離によって生じる周囲熱も２本の抵抗
上で同温化され、抵抗値変動率に差がでない。これによ
り、２本の抵抗の絶対精度及び相対精度を初期の状態に
維持できる。

【００３６】図７は本発明による半導体抵抗装置の第６
の実施例を示す説明図である。これの工程は例えば、実
施例１と同じであるが、電極８を削除し、電極６の片方
を広げ、抵抗体３及び抵抗体３をはさんでは位置された
開口部５を覆っている。これはマスクパターンの変更の
みで、工程は変えずに行える。これにより、実施例１に
ある電極８と電極６の間の２箇所のスペースのうち１箇
所を削除できる。これにより、放熱面積を広くできるの
で、更に放熱の効果を高めることができる。

【００３７】

【発明の効果】本発明によれば、工程が従来より増える
ことなく、マスクパターンの変更のみで、熱による抵抗
値変動を抑えられ、抵抗装置の高絶対精度化・高相対精
度化が可能になる。

【図面の簡単な説明】

【図１】本発明による半導体抵抗装置の第１の実施例の
説明図。

【図２】本発明と従来例の印加電圧と抵抗値変動率の関
係を示す特性図。

【図３】本発明による半導体抵抗装置の第２の実施例の
説明図。

【図４】本発明による半導体抵抗装置の第３の実施例の
説明図。

【図５】本発明による半導体抵抗装置の第４の実施例の
説明図。

【図６】本発明による半導体抵抗装置の第５の実施例の
説明図。

【図７】本発明による半導体抵抗装置の第６の実施例の
説明図。

【図８】従来の半導体抵抗装置の構成の一例の説明図。

【符号の説明】

１…半導体基板、２，４，７…絶縁膜、３…抵抗体、５
…開口部、６，８…電極。

フロントページの続き (72)発明者根本文明茨城県日立市弁天町三丁目10番２号日立原町電子工業株式会社内 (72)発明者秋山登茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】半導体基板の一主面上に形成した第１の絶
縁層領域と、前記第１の絶縁層領域上に形成された第１
の抵抗体領域と、前記第１の抵抗体領域上に形成され、
前記第１の抵抗体領域上に第１及び第２の開口部を設け
た第２の絶縁層領域と、前記第１の開口部を覆い前記第
１の抵抗体領域と電気的に接触した第１の電極領域と、
前記第２の開口部を覆い前記第１の抵抗体領域と電気的
に接触した第２の電極領域と、前記第１の絶縁層領域上
と前記第１の抵抗体領域上と前記第１の電極領域上と前
記第２の電極領域上に形成された第３の絶縁層領域から
構成される第１の抵抗素子において、前記第１の抵抗素
子を横手方向にはさんで、前記第１及び第２の絶縁層領
域に第３及び第４の開口部を設け、前記第３及び第４の
開口部及び前記第１の抵抗素子を覆い、素子の端子では
ない前記半導体基板の一主面に接触し、前記第１及び第
２の電極領域及び前記第１の抵抗素子に電気的に接触し
ない第３の電極領域を具備したことを特徴とする半導体
抵抗装置。
【請求項２】前記第４の開口部を削除した請求項１に記
載の半導体抵抗装置。
【請求項３】前記第１の抵抗素子が、１箇所以上の折れ
曲がり部を有する請求項１または２に記載の半導体抵抗
装置。
【請求項４】前記第３の電極領域が、素子の端子ではな
い前記半導体基板の一主面に接触し、複数個の前記第１
の抵抗素子とは別の素子の端子に電気的に接触し、この
とき常に、素子の端子ではない前記半導体基板の一主面
に接触する箇所が、前記第１の抵抗素子とは別の素子の
端子に電気的に接触する箇所よりも前記第１の抵抗素子
に近い請求項１，２または３に記載の半導体抵抗装置。
【請求項５】半導体基板の一主面上に形成した第１の絶
縁層領域と、前記第１の絶縁層領域上に形成された第１
の抵抗体領域と、前記第１の抵抗体領域上に形成され、
前記第１の抵抗体領域上に第１及び第２の開口部を設け
た第２の絶縁層領域と、前記第１の開口部を覆い前記第
１の抵抗体領域と電気的に接触した第１の電極領域と、
前記第２の開口部を覆い前記第１の抵抗体領域と電気的
に接触した第２の電極領域と、前記第１の絶縁層領域上
と前記第１の抵抗体領域上と前記第１の電極領域上と前
記第２の電極領域上に形成された第３の絶縁層領域から
構成される複数本の抵抗素子において、前記複数本の抵抗素子を内側にはさんで、前記第１及び
第２の絶縁層領域に第３及び第４の開口部を設け、前記
第３及び第４の開口部及び前記複数本の抵抗素子を同時
に覆い、素子の端子ではない前記半導体基板の一主面に
接触し、前記第１及び第２の電極領域及び前記複数本の
抵抗素子に電気的に接触しない第３の電極領域を具備し
たことを特徴とする半導体抵抗装置。
【請求項６】前記第４の開口部を削除した請求項５に記
載の半導体抵抗装置。
【請求項７】前記抵抗素子の１本以上が、１箇所以上の
折れ曲がり部を有する請求項５または６に記載の半導体
抵抗装置。
【請求項８】前記第３の電極領域が、素子の端子ではな
い半導体基板の一主面に接触すると同時に、複数本の抵
抗素子とは別の素子の端子に電気的に接触し、このとき
常に、素子の端子ではない半導体基板の一主面に接触す
る箇所が、複数本の抵抗素子とは別の素子の端子に電気
的に接触する箇所よりも複数本の抵抗素子の領域に近い
請求項５，６または７に記載の半導体抵抗装置。
【請求項９】半導体基板の一主面上に形成した第１の絶
縁層領域と、前記第１の絶縁層領域上に形成された第１
の抵抗体領域と、前記第１の抵抗体領域上に形成され、
第１の抵抗体領域上に第１及び第２の開口部を設けた第
２の絶縁層領域と、前記第１の開口部を覆い前記第１の
抵抗体領域と電気的に接触した第１の電極領域と、前記
第２の開口部を覆い前記第１の抵抗体領域と電気的に接
触した第２の電極領域と、前記第１の絶縁層領域上と前
記第１の抵抗体領域上と前記第１の電極領域上と前記第
２の電極領域上に形成された第３の絶縁層領域から構成
される第１の抵抗素子において、前記第１の抵抗素子を横手方向にはさんで、前記第１及
び第２の絶縁層領域に第３及び第４の開口部を設け、前
記第２の電極が、前記第３及び第４の開口部及び前記第
１の抵抗素子を覆い、素子の端子ではない前記半導体基
板の一主面に接触し、且つ前記第１の電極領域に電気的
に接触しないことを特徴とする半導体抵抗装置。
【請求項１０】前記第４の開口部を削除した請求項９に
記載の半導体抵抗装置。
【請求項１１】前記第１の抵抗素子が、１箇所以上の折
れ曲がり部を有する請求項９または１０に記載の半導体
抵抗装置。
【請求項１２】半導体基板の一主面上に形成した第１の
絶縁層領域と、前記第１の絶縁層領域上に形成された第
１の抵抗体領域と、前記第１の抵抗体領域上に形成さ
れ、第１の抵抗体領域上に第１及び第２の開口部を設け
た第２の絶縁層領域と、前記第１の開口部を覆い前記第
１の抵抗体領域と電気的に接触した第１の電極領域と、
前記第２の開口部を覆い前記第１の抵抗体領域と電気的
に接触した第２の電極領域と、前記第１の絶縁層領域上
と前記第１の抵抗体領域上と前記第１の電極領域上と前
記第２の電極領域上に形成された第３の絶縁層領域から
構成される複数本の抵抗素子において、前記複数本の抵抗素子を内側にはさんで、前記第１及び
第２の絶縁層領域に第３及び第４の開口部を設け、前記
複数本の抵抗素子の中の第１の抵抗素子の第２の電極領
域が、前記第３及び第４の開口部及び前記第１の抵抗素
子以外の複数本の抵抗素子を覆い、素子の端子ではない
前記半導体基板の一主面に接触し、前記複数本の抵抗素
子のいずれの第１の電極領域にも電気的に接触せず、前
記第１の抵抗素子の前記第２の電極領域が他の複数本の
抵抗素子のいずれの第２の電極領域にも電気的に接触し
ないことを特徴とする半導体抵抗装置。
【請求項１３】前記第４の開口部を削除した請求項１２
に記載の半導体抵抗装置。
【請求項１４】少なくとも１本以上の前記抵抗素子が、
１箇所以上の折れ曲がり部を有する請求項１２または１
３に記載の半導体抵抗装置。
【請求項１５】請求項１，２，３，４，５，６，７，
８，９，１０，１１，１２，１３または１４に記載の半
導体抵抗装置を具備した半導体集積回路。
【請求項１６】請求項１，２，３，４，５，６，７，
８，９，１０，１１，１２，１３または１４において、
前記抵抗体がポリシリコン又はアモルファスシリコン又
はＣｒ−Ｓｉ又はＮｉ−Ｃｒの薄膜抵抗からなる半導体
抵抗装置。