JPH09251730A - Ｅｃｃメモリ制御システム - Google Patents

Abstract

(57)【要約】 【課題】 復調データがスリップした場合、スリップし
た列（又は行）に既に書き込まれている以前の訂正デー
タが出力されるのを防ぐ。 【解決手段】 積符号データの一方の系列の各列をメモ
リに書き込む際、各列の最終アドレスに、受信した積符
号データが書き込まれたかを判別する回路５６と、各列
に設けられる書き込み完了フラグと、前記積符号データ
が前記最終アドレスに書き込まれた場合、その列に設け
られた前記書き込み完了フラグを挿入する回路５５と、
前記書き込み完了フラグを基にして、前記積符号データ
に対してエラー訂正処理を行う訂正回路４２を具備する
メモリ制御システム。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＥＣＣ(error corre
ction code) を用いてデータの誤りを訂正するシステム
に関し、特に積符号構造を有するデータの誤りを訂正す
るためのメモリ制御システムに関する。

【０００２】

【従来の技術】図７は積符号構造を有するデータブロッ
ク、すなわちＥＣＣブロック中の誤ったデータを訂正す
るための従来の訂正回路ブロック図である。ＥＣＣブロ
ックは図８に示すように、約２Ｋバイトのデータが記録
される１６個のセクタからなり、各セクタごとにアドレ
スデータとしてのセクタＩＤ１〜ＩＤ１６が付与され、
ＥＣＣブロックに記録されたデータを訂正するためのエ
ラー訂正コードとして、横方向のＥＣＣ１と縦方向のＥ
ＣＣ２が記録されている。このＥＣＣ１及び２は、光デ
ィスクの欠陥によりデータが再生できなくなることを防
止するために冗長語としてデータに付与されるエラー訂
正コードである。

【０００３】各セクタは１７２バイト、１２行のデータ
及び各行ごとに１０バイト構成の横方向のＥＣＣ１が付
与されているとともに、縦方向のデータに対して縦方向
のＥＣＣ２が付与されている。

【０００４】上記ＥＣＣブロックは光ディスクには、図
９に示すように、各セクタの所定のデータ量ごと（所定
データ長さ間隔ごとたとえば９１バイトごと）にデータ
を再生する際のバイト同期を取るための同期コード（２
バイト）が付与されて記録されている。

【０００５】図７において、ディスクから再生された復
調データは、まずデータセレクタ４４に入力される。デ
ータ書き込み制御信号ＷＥによりメモリコントローラ５
１から書き込み開始命令が入力アドレス発生回路４８に
送られる。入力アドレス発生回路４８はデータ書き込み
アドレスを発生し、メモリ４１上のそのアドレス位置に
データが書き込まれる。

【０００６】その後ＥＣＣ処理を行うためＥＣＣコント
ローラ４６によるエラー訂正処理命令が、メモリコント
ローラ５１を介してＥＣＣアドレス発生回路４９に送ら
れる。ＥＣＣアドレス発生回路４９により発生したＥＣ
Ｃブロック横方向のリードアドレスにより、データがメ
モリ４１から読み出され、ＥＣＣ４２に送られる。ＥＣ
Ｃ４２ではまずＥＣＣブロックの横方向の各系列（以下
行という）ごとにエラー訂正処理が行われ、その結果訂
正データはデータセレクタ４４を経てメモリ４１に書き
込まれる。一方、訂正が不可能だった場合、訂正不能を
示すフラグが訂正不能フラグレジスタ４３へ蓄えられ
る。

【０００７】その後今度はＥＣＣブロック縦方向のリー
ドアドレスによりデータがメモリ４１から読み出され、
ＥＣＣ４２にて、訂正不能レジスタ４３に蓄えられた訂
正不能フラグを元に、縦方向の各系列（以下列という）
ごとに消失訂正処理が行われ、再度メモリ４１に蓄えら
れる。エラー訂正後、出力回路４５からの出力命令によ
り、出力アドレス発生回路５０で発生したアドレスごと
にメモリ４１から訂正データが読み出され、出力回路４
５を経て出力される。

【０００８】

【発明が解決しようとする課題】復調データがメモリに
書き込まれるとき、入力アドレス発生回路はＥＣＣブロ
ックのセクタＩＤ及び同期コード等に基づき、入力デー
タレートに同期したクロックによりカウントを行いアド
レスを発生する。光ディスク表面にキズ、汚れ等がある
と、復調データが不安定となり、入力アドレス発生回路
の動作に不具合が発生し、復調データの書き込みが行わ
れないことがある。復調データが正常に戻ったとき、再
び書き込みが正常なアドレスにより行われる。このよう
な不具合をここでは復調データの”スリップ”という。

【０００９】復調データがスリップすると、メモリ上に
は、前に訂正したデータが残ってしまう。この残った系
列の訂正が完了しており、かつＥＣＣブロックの他の系
列の訂正も完了し、消失訂正せずにデータを出力する場
合、スリップして残された前の訂正データも正常データ
として出力されてしまう。

【００１０】従って本発明は復調データがスリップした
場合、スリップした列（又は行）に既に書き込まれてい
る以前の訂正データが出力されるのを防ぐことを目的と
する。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に本発明による第１のメモリ制御システムは、横及び縦
方向の２系列からなる積符号データを受信する受信手段
と、前記受信手段により受信した前記積符号データを格
納する格納手段と、積符号データの一方の系列の各列を
前記格納手段に書き込む際、各列の最終アドレスに前記
受信した積符号データが書き込まれたかを判別する判別
手段と、各列の前記積符号データが前記格納手段に書き
込まれたことを示し、各列に設けられる書き込み完了フ
ラグと、前記積符号データが前記最終アドレスに書き込
まれたことを前記判別手段が判別した場合、その列に設
けられた前記書き込み完了フラグを設定する設定手段
と、前記書き込み完了フラグを基にして、前記積符号デ
ータに対してエラー訂正処理を行う訂正手段を具備す
る。

【００１２】又、本発明による第２のメモリ制御システ
ムは、横及び縦方向の２系列からなる積符号データを受
信する受信手段と、前記受信手段により受信した前記積
符号データを格納する格納手段と、積符号データの一方
の系列の各列を前記格納手段に書き込む際、各列の全ア
ドレスに前記受信した積符号データが書き込まれたかを
判別する判別手段と、各列の前記積符号データが前記格
納手段に書き込まれたことを示し、各列に設けられる書
き込み完了フラグと、前記積符号データが前記各列の全
アドレスに書き込まれたことを前記判別手段が判別した
場合、その列に設けられた前記書き込み完了フラグを設
定する設定手段と、前記書き込み完了フラグを基にし
て、前記積符号データに対してエラー訂正処理を行う訂
正手段を具備する。

【００１３】更に、第１又は第２のメモリ制御システム
における前記訂正手段は、各列がエラー訂正不能である
かを示す訂正不能フラグと、前記格納手段に格納された
前記積符号データを前記一方の系列の各列に対してエラ
ー訂正処理を行う場合、各列に対応する前記書き込み完
了フラグを読出し、フラグが設定されていればエラー訂
正を行い、フラグが設定されていなければ前記訂正不能
フラグを設定する手段を有する。

【００１４】又、第１又は第２のメモリ制御システムに
おける前記訂正手段は、各列が訂正不能であるかを示
し、各列に設けられる訂正不能フラグと、エラー訂正時
に訂正不能な列が発生した場合、その列の前記訂正不能
フラグを設定する手段と、エラー訂正処理を行う場合、
各列に対応する前記書き込み完了フラグを読出し、フラ
グが設定されていればエラー訂正を行い、フラグが設定
されていなければ前記訂正不能フラグを設定する手段
と、前記一方の系列の全列を訂正した結果、前記訂正不
能フラグが少なくとも所定数設定されている場合、この
訂正不能フラグを用いて、他方の系列の訂正処理を行う
手段を有する。

【００１５】又、第１又は第２のメモリ制御システムに
おける前記訂正手段は、前記書き込み完了フラグを読出
した後、この書き込み完了フラグをリセットする手段を
有する。

【００１６】又、第１又は第２のメモリ制御システムに
おける前記訂正手段は、訂正処理を行う前に、前記書き
込み完了フラグをリセットする手段を有する。更に本発
明によるメモリ制御方法は横及び縦方向の２系列からな
る積符号データを受信し、この積符号データのエラー訂
正を行うシステムにおいて、受信した前記積符号データ
をメモリに格納し、積符号データの一方の系列の各列を
前記メモリに書き込む際、各列の全アドレスに前記受信
した積符号データが書き込まれたかを判別し、前記積符
号データが前記各列の全アドレスに書き込まれた場合、
その列に対応する書き込み完了フラグを設定し、前記一
方の系列の各列に対してエラー訂正を行う場合、各列に
対応する前記書き込み完了フラグを読出し、フラグが設
定されていればエラー訂正を行い、フラグが設定されて
いなければ訂正不能フラグを設定し、前記一方の系列の
全列に対してエラー訂正処理を行った結果、前記訂正不
能フラグが少なくとも所定数設定されている場合、この
訂正不能フラグを用いて、他方の系列のエラー訂正を行
うことを特徴とする。

【００１７】本発明によれば、復調データをメモリに書
き込むとき、各列の最後に書き込み完了フラグが設けら
れる。ＥＣＣ処理時に列単位でデータを読み出す際に、
このフラグを読み出し、フラグが立っていればエラー訂
正を行い、フラグが立っていなければ復調データの書き
込みがうまく行われなかったと判断され、訂正不能フラ
グをつける。これによりスリップした列は、間違えて前
のデータをそのまま出力せず、後に消失訂正処理が実行
される。

【００１８】

【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。図２は光ディスク１に対し
集束光を用いて記録されているデータを再生する光ディ
スク装置を示す。光ディスク１のトラックには、データ
の記録の単位としてのＥＣＣブロックデータ単位ごと
に、あらかじめデータが記録されている。

【００１９】図２において、光ディスク１は、モータ３
によって例えば一定の線速度（ＣＬＶ）で回転される。
このモータはモータ制御回路４によって制御されてい
る。光ディスク１に対するデータの再生は、光学ヘッド
５によって行われる。この光学ヘッド５は、リニアモー
タ６の可動部を構成する駆動コイル７に固定されてお
り、この駆動コイル７はリニアモータ制御回路８に接続
されている。

【００２０】このリニアモータ制御回路８には、速度検
出器９が接続されており、この速度検出器９の速度信号
はリニアモータ制御回路８に送られる。また、リニアモ
ータ６の固定部には、図示しない永久磁石が設けられて
おり、駆動コイル７がリニアモータ制御回路８によって
励磁されることにより、光学ヘッド５は、光ディスク１
の半径方向に移動される。

【００２１】光学ヘッド５には、対物レンズ１０が図示
しないワイヤあるいは板ばねによって保持されており、
この対物レンズ１０は、駆動コイル１２によってフォー
カシング方向（レンズの光軸方向）に移動され、駆動コ
イル１１によってトラッキング方向（レンズの光軸と直
交する方向）に移動可能とされている。

【００２２】また、レーザ制御回路１３によって駆動さ
れる半導体レーザ発振器１９により発生されたレーザ光
は、コリメータレンズ２０、ハーフプリズム２１、対物
レンズ１０を介して光ディスク１上に照射され、この光
ディスク１からの反射光は、対物レンズ１０、ハーフプ
リズム２１、集光レンズ２２、およびシリンドリカルレ
ンズ２３を介して光検出器２４に導かれる。

【００２３】光検出器２４は、４分割の光検出セル２４
ａ、２４ｂ、２４ｃ、２４ｄによって構成されている。
光検出器２４の光検出セル２４ａの出力信号は、増幅器
２５ａを介して加算器２６ａ、２６ｄの一端に供給さ
れ、光検出セル２４ｂの出力信号は、増幅器２５ｂを介
して加算器２６ｂ、２６ｃの一端に供給され、光検出セ
ル２４ｃの出力信号は、増幅器２４ｃを介して加算器２
６ａ、２６ｃの他端に供給され、光検出セル２４ｄの出
力信号は、増幅器２５ｄを介して加算器２６ｂ、２６ｄ
の他端に供給される。

【００２４】加算器２６ａの出力信号は差動増幅器ＯＰ
２の反転入力端に供給され、この差動増幅器ＯＰ２の非
反転入力端には加算器２６ｂの出力信号が供給される。
これにより、差動増幅器ＯＰ２は、加算器２６ａ、２６
ｂの差に応じてフォーカス点に関する信号をフォーカシ
ング制御回路２７に供給する。このフォーカシング制御
回路２７の出力信号は、フォーカシング駆動コイル１２
に供給され、レーザ光が光ディスク１上で常時ジャスト
フォーカスとなるように制御される。

【００２５】加算器２６ｃの出力信号は差動増幅器ＯＰ
１の反転入力端に供給され、この差動増幅器ＯＰ１の非
反転入力端には加算器２６ｄの出力信号が供給される。
これにより、差動増幅器ＯＰ１は、加算器２６ｃ、２６
ｄの差に応じてトラック差信号をトラッキング制御回路
２８に供給する。トラッキング制御回路２８は、差動増
幅器ＯＰ１から供給されるトラック差信号に応じてトラ
ック駆動信号を発生するものである。

【００２６】トラッキング制御回路２８から出力される
トラック駆動信号は、トラッキング方向の駆動コイル１
１に供給される。また、トラッキング制御回路２８で用
いられたトラック差信号はリニアモータ制御回路８に供
給される。

【００２７】また、フォーカシング、トラッキングを行
った状態での光検出器２４の各光検出セル２４ａ、〜２
４ｄの出力の和信号、つまり加算器２６ｃ、２６ｄから
の出力信号を加算器２６ｅで加算した信号は、トラック
上（あるいはランド）に形成されたピット（記録デー
タ）からの反射率の変化が反映されている。この信号
は、復調回路１７に供給される。このデータ復調回路１
７において、現在アクセスされているセクタのセクタＩ
Ｄを含むＥＣＣブロックのデータが復調される。又、復
調回路１７は同期検出保護回路を含み、ＥＣＣブロック
のセクタＩＤ及び同期コード等に基づき、入力データレ
ートに同期したクロック、基準アドレス、アドレスロー
ドパルスを発生する。

【００２８】この復調回路１７で復調された復調データ
は、本発明を適用したエラー訂正回路３２においてＥＣ
Ｃを用いたエラー訂正が行われ、伸長回路１８により伸
長処理が施された後、インターフェース回路３５を介し
て外部装置としての光ディスク制御装置３６に出力され
る。光ディスク制御装置３６は、供給されるデータの種
類に応じたデコーダによりデータをデコードし映像や音
声を再生する。

【００２９】リニアモータ制御回路８は、トラッキング
制御回路２８で対物レンズ１０が移動されている際、対
物レンズ１０が光学ヘッド５内の中心位置近傍に位置す
るようにリニアモータ６つまり光学ヘッド５を移動す
る。レーザ制御回路１３は、半導体レーザ発振器１９を
制御して再生用のレーザ光を発生させるものである。

【００３０】Ｄ／Ａ変換器３１はＣＰＵ３０と、フォー
カシング制御回路２７、トラッキング制御回路２８、リ
ニアモータ制御回路８との間でそれぞれデータの授受を
可能とするためにデジタル・アナログ変換処理を行う。

【００３１】レーザ制御回路１３、フォーカシング制御
回路２７、トラッキング制御回路２８、リニアモータ制
御回路８、モータ制御回路４、記録信号作成回路１４等
は、バスライン２９を介してＣＰＵ３０によって制御さ
れ、このＣＰＵ３０はメモリ３３に記憶されたプログラ
ムによって所定の動作を行う。レーザ制御回路１３は、
対象とする光ディスクに応じてレーザ光の強度を変更す
る。

【００３２】次に発明によるＥＣＣメモリ制御システム
を具備する上記エラー訂正回路３２について詳細に説明
する。図１は本発明のエラー訂正回路３２の実施例を示
すブロック図であり、図３は図１の回路で行われる動作
の第１実施例を示すフローチャートである。

【００３３】ディスクから読み出された信号は復調回路
１７により復調され、復調データはまず入力セレクタ５
２に入力される（ＳＴ１）。データ書き込み制御信号Ｗ
Ｅによりメモリコントローラ５１から１行分のデータ書
き込み開始命令が入力アドレス発生回路４８に送られ
る。入力アドレス発生回路４８は復調回路１７から、入
力データレートに同期したクロックＣＬＫ、基準アドレ
スＲＡＤＲ、アドレスロードパルスＡＤＲＬ信号を入力
し、メモリ４１に対するアドレスを発生する。入力アド
レス発生回路４８により発生したアドレスに基づいて、
１行分の復調データがメモリ４１に書き込まれる（ＳＴ
２）。

【００３４】入力アドレス発生回路４８がデータ書き込
みアドレスを発生したとき、アドレス判別回路５６は、
発生されたアドレス値がメモリ４１上の横の最後尾アド
レス値になったことを判別する（ＳＴ３）。アドレス値
がメモリ４１上の横の最後尾アドレス値になった場合、
書き込み完了フラグを立てるよう書き込み完了フラグ挿
入回路５５に書き込み完了命令が出される。

【００３５】この命令により、書き込み完了フラグ挿入
回路５５によって書き込み完了フラグが挿入される（Ｓ
Ｔ４）。又、入力アドレス発生回路４８により系列アド
レス周期で入力セレクタ５２を切り換える。なお、上記
アドレス値がメモリ４１上の横の最後尾のアドレス値に
ならなかった場合、書き込み完了フラグは”０”とな
る。これは各ＥＣＣブロックをメモリ４１に書き込む前
に、書き込み完了フラグは書き込み完了フラグリセット
回路５４により、”０”にリセットされているからであ
る。

【００３６】次にＥＣＣブロックの全ての行がメモリ４
１に書き込まれた否かがメモリコントローラ４６により
判断される（ＳＴ６）。全ての行がメモリ４１に書き込
まれていない場合、フローはステップＳＴ１に戻り、次
の１行が入力され、前述の処理（ＳＴ１〜ＳＴ５）が繰
り返される。このようにセレクタ５２により、復調入力
データと書き込み完了フラグが各行の周期ごとにセレク
トされ、メモリ４１上にデータが書き込まれる。

【００３７】図４は上記処理を具体的に説明するための
図であり、ＥＣＣブロックの一例である。ＥＣＣブロッ
クの第１行左から横方向に書き込みが行われ、各行が順
番にメモリ４１に書き込まれる。図中の実線矢印はデー
タの書き込みが完了した箇所、波線矢印はスリップによ
り前のデータが残っている箇所、×印の連続した部分は
訂正不能エラーが発生した箇所である。

【００３８】図４の第１行目のように、１行分すべてデ
ータの書き込みが完了した場合（訂正不能エラーが発生
しない場合）は、書き込み完了フラグを立て
（“１”）、訂正不能フラグは立てない（“０”）。ま
た第５行のように、１行の途中までスリップによるデー
タの欠落がある場合でも、系列最後で書き込んでいる場
合（訂正不能エラーが発生しない場合）は、書き込み完
了フラグを立て（“１”）、訂正不能フラグは立てない
（“０”）。また第４行のように、１行の最後までデー
タが書き込まれていない場合（系列の途中まで書き込み
が行われていても、１行の最後まで書き込みが完了して
いない場合も含める）は、書き込み完了フラグを立てず
（“０”）、訂正不能フラグを立てる（“１”）。この
ようにして、ＥＣＣブロック内の全ての行について、書
き込みが完了したか否かが判断され、その結果が書き込
み完了フラグとして記録される。

【００３９】図１及び３の説明に戻る。その後ＥＣＣ処
理のためＥＣＣコントローラ４６によるエラー訂正処理
命令がＥＣＣアドレス発生回路４９に送られる。ＥＣＣ
アドレス発生回路４９はＥＣＣブロック横方向のリード
アドレス発生し、このアドレスにより、データがメモリ
４１から読み出されＥＣＣ４２に送られる。ＥＣＣ４２
ではまずＥＣＣブロックの各行ごとにエラー訂正が行わ
れ（ＳＴ７）、訂正データはデータセレクタ４４を経て
メモリ４１に書き込まれる。

【００４０】一方、書き込み完了判定回路５３は各行の
最後尾に書き込み完了フラグが立っているか否かを検出
する（ＳＴ９）。書き込み完了フラグが立っていない場
合、書き込み完了判定回路５３は訂正不能フラグを立て
るよう訂正不能フラグレジスタ４３に命令を出す。その
結果、訂正不能フラグレジスタ４３は訂正不能フラグを
立てる（ＳＴ１０）。尚、このように書き込み完了フラ
グを読んだ後、このフラグを書き込みフラグリセット回
路５４によりリセットする。また、エラー訂正の際に訂
正不能が生じた場合、ＥＣＣ４２は訂正不能を示すフラ
グを訂正不能フラグレジスタ４３へ蓄える（ＳＴ１
０）。

【００４１】次にＥＣＣブロックの全ての行についてエ
ラー訂正処理が行われたか否かがメモリコントローラ４
６により判断される（ＳＴ１２）。全ての行についてエ
ラー訂正処理が完了していない場合、フローはステップ
ＳＴ７に戻り、次の１行がエラー訂正され、前述の処理
（ＳＴ７〜ＳＴ１２）が繰り返される。

【００４２】ＥＣＣブロックの全行についてエラー訂正
処理が完了すると、今度はＥＣＣブロック縦方向のリー
ドアドレスによりデータがメモリ４１から読み出され、
ＥＣＣ４２にて訂正不能フラグレジスタ４３に蓄えられ
た訂正不能フラグを元に、各列ごとに消失訂正処理が行
われ、再度メモリ４１に蓄えられる（ＳＴ１３）。この
消失訂正処理は、訂正不能フラグが立っている行（又は
列）内の各値を不確定値として、ＥＣＣブロックの各列
（又は行）についてエラー訂正を行う処理をいう。

【００４３】ＥＣＣブロック全列のエラー訂正後、出力
回路４５からの出力命令により、出力アドレス発生回路
５０で発生したアドレスごとにメモリ４１から訂正デー
タが読み出され、出力回路４５を経て出力される。

【００４４】次に本発明の第２実施例を説明する。図５
は図１の回路で行われる動作の第２実施例を示すフロー
チャートである。ディスクから再生された復調データ
は、まず入力セレクタ５２に入力される（ＳＴ２１）。
データ書き込み制御信号ＷＥによりメモリコントローラ
５１から１行分のデータ書き込み開始命令が入力アドレ
ス発生回路４８に送られる。

【００４５】入力アドレス発生回路４８はデータ書き込
みアドレスを発生するが、アドレス判別回路５６はその
アドレスを読み、ＥＣＣブロック１行に含まれる各デー
タの全アドレスを判別したか（あるいは読み込んだか）
判断する（ＳＴ２２）。全アドレスを判別できた場合、
アドレス判別回路５６は書き込み完了フラグを立てるよ
う書き込み完了フラグ挿入回路５５に書き込み完了命令
を出す。この命令により、書き込み完了フラグ挿入回路
４５によって書き込み完了フラグが挿入される（ＳＴ２
３）。又、入力アドレス発生回路４８により、系列アド
レス周期で入力セレクタ５２を切り換える。

【００４６】次にＥＣＣブロックの全ての行がメモリ４
１に書き込まれた否かがメモリコントローラ４６により
判断される（ＳＴ２６）。全ての行がメモリ４１に書き
込まれていない場合、フローはステップＳＴ２１に戻
り、次の１行が入力され、前述の処理（ＳＴ２１〜ＳＴ
２５）が繰り返される。このようにセレクタ５２によ
り、復調入力データと書き込み完了フラグが各行の周期
ごとにセレクトされ、メモリ４１上にデータが書き込ま
れる。

【００４７】図６は上記処理を具体的に説明するための
図であり、ＥＣＣブロックの一例である。第１実施例の
ように、ＥＣＣブロックの第１行左から横方向に書き込
みが行われ、各行が順番にメモリ４１に書き込まれる。
図中の実線矢印はデータの書き込みが完了した箇所、波
線矢印はスリップにより前のデータが残っている箇所、
×印の連続した部分は訂正不能エラーが発生した箇所で
ある。

【００４８】図６の第１行のように、１行分すべてデー
タの書き込みが完了した場合（訂正不能エラーが発生し
ない場合）は、書き込み完了フラグを立て（“１”）、
訂正不能フラグは立てない（“０”）また、また第５行
のように、１行の途中までスリップによるデータの欠落
があり、途中から行最後まで書き込んでいる場合は、書
き込み完了フラグは立てず（“０”）、訂正不能フラグ
を立てる（“１”）。また、第４行のように行の最後ま
でデータが書き込まれていない場合（行の途中まで書き
込み完了していて、行の最後まで書き込み完了していな
い場合も含める）は、書き込み完了フラグを立てず
（“０”）、訂正不能フラグを立てる（“１”）。つま
り、１行分すべて書き込みが完了した場合のみ書き込み
完了フラグを立て、訂正フラグは立てないのである。

【００４９】なお、第６行のように１行中に訂正不能エ
ラーが発生した場合は、書き込み完了の有無にかかわら
ず、訂正不能フラグを立てる（“１”）。その後の処理
は第１実施例と同様なので、説明は省略される。

【００５０】

【発明の効果】ＥＣＣブロックの復調データがメモリに
書き込まれるときに数行あるいは数列スリップし、メモ
リ上に前に訂正したデータが残された場合でも、スリッ
プにより訂正不能フラグがセットされるので、前の訂正
データの出力を防ぐことができる。

【図面の簡単な説明】

【図１】本発明によるＥＣＣメモリ制御システムを具備
するエラー訂正回路のブロック図。

【図２】光ディスク１に記録されているデータを再生
し、再生データに対するエラー訂正処理を本発明を用い
て行う光ディスク装置のブロック図。

【図３】図１の回路で行われる動作の第１実施例を示す
フローチャート。

【図４】第１実施例を具体的に説明するために用いられ
るＥＣＣブロックの一例。

【図５】図１の回路で行われる動作の第２実施例を示す
フローチャート。

【図６】第２実施例を具体的に説明するために用いられ
るＥＣＣブロックの一例。

【図７】ＥＣＣブロック中の誤ったデータを訂正するた
めの従来の訂正回路を示すブロック図。

【図８】ＥＣＣブロックを説明するための図。

【図９】光ディスクに記録されているＥＣＣブロックの
構成を示す図。

【符号の説明】

１…光ディスク ５…光ヘッド ６…リニアモータ １０…対物レンズ １１、１２…レンズ駆動コイル １７…復調回路 １８…伸長回路 ２０…コリメータレンズ ２１…ハーフプリズム ２４…光検出器 ３２…エラー訂正回路 ４３…書き込み完了フラグ判定回路 ５３…書き込み完了判定回路 ５４…書き込み完了フラグリセット回路 ５５…書き込み完了フラグ挿入回路 ５６…アドレス判別回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 横及び縦方向の２系列からなる積符号デ
   ータを受信する受信手段と、 前記受信手段により受信した前記積符号データを格納す
   る格納手段と、 積符号データの一方の系列の各列を前記格納手段に書き
   込む際、各列の最終アドレスに前記受信した積符号デー
   タが書き込まれたかを判別する判別手段と、 各列の前記積符号データが前記格納手段に書き込まれた
   ことを示し、各列に設けられる書き込み完了フラグと、 前記積符号データが前記最終アドレスに書き込まれたこ
   とを前記判別手段が判別した場合、その列に設けられた
   前記書き込み完了フラグを設定する設定手段と、 前記書き込み完了フラグを基にして、前記積符号データ
   に対してエラー訂正処理を行う訂正手段、を具備するこ
   とを特徴とするメモリ制御システム。
2. 【請求項２】 横及び縦方向の２系列からなる積符号デ
   ータを受信する受信手段と、 前記受信手段により受信した前記積符号データを格納す
   る格納手段と、 積符号データの一方の系列の各列を前記格納手段に書き
   込む際、各列の全アドレスに前記受信した積符号データ
   が書き込まれたかを判別する判別手段と、 各列の前記積符号データが前記格納手段に書き込まれた
   ことを示し、各列に設けられる書き込み完了フラグと、 前記積符号データが前記各列の全アドレスに書き込まれ
   たことを前記判別手段が判別した場合、その列に設けら
   れた前記書き込み完了フラグを設定する設定手段と、 前記書き込み完了フラグを基にして、前記積符号データ
   に対してエラー訂正処理を行う訂正手段、を具備するこ
   とを特徴とするメモリ制御システム。
3. 【請求項３】 前記訂正手段は、 各列がエラー訂正不能であるかを示す訂正不能フラグ
   と、 前記格納手段に格納された前記積符号データを前記一方
   の系列の各列に対してエラー訂正処理を行う場合、各列
   に対応する前記書き込み完了フラグを読出し、フラグが
   設定されていればエラー訂正を行い、フラグが設定され
   ていなければ前記訂正不能フラグを設定する手段を有す
   ることを特徴とする請求項１又は２記載のメモリ制御シ
   ステム。
4. 【請求項４】 前記訂正手段は、 各列が訂正不能であるかを示し、各列に設けられる訂正
   不能フラグと、 エラー訂正時に訂正不能な列が発生した場合、その列の
   前記訂正不能フラグを設定する手段と、 エラー訂正処理を行う場合、各列に対応する前記書き込
   み完了フラグを読出し、フラグが設定されていればエラ
   ー訂正を行い、フラグが設定されていなければ前記訂正
   不能フラグを設定する手段と、 前記一方の系列の全列を訂正した結果、前記訂正不能フ
   ラグが少なくとも所定数設定されている場合、この訂正
   不能フラグを用いて、他方の系列の訂正処理を行う手段
   を有することを特徴とする請求項１又は２記載のメモリ
   制御システム。
5. 【請求項５】 前記訂正手段は、 前記書き込み完了フラグを読出した後、この書き込み完
   了フラグをリセットする手段を有することを特徴とする
   請求項３又は４記載のメモリ制御システム。
6. 【請求項６】 前記訂正手段は、 訂正処理を行う前に、前記書き込み完了フラグをリセッ
   トする手段を有することを特徴とする請求項３又は４記
   載のメモリ制御システム。
7. 【請求項７】 横及び縦方向の２系列からなる積符号デ
   ータを受信し、この積符号データのエラー訂正を行うシ
   ステムにおいて、 積符号データの一方の系列の各列をメモリに書き込む
   際、各列の最終アドレスに前記受信した積符号データが
   書き込まれたかを判別し、 前記積符号データが前記各列の最終アドレスに書き込ま
   れた場合、その列に対応する書き込み完了フラグを設定
   し、 前記一方の系列の各列に対してエラー訂正を行う場合、
   各列に対応する前記書き込み完了フラグを読出し、この
   書き込み完了フラグに応じてエラー訂正を行うことを特
   徴とするメモリ制御方法。
8. 【請求項８】 横及び縦方向の２系列からなる積符号デ
   ータを受信し、この積符号データのエラー訂正を行うシ
   ステムにおいて、 積符号データの一方の系列の各列をメモリに書き込む
   際、各列の全アドレスに前記受信した積符号データが書
   き込まれたかを判別し、 前記積符号データが前記各列の全アドレスに書き込まれ
   た場合、その列に対応する書き込み完了フラグを設定
   し、 前記一方の系列の各列に対してエラー訂正を行う場合、
   各列に対応する前記書き込み完了フラグを読出し、フラ
   グが設定されていればエラー訂正を行い、フラグが設定
   されていなければ訂正不能フラグを設定し、 前記一方の系列の全列に対してエラー訂正処理を行った
   結果、前記訂正不能フラグが少なくとも所定数設定され
   ている場合、この訂正不能フラグを用いて、他方の系列
   のエラー訂正を行うことを特徴とするメモリ制御方法。