JPH09247169A - セル出力制御回路および制御方法 - Google Patents
セル出力制御回路および制御方法Info
- Publication number
- JPH09247169A JPH09247169A JP5131496A JP5131496A JPH09247169A JP H09247169 A JPH09247169 A JP H09247169A JP 5131496 A JP5131496 A JP 5131496A JP 5131496 A JP5131496 A JP 5131496A JP H09247169 A JPH09247169 A JP H09247169A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- output
- node device
- side node
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5665—Interaction of ATM with other protocols
- H04L2012/5667—IP over ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】ABRサービスを提供するＡＴＭ通信装置におい
て、セルタイムスロットにセルを割当て送出するために
LCR/ACRの値を整数値に量子化することにより発生する
量子化誤差を吸収し、ACRに近いレートでセルを出力可
能とするセルの出力制御方法とセル出力制御回路を提供
する。 【解決手段】セルタイムスロットにセルを動的に割当て
るセルタイムスロット割当手段を備え、ACRの値を格納
する第１の保持手段と、LCR/ACRを計算する第１の計算
手段と、LCR/ACRの量子化するとともに量子化により発
生する量子化誤差にもとづきセルタイムスロットの割当
てを制御する量子化手段と、セルタイムスロットの値を
カウントするカウント手段と、セルを出力するセルタイ
ムスロットを計算する第２の計算手段と、この計算結果
を格納する第２の保持手段とで構成した。
て、セルタイムスロットにセルを割当て送出するために
LCR/ACRの値を整数値に量子化することにより発生する
量子化誤差を吸収し、ACRに近いレートでセルを出力可
能とするセルの出力制御方法とセル出力制御回路を提供
する。 【解決手段】セルタイムスロットにセルを動的に割当て
るセルタイムスロット割当手段を備え、ACRの値を格納
する第１の保持手段と、LCR/ACRを計算する第１の計算
手段と、LCR/ACRの量子化するとともに量子化により発
生する量子化誤差にもとづきセルタイムスロットの割当
てを制御する量子化手段と、セルタイムスロットの値を
カウントするカウント手段と、セルを出力するセルタイ
ムスロットを計算する第２の計算手段と、この計算結果
を格納する第２の保持手段とで構成した。
Description
【０００１】
【産業上の利用分野】本発明は、非同期転送モードを用
いた通信装置のセル出力制御の構成と方法に係わり、特
に、アベイラブルビットレートサービスを提供する通信
装置に好適なセル出力制御の回路構成と制御方法に関す
る。
いた通信装置のセル出力制御の構成と方法に係わり、特
に、アベイラブルビットレートサービスを提供する通信
装置に好適なセル出力制御の回路構成と制御方法に関す
る。
【０００２】
【従来の技術】非同期転送モード(Asynchronous Transf
er Mode:以下ATMと称する)のセルを処理する通信網にお
いて、通信網の輻輳を防止するためにフィードバック制
御を用いる方式として、アベイラブルビットレート（Av
ailable Bit Rate：以下ABRと称する）トラフィックク
ラスを収容する交換方式が特表平7-508378号公報に開示
されている。ここで、ABRトラフィッククラスとは、ATM
通信網において、ソース（送信端末、送信ノード）から
ATMセルを許可された転送レート（Allowed CellRate：
以下ACRと称する)で送受信するものである。この方式
は、ネットワーク内の輻輳情報を含んだリソースマネジ
メントセル(Resource Management Cell：以下RMセルと
称する)をネットワーク内で送受信されるセル流に挿入
し、デスティネーション（受信端末、受信ノード）でRM
セルを折り返してソースへ転送すると、ソースでは、受
信するしたRMセルの情報に応じてACRの値を変化させ、
できるだけネットワーク内を輻輳させず、かつ、大きな
送信レートでセルを送信できるようなACRを設定するも
のである。
er Mode:以下ATMと称する)のセルを処理する通信網にお
いて、通信網の輻輳を防止するためにフィードバック制
御を用いる方式として、アベイラブルビットレート（Av
ailable Bit Rate：以下ABRと称する）トラフィックク
ラスを収容する交換方式が特表平7-508378号公報に開示
されている。ここで、ABRトラフィッククラスとは、ATM
通信網において、ソース（送信端末、送信ノード）から
ATMセルを許可された転送レート（Allowed CellRate：
以下ACRと称する)で送受信するものである。この方式
は、ネットワーク内の輻輳情報を含んだリソースマネジ
メントセル(Resource Management Cell：以下RMセルと
称する)をネットワーク内で送受信されるセル流に挿入
し、デスティネーション（受信端末、受信ノード）でRM
セルを折り返してソースへ転送すると、ソースでは、受
信するしたRMセルの情報に応じてACRの値を変化させ、
できるだけネットワーク内を輻輳させず、かつ、大きな
送信レートでセルを送信できるようなACRを設定するも
のである。
【０００３】ソースからACRのセルレートでセルを送出
する場合、ATMを扱う通信装置では、ATMセルタイムスロ
ット毎にセルの送出可否を判定してACRのセルレートに
なるように送信する。一般には、セルをあるセルタイム
スロットで送出すると、次に出力すべきセルタイムスロ
ットを計算し、その時点になったらセルを送出するもの
である。具体例を挙げれば、回線レート(Line Cell Rat
e：以下LCRと称する)が150Mb/sでACRが50Mb/sの場合に
は、3セルタイムスロットに１回セルを送信すればよい
ので、あるセルタイムスロットでセルを送出すると次に
出力すべきタイムスロットは３セルタイムスロット後と
なる。すなわち、あるセルタイムスロットで送出する
と、次に出力すべきセルタイムスロットはLCR/ACRセル
タイムスロット後になる。
する場合、ATMを扱う通信装置では、ATMセルタイムスロ
ット毎にセルの送出可否を判定してACRのセルレートに
なるように送信する。一般には、セルをあるセルタイム
スロットで送出すると、次に出力すべきセルタイムスロ
ットを計算し、その時点になったらセルを送出するもの
である。具体例を挙げれば、回線レート(Line Cell Rat
e：以下LCRと称する)が150Mb/sでACRが50Mb/sの場合に
は、3セルタイムスロットに１回セルを送信すればよい
ので、あるセルタイムスロットでセルを送出すると次に
出力すべきタイムスロットは３セルタイムスロット後と
なる。すなわち、あるセルタイムスロットで送出する
と、次に出力すべきセルタイムスロットはLCR/ACRセル
タイムスロット後になる。
【０００４】
【発明が解決しようとする課題】上記セルタイムスロッ
トは、セルを送出するためのもので整数単位で管理され
るものである。従って、例えばLCR=150Mb/sでACR=100Mb
/sのときは、LCR/ACR=1.5となり、小数部が存在して上
述のような単純なセル送出ができなくなる。このとき、
あるセルタイムスロットでセルを送出した後で１タイム
スロット後にセルを出力すると毎回セルを出力すること
になり、実際のセルレートはLCRと同じ150Mb/sで、出力
しようとしているACR(100Mb/s)より大きくなってしま
い、ネットワーク内で輻輳を起こしてしまう。一方、あ
るセルタイムスロットでセルを送出した後で２セルタイ
ムスロット後にセルを出力すると２セルタイムスロット
に１回しかセルが出力できなくなる。この結果、実際の
セルレートは75Mb/sで許容されたACR(100Mb/s)より小さ
くなってしまい、割り当てられたセルレートで転送でき
ず非効率となる。
トは、セルを送出するためのもので整数単位で管理され
るものである。従って、例えばLCR=150Mb/sでACR=100Mb
/sのときは、LCR/ACR=1.5となり、小数部が存在して上
述のような単純なセル送出ができなくなる。このとき、
あるセルタイムスロットでセルを送出した後で１タイム
スロット後にセルを出力すると毎回セルを出力すること
になり、実際のセルレートはLCRと同じ150Mb/sで、出力
しようとしているACR(100Mb/s)より大きくなってしま
い、ネットワーク内で輻輳を起こしてしまう。一方、あ
るセルタイムスロットでセルを送出した後で２セルタイ
ムスロット後にセルを出力すると２セルタイムスロット
に１回しかセルが出力できなくなる。この結果、実際の
セルレートは75Mb/sで許容されたACR(100Mb/s)より小さ
くなってしまい、割り当てられたセルレートで転送でき
ず非効率となる。
【０００５】上記現象は、特にACRがLCRに近づくとき、
すなわちLCR/ACRが２から１に近づくとき顕著であり、
２セルタイムスロットでセル転送処理するとABRが目的
とするところの「ネットワーク内で輻輳させず、かつ、
大きなレートでセルを送信する」ことが実現できない点
が問題となる。一般には、ソースにおいてACRの値からL
CR/ACRを計算して送信するセルをセルタイムスロットに
割り当てる場合、LCR/ACRが整数でないと、 LCR/ACRを
整数化（以下、量子化と称する）した値によりセルタイ
ムスロットにセルを割当てるため、残りの少数に起因す
る量子化誤差が発生し、上記のような輻輳の発生あるい
は転送効率の低下という問題が発生する。
すなわちLCR/ACRが２から１に近づくとき顕著であり、
２セルタイムスロットでセル転送処理するとABRが目的
とするところの「ネットワーク内で輻輳させず、かつ、
大きなレートでセルを送信する」ことが実現できない点
が問題となる。一般には、ソースにおいてACRの値からL
CR/ACRを計算して送信するセルをセルタイムスロットに
割り当てる場合、LCR/ACRが整数でないと、 LCR/ACRを
整数化（以下、量子化と称する）した値によりセルタイ
ムスロットにセルを割当てるため、残りの少数に起因す
る量子化誤差が発生し、上記のような輻輳の発生あるい
は転送効率の低下という問題が発生する。
【０００６】本発明は、上記問題を解決するためになさ
れたものであり、具体的には、セルタイムスロットにセ
ルを割当て送出するためにLCR/ACRの値を整数値に量子
化することにより発生する量子化誤差を吸収し、ACRに
近いレートでセルを出力できるようにするセルの出力制
御方法とセル出力制御回路を提供するものである。そし
て、特にACRがLCRに近づいたときに、従来の通信装置の
ように、２セルタイムスロットに１回、または、１セル
タイムスロットに１回セルを出力するのではなく、複数
のセルタイムスロットの中に出力するセルを動的に割当
てることで量子化誤差を吸収し、ACRに近いレートでセ
ルを出力できるようにするセルの出力制御方法とセル出
力制御回路を提供するものである。
れたものであり、具体的には、セルタイムスロットにセ
ルを割当て送出するためにLCR/ACRの値を整数値に量子
化することにより発生する量子化誤差を吸収し、ACRに
近いレートでセルを出力できるようにするセルの出力制
御方法とセル出力制御回路を提供するものである。そし
て、特にACRがLCRに近づいたときに、従来の通信装置の
ように、２セルタイムスロットに１回、または、１セル
タイムスロットに１回セルを出力するのではなく、複数
のセルタイムスロットの中に出力するセルを動的に割当
てることで量子化誤差を吸収し、ACRに近いレートでセ
ルを出力できるようにするセルの出力制御方法とセル出
力制御回路を提供するものである。
【０００７】さらに、通信装置が容易にABRサービスを
提供できるように、簡単な構成で確実に量子化誤差を吸
収してセルを出力でき、しかも、転送レートが高速にな
っても容易に適用できるセルの出力制御方法とセル出力
制御回路を提供するものである。
提供できるように、簡単な構成で確実に量子化誤差を吸
収してセルを出力でき、しかも、転送レートが高速にな
っても容易に適用できるセルの出力制御方法とセル出力
制御回路を提供するものである。
【０００８】
【課題を解決するための手段】上記課題を解決する手段
として、本発明では、通信装置に適用するセル出力制御
回路に、量子化誤差をフィードバックしてセルの送出間
隔を変更しながらＡＣＲに近いレートでセルを出力でき
るようにセルタイムスロットにセルを動的に割当てるセ
ルタイムスロット割当手段を備えた。
として、本発明では、通信装置に適用するセル出力制御
回路に、量子化誤差をフィードバックしてセルの送出間
隔を変更しながらＡＣＲに近いレートでセルを出力でき
るようにセルタイムスロットにセルを動的に割当てるセ
ルタイムスロット割当手段を備えた。
【０００９】そして、このセルタイムスロット割当手段
は、通信装置でネットワークのトラヒック状態に対応し
て計算されたＡＣＲの値を格納する第１の保持手段と、
ＡＣＲの値とＬＣＲの値とからセルを出力する割合を計
算する第１の計算手段と、この計算値の量子化するとと
もに量子化により発生する量子化誤差にもとづきセルタ
イムスロットの割当てを制御する量子化手段と、セルタ
イムスロットの値をカウントするカウント手段と、量子
化した値とカウンタの値からセルを出力するセルタイム
スロットを計算する第２の計算手段と、この計算結果を
格納する第２の保持手段とで構成した。
は、通信装置でネットワークのトラヒック状態に対応し
て計算されたＡＣＲの値を格納する第１の保持手段と、
ＡＣＲの値とＬＣＲの値とからセルを出力する割合を計
算する第１の計算手段と、この計算値の量子化するとと
もに量子化により発生する量子化誤差にもとづきセルタ
イムスロットの割当てを制御する量子化手段と、セルタ
イムスロットの値をカウントするカウント手段と、量子
化した値とカウンタの値からセルを出力するセルタイム
スロットを計算する第２の計算手段と、この計算結果を
格納する第２の保持手段とで構成した。
【００１０】さらに、第１の計算手段は、テーブルおよ
びビットシフト手段を備え、テーブルには、ＡＣＲの値
をテーブルに入力したときの出力をビットシフトするだ
けでセルを出力する割合が得られよう、すなわち、複雑
な演算回路が不要な、予めセルを出力する割合を設定し
ておく構成とした。
びビットシフト手段を備え、テーブルには、ＡＣＲの値
をテーブルに入力したときの出力をビットシフトするだ
けでセルを出力する割合が得られよう、すなわち、複雑
な演算回路が不要な、予めセルを出力する割合を設定し
ておく構成とした。
【００１１】また、量子化手段は、量子化した値と量子
化誤差からセルを出力するセルタイムスロットの間隔を
決定する決定手段と、セルの出力間隔を決定後に量子化
誤差の残りを求めて決定手段にフィードバックするため
の計算手段および量子化誤差保持手段とで構成した。
化誤差からセルを出力するセルタイムスロットの間隔を
決定する決定手段と、セルの出力間隔を決定後に量子化
誤差の残りを求めて決定手段にフィードバックするため
の計算手段および量子化誤差保持手段とで構成した。
【００１２】そして、これらの手段により、セルをセル
タイムスロットに割当て送出する毎に、ＡＣＲの計算と
セルを出力するセルタイムスロットの間隔決定と量子化
誤差の計算とを繰り返し、量子化誤差が無くなるように
出力すべきセルのセルタイムスロットの割当てを制御す
る、すなわち、セルタイムスロットにセルを動的に割当
てACRに近いレートでセルを出力するよう動作させる構
成のセル出力制御回路と制御方法とした。
タイムスロットに割当て送出する毎に、ＡＣＲの計算と
セルを出力するセルタイムスロットの間隔決定と量子化
誤差の計算とを繰り返し、量子化誤差が無くなるように
出力すべきセルのセルタイムスロットの割当てを制御す
る、すなわち、セルタイムスロットにセルを動的に割当
てACRに近いレートでセルを出力するよう動作させる構
成のセル出力制御回路と制御方法とした。
【００１３】
【発明の実施の形態】以下、本発明のセル出力制御手段
とセル出力制御方法の実施形態を図面を用いて詳細に説
明する。図１は、本発明のセル出力制御手段を適用する
パケットスイッチングシステムからなる通信網の構成を
示す網構成図である。同図の通信網において、パケット
スイッチングシステム２および３は、公衆網（WAN）１
と私設網（LAN）４および５の接続部に配置され、端末
６とスイッチングシステム２の間、パケットスイッチン
グシステム２とパケットスイッチングシステム３の間、
およびパケットスイッチングシステム３と端末７の間で
ABRトラヒッククラスのサービスを提供する。また、本
通信網は、固定ビットレート(Constant Bit Rate：以下
CBRと称する)サービスや可変ビットレート(Variable B
it Rate：以下 VBRと称する)サービスも同時に提供でき
るものである。
とセル出力制御方法の実施形態を図面を用いて詳細に説
明する。図１は、本発明のセル出力制御手段を適用する
パケットスイッチングシステムからなる通信網の構成を
示す網構成図である。同図の通信網において、パケット
スイッチングシステム２および３は、公衆網（WAN）１
と私設網（LAN）４および５の接続部に配置され、端末
６とスイッチングシステム２の間、パケットスイッチン
グシステム２とパケットスイッチングシステム３の間、
およびパケットスイッチングシステム３と端末７の間で
ABRトラヒッククラスのサービスを提供する。また、本
通信網は、固定ビットレート(Constant Bit Rate：以下
CBRと称する)サービスや可変ビットレート(Variable B
it Rate：以下 VBRと称する)サービスも同時に提供でき
るものである。
【００１４】図２は、本発明のセル出力制御手段を適用
した通信装置であるパケットスイッチングシステムの概
略構成を示すブロック構成図である。パケットスイッチ
ングシステム２は、コアスイッチ部９と、LAN４側のイ
ンタフェースINF８a〜８nと、WAN1側のインタフェースI
NF８a'〜８n'で構成される。ここで、INF８a〜８nは、
端末６との間、また、INF８a'〜８n'はWAN１に接続され
ている他のパケットスイッチングシステムとの間で以下
に説明するABRの制御を行うもので、ABRの制御を送信ノ
ード（ソース）と受信ノード（デスティネーション）間
で相互におこなうために、各INFは、ソースとデスティ
ネーション両方の機能を備え、複数のサービスクラス
の、複数のATMにおける仮想チャネル(Virtual Cannel:
以下 VCと称する)を収容するものである。
した通信装置であるパケットスイッチングシステムの概
略構成を示すブロック構成図である。パケットスイッチ
ングシステム２は、コアスイッチ部９と、LAN４側のイ
ンタフェースINF８a〜８nと、WAN1側のインタフェースI
NF８a'〜８n'で構成される。ここで、INF８a〜８nは、
端末６との間、また、INF８a'〜８n'はWAN１に接続され
ている他のパケットスイッチングシステムとの間で以下
に説明するABRの制御を行うもので、ABRの制御を送信ノ
ード（ソース）と受信ノード（デスティネーション）間
で相互におこなうために、各INFは、ソースとデスティ
ネーション両方の機能を備え、複数のサービスクラス
の、複数のATMにおける仮想チャネル(Virtual Cannel:
以下 VCと称する)を収容するものである。
【００１５】図３は、本発明のセル出力制御手段を備え
たインタフェース部（図２のパケットスイッチングシス
テムにおけるINF８）の構成を示すブロック構成図であ
る。以下、同図を用いてABRサービスを提供するための
上記ソースとデスティネーションの機能と構成について
説明する。INF８のソースの機能としては、１）RMセル
の発生、２）対向するパケットスイッチングシステムの
INF８（後述するデスティネーション）から折り返され
てきたRMセルの終端と輻輳表示の確認、３）前記輻輳表
示に従ったACRの計算、４）セルバッファから前記計算
されたACRに応じたセルの出力とがある。このうち、上
記１）の RMセルの発生は、RMセル発生部１３で行い、
その出力はスケジューラ１０内の出力管理部１９で管理
する。また、２）のRMセルの終端と輻輳表示の確認は、
RMセル終端部１４で行う。具体的には、折り返されてき
たRMセルの輻輳表示ビット(Congestion Indication bi
t：以下 CI bitと称する)を検出し、これをスケジュー
ラ１０に転送する。更に、３）のACRの計算と４）のセ
ル出力は、スケジューラ１０で行う。具体的には、ACR
計算部１７が、RMセル終端部１４から与えられたCIbit
が輻輳有（CI=1）を示す場合にACRの値を下げ、そうで
ない場合にACRの値を上げるよう計算する。セルタイム
スロット割当部１８は、この計算されたACRをもとにLCR
/ACRを量子化してセルタイムスロットにセルを割当て送
出できるようにする。出力管理部１９は、このセルタイ
ムスロット割当部１８の出力２２を用いてセルバッファ
１１からの各種セル(ABR(RMセルを含む),CBR,VBRのセ
ル)をセルタイムスロットに割当て、回線処理部１６を
介して通信網(WAN)１に出力するよう管理する。
たインタフェース部（図２のパケットスイッチングシス
テムにおけるINF８）の構成を示すブロック構成図であ
る。以下、同図を用いてABRサービスを提供するための
上記ソースとデスティネーションの機能と構成について
説明する。INF８のソースの機能としては、１）RMセル
の発生、２）対向するパケットスイッチングシステムの
INF８（後述するデスティネーション）から折り返され
てきたRMセルの終端と輻輳表示の確認、３）前記輻輳表
示に従ったACRの計算、４）セルバッファから前記計算
されたACRに応じたセルの出力とがある。このうち、上
記１）の RMセルの発生は、RMセル発生部１３で行い、
その出力はスケジューラ１０内の出力管理部１９で管理
する。また、２）のRMセルの終端と輻輳表示の確認は、
RMセル終端部１４で行う。具体的には、折り返されてき
たRMセルの輻輳表示ビット(Congestion Indication bi
t：以下 CI bitと称する)を検出し、これをスケジュー
ラ１０に転送する。更に、３）のACRの計算と４）のセ
ル出力は、スケジューラ１０で行う。具体的には、ACR
計算部１７が、RMセル終端部１４から与えられたCIbit
が輻輳有（CI=1）を示す場合にACRの値を下げ、そうで
ない場合にACRの値を上げるよう計算する。セルタイム
スロット割当部１８は、この計算されたACRをもとにLCR
/ACRを量子化してセルタイムスロットにセルを割当て送
出できるようにする。出力管理部１９は、このセルタイ
ムスロット割当部１８の出力２２を用いてセルバッファ
１１からの各種セル(ABR(RMセルを含む),CBR,VBRのセ
ル)をセルタイムスロットに割当て、回線処理部１６を
介して通信網(WAN)１に出力するよう管理する。
【００１６】一方、デスティネーションの機能として
は、１）対向するパケットスイッチングシステムのINF
８（前出のソース）から送出されたRMセルを折り返し、
２）折り返し時にRMセルに輻輳表示を付与することが有
る。これらは、いづれもRMセル抽出・折り返し部１５で
行われる。具体的には、対向するソースから送出された
RMセルがデスティネーションに到着したとき、ＡＴＭフ
ォーラム（以下、 ATM-Forumと称する）で規定されたよ
うに、その直前のデータセルの後段装置への輻輳表示ビ
ット(Explicit Forword Congestion Indication: 以下E
FCIと称する。）が輻輳を示す“1”である場合、RMセル
のCIビットを”1”とし、そうでない場合は、RMセルのC
Iビットを”0”としてソースへ転送するものである。
尚、転送するRMセルは、一旦セルバッファ１１に格納さ
れ、出力管理部１９の制御に従い出力される。
は、１）対向するパケットスイッチングシステムのINF
８（前出のソース）から送出されたRMセルを折り返し、
２）折り返し時にRMセルに輻輳表示を付与することが有
る。これらは、いづれもRMセル抽出・折り返し部１５で
行われる。具体的には、対向するソースから送出された
RMセルがデスティネーションに到着したとき、ＡＴＭフ
ォーラム（以下、 ATM-Forumと称する）で規定されたよ
うに、その直前のデータセルの後段装置への輻輳表示ビ
ット(Explicit Forword Congestion Indication: 以下E
FCIと称する。）が輻輳を示す“1”である場合、RMセル
のCIビットを”1”とし、そうでない場合は、RMセルのC
Iビットを”0”としてソースへ転送するものである。
尚、転送するRMセルは、一旦セルバッファ１１に格納さ
れ、出力管理部１９の制御に従い出力される。
【００１７】図４は、本発明によるセル出力制御手段の
実施形態例であり、パケットスイッチングシステム２，
３の各INF８のスケジューラ１０に備えたセルタイムス
ロット割当部１８の構成を示すブロック構成図である。
本発明によるセル出力制御手段を実現するセルタイムス
ロット割当部１８は、ＡＣＲ計算部１７で計算されたＡ
ＣＲ２１を一旦格納するＡＣＲ保持手段１８-１およ
び、セルを出力するセルタイムスロットを割当てる出力
制御時に、ＡＣＲ保持手段１８-１から出力されるＡＣ
Ｒの値１８-２とＬＣＲ（例えば、国際電気通信連合ITU
-Tの勧告に定められたSTM-１の転送速度である155.52Mb
ps）の値とからセルを出力する割合を計算するセル出力
割合計算手段１８-３とセル出力割合計算手段１８-３で
計算した値１８-４を量子化してセルタイムスロットの
割当てを制御する量子化手段１８-５と量子化手段１８-
５で量子化した値１８-６にセルタイムスロットカウン
タ１８-１０から出力される現在のセルタイムスロット
１８-１１を加算してセルを出力するタイムスロット１
８-８を計算する出力タイムスロット計算手段１８-７と
出力タイムスロット計算手段１８-７で計算した結果１
８-８を格納して出力管理部２２へ出力する出力タイム
スロット格納手段１８-９とで構成され、通信網のトラ
ヒックの状況に対応して出力するセルの間隔（出力する
セルのセルタイムスロット割当）を動的に制御すること
により、通信中にセルの転送レートを変えるABRクラス
のサービスに好適なACRに近いレートでセルの出力を行
うものである。
実施形態例であり、パケットスイッチングシステム２，
３の各INF８のスケジューラ１０に備えたセルタイムス
ロット割当部１８の構成を示すブロック構成図である。
本発明によるセル出力制御手段を実現するセルタイムス
ロット割当部１８は、ＡＣＲ計算部１７で計算されたＡ
ＣＲ２１を一旦格納するＡＣＲ保持手段１８-１およ
び、セルを出力するセルタイムスロットを割当てる出力
制御時に、ＡＣＲ保持手段１８-１から出力されるＡＣ
Ｒの値１８-２とＬＣＲ（例えば、国際電気通信連合ITU
-Tの勧告に定められたSTM-１の転送速度である155.52Mb
ps）の値とからセルを出力する割合を計算するセル出力
割合計算手段１８-３とセル出力割合計算手段１８-３で
計算した値１８-４を量子化してセルタイムスロットの
割当てを制御する量子化手段１８-５と量子化手段１８-
５で量子化した値１８-６にセルタイムスロットカウン
タ１８-１０から出力される現在のセルタイムスロット
１８-１１を加算してセルを出力するタイムスロット１
８-８を計算する出力タイムスロット計算手段１８-７と
出力タイムスロット計算手段１８-７で計算した結果１
８-８を格納して出力管理部２２へ出力する出力タイム
スロット格納手段１８-９とで構成され、通信網のトラ
ヒックの状況に対応して出力するセルの間隔（出力する
セルのセルタイムスロット割当）を動的に制御すること
により、通信中にセルの転送レートを変えるABRクラス
のサービスに好適なACRに近いレートでセルの出力を行
うものである。
【００１８】以下、この構成と動作について図面を用い
て詳細に説明する。まず、ＡＣＲ保持手段１８-１につ
いて説明する。スケジューラ１０内のＡＣＲ計算部１７
では、ＩＮＦ部８でRMセルを受信するとRMセルのCIビッ
トに従いＡＣＲを加算または減算する。一方、セルタイ
ムスロット割当部１８では、セルバッファ１１からセル
を出力した時点で次のセルを出力する出力セルタイムス
ロットを計算する。 すなわち、RMセル受信時に計算さ
れたACRを出力セルタイムスロット計算時まで保持する
ことが必要であり、その手段として本ACR保持手段１８-
１を用いる。尚、先に述べたように、本ACR保持手段１
８-１は、複数のVC毎にACRを収容するために格納領域を
VCの数だけ持ち、VC毎のACRを後述するセル出力割合の
計算時に出力する。
て詳細に説明する。まず、ＡＣＲ保持手段１８-１につ
いて説明する。スケジューラ１０内のＡＣＲ計算部１７
では、ＩＮＦ部８でRMセルを受信するとRMセルのCIビッ
トに従いＡＣＲを加算または減算する。一方、セルタイ
ムスロット割当部１８では、セルバッファ１１からセル
を出力した時点で次のセルを出力する出力セルタイムス
ロットを計算する。 すなわち、RMセル受信時に計算さ
れたACRを出力セルタイムスロット計算時まで保持する
ことが必要であり、その手段として本ACR保持手段１８-
１を用いる。尚、先に述べたように、本ACR保持手段１
８-１は、複数のVC毎にACRを収容するために格納領域を
VCの数だけ持ち、VC毎のACRを後述するセル出力割合の
計算時に出力する。
【００１９】次に、セル出力割合計算手段１８-３につ
いて説明する。このセル出力割合計算手段１８-３は、
セルバッファ１１からセルを出力した時に次のセル出力
タイムスロットの計算に必要な、LCRに対するABRセルの
出力割合(LCR/ACR)を計算するものであり、以下、図面
を参照しながら説明する。
いて説明する。このセル出力割合計算手段１８-３は、
セルバッファ１１からセルを出力した時に次のセル出力
タイムスロットの計算に必要な、LCRに対するABRセルの
出力割合(LCR/ACR)を計算するものであり、以下、図面
を参照しながら説明する。
【００２０】図５は、セル送信レート信号の構成を示す
フレーム構成図であり、図６は、本発明のセル出力割合
計算手段１８-３の構成を示すブロック構成図である。
先ず図５を用いて計算に用いる信号の構成について説明
すると、セル転送レート信号のフォーマットは、ATM-Fo
rumで規定されたよう、レートR＝０を表すための制御ビ
ットnZ２４（１ビット）と、レートを示す５ビットの指
数部ｅ２５および９ビットの仮数部ｍ２６とからなる16
ビットの信号で構成され、レートRは、次式で与えられ
る。 Ｒ＝［２＊＊ｅ×(1+m/512)］×nZ (cell/s)・・・(1) （２＊＊ｅは、２のｅ乗を表す。以下同様） 上式のとりうる値の最大値は2＊＊31×2=約4×10＊＊9
(cell/s)となることから、数(Tb/s)程度の速度まで対応
することができる。
フレーム構成図であり、図６は、本発明のセル出力割合
計算手段１８-３の構成を示すブロック構成図である。
先ず図５を用いて計算に用いる信号の構成について説明
すると、セル転送レート信号のフォーマットは、ATM-Fo
rumで規定されたよう、レートR＝０を表すための制御ビ
ットnZ２４（１ビット）と、レートを示す５ビットの指
数部ｅ２５および９ビットの仮数部ｍ２６とからなる16
ビットの信号で構成され、レートRは、次式で与えられ
る。 Ｒ＝［２＊＊ｅ×(1+m/512)］×nZ (cell/s)・・・(1) （２＊＊ｅは、２のｅ乗を表す。以下同様） 上式のとりうる値の最大値は2＊＊31×2=約4×10＊＊9
(cell/s)となることから、数(Tb/s)程度の速度まで対応
することができる。
【００２１】本発明のセル出力割合計算手段１８-３で
の計算に用いる2つのレートLCRとACRは、それぞれ上記
フォーマットに従うもので、 ＬＣＲ＝［２＊＊ｅ’×(1+m’/512)］×nZ ＡＣＲ＝［２＊＊ｅ×(1+m/512)］×ｎＺ と示される。
の計算に用いる2つのレートLCRとACRは、それぞれ上記
フォーマットに従うもので、 ＬＣＲ＝［２＊＊ｅ’×(1+m’/512)］×nZ ＡＣＲ＝［２＊＊ｅ×(1+m/512)］×ｎＺ と示される。
【００２２】以下のセル出力割合計算手段１８−３の構
成と動作の説明では、nZ=1、つまりR=0でない場合の処
理を説明する。LCR/ACRは、(1)式から次式のように展開
される。 LCR/ACR=(LCR/2＊＊e)×{1/(1＋m/512)} =(1/2＊＊e)×｛LCR/(１＋m/512)｝・・・(2) 本発明のセル出力割合計算手段１８-３では、(2)式のLC
R/(1＋m/512)の値を図6に示すようにテーブル１８-３-
１に外部プロセッサ２７から予め与えておく構成とし
た。図７は、テーブル１８-３-１の構成を示すテーブル
構成図であり、前述のACR保持手段１８-１から入力され
るACR１８-２の仮数部m２６の値をテーブル１８-３-１
のアドレスとして与えることにより、アドレス内に格納
しているLCRの指数部ｅ'１８-３-２と仮数部ｍ’を含ん
だ(1+m’/512）１８-３-３をLCR/(1+m/512)の計算結果
として出力するものである。このテーブル１８-３-１を
使用して計算を行う構成により、複雑な乗算や除算の回
路を以下のように容易に構成する事ができる。
成と動作の説明では、nZ=1、つまりR=0でない場合の処
理を説明する。LCR/ACRは、(1)式から次式のように展開
される。 LCR/ACR=(LCR/2＊＊e)×{1/(1＋m/512)} =(1/2＊＊e)×｛LCR/(１＋m/512)｝・・・(2) 本発明のセル出力割合計算手段１８-３では、(2)式のLC
R/(1＋m/512)の値を図6に示すようにテーブル１８-３-
１に外部プロセッサ２７から予め与えておく構成とし
た。図７は、テーブル１８-３-１の構成を示すテーブル
構成図であり、前述のACR保持手段１８-１から入力され
るACR１８-２の仮数部m２６の値をテーブル１８-３-１
のアドレスとして与えることにより、アドレス内に格納
しているLCRの指数部ｅ'１８-３-２と仮数部ｍ’を含ん
だ(1+m’/512）１８-３-３をLCR/(1+m/512)の計算結果
として出力するものである。このテーブル１８-３-１を
使用して計算を行う構成により、複雑な乗算や除算の回
路を以下のように容易に構成する事ができる。
【００２３】すなわち、(2)式のLCR/ACR は、下式のよ
うに表され LCR/ACR={2＊＊(e'-e)}(1+m'/512)・・・(3) テーブル１８-３-１の出力（1+m'/512)１８-３-３を(e'
-e)ビットシフトした値となる。従って、セル出力割合
の計算は、シフト桁計算手段１８-３-４で計算した(e'-
e)１８-３-５だけテーブル１８-３-１から出力した(1+
m'/512)１８-３-２をビットシフトするだけの簡単な構
成と方法で容易に求められる。この計算結果１８-４
は、量子化手段１８-５へ与えられる。
うに表され LCR/ACR={2＊＊(e'-e)}(1+m'/512)・・・(3) テーブル１８-３-１の出力（1+m'/512)１８-３-３を(e'
-e)ビットシフトした値となる。従って、セル出力割合
の計算は、シフト桁計算手段１８-３-４で計算した(e'-
e)１８-３-５だけテーブル１８-３-１から出力した(1+
m'/512)１８-３-２をビットシフトするだけの簡単な構
成と方法で容易に求められる。この計算結果１８-４
は、量子化手段１８-５へ与えられる。
【００２４】さらに、量子化手段１８-５の構成と動作
について説明する。図８は、本発明の量子化手段の構成
を示すブロック構成図である。この量子化手段１８-５
は、前述したセル出力割合値１８-４をセルタイムスロ
ットにセルを割当てできるように量子化するもので、ま
ず、量子化誤差吸収手段１８-５-１で入力されたセル出
力割合値１８-４から量子化誤差保持手段１８-５-１３
に保持された前回の出力制御時の量子化誤差の値１８-
５-１４(初期値は0)を減算する。ここで、量子化誤差保
持手段１８-５-１３は、複数のVC毎に誤差を保持するも
のであり、出力割合値１８-４とともに入力されるVCの
値２０に対応する領域に保持している値を出力して上記
減算に使用するものである。量子化誤差吸収手段１８-
５-１での減算結果は、セルの出力（割当て）間隔に対
応する整数部ビット１８-５-２と量子化誤差に対応する
小数部ビット１８-５-３とに分けられ、小数部ビット１
８-５-３を量子化誤差検出手段１８-５-６と量子化誤差
計算手段１８-５-８に出力される。
について説明する。図８は、本発明の量子化手段の構成
を示すブロック構成図である。この量子化手段１８-５
は、前述したセル出力割合値１８-４をセルタイムスロ
ットにセルを割当てできるように量子化するもので、ま
ず、量子化誤差吸収手段１８-５-１で入力されたセル出
力割合値１８-４から量子化誤差保持手段１８-５-１３
に保持された前回の出力制御時の量子化誤差の値１８-
５-１４(初期値は0)を減算する。ここで、量子化誤差保
持手段１８-５-１３は、複数のVC毎に誤差を保持するも
のであり、出力割合値１８-４とともに入力されるVCの
値２０に対応する領域に保持している値を出力して上記
減算に使用するものである。量子化誤差吸収手段１８-
５-１での減算結果は、セルの出力（割当て）間隔に対
応する整数部ビット１８-５-２と量子化誤差に対応する
小数部ビット１８-５-３とに分けられ、小数部ビット１
８-５-３を量子化誤差検出手段１８-５-６と量子化誤差
計算手段１８-５-８に出力される。
【００２５】量子化誤差検出手段１８-５-６では、量子
化誤差吸収手段１８-５-１の出力値（小数部ビット）１
８-５-３の小数の有無（量子化誤差の有無）を検出し、
量子化誤差計算手段１８-５-８では、量子化誤差１８-
５-９（１−小数部１８-５-３）を計算する。
化誤差吸収手段１８-５-１の出力値（小数部ビット）１
８-５-３の小数の有無（量子化誤差の有無）を検出し、
量子化誤差計算手段１８-５-８では、量子化誤差１８-
５-９（１−小数部１８-５-３）を計算する。
【００２６】ここで、量子化誤差検出手段１８-５-６で
小数が無い（量子化誤差が無い）と判断されると、セレ
クタ１８-５-４は、入力値として整数部ビット１８-５-
２を選択して量子化手段１８-５から出力するセル出力
割合量子化値１８-６とする。また、この動作と同時に
セレクタ１８-５-１０は、“０”を選択し、量子化誤差
保持手段１８-５-１３に前回計算時の量子化誤差として
“０”を格納する。
小数が無い（量子化誤差が無い）と判断されると、セレ
クタ１８-５-４は、入力値として整数部ビット１８-５-
２を選択して量子化手段１８-５から出力するセル出力
割合量子化値１８-６とする。また、この動作と同時に
セレクタ１８-５-１０は、“０”を選択し、量子化誤差
保持手段１８-５-１３に前回計算時の量子化誤差として
“０”を格納する。
【００２７】一方、量子化誤差検出手段１８-５-６で小
数が有り（量子化誤差が残っている）と判断されると、
セレクタ１８-５-４は、入力値として整数部ビット１８
-５-２に“１”を加算した値１８-５-５を選択して量子
化手段１８-５から出力するセル出力割合量子化値１８-
６とする。また、この動作と同時にセレクタ１８-５-１
０は、量子化誤差計算計算手段１８-５-８より与えられ
る量子化誤差１８-５-９を選択して量子化誤差保持手段
１８-５-１３に前回計算時の量子化誤差の値を格納す
る。この値は、次回の量子化時に量子化誤差１８-５-１
４として出力し、前述の量子化誤差吸収手段１８-５-１
の処理を再び行う。
数が有り（量子化誤差が残っている）と判断されると、
セレクタ１８-５-４は、入力値として整数部ビット１８
-５-２に“１”を加算した値１８-５-５を選択して量子
化手段１８-５から出力するセル出力割合量子化値１８-
６とする。また、この動作と同時にセレクタ１８-５-１
０は、量子化誤差計算計算手段１８-５-８より与えられ
る量子化誤差１８-５-９を選択して量子化誤差保持手段
１８-５-１３に前回計算時の量子化誤差の値を格納す
る。この値は、次回の量子化時に量子化誤差１８-５-１
４として出力し、前述の量子化誤差吸収手段１８-５-１
の処理を再び行う。
【００２８】次に、出力タイムスロット計算手段１８-
７について説明する。セルタイムスロットカウンタ１８
-１０から出力する現在のセルタイムスロットの値１８-
１１に量子化手段１８-５で量子化したセル出力割合値
１８-６を加算して次にセルを出力するセルタイムスロ
ットの値１８-８として出力タイムスロット格納手段１
８-９に送出する。より具体的には、セルタイムスロッ
トカウンタ１８-１０は、INF８から出力するセルタイム
スロットの値をカウントし、例えば、現在のセルタイム
スロットが"5"であるときに量子化手段１８-５から出力
されたセル出力割合値１８-６が"2"である場合、セルタ
イムスロットカウンタが"7"になった時をセルを出力す
るセルタイムスロットとするものである。
７について説明する。セルタイムスロットカウンタ１８
-１０から出力する現在のセルタイムスロットの値１８-
１１に量子化手段１８-５で量子化したセル出力割合値
１８-６を加算して次にセルを出力するセルタイムスロ
ットの値１８-８として出力タイムスロット格納手段１
８-９に送出する。より具体的には、セルタイムスロッ
トカウンタ１８-１０は、INF８から出力するセルタイム
スロットの値をカウントし、例えば、現在のセルタイム
スロットが"5"であるときに量子化手段１８-５から出力
されたセル出力割合値１８-６が"2"である場合、セルタ
イムスロットカウンタが"7"になった時をセルを出力す
るセルタイムスロットとするものである。
【００２９】セル出力タイムスロット保持手段１８-９
は、上記出力タイムスロット計算手段１８-７の与える
出力セルタイムスロット１８-８を複数のVC毎に保持す
る。この保持された出力タイムスロットは、スケジュー
ラ１０内のセル出力制御部１９でセル出力判定をする際
に使用され、ACRに近い値でセルが送出できるようにセ
ルタイムスロットにセルが割当てられセルが出力され
る。セルを出力した後は、次のセル出力タイムスロット
を上記の構成と手順により計算する。
は、上記出力タイムスロット計算手段１８-７の与える
出力セルタイムスロット１８-８を複数のVC毎に保持す
る。この保持された出力タイムスロットは、スケジュー
ラ１０内のセル出力制御部１９でセル出力判定をする際
に使用され、ACRに近い値でセルが送出できるようにセ
ルタイムスロットにセルが割当てられセルが出力され
る。セルを出力した後は、次のセル出力タイムスロット
を上記の構成と手順により計算する。
【００３０】上述した本発明によるセル出力制御手段の
動作について、LCR/ACR=1.2の場合を例にとり、さらに
図面を用いて説明する。図９は、本発明の量子化手段に
おける量子化動作の様子を示す動作説明図、図１０は、
通信装置が本発明のセル出力制御手段を用いた場合のセ
ル出力の様子を示す動作説明図である。量子化手段１８
-５に入力されるセル出力割合値１８-４が1.2の場合、
１回目の量子化計算時の前回からの量子化誤差１８-５-
１４は、初期値の0である。量子化誤差吸収手段１８-５
-１の出力の値は、整数部ビット１８-５-２が１で、小
数部ビット１８-５-３が0.2である。量子化誤差計算値
１８-５-９は、1から少数部の値0.2を引くので0.8とな
る。また、量子化値１８-６は“2”となる。従って、図
１０で示すように、セル出力後の次のセル出力は、２セ
ルタイムスロット後となる。2回目以降の量子化処理で
の各値は、図9に示す値となり、5回の量子化処理で誤差
が吸収される。この間の量子化値１８−６は“１”であ
り、図１０に示すように、セルタイムスロット毎にセル
が出力される。
動作について、LCR/ACR=1.2の場合を例にとり、さらに
図面を用いて説明する。図９は、本発明の量子化手段に
おける量子化動作の様子を示す動作説明図、図１０は、
通信装置が本発明のセル出力制御手段を用いた場合のセ
ル出力の様子を示す動作説明図である。量子化手段１８
-５に入力されるセル出力割合値１８-４が1.2の場合、
１回目の量子化計算時の前回からの量子化誤差１８-５-
１４は、初期値の0である。量子化誤差吸収手段１８-５
-１の出力の値は、整数部ビット１８-５-２が１で、小
数部ビット１８-５-３が0.2である。量子化誤差計算値
１８-５-９は、1から少数部の値0.2を引くので0.8とな
る。また、量子化値１８-６は“2”となる。従って、図
１０で示すように、セル出力後の次のセル出力は、２セ
ルタイムスロット後となる。2回目以降の量子化処理で
の各値は、図9に示す値となり、5回の量子化処理で誤差
が吸収される。この間の量子化値１８−６は“１”であ
り、図１０に示すように、セルタイムスロット毎にセル
が出力される。
【００３１】すなわち、本発明のセル出力制御手段によ
れば、量子化誤差に対応して、６セルタイムスロット中
に５個のセルをセル送出間隔を動的に変化させながら送
出するので、 LCR/ACRの値が整数で無い場合でも、ACR
の実際の値に近い転送レートでセル送信を行うことが可
能なABRサービスが実現できるものである。以下では、
本発明のセル出力制御・量子化処理の効果を、図10を用
いて説明する。量子化誤差を吸収しない場合、その値を
切り捨てる方法と切り上げる方法が考えられる。切り捨
てた場合(図１０(b))、LCR/ACRが1回目の計算から全て"
1"となりセルタイムスロット毎にセルが送出されるので
輻輳が発生してしまう。また、切り上げた場合(図１０
(c))、LCR/ACRが"2"となり２セルタイムスロット毎にし
かセルが送出されないので、LCR/ACRの実際の値"1.2"が
セルの送出に反映されずに、セル送出効率が落ちてしま
う。本発明のようなセル出力制御を行えば、量子化誤差
を吸収してセルタイムスロットTからT+5の区間でLCR/AC
R=1.2のセル送出を実現できる。つまりACRの実際の値を
セルの送出に反映できる。
れば、量子化誤差に対応して、６セルタイムスロット中
に５個のセルをセル送出間隔を動的に変化させながら送
出するので、 LCR/ACRの値が整数で無い場合でも、ACR
の実際の値に近い転送レートでセル送信を行うことが可
能なABRサービスが実現できるものである。以下では、
本発明のセル出力制御・量子化処理の効果を、図10を用
いて説明する。量子化誤差を吸収しない場合、その値を
切り捨てる方法と切り上げる方法が考えられる。切り捨
てた場合(図１０(b))、LCR/ACRが1回目の計算から全て"
1"となりセルタイムスロット毎にセルが送出されるので
輻輳が発生してしまう。また、切り上げた場合(図１０
(c))、LCR/ACRが"2"となり２セルタイムスロット毎にし
かセルが送出されないので、LCR/ACRの実際の値"1.2"が
セルの送出に反映されずに、セル送出効率が落ちてしま
う。本発明のようなセル出力制御を行えば、量子化誤差
を吸収してセルタイムスロットTからT+5の区間でLCR/AC
R=1.2のセル送出を実現できる。つまりACRの実際の値を
セルの送出に反映できる。
【００３２】
【発明の効果】本発明によれば、ABRトラフィッククラ
スに割り当てられたレート(ACR)からセルタイムスロッ
トへの量子化計算をする時に、計算値とタイムスロット
の単位時間との差を保持し、次回の計算に持ち回ること
により、ACRに準じたセルの出力割り当てができる。そ
して、ACRからセル出力タイムスロットを計算すること
ができる。また、ACRのLCRに対する割合をセルタイムス
ロットへの量子化時、発生する量子化誤差を吸収するこ
とができる。すなわち、本発明のセル出力制御回路と制
御方法によれば、ABRの目的である「ネットワーク内で
輻輳させず、かつ、大きなレートでセルを送信する」こ
とを実現するためにセルタイムスロットにセルを動的に
割当ててACRに近いレートでセルを出力可能とするセル
のセル出力制御回路と制御方法が簡単に提供できる。
スに割り当てられたレート(ACR)からセルタイムスロッ
トへの量子化計算をする時に、計算値とタイムスロット
の単位時間との差を保持し、次回の計算に持ち回ること
により、ACRに準じたセルの出力割り当てができる。そ
して、ACRからセル出力タイムスロットを計算すること
ができる。また、ACRのLCRに対する割合をセルタイムス
ロットへの量子化時、発生する量子化誤差を吸収するこ
とができる。すなわち、本発明のセル出力制御回路と制
御方法によれば、ABRの目的である「ネットワーク内で
輻輳させず、かつ、大きなレートでセルを送信する」こ
とを実現するためにセルタイムスロットにセルを動的に
割当ててACRに近いレートでセルを出力可能とするセル
のセル出力制御回路と制御方法が簡単に提供できる。
【図１】本発明のセル出力制御手段を適用する通信網の
構成を示す網構成図である。
構成を示す網構成図である。
【図２】同じく、通信装置の概略構成を示すブロック構
成図である。
成図である。
【図３】同じく、通信装置のインタフェース部の構成を
示すブロック構成図である。
示すブロック構成図である。
【図４】本発明のセルタイムスロット割当手段の構成を
示すブロック構成図である。
示すブロック構成図である。
【図５】セル送信レート信号の構成を示すフレーム構成
図である。
図である。
【図６】本発明のABR信号出力割合演算手段の構成を示
すブロック構成図である。
すブロック構成図である。
【図７】同じく、テーブルの構成を示すテーブル構成図
である。
である。
【図８】本発明の量子化手段の構成を示すブロック構成
図である。
図である。
【図９】同じく、量子化手段の動作を説明する動作説明
図である。
図である。
【図１０】本発明のセル出力制御手段の動作を説明する
動作説明図である。
動作説明図である。
１…公衆網(WAN)、 ２，３…パケットス
イッチングシステム、４，５…私設網(LAN)、
６，７…端末、８（8a〜8n,8a'〜8n'）…INF部、 ９
…スイッチ、１０…スケジューラ、１１…セルバッフ
ァ、１２…セレクタ、１３…RMセル発生部、１４…RMセ
ル終端部、１５…RMセル抽出・折り返し部、１６…回線
処理部、 １７…ACR計算部、１８…セルタイムスロッ
ト割当部、１８-１…ACR保持手段、 １８-３…
ABRセル出力割合計算手段、１８-５…量子化手段、
１８-７…出力タイムスロット計算手段、１８-９
…セル出力可能タイムスロット格納手段、１８-１０…
セルタイムスロットカウンタ、１８-３-１…LCR/(1+m/5
12)テーブル、１８-３-４…シフト桁計算手段、１８-３
-６…シフトレジスタ、１８-５-１…量子化誤差吸収手
段、 １８-５-４…セレクタ、１８-５-６…量子化誤
差検出手段、 １８-５-８…量子化誤差計算手段、１
８-５-１３…量子化誤差保持手段、 １８-５-１５…＋
１加算器、１９…出力管理部、 ２７
…マイクロプロセッサ。
イッチングシステム、４，５…私設網(LAN)、
６，７…端末、８（8a〜8n,8a'〜8n'）…INF部、 ９
…スイッチ、１０…スケジューラ、１１…セルバッフ
ァ、１２…セレクタ、１３…RMセル発生部、１４…RMセ
ル終端部、１５…RMセル抽出・折り返し部、１６…回線
処理部、 １７…ACR計算部、１８…セルタイムスロッ
ト割当部、１８-１…ACR保持手段、 １８-３…
ABRセル出力割合計算手段、１８-５…量子化手段、
１８-７…出力タイムスロット計算手段、１８-９
…セル出力可能タイムスロット格納手段、１８-１０…
セルタイムスロットカウンタ、１８-３-１…LCR/(1+m/5
12)テーブル、１８-３-４…シフト桁計算手段、１８-３
-６…シフトレジスタ、１８-５-１…量子化誤差吸収手
段、 １８-５-４…セレクタ、１８-５-６…量子化誤
差検出手段、 １８-５-８…量子化誤差計算手段、１
８-５-１３…量子化誤差保持手段、 １８-５-１５…＋
１加算器、１９…出力管理部、 ２７
…マイクロプロセッサ。
フロントページの続き (72)発明者 高瀬 晶彦 神奈川県横浜市戸塚区戸塚町216番地株式 会社日立製作所情報通信事業部内
Claims (12)
- 【請求項１】非同期転送モードにより通信する複数のノ
ード装置から構成される通信網で、送信側ノード装置と
受信側ノード装置間でセルを送受信する際、前記送信側
ノード装置が前記受信側ノード装置から受信した許容セ
ルレートに関するトラヒック情報に基づき許容送信セル
レートを計算して前記セルを出力制御する通信装置のセ
ル出力制御回路において、 前記許容送信セルレートと前記送信側ノード装置と受信
側ノード装置間の伝送レートに対応して複数のセルタイ
ムスロット内で送出すべきセルを動的に割当てるセルタ
イムスロット割当て手段を備え、前記セルの出力間隔を
変更してセルを出力することを特徴とするセル出力制御
回路。 - 【請求項２】非同期転送モードにより通信する複数のノ
ード装置から構成される通信網で、送信側ノード装置と
受信側ノード装置間でセルを送受信する際、前記送信側
ノード装置が前記受信側ノード装置から受信した許容セ
ルレートに関するトラヒック情報に基づき許容送信セル
レートを計算して前記セルを出力制御する通信装置のセ
ル出力制御回路において、 前記許容送信セルレートと前記送信側ノード装置と受信
側ノード装置間の伝送レートの比を整数値に量子化する
とともに前記量子化により生じた量子化誤差の値と前記
整数値に基づきセル出力間隔を計算して複数のセルタイ
ムスロット内で送出すべきセルを動的に割当てるセルタ
イムスロット割当て手段を備え、前記セルの出力間隔を
変更してセルを出力することを特徴とするセル出力制御
回路。 - 【請求項３】非同期転送モードにより通信する複数のノ
ード装置から構成される通信網で、送信側ノード装置と
受信側ノード装置間でセルを送受信する際、前記送信側
ノード装置が前記受信側ノード装置から受信した許容セ
ルレートに関するトラヒック情報に基づき許容送信セル
レートを計算して前記セルを出力制御する通信装置のセ
ル出力制御回路において、 前記許容送信セルレートと前記送信側ノード装置と受信
側ノード装置間の伝送レートの比を計算する第１の計算
手段と、前記第１の計算手段の出力を整数値に量子化す
るとともに前記量子化により生じた量子化誤差の値と前
記整数値に基づきセルタイムスロット上に出力する前記
セルの出力間隔を決定する量子化手段と、前記セルタイ
ムスロットの値を計数するカウント手段と、前記量子化
手段およびカウント手段の出力から前記セルを出力する
前記セルタイムスロットを計算する第２の計算手段とを
備え、複数の前記セルタイムスロット内で送出すべきセ
ルを動的に割当てるセルタイムスロット割当て手段を備
え、前記セルの出力間隔を変更してセルを出力すること
を特徴とするセル出力制御回路。 - 【請求項４】上記セルタイムスロット割当て手段に、上
記許容送信セルレートを保持する第１の保持手段と、上
記第２の計算手段の出力を保持する第２の保持手段を備
えたことを特徴とする請求項３に記載のセル出力制御回
路。 - 【請求項５】上記セル出力制御回路は、仮想チャネル毎
にセルの出力間隔を変更してセルを出力することを特徴
とする請求項１乃至４いづれかに記載のセル出力制御回
路。 - 【請求項６】上記第１の計算手段は、テーブルとビット
シフト手段とから構成され、上記許容送信セルレートを
前記テーブルに入力して得られた前記テーブル出力を前
記ビットシフト手段でビットシフトすることにより前記
許容送信セルレートと伝送レートの比を出力することを
特徴とする請求項３に記載のセル出力制御回路。 - 【請求項７】上記許容送信セルレートと伝送レートの値
は、それぞれ指数部と仮数部とから構成され、上記第１
の計算手段は、前記許容送信セルレートの仮数部を入力
として予め設定された前記伝送レートの仮数部に対応し
た値および伝送レートの指数部を出力するテーブルと、
前記許容送信セルレートと伝送レートの指数部の差を求
める演算手段と、前記テーブルから出力される伝送レー
トの仮数部に対応した値を前記演算珠算手段の出力だけ
ビットシフトするシフト手段とからなり、前記許容送信
セルレートを入力すると前記許容送信セルレートと伝送
レートの比を出力することを特徴とする請求項３に記載
のセル出力制御回路。 - 【請求項８】上記量子化手段は、上記整数値と量子化誤
差からセルを出力するセルタイムスロットの間隔を決定
する決定手段と、前記セルの出力間隔の決定とともに前
記量子化誤差の残りを求め前記決定手段にフィードバッ
クする計算手段および量子化誤差保持手段とで構成する
ことを特徴とする請求項３に記載のセル出力制御回路。 - 【請求項９】上記決定手段は、上記第１の計算手段の出
力と量子化誤差の差を求める量子化誤差吸収手段と、前
記吸収手段出力の小数部を検出する量子化誤差検出手段
と、前記量子化誤差手段の出力に対応して前記吸収手段
出力の整数部もしくは前記整数部に１を加算した値を上
記セルタイムスロットの間隔として選択する選択手段と
で構成することを特徴とする請求項８に記載のセル出力
制御回路。 - 【請求項１０】非同期転送モードにより通信する複数の
ノード装置から構成される通信網で、送信側ノード装置
と受信側ノード装置間でセルを送受信する際、前記送信
側ノード装置が前記受信側ノード装置から受信した許容
セルレートに関するトラヒック情報に基づき許容送信セ
ルレートを計算して前記セルを出力制御する通信装置の
セル出力制御方法であって、前記許容送信セルレートと
前記送信側ノード装置と受信側ノード装置間の伝送レー
トの比を計算するステップと、前記計算結果を整数値に
量子化するステップと、前記量子化により生じた量子化
誤差の値と前記整数値に基づきセル出力間隔を決定する
ステップと、前記セル出力間隔で複数のセルタイムスロ
ット内で送出すべきセルを動的に割当てるステップとを
備え、前記許容送信セルレートに対応してセルの出力間
隔を変更してセルを出力することを特徴とするセル出力
制御方法。 - 【請求項１１】非同期転送モードにより通信する複数の
ノード装置から構成される通信網で、送信側ノード装置
と受信側ノード装置間でセルを送受信する際、前記送信
側ノード装置が前記受信側ノード装置から受信した許容
セルレートに関するトラヒック情報に基づき許容送信セ
ルレートを計算して前記セルを出力制御する通信装置に
おいて、前記通信装置に、前記許容送信セルレートと前
記送信側ノード装置と受信側ノード装置間の伝送レート
に対応して複数のセルタイムスロット内で送出すべきセ
ルを動的に割当てるセルタイムスロット割当て手段を備
え、前記セルの出力間隔を変更してセルを出力すること
を特徴とする非同期転送モードにより通信する通信装
置。 - 【請求項１２】非同期転送モードにより通信する複数の
ノード装置から構成される通信網で、送信側ノード装置
と受信側ノード装置間でセルを送受信する際、前記送信
側ノード装置が前記受信側ノード装置から受信した許容
セルレートに関するトラヒック情報に基づき許容送信セ
ルレートを計算して前記セルを出力制御する通信網にお
いて、前記通信装置に、前記許容送信セルレートと前記
送信側ノード装置と受信側ノード装置間の伝送レートに
対応して複数のセルタイムスロット内で送出すべきセル
を動的に割当てるセルタイムスロット割当て手段を備
え、前記セルの出力間隔を変更して前記送信側ノード装
置と受信側ノード装置間でセルを送受信することを特徴
とする非同期転送モードにより通信する通信網。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131496A JP3643637B2 (ja) | 1996-03-08 | 1996-03-08 | セル出力制御回路および制御方法 |
| US08/810,733 US6002668A (en) | 1996-03-08 | 1997-03-04 | Cell output control apparatus and method |
| US09/093,265 US6108304A (en) | 1996-03-08 | 1998-06-08 | Packet switching network, packet switching equipment, and network management equipment |
| US09/382,669 US6330227B1 (en) | 1996-03-08 | 1999-08-25 | Cell output control apparatus and method |
| US09/410,562 US6512745B1 (en) | 1996-03-08 | 1999-10-01 | Packet switching network, packet switching equipment, and network management equipment |
| US09/945,692 US20030206525A1 (en) | 1996-03-08 | 2001-09-05 | Cell output control apparatus and method |
| US10/286,464 US7046630B2 (en) | 1996-03-08 | 2002-11-01 | Packet switching network, packet switching equipment and network management equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131496A JP3643637B2 (ja) | 1996-03-08 | 1996-03-08 | セル出力制御回路および制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247169A true JPH09247169A (ja) | 1997-09-19 |
| JP3643637B2 JP3643637B2 (ja) | 2005-04-27 |
Family
ID=12883465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5131496A Expired - Fee Related JP3643637B2 (ja) | 1996-03-08 | 1996-03-08 | セル出力制御回路および制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6002668A (ja) |
| JP (1) | JP3643637B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002668A (en) * | 1996-03-08 | 1999-12-14 | Hitachi, Ltd. | Cell output control apparatus and method |
| US6046999A (en) * | 1996-09-03 | 2000-04-04 | Hitachi, Ltd. | Router apparatus using ATM switch |
| US6108304A (en) * | 1996-03-08 | 2000-08-22 | Abe; Hajime | Packet switching network, packet switching equipment, and network management equipment |
| US6304555B1 (en) | 1996-12-25 | 2001-10-16 | Hitachi, Ltd. | IP switch, interface circuit and ATM switch used for IP switch, and IP switch network system |
| EP1562335A3 (en) * | 1998-03-18 | 2008-12-17 | Ciena Corporation | Time-based scheduler architecture and method for ATM networks |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3359499B2 (ja) * | 1996-06-28 | 2002-12-24 | 沖電気工業株式会社 | 送出トラヒック制御装置 |
| US5991265A (en) * | 1996-12-02 | 1999-11-23 | Conexant Systems, Inc. | Asynchronous transfer mode system and method |
| US6377574B1 (en) | 1997-10-24 | 2002-04-23 | Hitachi, Ltd. | Packet switch and method for relaying management cells and data cells in a form of IP packet |
| JPH11261566A (ja) * | 1998-03-09 | 1999-09-24 | Fujitsu Ltd | 画像伝送装置 |
| JP3609256B2 (ja) * | 1998-05-19 | 2005-01-12 | 株式会社日立製作所 | ネットワーク管理装置，ノード装置及びネットワーク管理システム |
| JP2000209565A (ja) * | 1999-01-19 | 2000-07-28 | Fujitsu Ltd | 画像配信方法及び画像配信システム |
| US7110358B1 (en) * | 1999-05-14 | 2006-09-19 | Pmc-Sierra, Inc. | Method and apparatus for managing data traffic between a high capacity source and multiple destinations |
| JP4356216B2 (ja) * | 2000-08-23 | 2009-11-04 | 沖電気工業株式会社 | 通信接続装置およびその通信速度調整方法 |
| WO2003067921A1 (en) * | 2002-02-06 | 2003-08-14 | Wintegra Ltd. | Dynamic adjustment of aal2 timer cu in voice and data multiplexing over aal2 connections |
| CN100370882C (zh) * | 2004-11-05 | 2008-02-20 | 华为技术有限公司 | 专线用户的实现方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551833A (en) * | 1983-08-10 | 1985-11-05 | At&T Bell Laboratories | Distributed monitoring of packet transmission delay |
| JP2947956B2 (ja) * | 1991-03-05 | 1999-09-13 | 株式会社日立製作所 | スイッチングシステム |
| JP2753254B2 (ja) * | 1988-04-06 | 1998-05-18 | 株式会社日立製作所 | パケツト交換システム |
| US5119367A (en) * | 1988-10-28 | 1992-06-02 | Oki Electric Industry Co., Ltd. | Method and a node circuit for routing bursty data |
| JPH02220531A (ja) * | 1989-02-22 | 1990-09-03 | Toshiba Corp | 呼接続制御方式および流量監視方式 |
| JP2950627B2 (ja) * | 1991-02-15 | 1999-09-20 | 株式会社日立製作所 | 非同期転送モードにおける加入者線伝送路容量表示方式 |
| US5509001A (en) * | 1991-10-18 | 1996-04-16 | Fujitsu Limited | Apparatus and method for controlling cells input to ATM network |
| US5313454A (en) * | 1992-04-01 | 1994-05-17 | Stratacom, Inc. | Congestion control for cell networks |
| WO1995003657A1 (fr) * | 1993-07-21 | 1995-02-02 | Fujitsu Limited | Central mta |
| US5457687A (en) * | 1993-09-02 | 1995-10-10 | Network Equipment Technologies, Inc. | Method and apparatus for backward explicit congestion notification (BECN) in an ATM network |
| US5515359A (en) * | 1994-08-26 | 1996-05-07 | Mitsubishi Electric Research Laboratories, Inc. | Credit enhanced proportional rate control system |
| JP3224963B2 (ja) * | 1994-08-31 | 2001-11-05 | 株式会社東芝 | ネットワーク接続装置及びパケット転送方法 |
| KR0161613B1 (ko) * | 1994-09-02 | 1998-12-01 | 가나이 쓰토무 | Atm 인터페이스 및 섀핑 방법 |
| JPH08163145A (ja) * | 1994-12-08 | 1996-06-21 | Nec Corp | Ａｔｍ交換機のトラフィックシェーピング方法とその装置 |
| JPH08167907A (ja) * | 1994-12-15 | 1996-06-25 | Nec Corp | Ａｔｍセル交換装置 |
| US5675576A (en) * | 1995-06-05 | 1997-10-07 | Lucent Technologies Inc. | Concestion control system and method for packet switched networks providing max-min fairness |
| EP0748086A1 (en) * | 1995-06-09 | 1996-12-11 | Siemens Aktiengesellschaft | Method for scheduling message cells leaving an ATM node |
| US5905729A (en) * | 1995-07-19 | 1999-05-18 | Fujitsu Network Communications, Inc. | Mapping a data cell in a communication switch |
| JPH09181740A (ja) * | 1995-10-26 | 1997-07-11 | Hitachi Ltd | ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム |
| US5546377A (en) * | 1995-10-31 | 1996-08-13 | Digital Equipment Corporation | Efficient distributed method for computing max-min fair rates of a limited resource in ATM networks |
| US5751697A (en) * | 1995-12-06 | 1998-05-12 | Pmc-Sierra, Inc. | Allowed cell rate reciprocal approximation in rate-based available bit rate schedulers |
| US5745477A (en) * | 1996-01-25 | 1998-04-28 | Mitsubishi Electric Information Technology Center America, Inc. | Traffic shaping and ABR flow control |
| JP3643637B2 (ja) * | 1996-03-08 | 2005-04-27 | 株式会社日立コミュニケーションテクノロジー | セル出力制御回路および制御方法 |
| JP3359499B2 (ja) * | 1996-06-28 | 2002-12-24 | 沖電気工業株式会社 | 送出トラヒック制御装置 |
-
1996
- 1996-03-08 JP JP5131496A patent/JP3643637B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-04 US US08/810,733 patent/US6002668A/en not_active Expired - Fee Related
-
1999
- 1999-08-25 US US09/382,669 patent/US6330227B1/en not_active Expired - Fee Related
-
2001
- 2001-09-05 US US09/945,692 patent/US20030206525A1/en not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002668A (en) * | 1996-03-08 | 1999-12-14 | Hitachi, Ltd. | Cell output control apparatus and method |
| US6108304A (en) * | 1996-03-08 | 2000-08-22 | Abe; Hajime | Packet switching network, packet switching equipment, and network management equipment |
| US6330227B1 (en) | 1996-03-08 | 2001-12-11 | Hitachi, Ltd. | Cell output control apparatus and method |
| US7046630B2 (en) | 1996-03-08 | 2006-05-16 | Hitachi, Ltd. | Packet switching network, packet switching equipment and network management equipment |
| US6046999A (en) * | 1996-09-03 | 2000-04-04 | Hitachi, Ltd. | Router apparatus using ATM switch |
| US6424662B1 (en) | 1996-09-03 | 2002-07-23 | Hitachi, Ltd. | Router apparatus using ATM switch |
| US6980553B2 (en) | 1996-09-03 | 2005-12-27 | Hitachi, Ltd. | Router apparatus using ATM switch |
| US6304555B1 (en) | 1996-12-25 | 2001-10-16 | Hitachi, Ltd. | IP switch, interface circuit and ATM switch used for IP switch, and IP switch network system |
| US6526045B2 (en) | 1996-12-25 | 2003-02-25 | Hitachi, Ltd. | IP switch, interface circuit and ATM switch used for IP switch, and IP switch network system |
| US6993029B2 (en) | 1996-12-25 | 2006-01-31 | Hitachi, Ltd. | IP switch, interface circuit and ATM switch used for IP switch, and IP switch network system |
| EP1562335A3 (en) * | 1998-03-18 | 2008-12-17 | Ciena Corporation | Time-based scheduler architecture and method for ATM networks |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030206525A1 (en) | 2003-11-06 |
| US6002668A (en) | 1999-12-14 |
| JP3643637B2 (ja) | 2005-04-27 |
| US6330227B1 (en) | 2001-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09247169A (ja) | セル出力制御回路および制御方法 | |
| US4984264A (en) | Call admission control method and cell flow monitoring method in the same method | |
| JP2837182B2 (ja) | セルデータの伝送方法、送信要求処理方法及びスイッチ | |
| US5818815A (en) | Method and an apparatus for shaping the output traffic in a fixed length cell switching network node | |
| JPH1023040A (ja) | 可変ビットレートスケジューラ | |
| US5341373A (en) | Congestion relieving system in a communication system | |
| GB2326054A (en) | Broadband switch | |
| GB2301985A (en) | Controlling the flow of ATM cells in an ATM network | |
| US6307866B1 (en) | Broadband telecommunications system | |
| Awater et al. | Optimal queueing policies for fast packet switching of mixed traffic | |
| EP0481447B1 (en) | Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes, and the said communication network | |
| US6115358A (en) | Controlling the flow of ATM cells in an ATM network | |
| JP4223716B2 (ja) | Ａｔｍスイッチのトラフィック性能分析装置と方法及びこれを適用したａｔｍ交換システム | |
| CA2295621C (en) | Method for optimizing the workload on connection sections given abr traffic | |
| US6510165B1 (en) | Band controlling apparatus | |
| US20020080722A1 (en) | Communication controlling apparatus | |
| KR970002790B1 (ko) | 비동기 전송 모드에서의 호출 파티 서브 어드레스 메세지 생성방법 | |
| KR0129598B1 (ko) | 비동기 전송 모드에서의 피호출 파티 서브 어드레스 메세지 생성방법 | |
| KR0151920B1 (ko) | 에이비알 서비스를 위한 에이티엠 단위 스위치의 제어방법 | |
| KR970002793B1 (ko) | 비동기 전송 모드에서의 호출 파티 넘버 메세지 생성방법 | |
| KR100357635B1 (ko) | 비동기전송모드 교환기에서의 자원 활용방법 | |
| KR0128867B1 (ko) | 비동기 전송 모드의 피호출 파티 넘버 메세지 생성방법 | |
| KR20010002306A (ko) | 이동 통신 시스템에서 데이터 전송 장치 | |
| KR19980027424A (ko) | 비동기 전송모드 공중망의 ABR/ABT 전송능력 상호운용을 위한 인터워킹(Interworking) 제어장치 및 방법 | |
| KR19990051882A (ko) | 에이티엠 교환기의 호접속 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |