JP3643637B2 - セル出力制御回路および制御方法 - Google Patents

セル出力制御回路および制御方法 Download PDF

Info

Publication number
JP3643637B2
JP3643637B2 JP5131496A JP5131496A JP3643637B2 JP 3643637 B2 JP3643637 B2 JP 3643637B2 JP 5131496 A JP5131496 A JP 5131496A JP 5131496 A JP5131496 A JP 5131496A JP 3643637 B2 JP3643637 B2 JP 3643637B2
Authority
JP
Japan
Prior art keywords
cell
output
information
rate
allowable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5131496A
Other languages
English (en)
Other versions
JPH09247169A (ja
Inventor
紅大 三好
尚彦 小崎
基 阿部
晶彦 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Communication Technologies Ltd
Original Assignee
Hitachi Communication Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Communication Technologies Ltd filed Critical Hitachi Communication Technologies Ltd
Priority to JP5131496A priority Critical patent/JP3643637B2/ja
Priority to US08/810,733 priority patent/US6002668A/en
Publication of JPH09247169A publication Critical patent/JPH09247169A/ja
Priority to US09/093,265 priority patent/US6108304A/en
Priority to US09/382,669 priority patent/US6330227B1/en
Priority to US09/410,562 priority patent/US6512745B1/en
Priority to US09/945,692 priority patent/US20030206525A1/en
Priority to US10/286,464 priority patent/US7046630B2/en
Application granted granted Critical
Publication of JP3643637B2 publication Critical patent/JP3643637B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H04L2012/5635—Backpressure, e.g. for ABR
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols
    • H04L2012/5667—IP over ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、非同期転送モードを用いた通信装置のセル出力制御の構成と方法に係わり、特に、アベイラブルビットレートサービスを提供する通信装置に好適なセル出力制御の回路構成と制御方法に関する。
【０００２】
【従来の技術】
非同期転送モード(Asynchronous Transfer Mode:以下ATMと称する)のセルを処理する通信網において、通信網の輻輳を防止するためにフィードバック制御を用いる方式として、アベイラブルビットレート（Available Bit Rate：以下ABRと称する）トラフィッククラスを収容する交換方式が特表平7-508378号公報に開示されている。ここで、ABRトラフィッククラスとは、ATM通信網において、ソース（送信端末、送信ノード）からATMセルを許可された転送レート（Allowed Cell Rate：以下ACRと称する)で送受信するものである。この方式は、ネットワーク内の輻輳情報を含んだリソースマネジメントセル(Resource Management Cell：以下RMセルと称する)をネットワーク内で送受信されるセル流に挿入し、デスティネーション（受信端末、受信ノード）でRMセルを折り返してソースへ転送すると、ソースでは、受信するしたRMセルの情報に応じてACRの値を変化させ、できるだけネットワーク内を輻輳させず、かつ、大きな送信レートでセルを送信できるようなACRを設定するものである。
【０００３】
ソースからACRのセルレートでセルを送出する場合、ATMを扱う通信装置では、ATMセルタイムスロット毎にセルの送出可否を判定してACRのセルレートになるように送信する。一般には、セルをあるセルタイムスロットで送出すると、次に出力すべきセルタイムスロットを計算し、その時点になったらセルを送出するものである。具体例を挙げれば、回線レート(Line Cell Rate：以下LCRと称する)が150Mb/sでACRが50Mb/sの場合には、3セルタイムスロットに１回セルを送信すればよいので、あるセルタイムスロットでセルを送出すると次に出力すべきタイムスロットは３セルタイムスロット後となる。すなわち、あるセルタイムスロットで送出すると、次に出力すべきセルタイムスロットはLCR/ACRセルタイムスロット後になる。
【０００４】
【発明が解決しようとする課題】
上記セルタイムスロットは、セルを送出するためのもので整数単位で管理されるものである。従って、例えばLCR=150Mb/sでACR=100Mb/sのときは、LCR/ACR=1.5となり、小数部が存在して上述のような単純なセル送出ができなくなる。このとき、あるセルタイムスロットでセルを送出した後で１タイムスロット後にセルを出力すると毎回セルを出力することになり、実際のセルレートはLCRと同じ150Mb/sで、出力しようとしているACR(100Mb/s)より大きくなってしまい、ネットワーク内で輻輳を起こしてしまう。一方、あるセルタイムスロットでセルを送出した後で２セルタイムスロット後にセルを出力すると２セルタイムスロットに１回しかセルが出力できなくなる。この結果、実際のセルレートは75Mb/sで許容されたACR(100Mb/s)より小さくなってしまい、割り当てられたセルレートで転送できず非効率となる。
【０００５】
上記現象は、特にACRがLCRに近づくとき、すなわちLCR/ACRが２から１に近づくとき顕著であり、２セルタイムスロットでセル転送処理するとABRが目的とするところの「ネットワーク内で輻輳させず、かつ、大きなレートでセルを送信する」ことが実現できない点が問題となる。一般には、ソースにおいてACRの値からLCR/ACRを計算して送信するセルをセルタイムスロットに割り当てる場合、LCR/ACRが整数でないと、 LCR/ACRを整数化（以下、量子化と称する）した値によりセルタイムスロットにセルを割当てるため、残りの少数に起因する量子化誤差が発生し、上記のような輻輳の発生あるいは転送効率の低下という問題が発生する。
【０００６】
本発明は、上記問題を解決するためになされたものであり、具体的には、セルタイムスロットにセルを割当て送出するためにLCR/ACRの値を整数値に量子化することにより発生する量子化誤差を吸収し、ACRに近いレートでセルを出力できるようにするセルの出力制御方法とセル出力制御回路を提供するものである。そして、特にACRがLCRに近づいたときに、従来の通信装置のように、２セルタイムスロットに１回、または、１セルタイムスロットに１回セルを出力するのではなく、複数のセルタイムスロットの中に出力するセルを動的に割当てることで量子化誤差を吸収し、ACRに近いレートでセルを出力できるようにするセルの出力制御方法とセル出力制御回路を提供するものである。
【０００７】
さらに、通信装置が容易にABRサービスを提供できるように、簡単な構成で確実に量子化誤差を吸収してセルを出力でき、しかも、転送レートが高速になっても容易に適用できるセルの出力制御方法とセル出力制御回路を提供するものである。
【０００８】
【課題を解決するための手段】
上記課題を解決する手段として、本発明では、通信装置に適用するセル出力制御回路に、量子化誤差をフィードバックしてセルの送出間隔を変更しながらＡＣＲに近いレートでセルを出力できるようにセルタイムスロットにセルを動的に割当てるセルタイムスロット割当手段を備えた。
【０００９】
そして、このセルタイムスロット割当手段は、通信装置でネットワークのトラヒック状態に対応して計算されたＡＣＲの値を格納する第１の保持手段と、ＡＣＲの値とＬＣＲの値とからセルを出力する割合を計算する第１の計算手段と、この計算値の量子化するとともに量子化により発生する量子化誤差にもとづきセルタイムスロットの割当てを制御する量子化手段と、セルタイムスロットの値をカウントするカウント手段と、量子化した値とカウンタの値からセルを出力するセルタイムスロットを計算する第２の計算手段と、この計算結果を格納する第２の保持手段とで構成した。
【００１０】
さらに、第１の計算手段は、テーブルおよびビットシフト手段を備え、テーブルには、ＡＣＲの値をテーブルに入力したときの出力をビットシフトするだけでセルを出力する割合が得られよう、すなわち、複雑な演算回路が不要な、予めセルを出力する割合を設定しておく構成とした。
【００１１】
また、量子化手段は、量子化した値と量子化誤差からセルを出力するセルタイムスロットの間隔を決定する決定手段と、セルの出力間隔を決定後に量子化誤差の残りを求めて決定手段にフィードバックするための計算手段および量子化誤差保持手段とで構成した。
【００１２】
そして、これらの手段により、セルをセルタイムスロットに割当て送出する毎に、ＡＣＲの計算とセルを出力するセルタイムスロットの間隔決定と量子化誤差の計算とを繰り返し、量子化誤差が無くなるように出力すべきセルのセルタイムスロットの割当てを制御する、すなわち、セルタイムスロットにセルを動的に割当てACRに近いレートでセルを出力するよう動作させる構成のセル出力制御回路と制御方法とした。
【００１３】
【発明の実施の形態】
以下、本発明のセル出力制御手段とセル出力制御方法の実施形態を図面を用いて詳細に説明する。
図１は、本発明のセル出力制御手段を適用するパケットスイッチングシステムからなる通信網の構成を示す網構成図である。同図の通信網において、パケットスイッチングシステム２および３は、公衆網（WAN）１と私設網（LAN）４および５の接続部に配置され、端末６とスイッチングシステム２の間、パケットスイッチングシステム２とパケットスイッチングシステム３の間、およびパケットスイッチングシステム３と端末７の間でABRトラヒッククラスのサービスを提供する。また、本通信網は、固定ビットレート(Constant Bit Rate：以下 CBRと称する)サービスや可変ビットレート(Variable Bit Rate：以下 VBRと称する)サービスも同時に提供できるものである。
【００１４】
図２は、本発明のセル出力制御手段を適用した通信装置であるパケットスイッチングシステムの概略構成を示すブロック構成図である。パケットスイッチングシステム２は、コアスイッチ部９と、LAN４側のインタフェースINF８a〜８nと、WAN1側のインタフェースINF８a'〜８n'で構成される。ここで、INF８a〜８nは、端末６との間、また、INF８a'〜８n'はWAN１に接続されている他のパケットスイッチングシステムとの間で以下に説明するABRの制御を行うもので、ABRの制御を送信ノード（ソース）と受信ノード（デスティネーション）間で相互におこなうために、各INFは、ソースとデスティネーション両方の機能を備え、複数のサービスクラスの、複数のATMにおける仮想チャネル(Virtual Cannel:以下 VCと称する)を収容するものである。
【００１５】
図３は、本発明のセル出力制御手段を備えたインタフェース部（図２のパケットスイッチングシステムにおけるINF８）の構成を示すブロック構成図である。以下、同図を用いてABRサービスを提供するための上記ソースとデスティネーションの機能と構成について説明する。
INF８のソースの機能としては、１）RMセルの発生、２）対向するパケットスイッチングシステムのINF８（後述するデスティネーション）から折り返されてきたRMセルの終端と輻輳表示の確認、３）前記輻輳表示に従ったACRの計算、４）セルバッファから前記計算されたACRに応じたセルの出力とがある。このうち、上記１）の RMセルの発生は、RMセル発生部１３で行い、その出力はスケジューラ１０内の出力管理部１９で管理する。また、２）のRMセルの終端と輻輳表示の確認は、RMセル終端部１４で行う。具体的には、折り返されてきたRMセルの輻輳表示ビット(Congestion Indication bit：以下 CI bitと称する)を検出し、これをスケジューラ１０に転送する。更に、３）のACRの計算と４）のセル出力は、スケジューラ１０で行う。具体的には、ACR計算部１７が、RMセル終端部１４から与えられたCIbitが輻輳有（CI=1）を示す場合にACRの値を下げ、そうでない場合にACRの値を上げるよう計算する。セルタイムスロット割当部１８は、この計算されたACRをもとにLCR/ACRを量子化してセルタイムスロットにセルを割当て送出できるようにする。出力管理部１９は、このセルタイムスロット割当部１８の出力２２を用いてセルバッファ１１からの各種セル(ABR(RMセルを含む),CBR,VBRのセル)をセルタイムスロットに割当て、回線処理部１６を介して通信網(WAN)１に出力するよう管理する。
【００１６】
一方、デスティネーションの機能としては、１）対向するパケットスイッチングシステムのINF８（前出のソース）から送出されたRMセルを折り返し、２）折り返し時にRMセルに輻輳表示を付与することが有る。これらは、いづれもRMセル抽出・折り返し部１５で行われる。具体的には、対向するソースから送出されたRMセルがデスティネーションに到着したとき、ＡＴＭフォーラム（以下、 ATM-Forumと称する）で規定されたように、その直前のデータセルの後段装置への輻輳表示ビット(Explicit Forword Congestion Indication: 以下EFCIと称する。）が輻輳を示す“1”である場合、RMセルのCIビットを”1”とし、そうでない場合は、RMセルのCIビットを”0”としてソースへ転送するものである。尚、転送するRMセルは、一旦セルバッファ１１に格納され、出力管理部１９の制御に従い出力される。
【００１７】
図４は、本発明によるセル出力制御手段の実施形態例であり、パケットスイッチングシステム２，３の各INF８のスケジューラ１０に備えたセルタイムスロット割当部１８の構成を示すブロック構成図である。
本発明によるセル出力制御手段を実現するセルタイムスロット割当部１８は、ＡＣＲ計算部１７で計算されたＡＣＲ２１を一旦格納するＡＣＲ保持手段１８-１および、セルを出力するセルタイムスロットを割当てる出力制御時に、ＡＣＲ保持手段１８-１から出力されるＡＣＲの値１８-２とＬＣＲ（例えば、国際電気通信連合ITU-Tの勧告に定められたSTM-１の転送速度である155.52Mbps）の値とからセルを出力する割合を計算するセル出力割合計算手段１８-３とセル出力割合計算手段１８-３で計算した値１８-４を量子化してセルタイムスロットの割当てを制御する量子化手段１８-５と量子化手段１８-５で量子化した値１８-６にセルタイムスロットカウンタ１８-１０から出力される現在のセルタイムスロット１８-１１を加算してセルを出力するタイムスロット１８-８を計算する出力タイムスロット計算手段１８-７と出力タイムスロット計算手段１８-７で計算した結果１８-８を格納して出力管理部２２へ出力する出力タイムスロット格納手段１８-９とで構成され、通信網のトラヒックの状況に対応して出力するセルの間隔（出力するセルのセルタイムスロット割当）を動的に制御することにより、通信中にセルの転送レートを変えるABRクラスのサービスに好適なACRに近いレートでセルの出力を行うものである。
【００１８】
以下、この構成と動作について図面を用いて詳細に説明する。
まず、ＡＣＲ保持手段１８-１について説明する。
スケジューラ１０内のＡＣＲ計算部１７では、ＩＮＦ部８でRMセルを受信するとRMセルのCIビットに従いＡＣＲを加算または減算する。一方、セルタイムスロット割当部１８では、セルバッファ１１からセルを出力した時点で次のセルを出力する出力セルタイムスロットを計算する。 すなわち、RMセル受信時に計算されたACRを出力セルタイムスロット計算時まで保持することが必要であり、その手段として本ACR保持手段１８-１を用いる。尚、先に述べたように、本ACR保持手段１８-１は、複数のVC毎にACRを収容するために格納領域をVCの数だけ持ち、VC毎のACRを後述するセル出力割合の計算時に出力する。
【００１９】
次に、セル出力割合計算手段１８-３について説明する。このセル出力割合計算手段１８-３は、セルバッファ１１からセルを出力した時に次のセル出力タイムスロットの計算に必要な、LCRに対するABRセルの出力割合(LCR/ACR)を計算するものであり、以下、図面を参照しながら説明する。
【００２０】
図５は、セル送信レート信号の構成を示すフレーム構成図であり、図６は、本発明のセル出力割合計算手段１８-３の構成を示すブロック構成図である。
先ず図５を用いて計算に用いる信号の構成について説明すると、セル転送レート信号のフォーマットは、ATM-Forumで規定されたよう、レートR＝０を表すための制御ビットnZ２４（１ビット）と、レートを示す５ビットの指数部ｅ２５および９ビットの仮数部ｍ２６とからなる16ビットの信号で構成され、レートRは、次式で与えられる。
Ｒ＝［２＊＊ｅ×(1+m/512)］×nZ (cell/s)・・・(1)
（２＊＊ｅは、２のｅ乗を表す。以下同様）
上式のとりうる値の最大値は2＊＊31×2=約4×10＊＊9(cell/s)となることから、数(Tb/s)程度の速度まで対応することができる。
【００２１】
本発明のセル出力割合計算手段１８-３での計算に用いる2つのレートLCRとACRは、それぞれ上記フォーマットに従うもので、
ＬＣＲ＝［２＊＊ｅ’×(1+m’/512)］×nZ
ＡＣＲ＝［２＊＊ｅ×(1+m/512)］×nZ
と示される。
【００２２】
以下のセル出力割合計算手段１８-３の構成と動作の説明では、nZ=1、つまりR=0でない場合の処理を説明する。
LCR/ACRは、(1)式から次式のように展開される。
Figure 0003643637
本発明のセル出力割合計算手段１８-３では、(2)式のLCR/(1＋m/512)の値を図6に示すようにテーブル１８-３-１に外部プロセッサ２７から予め与えておく構成とした。図７は、テーブル１８-３-１の構成を示すテーブル構成図であり、前述のACR保持手段１８-１から入力されるACR１８-２の仮数部m２６の値をテーブル１８-３-１のアドレスとして与えることにより、アドレス内に格納しているLCRの指数部ｅ'１８-３-２と仮数部ｍ’を含んだ(1+m’/512）１８-３-３をLCR/(1+m/512)の計算結果として出力するものである。このテーブル１８-３-１を使用して計算を行う構成により、複雑な乗算や除算の回路を以下のように容易に構成する事ができる。
【００２３】
すなわち、(2)式のLCR/ACR は、下式のように表され
LCR/ACR={2＊＊(e'-e)}(1+m'/512)・・・(3)
テーブル１８-３-１の出力（1+m'/512)１８-３-３を(e'-e)ビットシフトした値となる。従って、セル出力割合の計算は、シフト桁計算手段１８-３-４で計算した(e'-e)１８-３-５だけテーブル１８-３-１から出力した(1+m'/512)１８-３-２をビットシフトするだけの簡単な構成と方法で容易に求められる。この計算結果１８-４は、量子化手段１８-５へ与えられる。
【００２４】
さらに、量子化手段１８-５の構成と動作について説明する。
図８は、本発明の量子化手段の構成を示すブロック構成図である。
この量子化手段１８-５は、前述したセル出力割合値１８-４をセルタイムスロットにセルを割当てできるように量子化するもので、まず、量子化誤差吸収手段１８-５-１で入力されたセル出力割合値１８-４から量子化誤差保持手段１８-５-１３に保持された前回の出力制御時の量子化誤差の値１８-５-１４(初期値は0)を減算する。ここで、量子化誤差保持手段１８-５-１３は、複数のVC毎に誤差を保持するものであり、出力割合値１８-４とともに入力されるVCの値２０に対応する領域に保持している値を出力して上記減算に使用するものである。量子化誤差吸収手段１８-５-１での減算結果は、セルの出力（割当て）間隔に対応する整数部ビット１８-５-２と量子化誤差に対応する小数部ビット１８-５-３とに分けられ、小数部ビット１８-５-３を量子化誤差検出手段１８-５-６と量子化誤差計算手段１８-５-８に出力される。
【００２５】
量子化誤差検出手段１８-５-６では、量子化誤差吸収手段１８-５-１の出力値（小数部ビット）１８-５-３の小数の有無（量子化誤差の有無）を検出し、量子化誤差計算手段１８-５-８では、量子化誤差１８-５-９（１−小数部１８-５-３）を計算する。
【００２６】
ここで、量子化誤差検出手段１８-５-６で小数が無い（量子化誤差が無い）と判断されると、セレクタ１８-５-４は、入力値として整数部ビット１８-５-２を選択して量子化手段１８-５から出力するセル出力割合量子化値１８-６とする。また、この動作と同時にセレクタ１８-５-１０は、“０”を選択し、量子化誤差保持手段１８-５-１３に前回計算時の量子化誤差として“０”を格納する。
【００２７】
一方、量子化誤差検出手段１８-５-６で小数が有り（量子化誤差が残っている）と判断されると、セレクタ１８-５-４は、入力値として整数部ビット１８-５-２に“１”を加算した値１８-５-５を選択して量子化手段１８-５から出力するセル出力割合量子化値１８-６とする。また、この動作と同時にセレクタ１８-５-１０は、量子化誤差計算計算手段１８-５-８より与えられる量子化誤差１８-５-９を選択して量子化誤差保持手段１８-５-１３に前回計算時の量子化誤差の値を格納する。この値は、次回の量子化時に量子化誤差１８-５-１４として出力し、前述の量子化誤差吸収手段１８-５-１の処理を再び行う。
【００２８】
次に、出力タイムスロット計算手段１８-７について説明する。
セルタイムスロットカウンタ１８-１０から出力する現在のセルタイムスロットの値１８-１１に量子化手段１８-５で量子化したセル出力割合値１８-６を加算して次にセルを出力するセルタイムスロットの値１８-８として出力タイムスロット格納手段１８-９に送出する。より具体的には、セルタイムスロットカウンタ１８-１０は、INF８から出力するセルタイムスロットの値をカウントし、例えば、現在のセルタイムスロットが"5"であるときに量子化手段１８-５から出力されたセル出力割合値１８-６が"2"である場合、セルタイムスロットカウンタが"7"になった時をセルを出力するセルタイムスロットとするものである。
【００２９】
セル出力タイムスロット保持手段１８-９は、上記出力タイムスロット計算手段１８-７の与える出力セルタイムスロット１８-８を複数のVC毎に保持する。この保持された出力タイムスロットは、スケジューラ１０内のセル出力制御部１９でセル出力判定をする際に使用され、ACRに近い値でセルが送出できるようにセルタイムスロットにセルが割当てられセルが出力される。
セルを出力した後は、次のセル出力タイムスロットを上記の構成と手順により計算する。
【００３０】
上述した本発明によるセル出力制御手段の動作について、LCR/ACR=1.2の場合を例にとり、さらに図面を用いて説明する。
図９は、本発明の量子化手段における量子化動作の様子を示す動作説明図、図１０は、通信装置が本発明のセル出力制御手段を用いた場合のセル出力の様子を示す動作説明図である。
量子化手段１８-５に入力されるセル出力割合値１８-４が1.2の場合、１回目の量子化計算時の前回からの量子化誤差１８-５-１４は、初期値の0である。量子化誤差吸収手段１８-５-１の出力の値は、整数部ビット１８-５-２が１で、小数部ビット１８-５-３が0.2である。量子化誤差計算値１８-５-９は、1から少数部の値0.2を引くので0.8となる。また、量子化値１８-６は“2”となる。従って、図１０で示すように、セル出力後の次のセル出力は、２セルタイムスロット後となる。2回目以降の量子化処理での各値は、図9に示す値となり、5回の量子化処理で誤差が吸収される。この間の量子化値１８−６は“１”であり、図１０に示すように、セルタイムスロット毎にセルが出力される。
【００３１】
すなわち、本発明のセル出力制御手段によれば、量子化誤差に対応して、６セルタイムスロット中に５個のセルをセル送出間隔を動的に変化させながら送出するので、 LCR/ACRの値が整数で無い場合でも、ACRの実際の値に近い転送レートでセル送信を行うことが可能なABRサービスが実現できるものである。以下では、本発明のセル出力制御・量子化処理の効果を、図10を用いて説明する。量子化誤差を吸収しない場合、その値を切り捨てる方法と切り上げる方法が考えられる。切り捨てた場合(図１０(b))、LCR/ACRが1回目の計算から全て"1"となりセルタイムスロット毎にセルが送出されるので輻輳が発生してしまう。また、切り上げた場合(図１０(c))、LCR/ACRが"2"となり２セルタイムスロット毎にしかセルが送出されないので、LCR/ACRの実際の値"1.2"がセルの送出に反映されずに、セル送出効率が落ちてしまう。本発明のようなセル出力制御を行えば、量子化誤差を吸収してセルタイムスロットTからT+5の区間でLCR/ACR=1.2のセル送出を実現できる。つまりACRの実際の値をセルの送出に反映できる。
【００３２】
【発明の効果】
本発明によれば、ABRトラフィッククラスに割り当てられたレート(ACR)からセルタイムスロットへの量子化計算をする時に、計算値とタイムスロットの単位時間との差を保持し、次回の計算に持ち回ることにより、ACRに準じたセルの出力割り当てができる。そして、ACRからセル出力タイムスロットを計算することができる。また、ACRのLCRに対する割合をセルタイムスロットへの量子化時、発生する量子化誤差を吸収することができる。すなわち、本発明のセル出力制御回路と制御方法によれば、ABRの目的である「ネットワーク内で輻輳させず、かつ、大きなレートでセルを送信する」ことを実現するためにセルタイムスロットにセルを動的に割当ててACRに近いレートでセルを出力可能とするセルのセル出力制御回路と制御方法が簡単に提供できる。
【図面の簡単な説明】
【図１】本発明のセル出力制御手段を適用する通信網の構成を示す網構成図である。
【図２】同じく、通信装置の概略構成を示すブロック構成図である。
【図３】同じく、通信装置のインタフェース部の構成を示すブロック構成図である。
【図４】本発明のセルタイムスロット割当手段の構成を示すブロック構成図である。
【図５】セル送信レート信号の構成を示すフレーム構成図である。
【図６】本発明のABR信号出力割合演算手段の構成を示すブロック構成図である。
【図７】同じく、テーブルの構成を示すテーブル構成図である。
【図８】本発明の量子化手段の構成を示すブロック構成図である。
【図９】同じく、量子化手段の動作を説明する動作説明図である。
【図１０】本発明のセル出力制御手段の動作を説明する動作説明図である。
【符号の説明】
１…公衆網(WAN)、 ２，３…パケットスイッチングシステム、
４，５…私設網(LAN)、 ６，７…端末、
８（8a〜8n,8a'〜8n'）…INF部、 ９…スイッチ、
１０…スケジューラ、１１…セルバッファ、１２…セレクタ、
１３…RMセル発生部、１４…RMセル終端部、１５…RMセル抽出・折り返し部、
１６…回線処理部、 １７…ACR計算部、
１８…セルタイムスロット割当部、
１８-１…ACR保持手段、 １８-３…ABRセル出力割合計算手段、
１８-５…量子化手段、 １８-７…出力タイムスロット計算手段、
１８-９…セル出力可能タイムスロット格納手段、
１８-１０…セルタイムスロットカウンタ、
１８-３-１…LCR/(1+m/512)テーブル、１８-３-４…シフト桁計算手段、
１８-３-６…シフトレジスタ、
１８-５-１…量子化誤差吸収手段、 １８-５-４…セレクタ、
１８-５-６…量子化誤差検出手段、 １８-５-８…量子化誤差計算手段、
１８-５-１３…量子化誤差保持手段、 １８-５-１５…＋１加算器、
１９…出力管理部、 ２７…マイクロプロセッサ。

Claims (12)

  1. 受信側装置からのトラフィックに関する情報に基づき、非同期転送モードのセルの出力レートを変更して前記セルの出力を行う通信装置であって、
    前記受信側装置から前記情報を受信すると、該情報に基づき許容セル出力レートを計算する計算手段と、
    前記受信側装置と前記通信装置との間で前記セルを転送する伝送路の容量と前記計算手段により求めた前記許容セル出力レートとの比に基づき、出力すべきセルのタイムスロット間隔を変化させながら複数のタイムスロットのいずれかにセルを割り当てる制御手段と、
    該割り当てに従い前記セルを前記伝送路に出力する出力手段と、
    を備えたことを特徴とする通信装置。
  2. 前記制御手段は、前記情報の内容が一定の期間、前記セルの割り当てを実行し、前記伝送路に出力されるセルの出力レートが前記許容セル出力レートに近づくことを特徴とする請求項１記載の通信装置。
  3. 受信側装置からのトラフィックに関する情報に基づき、非同期転送モードのセルの出力レートを変更して前記セルの出力を行う通信装置であって、
    前記受信側装置から前記情報を受信すると、該情報に基づき許容セル出力レートを計算する計算手段と、
    前記受信側装置と前記通信装置との間で前記セルを転送する伝送路の容量と前記計算手段により計算した前記許容セル送信レートとの比を整数値に量子化し、該量子化により生じた量子化誤差の値と前記整数値とに基づきセルの出力間隔を計算して複数のセルタイムスロットのうちのいずれかに出力すべきセルの出力間隔を変化させながらセルを割り当てる制御手段と、
    該割り当てに従い前記セルを前記伝送路に出力する出力手段と、
    を備えたことを特徴とする通信装置。
  4. 前記制御手段は、前記情報の内容が一定の期間、前記セルの割り当てを実行し、前記伝送路に出力されるセルの出力レートが前記許容セル出力レートに近づくことを特徴とする請求項３記載の通信装置。
  5. 受信側装置からのトラフィックに関する情報に基づき、非同期転送モードのセルの出力レートを変更して前記セルの出力を行う通信装置のセル出力制御方法であって、
    前記受信側装置と前記通信装置との間で前記セルを転送する伝送路の容量と前記許容セル出力レートとの比に基づき、出力すべきセルの出力タイムスロット間隔を変化させながら複数のセルタイムスロットのいずれかにセルを割り当て、前記割り当てに従い前記セルを前記伝送路に出力することを特徴とするセル出力制御方法。
  6. 前記情報の内容が一定の期間、前記セルの割り当てが実行され、前記伝送路に出力されるセルの出力レートが前記許容セル出力レートに近づくことを特徴とする請求項５記載のセル出力制御方法。
  7. 受信側装置からのトラフィックに関する情報に基づき、非同期転送モードのセルの出力レートを変更して前記セルの出力を行う通信装置のセル出力制御方法であって、
    前記受信側装置から前記情報を受信すると、該情報に基づき許容セル出力レートを計算する第１のステップと、
    前記受信側装置と前記通信装置との間で前記セルを転送する伝送路の容量と前記第１のステップにより計算した前記許容セル出力レートとの比を計算する第２のステップと、
    前記第２のステップの計算結果を整数値に量子化する第３のステップと、
    前記量子化により生じた量子化誤差の値と前記整数値とに基づき、セル出力間隔を決定する第４のステップと、
    前記セル出力間隔で複数のセルタイムスロット内で送出すべきセルの送出間隔を変化させながらセルを割り当てる第５のステップと、
    前記許容出力セルレートに対応してセルの出力間隔を変更した前記セルを前記伝送路に出力する第６のステップとを備えたことを特徴とするセル出力制御方法。
  8. 前記情報の内容が一定の期間、前記セルの割り当てが実行され、前記伝送路に出力されるセルの出力レートが前記許容セル出力レートに近づくことを特徴とする請求項７記載のセル出力制御方法。
  9. 受信側装置からのトラフィックに関する情報に基づき、非同期転送モードのセルの出力レートを変更して前記セルの出力を行う通信装置の出力制御回路であって、
    前記受信側装置から前記情報を受信すると、該情報に基づき許容セル出力レートを計算する計算手段と、
    前記受信側装置と前記通信装置との間で前記セルを転送する伝送路の容量と前記計算手段により求めた前記許容セル出力レートとの比に基づき、出力すべきセルのタイムスロット間隔を変化させながら複数のタイムスロットのいずれかにセルを割り当てる制御手段と、
    該割り当てに従い前記セルを前記伝送路に出力する出力手段と、
    を備えたことを特徴とする出力制御回路。
  10. 前記制御手段は、前記情報の内容が一定の期間、前記セルの割り当てを実行し、前記伝送路に出力されるセルの出力レートが前記許容セル出力レートに近づくことを特徴とする請求項９記載のセル出力制御回路。
  11. 受信側装置からのトラフィックに関する情報に基づき、非同期転送モードのセルの出力レートを変更して前記セルの出力を行う通信装置の出力制御回路であって、
    前記受信側装置から前記情報を受信すると、該情報に基づき許容セル出力レートを計算する計算手段と、
    前記受信側装置と前記通信装置との間で前記セルを転送する伝送路の容量と前記計算手段により計算した前記許容セル送信レートとの比を整数値に量子化し、該量子化により生じた量子化誤差の値と前記整数値とに基づきセルの出力間隔を計算して複数のセルタイムスロットのうちのいずれかに出力すべきセルの出力間隔を変化させながらセルを割り当てる制御手段と、
    該割り当てに従い前記セルを前記伝送路に出力する出力手段と、
    を備えたことを特徴とするセル出力制御回路。
  12. 前記制御手段は、前記情報の内容が一定の期間、前記セルの割り当てを実行し、前記伝送路に出力されるセルの出力レートが前記許容セル出力レートに近づくことを特徴とする請求項１１記載のセル出力制御回路。
JP5131496A 1996-03-08 1996-03-08 セル出力制御回路および制御方法 Expired - Fee Related JP3643637B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP5131496A JP3643637B2 (ja) 1996-03-08 1996-03-08 セル出力制御回路および制御方法
US08/810,733 US6002668A (en) 1996-03-08 1997-03-04 Cell output control apparatus and method
US09/093,265 US6108304A (en) 1996-03-08 1998-06-08 Packet switching network, packet switching equipment, and network management equipment
US09/382,669 US6330227B1 (en) 1996-03-08 1999-08-25 Cell output control apparatus and method
US09/410,562 US6512745B1 (en) 1996-03-08 1999-10-01 Packet switching network, packet switching equipment, and network management equipment
US09/945,692 US20030206525A1 (en) 1996-03-08 2001-09-05 Cell output control apparatus and method
US10/286,464 US7046630B2 (en) 1996-03-08 2002-11-01 Packet switching network, packet switching equipment and network management equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5131496A JP3643637B2 (ja) 1996-03-08 1996-03-08 セル出力制御回路および制御方法

Publications (2)

Publication Number Publication Date
JPH09247169A JPH09247169A (ja) 1997-09-19
JP3643637B2 true JP3643637B2 (ja) 2005-04-27

Family

ID=12883465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5131496A Expired - Fee Related JP3643637B2 (ja) 1996-03-08 1996-03-08 セル出力制御回路および制御方法

Country Status (2)

Country Link
US (3) US6002668A (ja)
JP (1) JP3643637B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190733A (ja) 1996-12-25 1998-07-21 Hitachi Ltd Ｉｐスイッチ、該ｉｐスイッチに用いるインターフェース回路及びａｔｍスイッチ、及びｉｐスイッチネットワークシステム
US6108304A (en) * 1996-03-08 2000-08-22 Abe; Hajime Packet switching network, packet switching equipment, and network management equipment
JP3643637B2 (ja) 1996-03-08 2005-04-27 株式会社日立コミュニケーションテクノロジー セル出力制御回路および制御方法
JP3359499B2 (ja) * 1996-06-28 2002-12-24 沖電気工業株式会社 送出トラヒック制御装置
US6046999A (en) 1996-09-03 2000-04-04 Hitachi, Ltd. Router apparatus using ATM switch
US5991265A (en) * 1996-12-02 1999-11-23 Conexant Systems, Inc. Asynchronous transfer mode system and method
US6377574B1 (en) 1997-10-24 2002-04-23 Hitachi, Ltd. Packet switch and method for relaying management cells and data cells in a form of IP packet
JPH11261566A (ja) * 1998-03-09 1999-09-24 Fujitsu Ltd 画像伝送装置
US6389019B1 (en) * 1998-03-18 2002-05-14 Nec Usa, Inc. Time-based scheduler architecture and method for ATM networks
JP3609256B2 (ja) * 1998-05-19 2005-01-12 株式会社日立製作所 ネットワーク管理装置，ノード装置及びネットワーク管理システム
JP2000209565A (ja) * 1999-01-19 2000-07-28 Fujitsu Ltd 画像配信方法及び画像配信システム
US7110358B1 (en) * 1999-05-14 2006-09-19 Pmc-Sierra, Inc. Method and apparatus for managing data traffic between a high capacity source and multiple destinations
JP4356216B2 (ja) * 2000-08-23 2009-11-04 沖電気工業株式会社 通信接続装置およびその通信速度調整方法
AU2003206111A1 (en) * 2002-02-06 2003-09-02 Wintegra Ltd. Dynamic adjustment of aal2 timer cu in voice and data multiplexing over aal2 connections
CN100370882C (zh) * 2004-11-05 2008-02-20 华为技术有限公司 专线用户的实现方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551833A (en) * 1983-08-10 1985-11-05 At&T Bell Laboratories Distributed monitoring of packet transmission delay
JP2947956B2 (ja) * 1991-03-05 1999-09-13 株式会社日立製作所 スイッチングシステム
JP2753254B2 (ja) * 1988-04-06 1998-05-18 株式会社日立製作所 パケツト交換システム
US5119367A (en) * 1988-10-28 1992-06-02 Oki Electric Industry Co., Ltd. Method and a node circuit for routing bursty data
JPH02220531A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 呼接続制御方式および流量監視方式
JP2950627B2 (ja) * 1991-02-15 1999-09-20 株式会社日立製作所 非同期転送モードにおける加入者線伝送路容量表示方式
US5509001A (en) * 1991-10-18 1996-04-16 Fujitsu Limited Apparatus and method for controlling cells input to ATM network
US5313454A (en) * 1992-04-01 1994-05-17 Stratacom, Inc. Congestion control for cell networks
JP3211833B2 (ja) * 1993-07-21 2001-09-25 富士通株式会社 Ａｔｍ交換機
US5457687A (en) * 1993-09-02 1995-10-10 Network Equipment Technologies, Inc. Method and apparatus for backward explicit congestion notification (BECN) in an ATM network
US5515359A (en) * 1994-08-26 1996-05-07 Mitsubishi Electric Research Laboratories, Inc. Credit enhanced proportional rate control system
JP3224963B2 (ja) * 1994-08-31 2001-11-05 株式会社東芝 ネットワーク接続装置及びパケット転送方法
KR0161613B1 (ko) * 1994-09-02 1998-12-01 가나이 쓰토무 Atm 인터페이스 및 섀핑 방법
JPH08163145A (ja) * 1994-12-08 1996-06-21 Nec Corp Ａｔｍ交換機のトラフィックシェーピング方法とその装置
JPH08167907A (ja) * 1994-12-15 1996-06-25 Nec Corp Ａｔｍセル交換装置
US5675576A (en) * 1995-06-05 1997-10-07 Lucent Technologies Inc. Concestion control system and method for packet switched networks providing max-min fairness
EP0748086A1 (en) * 1995-06-09 1996-12-11 Siemens Aktiengesellschaft Method for scheduling message cells leaving an ATM node
WO1997004552A1 (en) * 1995-07-19 1997-02-06 Fujitsu Network Communications, Inc. Point-to-multipoint transmission using subqueues
JPH09181740A (ja) * 1995-10-26 1997-07-11 Hitachi Ltd ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム
US5546377A (en) * 1995-10-31 1996-08-13 Digital Equipment Corporation Efficient distributed method for computing max-min fair rates of a limited resource in ATM networks
US5751697A (en) * 1995-12-06 1998-05-12 Pmc-Sierra, Inc. Allowed cell rate reciprocal approximation in rate-based available bit rate schedulers
US5745477A (en) * 1996-01-25 1998-04-28 Mitsubishi Electric Information Technology Center America, Inc. Traffic shaping and ABR flow control
JP3643637B2 (ja) * 1996-03-08 2005-04-27 株式会社日立コミュニケーションテクノロジー セル出力制御回路および制御方法
JP3359499B2 (ja) * 1996-06-28 2002-12-24 沖電気工業株式会社 送出トラヒック制御装置

Also Published As

Publication number Publication date
US20030206525A1 (en) 2003-11-06
US6002668A (en) 1999-12-14
US6330227B1 (en) 2001-12-11
JPH09247169A (ja) 1997-09-19

Similar Documents

Publication Publication Date Title
JP3643637B2 (ja) セル出力制御回路および制御方法
KR100293920B1 (ko) 비동기전송모드의사용자망접속인터페이스의트래픽제어장치및방법
US5812527A (en) Simplified calculation of cell transmission rates in a cell based netwook
US6633543B1 (en) Multicast flow control
US5777984A (en) Method and apparatus for controlling cell transmission rate in a cell based network in the presence of congestion
EP0384758A2 (en) Call admission control method and cell flow monitoring method in the same method
WO1997035407A1 (en) Atm traffic management device
EP0498407B1 (en) Congestion relieving system in a communication system
EP0788288A2 (en) Flow control in a cell switched communication system
JPH1023040A (ja) 可変ビットレートスケジューラ
JPH10262064A (ja) 複数回線終端装置及び複数回線終端装置のｏａｍ処理方法
JPH10262050A (ja) Ａｔｍ交換機およびａｔｍ通信システム
US6574220B1 (en) Traffic shaper that accommodates maintenance cells without causing jitter or delay
US6307866B1 (en) Broadband telecommunications system
US6859436B2 (en) Bandwidth control method, cell transmitting apparatus, and traffic control system
EP0481447A2 (en) Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes
US6510165B1 (en) Band controlling apparatus
CA2295621C (en) Method for optimizing the workload on connection sections given abr traffic
KR970002790B1 (ko) 비동기 전송 모드에서의 호출 파티 서브 어드레스 메세지 생성방법
KR0129598B1 (ko) 비동기 전송 모드에서의 피호출 파티 서브 어드레스 메세지 생성방법
JP3636425B2 (ja) 交換装置
AU703403B2 (en) Method and apparatus for asynchronous transfer mode (ATM) network
KR19980027424A (ko) 비동기 전송모드 공중망의 ABR/ABT 전송능력 상호운용을 위한 인터워킹(Interworking) 제어장치 및 방법
Habib Performance analysis of flow control algorithms in asynchronous transport mode broadband networks
Clark et al. QoS-based provisioning of ATM services over DAMA-controlled SATCOM networks

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees