JPH09247138A - 同期回路 - Google Patents

同期回路

Info

Publication number
JPH09247138A
JPH09247138A JP8049865A JP4986596A JPH09247138A JP H09247138 A JPH09247138 A JP H09247138A JP 8049865 A JP8049865 A JP 8049865A JP 4986596 A JP4986596 A JP 4986596A JP H09247138 A JPH09247138 A JP H09247138A
Authority
JP
Japan
Prior art keywords
synchronization
circuit
synchronization pattern
signal
pattern matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8049865A
Other languages
English (en)
Inventor
Nobuhiro Hara
信博 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8049865A priority Critical patent/JPH09247138A/ja
Publication of JPH09247138A publication Critical patent/JPH09247138A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 迅速かつ効率的に同期を確立する同期回路を
提供することである。 【解決手段】 複数の同期パターン照合部19,20を
備え、ともに同期パターン検出回路13より検出パルス
を入力する。また、同期パターン照合部20は、動作制
御回路14から同期検出実行信号を入力することによっ
て、動作を開始する。さらに競合制御回路30は、2つ
の同期パターン照合部19,20が同時動作をする場合
に、後にその同時動作を開始した同期パターン照合部を
待機状態とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、同期回路に関し、
たとえば、CATVのような通信手段を有するシステム
において受信機側の同期確立などに有用なものである。
【0002】
【従来の技術】図3は、従来の一般的な同期回路の構成
を示すブロック図であり、図4は、図3に示される同期
回路の正常な動作を説明するためのタイミング図であ
る。以下において、これらの図を参照して従来の一般的
な同期回路について説明する。
【0003】図3の同期パターン検出回路1に入力され
るデータ信号は、図4(a)に示されるように、その送
信データ3の中に、一定周期5で特定のビットパターン
を構成する同期信号4を有する。そして、同期パターン
検出回路1は、入力されるデータ信号から上記同期信号
4を検出して、その検出と同一タイミングで図4(b)
に示されるような検出パルスを発生する。この検出パル
スは同期パターン比較回路9および周期カウンタ7に入
力され、周期カウンタ7は入力される最初のパルスによ
って基準パルスを生成して同期パターン比較回路9に供
給する。
【0004】ここで、検出パルスおよび基準パルスの位
相が同期パターン比較回路9によって同一なものと確認
された場合は、同期パターン比較回路9は、図4(d)
に示されるような比較結果パルスを発生する。そして、
その比較結果パルスは、保護カウンタ11に入力され、
保護カウンタ11は所定の回数比較結果パルスをカウン
トすることによって、入力されるデータが正規の送信デ
ータであることを確認し、同期の確立ができたことを示
す信号を以後の処理回路に出力する。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
一般的な同期回路には、上記のように、周期カウンタ
7、同期パターン比較回路9、および保護カウンタ11
からなる同期パターン照合部12が1つしかないため、
入力されるデータ内に正規の同期信号の他にそれと同様
な疑似同期信号が混在している場合は、同期パターン比
較回路9が同期信号を誤認するため、周期カウンタ7お
よび保護カウンタ11の動作が中断され、結果として同
期パターン照合部12が待機状態となって同期の確立に
要する時間にロスを生じることがあった。
【0006】本願発明は、このような問題点を解決する
ためになされたもので、より迅速に同期を確立すること
のできる同期回路を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1に係る同期回路
は、同期パターン検出手段と、第1の同期パターン照合
手段と、第2の同期パターン照合手段と、同期確立手段
とを備える。ここで、同期パターン検出手段は、同期信
号が重畳されたデータ信号を受けて同期信号を検出し、
同期信号に対応したパルスを発生させる。また、第1お
よび第2の同期パターン照合手段はともに、上記パルス
と基準パルスの位相が一致するか否かを確認する。ま
た、同期確立手段は、一方の同期パターン照合手段が上
記パルスと基準パルスの位相の一致を確認した場合に
は、他方の同期パターン照合手段の動作を停止させるも
のである。
【0008】この同期回路によれば、1つの同期パター
ン照合手段が誤動作しても、他の同期パターン照合手段
によって同期確立のための動作が継続される。
【0009】請求項2に係る同期回路は、請求項1に記
載の同期回路であって、第2の同期パターン照合手段
は、第1の同期パターン照合手段よりも後にその動作を
開始するものである。
【0010】この同期回路によれば、2つの同期パター
ン照合手段が同一タイミングで動作を開始することが回
避される。
【0011】請求項3に係る同期回路は、請求項2に記
載の同期回路であって、競合制御手段をさらに備えるも
のである。ここで、競合制御手段は、第1の同期パター
ン照合手段と第2の同期パターン照合手段が、ともに同
一の同期信号に対応して同じ動作を行なう場合には、上
記パルスと基準パルスの位相の一致を後から確認する同
期パターン照合手段の動作を中断させる。
【0012】この同期回路によれば、2つの同期パター
ン照合手段がその動作中において、同一の同期信号に対
応して同じ動作をすることが回避される。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳しく説明する。なお、図中同一符号は同一
または相当部分を示す。
【0014】図1は、本発明の実施の形態に係る同期回
路の構成を示すブロック図である。図1に示されるよう
に、本実施の形態に係る同期回路は、同期パターン検出
回路13と、2つの同期パターン照合部19,20と、
競合制御回路30と、確立結果出力回路32とを備え
る。
【0015】ここで、同期パターン検出回路13は、入
力されるデータ信号の中から同期信号を検出して、その
同期信号に対応するパルスを同期信号を検出したタイミ
ングで発生させ、動作制御回路14,15へ供給する。
【0016】また、同期パターン照合部19は、動作制
御回路14と、停止制御回路31と、周期カウンタ24
と、同期パターン比較回路16と、保護カウンタ28と
を含む。この動作制御回路14は、同期パターン検出回
路13より検出パルスを受けることによって、その検出
パルスとともに動作開始許可信号を同期パターン比較回
路16に出力し、また、動作制御回路15には動作制御
回路14が動作中であることを示す同期検出実行信号を
出力する。また、停止制御回路31は、競合制御回路3
0からの停止信号を受けて動作制御回路14の動作を停
止させる。また、周期カウンタ24は、動作制御回路1
4から出力される動作開始許可信号を受けて基準パルス
を発生し、同期パターン比較回路16に出力する。ま
た、同期パターン比較回路16は、動作制御回路14か
ら入力される検出パルスと周期カウンタ24から入力さ
れる基準パルスとを比較して、それらの位相が一致する
場合には比較結果パルスを保護カウンタ28に出力する
とともに、それらの位相が一致しない場合は、停止制御
回路31、周期カウンタ24および保護カウンタ28に
それぞれの動作を中断させるためのリセット信号を出力
する。また、保護カウンタ28は、同期パターン比較回
路16から入力される比較結果パルスをカウントし、所
定回数カウントした場合には同期を確立したとして同期
確立信号を確立結果出力回路32に出力する。そしてま
た、保護カウンタ28は、比較結果パルスをカウントし
ている状況を示す信号を競合制御回路30に出力する。
【0017】一方、同期パターン照合部20は、上記同
期パターン照合部19と同様な構成をなすが、その中の
動作制御回路15は、動作制御回路14から同期検出実
行信号を受けることにより初めて同期パターン検出回路
13から出力される検出パルスを入力するものである。
【0018】また、競合制御回路30は、保護カウンタ
28,29からカウント状況を示す信号を受け、2つの
同期パターン照合部19,20が同一の同期信号に対応
して同じ動作を行なっていると判断した場合には、同期
パターン検出回路13で発生された検出パルスと周期カ
ウンタで発生された基準パルスの位相の一致を時間的に
後から確認した同期パターン照合部の動作を中断させる
ため、該当する停止制御回路へ停止信号を出力する。
【0019】また、確立結果出力回路32は、同期を確
立した同期パターン照合部の保護カウンタから同期確立
信号を入力して、その同期を確立した同期パターン照合
部以外の同期パターン照合部の動作を強制的に停止させ
るための信号を競合制御回路30へ出力する。そしてま
た、確立結果出力回路32は保護カウンタから入力した
同期確立信号を、他の回路に出力する。
【0020】次に、上記本発明の実施の形態に係る同期
回路の動作を説明する。まず、図4(a)に示されるよ
うな正規の送信データ3が入力された場合を説明する。
同期パターン検出回路13は、入力された送信データ3
の中において同期信号4を検出して、図4(b)に示さ
れる検出パルスを出力する。そして、この検出パルス
は、動作制御回路14および動作制御回路15に入力さ
れ、動作制御回路14は、周期カウンタ24と同期パタ
ーン比較回路16に動作開始許可信号を出力するととも
に同期パターン比較回路16にその検出パルスを出力す
る。一方、動作制御回路15は、動作制御回路14から
の同期検出実行信号を受けることによって初めて同期パ
ターン検出回路13からの検出パルスを入力するため、
同期パターン照合部20の動作は同期パターン照合部1
9よりも後に開始される。
【0021】ここで、同期パターン比較回路16は、動
作開始許可信号を受けることによって周期カウンタ24
が発生した基準パルスと、動作制御回路14から入力し
た検出パルスとを比較して、それらのパルスが同位相を
有すると確認した場合は、保護カウンタ28に比較結果
パルスを出力する。そして、保護カウンタ28は入力さ
れた比較結果パルスをカウントする。また、保護カウン
タ28は、そのカウント状況を示す信号を競合制御回路
30に出力する。以上の動作は、同期パターン照合部2
0でも同様に行なわれるが、この場合は同期パターン照
合部19と同期パターン照合部20が同一の同期信号4
に基づいて同じタイミングで動作するため、競合制御回
路30は、停止制御回路34へ停止信号を出力する。こ
れにより、停止制御回路34は、動作制御回路15の動
作を停止させ、次の同期信号4が同期パターン検出回路
13で検出されるまでの間、同期パターン照合部20が
待機状態となる。
【0022】そして、このような制御が繰返される間
に、保護カウンタ28によって規定回数同期パターン比
較回路16からの正常な比較結果パルスがカウントされ
ると、同期確立信号が保護カウンタ28から確立結果出
力回路32へ供給され、確立結果出力回路32は、以後
の処理回路へ同期確立信号を出力するとともに、競合制
御回路30へ同期パターン照合部20の動作を強制的に
停止させるための信号を出力する。
【0023】次に、図2(a)に示されるような疑似同
期信号22を含む送信データ21が、同期パターン検出
回路13に入力された場合を説明する。ここで、同期パ
ターン検出回路13は、入力された送信データ21の中
において、まず最初に疑似同期信号22を検出して正規
の同期信号23と誤認したとする。このとき、動作制御
回路14には、この疑似同期信号22に基づく検出パル
スが供給されるため、同期パターン照合部19は誤動作
を開始してしまう。
【0024】具体的には、同期パターン照合部19の中
の周期カウンタ24は、疑似同期信号22に基づく動作
開始許可信号を動作制御回路14より入力して図2
(b)に示される基準パルスを発生させる。そして、同
期パターン比較回路16は、動作制御回路14から入力
される動作開始許可信号によってその動作を開始し、入
力される検出パルスと上記基準パルスとを比較する。と
ころが図2(a),(b)に示されるように、時刻Ta
において送信データ21には同期信号が存在しないた
め、対応する検出パルスと基準パルスの位相が一致しな
いことが認められる。これにより同期パターン比較回路
16は、誤動作を止めるべく、停止制御回路31、周期
カウンタ24、保護カウンタ28にそれぞれ動作を中断
させるためのリセット信号を出力する。
【0025】そして次に、同期パターン検出回路13に
は、疑似同期信号22の入力以降に正規の同期信号23
が入力される。このとき、動作制御回路15は、動作制
御回路14から同期検出実行信号を入力しているため、
この信号に基づく検出パルスは動作制御回路15に入力
され、同期パターン照合部20の動作が開始される。
【0026】この場合の以後の動作は、上記の正規の送
信データが同期パターン検出回路13に入力された場合
と同様なものとなる。しかしここで、同期パターン照合
部19は、図2(a)に示される2周期目の同期信号2
7に基づいて同期パターン照合部20と同じタイミング
で動作を開始してしまう。このとき、同期パターン照合
部19内の保護カウンタ28は、まだ動作していないの
に対して、同期パターン照合部20内の保護カウンタ2
9は既に動作中であるため、競合制御回路30は、既に
同期確立のための動作を行なっている同期パターン照合
部20を優先させるべく、同期パターン照合部19内の
停止制御回路31へ停止信号を出力する。これにより、
同期パターン照合部19は待機状態とされる。
【0027】そして、このような制御が繰返される間
に、いずれかの保護カウンタ28,29で、規定回数同
期パターン比較回路からの正常な比較結果パルスがカウ
ントされた後は、正規の送信データ3が同期パターン検
出回路13に入力された上記の場合と同様な動作を行な
う。すなわち、規定回数正常な比較結果パルスをカウン
トした保護カウンタからは、同期確立信号が確立結果出
力回路32へ出力され、確立結果出力回路32は、同期
確立信号を他の回路に出力するとともに、同期確立がで
きなかった同期パターン照合部を停止させるため、停止
信号を競合制御回路30へ出力する。そして、停止信号
を受けた競合制御回路30は、同期確立ができなかった
同期パターン照合部の停止制御回路へ停止信号を出力
し、これにより強制的に同期確立ができなかった同期パ
ターン照合部の動作を停止させる。
【0028】また、以上の同期回路は各同期パターン照
合部の回路規模が比較的小さいため、プログラマブルな
デバイスに適用する上においても便宜的なものであると
いう特徴を有するものと言える。
【0029】なお、上記実施の形態においては、同期パ
ターン照合部を2つ備える同期回路について説明した
が、他の実施の形態として同期パターン照合部を3つ以
上備えるものも同様に考えられる。
【0030】
【発明の効果】請求項1に係る同期回路によれば、2つ
の同期パターン照合手段を備え、その一方が誤動作して
も他の同期パターン照合手段が同期確立のための正常な
動作を継続するため、入力されるデータ信号の中の疑似
的な同期信号の多少によらず、より迅速に同期を確立す
ることができる。
【0031】請求項2および請求項3に係る同期回路に
よれば、複数の同期パターン照合手段の同時動作を回避
することができるため、効率的かつ安定して同期を確立
することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る同期回路の構成を示
すブロック図である。
【図2】図1に示される同期回路に疑似同期信号を含む
送信データが入力された場合の動作を説明するためのタ
イミング図である。
【図3】従来の一般的な同期回路の構成を示すブロック
図である。
【図4】図3に示される同期回路の正常な動作を説明す
るためのタイミング図である。
【符号の説明】
13 同期パターン検出回路 14,15 動作制御回路 16,33 同期パターン比較回路 19,20 同期パターン照合部 24,25 周期カウンタ 28,29 保護カウンタ 30 競合制御回路 31,34 停止制御回路 32 確立結果出力回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 同期信号が重畳されたデータ信号を受け
    て前記同期信号を検出し、前記同期信号に対応したパル
    スを発生させる同期パターン検出手段と、 前記パルスと基準パルスの位相が一致するか否かを確認
    する第1の同期パターン照合手段と、 前記パルスと前記基準パルスの位相が一致するか否かを
    確認する第2の同期パターン照合手段と、 一方の前記同期パターン照合手段が前記パルスと前記基
    準パルスの位相の一致を確認した場合には、他方の前記
    同期パターン照合手段の動作を停止させる同期確立手段
    とを備える同期回路。
  2. 【請求項2】 前記第2の同期パターン照合手段は、前
    記第1の同期パターン照合手段よりも後にその動作を開
    始する、請求項1に記載の同期回路。
  3. 【請求項3】 前記第1の同期パターン照合手段と前記
    第2の同期パターン照合手段が、ともに同一の前記同期
    信号に対応して同じ動作を行なう場合には、前記パルス
    と前記基準パルスの位相の一致を後から確認する同期パ
    ターン照合手段の動作を中断させることとする競合制御
    手段をさらに備える、請求項2に記載の同期回路。
JP8049865A 1996-03-07 1996-03-07 同期回路 Withdrawn JPH09247138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8049865A JPH09247138A (ja) 1996-03-07 1996-03-07 同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8049865A JPH09247138A (ja) 1996-03-07 1996-03-07 同期回路

Publications (1)

Publication Number Publication Date
JPH09247138A true JPH09247138A (ja) 1997-09-19

Family

ID=12842953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8049865A Withdrawn JPH09247138A (ja) 1996-03-07 1996-03-07 同期回路

Country Status (1)

Country Link
JP (1) JPH09247138A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013092380A (ja) * 2011-10-24 2013-05-16 Toshiba Corp 受信装置
US9852522B2 (en) 2014-03-17 2017-12-26 Sony Interactive Entertainment Inc. Image decoder, graphics processing system, image decoding method, and graphics processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013092380A (ja) * 2011-10-24 2013-05-16 Toshiba Corp 受信装置
US9852522B2 (en) 2014-03-17 2017-12-26 Sony Interactive Entertainment Inc. Image decoder, graphics processing system, image decoding method, and graphics processing method

Similar Documents

Publication Publication Date Title
JP3424901B2 (ja) 多重系制御装置の同期方式および同期方法
JP3863935B2 (ja) ネットワークの初期化方法およびその使用方法
JPH10224338A (ja) 同期検出回路
JPH09247138A (ja) 同期回路
KR100256097B1 (ko) 시리얼 버스 제어기
US7349511B2 (en) Synchronous network
JP2003218871A (ja) ポーリング装置および通信装置
KR100212050B1 (ko) 디지탈 교환기의 동기소스 감시 및 선택방식과 그 회로
JP3132657B2 (ja) クロック切替回路
JP2762855B2 (ja) フレーム同期保護回路
JP2588290B2 (ja) データ入出力システム
US6885714B1 (en) Independently roving range control
JPH10290221A (ja) 同期保護装置
JP2655457B2 (ja) フレーム同期保護回路
JP2985180B2 (ja) 無線通信装置
KR100317932B1 (ko) 위상동기루프장치의 클럭 선택회로
JP3906373B2 (ja) クロック同期型バス用ボード
JP2690640B2 (ja) クロック抜け検出回路
JP2576273B2 (ja) 同期保護回路
JPH07250056A (ja) フレーム同期回路
JPH0923352A (ja) 水平同期検出回路
JPS59131253A (ja) 二重化時分割通話路の動作照合試験方式
JPH0951348A (ja) スター型通信システム
KR19990061869A (ko) 교환기에서 슬레이브카드의 에러검출장치
JPH0744557B2 (ja) ループ障害処理方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603