JPH09246892A - ゲイン切換え増幅回路 - Google Patents
ゲイン切換え増幅回路Info
- Publication number
- JPH09246892A JPH09246892A JP8045135A JP4513596A JPH09246892A JP H09246892 A JPH09246892 A JP H09246892A JP 8045135 A JP8045135 A JP 8045135A JP 4513596 A JP4513596 A JP 4513596A JP H09246892 A JPH09246892 A JP H09246892A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier circuit
- gain
- resistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stereophonic System (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuit For Audible Band Transducer (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
【課題】 レベルの異なる複数種類のアナログ入力信号
を増幅するゲイン切換え増幅回路を簡単な構成にして、
アナログ入力回路のコストダウンおよび省スペース化を
図る。 【解決手段】 正相増幅器３のオペアンプ３１の正相入
力端子（＋）にアナログ信号を入力する。オペアンプ３
１の逆相入力端子（−）に抵抗器３５，３６を接続して
接地する。一つのトランジスタ５を設ける。トランジス
タ５のコレクタを抵抗器３５，３６の接続点に接続し、
エミッタを接地する。Ａ／Ｄコンバータ２で増幅電圧レ
ベルからアナログ入力信号の種類を検出し、アナログ入
力信号の種類に応じてＣＰＵ４でトランジスタ５をオン
／オフして増幅器３のゲインを切り換える。トランジス
タ５がオフのときのベースとコレクタ間の電圧ＶBCを、
ＶBC≪０．６Ｖに設定し、ベースとコレクタ間の電流が
略０となるようにして、増幅回路３の出力を実質的に無
歪みとする。
を増幅するゲイン切換え増幅回路を簡単な構成にして、
アナログ入力回路のコストダウンおよび省スペース化を
図る。 【解決手段】 正相増幅器３のオペアンプ３１の正相入
力端子（＋）にアナログ信号を入力する。オペアンプ３
１の逆相入力端子（−）に抵抗器３５，３６を接続して
接地する。一つのトランジスタ５を設ける。トランジス
タ５のコレクタを抵抗器３５，３６の接続点に接続し、
エミッタを接地する。Ａ／Ｄコンバータ２で増幅電圧レ
ベルからアナログ入力信号の種類を検出し、アナログ入
力信号の種類に応じてＣＰＵ４でトランジスタ５をオン
／オフして増幅器３のゲインを切り換える。トランジス
タ５がオフのときのベースとコレクタ間の電圧ＶBCを、
ＶBC≪０．６Ｖに設定し、ベースとコレクタ間の電流が
略０となるようにして、増幅回路３の出力を実質的に無
歪みとする。
Description
【０００１】
【発明の属する技術分野】本発明は、電子楽器等におい
てレベルの異なる複数種類のアナログ入力信号を増幅す
るゲイン切換え増幅回路に関する。
てレベルの異なる複数種類のアナログ入力信号を増幅す
るゲイン切換え増幅回路に関する。
【０００２】
【従来の技術】従来、電子楽器などにおけるアナログ入
力信号を増幅するアナログ入力回路として、一つの入力
端子を例えばマイク入力とライン入力の２種類のアナロ
グ信号の入力用に併用するものがある。しかし、これら
のアナログ入力信号は電圧レベルが異なっているので、
信号の種類に応じて増幅回路のゲインを切り換える必要
がある。
力信号を増幅するアナログ入力回路として、一つの入力
端子を例えばマイク入力とライン入力の２種類のアナロ
グ信号の入力用に併用するものがある。しかし、これら
のアナログ入力信号は電圧レベルが異なっているので、
信号の種類に応じて増幅回路のゲインを切り換える必要
がある。
【０００３】このため、従来は、例えば図３に示したよ
うに、オペアンプ１０、抵抗器２０，３０，４０により
正相増幅回路（非反転増幅回路）を構成し、この正相増
幅回路の逆相入力端子（−）とアース間の抵抗値をスイ
ッチ回路５０で切り換えることにより、正相増幅回路の
ゲインを切り換えるようにしている。
うに、オペアンプ１０、抵抗器２０，３０，４０により
正相増幅回路（非反転増幅回路）を構成し、この正相増
幅回路の逆相入力端子（−）とアース間の抵抗値をスイ
ッチ回路５０で切り換えることにより、正相増幅回路の
ゲインを切り換えるようにしている。
【０００４】なお、抵抗器２０，３０，４０の各抵抗値
をそれぞれＲ１，Ｒ２，Ｒ３とすると、この正相増幅回
路のゲインは、スイッチ回路５０がオフのとき次式
（１）のＡ１になり、スイッチ回路５０がオンのとき次
式（２）のＡ２になる。
をそれぞれＲ１，Ｒ２，Ｒ３とすると、この正相増幅回
路のゲインは、スイッチ回路５０がオフのとき次式
（１）のＡ１になり、スイッチ回路５０がオンのとき次
式（２）のＡ２になる。
【０００５】 Ａ１＝（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３） … （１） Ａ２＝（Ｒ２＋Ｒ３）／Ｒ２ … （２）
【０００６】
【発明が解決しようとする課題】ところで、図３ではス
イッチ回路５０を単なるスイッチ記号で図示してある
が、上記のような正相増幅回路においては、逆相入力端
子に別回路を接続することによる入力信号への影響を無
くす必要上、スイッチ回路５０は理想的な特性を持つア
ナログスイッチとしてＩＣ等で構成されている。
イッチ回路５０を単なるスイッチ記号で図示してある
が、上記のような正相増幅回路においては、逆相入力端
子に別回路を接続することによる入力信号への影響を無
くす必要上、スイッチ回路５０は理想的な特性を持つア
ナログスイッチとしてＩＣ等で構成されている。
【０００７】このため、従来のアナログ入力回路はコス
ト高となるという問題がある。また、スイッチ回路５０
を接続するリード線の長さも制約を受けるので、スイッ
チ回路５０は装置の内部に配設する必要があり、その配
設位置も制限を受けることになり、実装スペースの点で
も問題がある。
ト高となるという問題がある。また、スイッチ回路５０
を接続するリード線の長さも制約を受けるので、スイッ
チ回路５０は装置の内部に配設する必要があり、その配
設位置も制限を受けることになり、実装スペースの点で
も問題がある。
【０００８】本発明は、簡単な構成で増幅回路のゲイン
切換えを行えるようにして、アナログ入力回路のコスト
ダウンおよび省スペース化を図ることを課題とする。
切換えを行えるようにして、アナログ入力回路のコスト
ダウンおよび省スペース化を図ることを課題とする。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めになした本発明のゲイン切換え増幅回路は、レベルが
異なる複数のアナログ信号を増幅するためのゲイン切換
え増幅回路であって、オペアンプの逆相入力端子と出力
端子との間に第１の抵抗を設けるとともに該逆相入力端
子とアースの間に第２および第３の抵抗を直列に設け、
該オペアンプの正相入力端子に前記アナログ信号を入力
するようにした正相増幅回路と、エミッタがアースに接
続されたトランジスタであって上記正相増幅回路の上記
第２と第３の抵抗の間にコレクタが接続された一つのト
ランジスタとを備え、上記トランジスタがオフのとき該
トランジスタのベースとコレクタ間の電流が略０となる
ように上記第３の抵抗に係る電圧を設定するようにした
ことを特徴とする。
めになした本発明のゲイン切換え増幅回路は、レベルが
異なる複数のアナログ信号を増幅するためのゲイン切換
え増幅回路であって、オペアンプの逆相入力端子と出力
端子との間に第１の抵抗を設けるとともに該逆相入力端
子とアースの間に第２および第３の抵抗を直列に設け、
該オペアンプの正相入力端子に前記アナログ信号を入力
するようにした正相増幅回路と、エミッタがアースに接
続されたトランジスタであって上記正相増幅回路の上記
第２と第３の抵抗の間にコレクタが接続された一つのト
ランジスタとを備え、上記トランジスタがオフのとき該
トランジスタのベースとコレクタ間の電流が略０となる
ように上記第３の抵抗に係る電圧を設定するようにした
ことを特徴とする。
【００１０】
【作用】本発明のゲイン切換え増幅回路において、トラ
ンジスタのオン／オフに応じて第２の抵抗と第３の抵抗
によりオペアンプのゲインが切り換えられる。また、ト
ランジスタがオフのときベースとコレクタ間の電流が略
０となるように設定されているので、オペアンプに入力
される信号に対するトランジスタの影響が無くなる。そ
して、スイッチとして一つのトランジスタを用いている
のでコストダウンおよび省スペースが図れる。
ンジスタのオン／オフに応じて第２の抵抗と第３の抵抗
によりオペアンプのゲインが切り換えられる。また、ト
ランジスタがオフのときベースとコレクタ間の電流が略
０となるように設定されているので、オペアンプに入力
される信号に対するトランジスタの影響が無くなる。そ
して、スイッチとして一つのトランジスタを用いている
のでコストダウンおよび省スペースが図れる。
【００１１】なお、上記トランジスタのオン／オフの切
換をＣＰＵ等の制御ロジックで制御して、正相増幅回路
のゲインを切り換えるようにしてもよい。例えば、正相
増幅回路の出力レベルを検出し、この正相増幅回路のゲ
インをそのときのアナログ入力信号に適したゲインに切
り換えることができる。また、設定スイッチ等でアナロ
グ入力信号の種類を設定し、この設定されたアナログ入
力信号に適したゲインとなるように制御ロジックでゲイ
ンを切換え設定するようにしてもよい。
換をＣＰＵ等の制御ロジックで制御して、正相増幅回路
のゲインを切り換えるようにしてもよい。例えば、正相
増幅回路の出力レベルを検出し、この正相増幅回路のゲ
インをそのときのアナログ入力信号に適したゲインに切
り換えることができる。また、設定スイッチ等でアナロ
グ入力信号の種類を設定し、この設定されたアナログ入
力信号に適したゲインとなるように制御ロジックでゲイ
ンを切換え設定するようにしてもよい。
【００１２】
【発明の実施の形態】図１は本発明の一実施の形態を示
す実施例のアナログ入力回路の回路図であり、この実施
例の回路は、一つのアナログ入力端子１をマイク入力
（−６０ｄＢ）とライン入力（−２０ｄＢ）の両方に兼
用し、Ａ／Ｄコンバータ２で正相増幅回路である増幅回
路３の出力信号をデジタルデータに変換する。また、Ａ
／Ｄコンバータ２は増幅回路３の出力信号レベルに基づ
いて入力信号の種類を検出し、その検出結果に基づい
て、ＣＰＵ４が、マイク入力またはライン入力による増
幅回路３の出力がＡ／Ｄコンバータ２に適した信号レベ
ルとなるように増幅回路３のゲインを切換え設定する。
す実施例のアナログ入力回路の回路図であり、この実施
例の回路は、一つのアナログ入力端子１をマイク入力
（−６０ｄＢ）とライン入力（−２０ｄＢ）の両方に兼
用し、Ａ／Ｄコンバータ２で正相増幅回路である増幅回
路３の出力信号をデジタルデータに変換する。また、Ａ
／Ｄコンバータ２は増幅回路３の出力信号レベルに基づ
いて入力信号の種類を検出し、その検出結果に基づい
て、ＣＰＵ４が、マイク入力またはライン入力による増
幅回路３の出力がＡ／Ｄコンバータ２に適した信号レベ
ルとなるように増幅回路３のゲインを切換え設定する。
【００１３】アナログ入力端子１の非接地側接点には２
０ＫΩの可変抵抗１１が接続されており、この可変抵抗
１１の出力端子は、この出力端子に直列に接続された１
０μＦのコンデンサ１２と１ＫΩの抵抗器１３を介して
オペアンプ３１の正相入力端子（＋）に接続されてい
る。
０ＫΩの可変抵抗１１が接続されており、この可変抵抗
１１の出力端子は、この出力端子に直列に接続された１
０μＦのコンデンサ１２と１ＫΩの抵抗器１３を介して
オペアンプ３１の正相入力端子（＋）に接続されてい
る。
【００１４】また、コンデンサ１２と抵抗器１３の接続
点は１００ＫΩの抵抗器１４を介してアースに接続され
ている。オペアンプ３１の逆相入力端子（−）と出力端
子との間には４７ｐＦのコンデンサ３２と第１の抵抗と
してのＲ１＝１００ＫΩの抵抗器３３がそれぞれ並列に
接続され、オペアンプ３１の出力端子は０．４７μＦの
コンデンサ１５を介してＡ／Ｄコンバータ２の入力端子
に接続されている。
点は１００ＫΩの抵抗器１４を介してアースに接続され
ている。オペアンプ３１の逆相入力端子（−）と出力端
子との間には４７ｐＦのコンデンサ３２と第１の抵抗と
してのＲ１＝１００ＫΩの抵抗器３３がそれぞれ並列に
接続され、オペアンプ３１の出力端子は０．４７μＦの
コンデンサ１５を介してＡ／Ｄコンバータ２の入力端子
に接続されている。
【００１５】オペアンプ３１の逆相入力端子（−）に
は、１μＦのコンデンサ３４、第２の抵抗としてのＲ２
＝１ＫΩの抵抗器３５および第３の抵抗としてのＲ３＝
２２ＫΩの抵抗器３６が順に直列に接続されており、オ
ペアンプ３１の逆相入力端子（−）は、このコンデンサ
３４、抵抗器３５および抵抗器３６を介してアースに接
続されている。
は、１μＦのコンデンサ３４、第２の抵抗としてのＲ２
＝１ＫΩの抵抗器３５および第３の抵抗としてのＲ３＝
２２ＫΩの抵抗器３６が順に直列に接続されており、オ
ペアンプ３１の逆相入力端子（−）は、このコンデンサ
３４、抵抗器３５および抵抗器３６を介してアースに接
続されている。
【００１６】トランジスタ５はＮＰＮ型であり、このト
ランジスタ５のコレクタ（Ｃ）は抗器３５と抵抗器３６
の接続点に接続されるとともに、エミッタ（Ｅ）はアー
スに接続されている。さらに、トランジスタ５のベース
（Ｂ）は１００ＫΩの抵抗器１６を介してＣＰＵ４の出
力ポートに接続さるとともに、１００ＫΩの抵抗器１７
を介してアースに接続されている。なお、ＣＰＵ４は出
力ポートから＋５．０Ｖまたは０Ｖの信号を出力するこ
とで、トランジスタ５をオン／オフする。
ランジスタ５のコレクタ（Ｃ）は抗器３５と抵抗器３６
の接続点に接続されるとともに、エミッタ（Ｅ）はアー
スに接続されている。さらに、トランジスタ５のベース
（Ｂ）は１００ＫΩの抵抗器１６を介してＣＰＵ４の出
力ポートに接続さるとともに、１００ＫΩの抵抗器１７
を介してアースに接続されている。なお、ＣＰＵ４は出
力ポートから＋５．０Ｖまたは０Ｖの信号を出力するこ
とで、トランジスタ５をオン／オフする。
【００１７】上記実施例の回路は、マイク入力およびラ
イン入力の入力信号の条件と、Ａ／Ｄコンバータ２にお
ける入力電圧範囲に応じて設定したものであり、マイク
入力の場合は、トランジスタ５をオンにすることで抵抗
器３６を無効にし、ライン入力の場合は、トランジスタ
５をオフにすることで抵抗器３６を有効にすることで、
増幅回路３のゲインを切り換える。
イン入力の入力信号の条件と、Ａ／Ｄコンバータ２にお
ける入力電圧範囲に応じて設定したものであり、マイク
入力の場合は、トランジスタ５をオンにすることで抵抗
器３６を無効にし、ライン入力の場合は、トランジスタ
５をオフにすることで抵抗器３６を有効にすることで、
増幅回路３のゲインを切り換える。
【００１８】ここで、マイク入力に対して、入力信号の
電圧の振幅の幅を０Ｖ中心にして±Ｖim、増幅後の信号
の電圧の振幅の幅を±Ｖom、増幅回路３のゲインをＡm
とし、ライン入力に対して、入力信号の電圧の振幅の幅
を０Ｖ中心にして±Ｖil、増幅後の信号の電圧の振幅の
幅を±Ｖol、増幅回路３のゲインをＡl とすると、次式
（３），（４）が成り立つ。
電圧の振幅の幅を０Ｖ中心にして±Ｖim、増幅後の信号
の電圧の振幅の幅を±Ｖom、増幅回路３のゲインをＡm
とし、ライン入力に対して、入力信号の電圧の振幅の幅
を０Ｖ中心にして±Ｖil、増幅後の信号の電圧の振幅の
幅を±Ｖol、増幅回路３のゲインをＡl とすると、次式
（３），（４）が成り立つ。
【００１９】 Ｖom／Ｖim＝Ａm＝（Ｒ１＋Ｒ２）／Ｒ２ …（３） Ｖol／Ｖil＝Ａl＝（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３） …（４）
【００２０】したがって、実施例のＲ１，Ｒ２，Ｒ３の
値によれば、マイク入力の場合は、トランジスタ５がオ
ンとなって、増幅回路３のゲインはＡm ＝（１Ｋ＋１０
０Ｋ）／１Ｋ＝１０１（４０．１ｄＢ）となり、ライン
入力の場合は、トランジスタ５がオフとなって、増幅回
路３のゲインはＡl＝（１Ｋ＋２２Ｋ＋１００Ｋ）／
（１Ｋ＋２２Ｋ）＝５．３５（１４．６ｄＢ）となる。
すなわち、増幅回路３のゲインを略５〜１００に変化さ
せることができる。
値によれば、マイク入力の場合は、トランジスタ５がオ
ンとなって、増幅回路３のゲインはＡm ＝（１Ｋ＋１０
０Ｋ）／１Ｋ＝１０１（４０．１ｄＢ）となり、ライン
入力の場合は、トランジスタ５がオフとなって、増幅回
路３のゲインはＡl＝（１Ｋ＋２２Ｋ＋１００Ｋ）／
（１Ｋ＋２２Ｋ）＝５．３５（１４．６ｄＢ）となる。
すなわち、増幅回路３のゲインを略５〜１００に変化さ
せることができる。
【００２１】また、マイク入力のときはトランジスタ５
がオンになるのでコレクタ−エミッタ間（抵抗器３６の
両端）にはほとんど電圧はかからないが、ライン入力の
ときはトランジスタ５がオフになるので、コレクタ−エ
ミッタ間（抵抗器３６の両端）にはＲ１／（Ｒ１＋Ｒ２
＋Ｒ３）で分圧された電圧がかかる。このとき、ベース
−コレクタ間の電圧が例えば０．６Ｖ程度以上になる
と、トランジスタ５のベース−コレクタ間がＰＮ接合で
あるため、図２に矢印で示したように電流が流れはじ
め、増幅回路３の出力が大きく歪んでしまう。
がオンになるのでコレクタ−エミッタ間（抵抗器３６の
両端）にはほとんど電圧はかからないが、ライン入力の
ときはトランジスタ５がオフになるので、コレクタ−エ
ミッタ間（抵抗器３６の両端）にはＲ１／（Ｒ１＋Ｒ２
＋Ｒ３）で分圧された電圧がかかる。このとき、ベース
−コレクタ間の電圧が例えば０．６Ｖ程度以上になる
と、トランジスタ５のベース−コレクタ間がＰＮ接合で
あるため、図２に矢印で示したように電流が流れはじ
め、増幅回路３の出力が大きく歪んでしまう。
【００２２】そこで、Ｖol×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ
３）＜０．４（Ｖ）、すなわちライン入力のとき抵抗器
３６にかかる電圧値を０．４Ｖ程度に設定し、ベース−
コレクタ間の電圧ＶBCを、ＶBC≪０．６Ｖに保つように
している。すなわち、トランジスタ５がオフのときベー
スとコレクタ間の電流が略０となるように抵抗器３６に
係る電圧を設定してある。これにより、トランジスタ５
がオフのときも、増幅回路３の出力は実質的に無歪みと
なり、マイク入力とライン入力に対してトランジスタ一
つでゲインを切り換えることができる。
３）＜０．４（Ｖ）、すなわちライン入力のとき抵抗器
３６にかかる電圧値を０．４Ｖ程度に設定し、ベース−
コレクタ間の電圧ＶBCを、ＶBC≪０．６Ｖに保つように
している。すなわち、トランジスタ５がオフのときベー
スとコレクタ間の電流が略０となるように抵抗器３６に
係る電圧を設定してある。これにより、トランジスタ５
がオフのときも、増幅回路３の出力は実質的に無歪みと
なり、マイク入力とライン入力に対してトランジスタ一
つでゲインを切り換えることができる。
【００２３】上記の実施例では、Ａ／Ｄコンバータ２で
の入力信号レベルに基づいて入力信号の種類を検出し、
この入力信号の種類に応じてゲインを切り換えるように
しているが、例えば、電子楽器等のパネル面等に設定ス
イッチを設け、この設定スイッチで入力信号の種類を設
定し、この設定内容に応じてＣＰＵ等でゲインを切り換
えるようにしてもよい。
の入力信号レベルに基づいて入力信号の種類を検出し、
この入力信号の種類に応じてゲインを切り換えるように
しているが、例えば、電子楽器等のパネル面等に設定ス
イッチを設け、この設定スイッチで入力信号の種類を設
定し、この設定内容に応じてＣＰＵ等でゲインを切り換
えるようにしてもよい。
【００２４】
【発明の効果】以上説明したように本発明のゲイン切換
え増幅回路によれば、オペアンプを用いた正相増幅回路
の逆相入力端子とアースの間に第２および第３の抵抗を
直列に設けるとともに、この第２と第３の抵抗の間にコ
レクタが接続されエミッタがアースに接続された一つの
トランジスタを設け、このトランジスタがオフのときベ
ースとコレクタ間の電流が略０となるように第３の抵抗
に係る電圧を設定し、このトランジスタのオン／オフに
より正相増幅回路のゲインを切り換えるようにしたの
で、簡単な構成で増幅回路のゲイン切換えを行えること
ができ、アナログ入力回路のコストダウンおよび省スペ
ース化を図ることができる。
え増幅回路によれば、オペアンプを用いた正相増幅回路
の逆相入力端子とアースの間に第２および第３の抵抗を
直列に設けるとともに、この第２と第３の抵抗の間にコ
レクタが接続されエミッタがアースに接続された一つの
トランジスタを設け、このトランジスタがオフのときベ
ースとコレクタ間の電流が略０となるように第３の抵抗
に係る電圧を設定し、このトランジスタのオン／オフに
より正相増幅回路のゲインを切り換えるようにしたの
で、簡単な構成で増幅回路のゲイン切換えを行えること
ができ、アナログ入力回路のコストダウンおよび省スペ
ース化を図ることができる。
【００２５】また、実施例によれば、増幅回路の出力レ
ベルでアナログ入力信号の種類を検出し、ＣＰＵ等の制
御ロジックで増幅回路のゲインを切り換えるようにした
ので、アナログ入力信号に応じて自動的にゲインを切り
換えることができる。
ベルでアナログ入力信号の種類を検出し、ＣＰＵ等の制
御ロジックで増幅回路のゲインを切り換えるようにした
ので、アナログ入力信号に応じて自動的にゲインを切り
換えることができる。
【図面の簡単な説明】
【図１】本発明の実施例におけるアナログ入力回路の回
路図である。
路図である。
【図２】本発明の実施例におけるトランジスタのベース
−コレクタ間の設定電圧を説明する図である。
−コレクタ間の設定電圧を説明する図である。
【図３】従来のゲイン切換え増幅回路の一例を示す回路
図である。
図である。
１…入力端子、３…正相増幅回路、４…ＣＰＵ、５…ト
ランジスタ、３３，３５，３６…抵抗器。
ランジスタ、３３，３５，３６…抵抗器。
Claims (1)
- 【請求項１】 レベルが異なる複数のアナログ信号を増
幅するためのゲイン切換え増幅回路であって、 オペアンプの逆相入力端子と出力端子との間に第１の抵
抗を設けるとともに該逆相入力端子とアースの間に第２
および第３の抵抗を直列に設け、該オペアンプの正相入
力端子に前記アナログ信号を入力するようにした正相増
幅回路と、 エミッタがアースに接続されたトランジスタであって上
記正相増幅回路の上記第２と第３の抵抗の間にコレクタ
が接続された一つのトランジスタとを備え、 上記トランジスタがオフのとき該トランジスタのベース
とコレクタ間の電流が略０となるように上記第３の抵抗
に係る電圧を設定するようにしたことを特徴とするゲイ
ン切換え増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8045135A JPH09246892A (ja) | 1996-03-01 | 1996-03-01 | ゲイン切換え増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8045135A JPH09246892A (ja) | 1996-03-01 | 1996-03-01 | ゲイン切換え増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246892A true JPH09246892A (ja) | 1997-09-19 |
Family
ID=12710844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8045135A Pending JPH09246892A (ja) | 1996-03-01 | 1996-03-01 | ゲイン切換え増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246892A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515359A (ja) * | 2004-10-01 | 2008-05-08 | ジーイー・アビエイション・システムズ・エルエルシー | 統一アナログ入力フロントエンド装置および方法 |
| JP2012109692A (ja) * | 2010-11-16 | 2012-06-07 | Ricoh Co Ltd | 利得切換型増幅器およびそれを用いたオーディオ機器 |
-
1996
- 1996-03-01 JP JP8045135A patent/JPH09246892A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515359A (ja) * | 2004-10-01 | 2008-05-08 | ジーイー・アビエイション・システムズ・エルエルシー | 統一アナログ入力フロントエンド装置および方法 |
| JP2012109692A (ja) * | 2010-11-16 | 2012-06-07 | Ricoh Co Ltd | 利得切換型増幅器およびそれを用いたオーディオ機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343161A (en) | Power amplifier apparatus | |
| US10080082B2 (en) | Microphone system having high acoustical overload point | |
| JPH1038988A (ja) | 集積化磁気抵抗効果素子回路 | |
| JPH09246892A (ja) | ゲイン切換え増幅回路 | |
| JP3844544B2 (ja) | 光受信回路 | |
| SE506362C2 (sv) | Mikrofonkrets | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| US7518454B2 (en) | Operational amplifier selecting one of inputs, and an amplifying apparatus using the OP amplifier the verification method | |
| JPS6016103Y2 (ja) | 電力増幅器 | |
| JP3016942B2 (ja) | 利得切換回路 | |
| JP2599503Y2 (ja) | センサ装置 | |
| KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
| JPH01226205A (ja) | 出力スイング制限を有する増幅装置 | |
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JP2000183667A (ja) | 電流電圧変換回路 | |
| JP2568755B2 (ja) | ミュート回路 | |
| JPH10224156A (ja) | 電流電圧変換回路 | |
| JPS58213568A (ja) | ビデオ・クランプ補正回路 | |
| JPH0567930A (ja) | 電圧増幅回路 | |
| JPH0454714A (ja) | 電力増幅回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPH0918236A (ja) | 増幅器の動作電流検出回路 | |
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JP2000151319A (ja) | リミッタ回路 | |
| JP2004200979A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020212 |