JPH09246547A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09246547A JPH09246547A JP5350796A JP5350796A JPH09246547A JP H09246547 A JPH09246547 A JP H09246547A JP 5350796 A JP5350796 A JP 5350796A JP 5350796 A JP5350796 A JP 5350796A JP H09246547 A JPH09246547 A JP H09246547A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- etching
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＭＩＳＦＥＴのソース／ドレイン領域に安定
して自己整合的にコンタクトホールを形成する技術を提
供する。 【解決手段】 半導体表面を有する基板と、基板の半導
体表面領域に配置されたＭＩＳＦＥＴであって、基板の
表面上に形成されたゲート電極、及び基板の表面層にか
つ該ゲート電極の両側にそれぞれ形成されたソース領域
とドレイン領域とを含むＭＩＳＦＥＴと、ゲート電極の
表面を被覆する第１の絶縁層と、ソース領域及びドレイ
ン領域の少なくとも一方の領域とオーミック接触し、か
つ第１の絶縁層の表面の一部の領域に接触する導電層
と、第１の絶縁層の表面上の領域のうち、層間接続層が
接触していない領域に形成され、金属の酸化物からなる
第２の絶縁層であって、該金属のフッ化物の沸点が２５
０℃以上である第２の絶縁層とを有する。
して自己整合的にコンタクトホールを形成する技術を提
供する。 【解決手段】 半導体表面を有する基板と、基板の半導
体表面領域に配置されたＭＩＳＦＥＴであって、基板の
表面上に形成されたゲート電極、及び基板の表面層にか
つ該ゲート電極の両側にそれぞれ形成されたソース領域
とドレイン領域とを含むＭＩＳＦＥＴと、ゲート電極の
表面を被覆する第１の絶縁層と、ソース領域及びドレイ
ン領域の少なくとも一方の領域とオーミック接触し、か
つ第１の絶縁層の表面の一部の領域に接触する導電層
と、第１の絶縁層の表面上の領域のうち、層間接続層が
接触していない領域に形成され、金属の酸化物からなる
第２の絶縁層であって、該金属のフッ化物の沸点が２５
０℃以上である第２の絶縁層とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、ＭＩＳＦＥＴのソース／ドレ
イン領域に自己整合して上層配線とのコンタクトホール
を形成した半導体装置及びその製造方法に関する。
の製造方法に関し、特に、ＭＩＳＦＥＴのソース／ドレ
イン領域に自己整合して上層配線とのコンタクトホール
を形成した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図３を参照して、ＭＩＳＦＥＴのソース
／ドレイン領域に自己整合してコンタクトホールを形成
する従来の方法を説明する。
／ドレイン領域に自己整合してコンタクトホールを形成
する従来の方法を説明する。
【０００３】図３（Ａ）に示すように、シリコン基板５
０の表面に形成されたフィールド酸化膜５１により活性
領域が画定されている。この活性領域に、ソース領域５
２、ドレイン領域５３及びゲート電極５５からなるＭＩ
ＳＦＥＴとソース領域５３、ドレイン領域５４及びゲー
ト電極５６からなるＭＩＳＦＥＴが形成されている。一
方のＭＩＳＦＥＴのドレイン領域５３と他方のＭＩＳＦ
ＥＴのソース領域５３とは共通である。ゲート電極５５
及び５６の表面は、それぞれ絶縁層５７及び５８によっ
て覆われている。
０の表面に形成されたフィールド酸化膜５１により活性
領域が画定されている。この活性領域に、ソース領域５
２、ドレイン領域５３及びゲート電極５５からなるＭＩ
ＳＦＥＴとソース領域５３、ドレイン領域５４及びゲー
ト電極５６からなるＭＩＳＦＥＴが形成されている。一
方のＭＩＳＦＥＴのドレイン領域５３と他方のＭＩＳＦ
ＥＴのソース領域５３とは共通である。ゲート電極５５
及び５６の表面は、それぞれ絶縁層５７及び５８によっ
て覆われている。
【０００４】図３（Ｂ）に示すように、絶縁層５７及び
５８の表面及び露出した基板の表面を覆うように窒化シ
リコン（ＳｉＮ）からなるエッチング停止層５９を形成
する。エッチング停止層５９の上に、化学気相成長（Ｃ
ＶＤ）によるＳｉＯ2 膜とスピンオングラス（ＳＯＧ）
法によるＳｉＯ2 膜の積層からなる層間絶縁膜６０を形
成する。
５８の表面及び露出した基板の表面を覆うように窒化シ
リコン（ＳｉＮ）からなるエッチング停止層５９を形成
する。エッチング停止層５９の上に、化学気相成長（Ｃ
ＶＤ）によるＳｉＯ2 膜とスピンオングラス（ＳＯＧ）
法によるＳｉＯ2 膜の積層からなる層間絶縁膜６０を形
成する。
【０００５】層間絶縁膜６０の表面上にレジスト膜６１
を塗布し、ソース／ドレイン領域５３に対応する領域に
開口６２を形成する。開口６２の図の両端は、それぞれ
ゲート電極５５及び５６の端部と重なっている。
を塗布し、ソース／ドレイン領域５３に対応する領域に
開口６２を形成する。開口６２の図の両端は、それぞれ
ゲート電極５５及び５６の端部と重なっている。
【０００６】レジスト膜６１をエッチングマスクとし、
エッチング停止層５９に対して層間絶縁膜６０を選択的
にエッチングしてコンタクトホール６３を形成する。コ
ンタクトホール６３の底面には、ＳｉＮからなる絶縁層
５９が露出する。
エッチング停止層５９に対して層間絶縁膜６０を選択的
にエッチングしてコンタクトホール６３を形成する。コ
ンタクトホール６３の底面には、ＳｉＮからなる絶縁層
５９が露出する。
【０００７】図３（Ｃ）に示すように、熱リン酸を用い
たウェットエッチングにより、コンタクトホール６３の
底面に露出した絶縁層５９を除去する。コンタクトホー
ル６３の底面にソース／ドレイン領域５３の表面が露出
し、側面の下方領域に絶縁層５７及び５８の表面の一部
が露出する。熱リン酸によるウェットエッチングでは、
ＳｉＯ2 層に対するＳｉＮ層のエッチング選択比が高い
ため、エッチング停止層５９が除去されても、コンタク
トホール６３の側面の下方領域に露出した絶縁層５７及
び５８はほとんどエッチングされない。
たウェットエッチングにより、コンタクトホール６３の
底面に露出した絶縁層５９を除去する。コンタクトホー
ル６３の底面にソース／ドレイン領域５３の表面が露出
し、側面の下方領域に絶縁層５７及び５８の表面の一部
が露出する。熱リン酸によるウェットエッチングでは、
ＳｉＯ2 層に対するＳｉＮ層のエッチング選択比が高い
ため、エッチング停止層５９が除去されても、コンタク
トホール６３の側面の下方領域に露出した絶縁層５７及
び５８はほとんどエッチングされない。
【０００８】このように開口６２の端部とゲート電極５
５及び５６の端部が重なっている場合であっても、自己
整合的にソース／ドレイン領域５３の表面を露出させる
コンタクトホール６３を形成することができる。
５及び５６の端部が重なっている場合であっても、自己
整合的にソース／ドレイン領域５３の表面を露出させる
コンタクトホール６３を形成することができる。
【０００９】ウェットエッチングは等方的に進むため、
エッチング停止層５９がサイドエッチングされ、コンタ
クトホール６３の側面に基板面に平行な向きの溝６４が
形成される。コンタクトホール６３内に上層配線を形成
すると、溝６４のために配線層のカバレッジが悪化す
る。
エッチング停止層５９がサイドエッチングされ、コンタ
クトホール６３の側面に基板面に平行な向きの溝６４が
形成される。コンタクトホール６３内に上層配線を形成
すると、溝６４のために配線層のカバレッジが悪化す
る。
【００１０】溝６４の形成を防止するために、エッチン
グ停止層５９を異方性の反応性イオンエッチング（ＲＩ
Ｅ）により除去する方法が提案されている。
グ停止層５９を異方性の反応性イオンエッチング（ＲＩ
Ｅ）により除去する方法が提案されている。
【００１１】図３（Ｄ）は、ＲＩＥによりエッチング停
止層５９をエッチングした後の基板の断面図を示す。Ｒ
ＩＥのエッチングガスとしては、例えばＣＦ4 とＯ2 と
の混合ガスを用いる。ＲＩＥによるエッチングは異方性
を有するため、エッチング停止層５９はほとんどサイド
エッチングされない。
止層５９をエッチングした後の基板の断面図を示す。Ｒ
ＩＥのエッチングガスとしては、例えばＣＦ4 とＯ2 と
の混合ガスを用いる。ＲＩＥによるエッチングは異方性
を有するため、エッチング停止層５９はほとんどサイド
エッチングされない。
【００１２】しかし、ＲＩＥではＳｉＯ2 層に対するＳ
ｉＮ層のエッチング選択比を大きくできないため、Ｓｉ
Ｏ2 からなる絶縁層５７及び５８の一部もエッチングさ
れる。絶縁層５７及び５８のエッチングが進むと、ゲー
ト電極５５及び５６の表面の一部が露出する場合があ
る。コンタクトホール６３内に上層配線層を形成する
と、上層配線とゲート電極５５及び５６とが短絡してし
まう。
ｉＮ層のエッチング選択比を大きくできないため、Ｓｉ
Ｏ2 からなる絶縁層５７及び５８の一部もエッチングさ
れる。絶縁層５７及び５８のエッチングが進むと、ゲー
ト電極５５及び５６の表面の一部が露出する場合があ
る。コンタクトホール６３内に上層配線層を形成する
と、上層配線とゲート電極５５及び５６とが短絡してし
まう。
【００１３】
【発明が解決しようとする課題】図３で説明したよう
に、エッチング停止層５９をウェットエッチングする
と、コンタクトホールの側面に溝が形成され上層配線の
カバレッジが悪化する。エッチング停止層５９をＲＩＥ
により除去すると、ゲート電極５５及び５６と上層配線
層とが短絡してしまう場合がある。
に、エッチング停止層５９をウェットエッチングする
と、コンタクトホールの側面に溝が形成され上層配線の
カバレッジが悪化する。エッチング停止層５９をＲＩＥ
により除去すると、ゲート電極５５及び５６と上層配線
層とが短絡してしまう場合がある。
【００１４】本発明の目的は、ＭＩＳＦＥＴのソース／
ドレイン領域に安定して自己整合的にコンタクトホール
を形成する技術を提供することである。
ドレイン領域に安定して自己整合的にコンタクトホール
を形成する技術を提供することである。
【００１５】
【課題を解決するための手段】本発明の一観点による
と、半導体表面を有する基板と、前記基板の半導体表面
領域に配置されたメタルインシュレータセミコンダクタ
電界効果型トランジスタ（ＭＩＳＦＥＴ）であって、前
記基板の表面上に形成されたゲート電極、及び前記基板
の表面層にかつ該ゲート電極の両側にそれぞれ形成され
たソース領域とドレイン領域とを含む前記ＭＩＳＦＥＴ
と、前記ゲート電極の表面を被覆する第１の絶縁層と、
前記ソース領域及びドレイン領域の少なくとも一方の領
域とオーミック接触し、かつ前記第１の絶縁層の表面の
一部の領域に接触する導電層と、前記第１の絶縁層の表
面上の領域のうち、前記導電層が接触していない領域に
形成され、金属の酸化物からなる第２の絶縁層であっ
て、該金属のフッ化物の沸点が２５０℃以上である前記
第２の絶縁層とを有する半導体装置が提供される。
と、半導体表面を有する基板と、前記基板の半導体表面
領域に配置されたメタルインシュレータセミコンダクタ
電界効果型トランジスタ（ＭＩＳＦＥＴ）であって、前
記基板の表面上に形成されたゲート電極、及び前記基板
の表面層にかつ該ゲート電極の両側にそれぞれ形成され
たソース領域とドレイン領域とを含む前記ＭＩＳＦＥＴ
と、前記ゲート電極の表面を被覆する第１の絶縁層と、
前記ソース領域及びドレイン領域の少なくとも一方の領
域とオーミック接触し、かつ前記第１の絶縁層の表面の
一部の領域に接触する導電層と、前記第１の絶縁層の表
面上の領域のうち、前記導電層が接触していない領域に
形成され、金属の酸化物からなる第２の絶縁層であっ
て、該金属のフッ化物の沸点が２５０℃以上である前記
第２の絶縁層とを有する半導体装置が提供される。
【００１６】金属フッ化物の沸点が２５０℃以上となる
金属の酸化物で形成されている第２の絶縁層は、フッ素
系のエッチングガスに対するエッチング耐性が高い。こ
のため、第２の絶縁層よりも上側の層をフッ素系のエッ
チングガスを用いて除去する際に、第２の絶縁層がエッ
チング停止層として作用する。
金属の酸化物で形成されている第２の絶縁層は、フッ素
系のエッチングガスに対するエッチング耐性が高い。こ
のため、第２の絶縁層よりも上側の層をフッ素系のエッ
チングガスを用いて除去する際に、第２の絶縁層がエッ
チング停止層として作用する。
【００１７】本発明の他の観点によると、半導体表面を
有する基板の該半導体表面領域に、ゲート電極、その両
側の前記基板の表面層にそれぞれ形成されたソース領域
及びドレイン領域、及び該ゲート電極の表面を覆う第１
の絶縁層を含んで構成されるメタルインシュレータセミ
コンダクタ電界効果型トランジスタ（ＭＩＳＦＥＴ）を
形成する工程と、前記第１の絶縁層の表面及び前記基板
の露出した表面を、金属の酸化物であって該金属のフッ
化物の沸点が２５０℃以上である金属の酸化物からなる
第２の絶縁層で覆う工程と、前記第２の絶縁層の上に、
該第２の絶縁層とはエッチング耐性の異なる絶縁材料か
らなる第３の絶縁層を形成する工程と、前記第３の絶縁
層の上に、前記ソース領域及びドレイン領域のうち少な
くとも一方の領域に対応した開口を有するエッチングマ
スク層を形成する工程と、前記エッチングマスク層をマ
スクとして、前記開口が形成された領域の前記第３の絶
縁層を全厚さ分エッチングする工程と、前記開口が形成
された領域の前記第２の絶縁層を除去し、少なくとも前
記ソース領域及びドレイン領域のうち前記一方の領域の
表面を露出させる工程と、前記ソース領域及びドレイン
領域のうち前記一方の領域の露出した表面上に導電性材
料からなる導電層を形成する工程とを含む半導体装置の
製造方法が提供される。
有する基板の該半導体表面領域に、ゲート電極、その両
側の前記基板の表面層にそれぞれ形成されたソース領域
及びドレイン領域、及び該ゲート電極の表面を覆う第１
の絶縁層を含んで構成されるメタルインシュレータセミ
コンダクタ電界効果型トランジスタ（ＭＩＳＦＥＴ）を
形成する工程と、前記第１の絶縁層の表面及び前記基板
の露出した表面を、金属の酸化物であって該金属のフッ
化物の沸点が２５０℃以上である金属の酸化物からなる
第２の絶縁層で覆う工程と、前記第２の絶縁層の上に、
該第２の絶縁層とはエッチング耐性の異なる絶縁材料か
らなる第３の絶縁層を形成する工程と、前記第３の絶縁
層の上に、前記ソース領域及びドレイン領域のうち少な
くとも一方の領域に対応した開口を有するエッチングマ
スク層を形成する工程と、前記エッチングマスク層をマ
スクとして、前記開口が形成された領域の前記第３の絶
縁層を全厚さ分エッチングする工程と、前記開口が形成
された領域の前記第２の絶縁層を除去し、少なくとも前
記ソース領域及びドレイン領域のうち前記一方の領域の
表面を露出させる工程と、前記ソース領域及びドレイン
領域のうち前記一方の領域の露出した表面上に導電性材
料からなる導電層を形成する工程とを含む半導体装置の
製造方法が提供される。
【００１８】本発明の他の観点によると、前記第２の絶
縁層で覆う工程の後、前記第３の絶縁層を形成する工程
の前に、さらに、前記第２の絶縁層の上に、窒化シリコ
ンからなる第４の絶縁層を形成する工程を含み、前記第
３の絶縁層をエッチングする工程の後、前記第２の絶縁
層を除去する工程の前に、さらに、フッ素系のエッチン
グガスを用いたドライエッチングにより、前記開口が形
成された領域の前記第４の絶縁層を、前記第２の絶縁層
に対して選択的にエッチングし、前記開口が形成された
領域に前記第２の絶縁層を露出させる工程を含む半導体
装置の製造方法が提供される。
縁層で覆う工程の後、前記第３の絶縁層を形成する工程
の前に、さらに、前記第２の絶縁層の上に、窒化シリコ
ンからなる第４の絶縁層を形成する工程を含み、前記第
３の絶縁層をエッチングする工程の後、前記第２の絶縁
層を除去する工程の前に、さらに、フッ素系のエッチン
グガスを用いたドライエッチングにより、前記開口が形
成された領域の前記第４の絶縁層を、前記第２の絶縁層
に対して選択的にエッチングし、前記開口が形成された
領域に前記第２の絶縁層を露出させる工程を含む半導体
装置の製造方法が提供される。
【００１９】第２の絶縁層は、フッ素系のエッチングガ
スに対するエッチング耐性が高いため、第４の絶縁層を
エッチングする際に第２の絶縁層がエッチング停止層と
して作用する。
スに対するエッチング耐性が高いため、第４の絶縁層を
エッチングする際に第２の絶縁層がエッチング停止層と
して作用する。
【００２０】
【発明の実施の形態】図１を参照して、本発明の実施例
による半導体装置の製造方法を説明する。図１（Ａ）に
示すように、ｐ型シリコン基板１の表面にフィールド酸
化膜２を形成し活性領域を画定する。シリコン基板１の
活性領域表面を酸化して、ゲート酸化膜４ａ、４ｂとな
るゲート酸化膜層を形成する。ゲート酸化膜層の上に化
学気相成長（ＣＶＤ）によりポリシリコンからなるゲー
ト電極５ａ、５ｂを形成するためのポリシリコン層を堆
積する。ポリシリコン層の上にＣＶＤによりＳｉＯ 2 か
らなる上部絶縁膜６ａ、６ｂを形成するための上部絶縁
層を堆積する。
による半導体装置の製造方法を説明する。図１（Ａ）に
示すように、ｐ型シリコン基板１の表面にフィールド酸
化膜２を形成し活性領域を画定する。シリコン基板１の
活性領域表面を酸化して、ゲート酸化膜４ａ、４ｂとな
るゲート酸化膜層を形成する。ゲート酸化膜層の上に化
学気相成長（ＣＶＤ）によりポリシリコンからなるゲー
ト電極５ａ、５ｂを形成するためのポリシリコン層を堆
積する。ポリシリコン層の上にＣＶＤによりＳｉＯ 2 か
らなる上部絶縁膜６ａ、６ｂを形成するための上部絶縁
層を堆積する。
【００２１】ゲート酸化膜層、ポリシリコン層及び上部
絶縁層からなる３層構造をパターニングし、活性領域内
にゲート酸化膜４ａ、ゲート電極５ａ及び上部絶縁膜６
ａからなるメサ構造体７ａ、及びゲート酸化膜４ｂ、ゲ
ート電極５ｂ及び上部絶縁膜６ｂからなるメサ構造体７
ｂを形成する。上部絶縁層及びゲート酸化膜層のエッチ
ングは、例えば、エッチングガスとしてＣＦ4 ＋ＣＨＦ
3 を用いたＲＩＥにより行い、ポリシリコン層のエッチ
ングは、例えば、エッチングガスとしてＣｌ2＋Ｏ2 を
用いたＲＩＥにより行う。
絶縁層からなる３層構造をパターニングし、活性領域内
にゲート酸化膜４ａ、ゲート電極５ａ及び上部絶縁膜６
ａからなるメサ構造体７ａ、及びゲート酸化膜４ｂ、ゲ
ート電極５ｂ及び上部絶縁膜６ｂからなるメサ構造体７
ｂを形成する。上部絶縁層及びゲート酸化膜層のエッチ
ングは、例えば、エッチングガスとしてＣＦ4 ＋ＣＨＦ
3 を用いたＲＩＥにより行い、ポリシリコン層のエッチ
ングは、例えば、エッチングガスとしてＣｌ2＋Ｏ2 を
用いたＲＩＥにより行う。
【００２２】メサ構造体７ａ及び７ｂをマスクとして、
シリコン基板１にＡｓ等のｎ型不純物をイオン注入し、
低濃度ドレイン（ＬＤＤ）構造形成のための低濃度領域
３ａ〜３ｃを形成する。
シリコン基板１にＡｓ等のｎ型不純物をイオン注入し、
低濃度ドレイン（ＬＤＤ）構造形成のための低濃度領域
３ａ〜３ｃを形成する。
【００２３】図１（Ｂ）に示すように、メサ構造体７ａ
及び７ｂの側面に、それぞれＳｉＯ 2 からなるサイドウ
ォール絶縁体８ａ及び８ｂを形成する。サイドウォール
絶縁体８ａ及び８ｂは、例えばＣＶＤにより等方的にＳ
ｉＯ2 膜を堆積し、ＲＩＥ等の異方性エッチングにより
平坦部上のＳｉＯ2 膜を除去してメサ構造体８ａ及び８
ｂの側壁にＳｉＯ2 膜を残すことにより形成する。
及び７ｂの側面に、それぞれＳｉＯ 2 からなるサイドウ
ォール絶縁体８ａ及び８ｂを形成する。サイドウォール
絶縁体８ａ及び８ｂは、例えばＣＶＤにより等方的にＳ
ｉＯ2 膜を堆積し、ＲＩＥ等の異方性エッチングにより
平坦部上のＳｉＯ2 膜を除去してメサ構造体８ａ及び８
ｂの側壁にＳｉＯ2 膜を残すことにより形成する。
【００２４】メサ構造体７ａ、７ｂ及びサイドウォール
絶縁体８ａ、８ｂをマスクとしてＡｓ等のｎ型不純物を
イオン注入して活性化アニールを行うことにより、高濃
度のソース／ドレイン領域９ａ〜９ｃを形成する。サイ
ドウォール絶縁体８ａ、８ｂの下方には低濃度のｎ型領
域３ａ〜３ｃが残り、ＬＤＤ構造が形成される。
絶縁体８ａ、８ｂをマスクとしてＡｓ等のｎ型不純物を
イオン注入して活性化アニールを行うことにより、高濃
度のソース／ドレイン領域９ａ〜９ｃを形成する。サイ
ドウォール絶縁体８ａ、８ｂの下方には低濃度のｎ型領
域３ａ〜３ｃが残り、ＬＤＤ構造が形成される。
【００２５】図１（Ｃ）に示すように、基板表面全面に
厚さ８０〜３００ｎｍのコバルト（Ｃｏ）層１０を堆積
する。５００〜６００℃で数十秒〜数分間の熱処理を行
う。ソース／ドレイン領域９ａ〜９ｃとＣｏ層１０との
界面でシリサイド反応が起こり、界面にそれぞれコバル
トシリサイド（ＣｏＳｉ）層１１ａ〜１１ｃが形成され
る。なお、熱処理前にＣｏ層１０の表面上に窒化チタン
（ＴｉＮ）等のキャップ層を形成してもよい。キャップ
層を形成することにより、シリサイド反応を安定させる
ことができる。
厚さ８０〜３００ｎｍのコバルト（Ｃｏ）層１０を堆積
する。５００〜６００℃で数十秒〜数分間の熱処理を行
う。ソース／ドレイン領域９ａ〜９ｃとＣｏ層１０との
界面でシリサイド反応が起こり、界面にそれぞれコバル
トシリサイド（ＣｏＳｉ）層１１ａ〜１１ｃが形成され
る。なお、熱処理前にＣｏ層１０の表面上に窒化チタン
（ＴｉＮ）等のキャップ層を形成してもよい。キャップ
層を形成することにより、シリサイド反応を安定させる
ことができる。
【００２６】ＣｏＳｉ層１１ａ〜１１ｃを形成した後、
Ｈ2 ＳＯ4 とＨ2 Ｏ2 との混合液を用いて未反応のＣｏ
層１０を除去する。
Ｈ2 ＳＯ4 とＨ2 Ｏ2 との混合液を用いて未反応のＣｏ
層１０を除去する。
【００２７】図１（Ｄ）に示すように、基板全面に酸化
コバルトからなる厚さ５ｎｍのエッチング停止層１２、
窒化シリコン（ＳｉＮ）からなる厚さ７０ｎｍの保護層
１３、及びＳｉＯ2 からなる層間絶縁膜１４をこの順番
に積層する。保護層１３は、基板上方からの水分等の侵
入を防止する。
コバルトからなる厚さ５ｎｍのエッチング停止層１２、
窒化シリコン（ＳｉＮ）からなる厚さ７０ｎｍの保護層
１３、及びＳｉＯ2 からなる層間絶縁膜１４をこの順番
に積層する。保護層１３は、基板上方からの水分等の侵
入を防止する。
【００２８】エッチング停止層１２は、例えばターゲッ
トとしてＣｏ、スパッタガスとしてアルゴン（Ａｒ）と
酸素（Ｏ2 ）の混合ガスを用いた反応性スパッタリング
により形成する。または、ターゲットとしてＣｏ、スパ
ッタガスとしてＡｒを用いたスパッタリングによりＣｏ
層を形成し、その後、酸素雰囲気中で温度３００℃以上
の熱処理を行いＣｏ層を酸化して形成してもよい。
トとしてＣｏ、スパッタガスとしてアルゴン（Ａｒ）と
酸素（Ｏ2 ）の混合ガスを用いた反応性スパッタリング
により形成する。または、ターゲットとしてＣｏ、スパ
ッタガスとしてＡｒを用いたスパッタリングによりＣｏ
層を形成し、その後、酸素雰囲気中で温度３００℃以上
の熱処理を行いＣｏ層を酸化して形成してもよい。
【００２９】保護層１３は、例えば、原料としてＳｉＨ
4 とＮＨ3 を用いたプラズマＣＶＤにより形成する。層
間絶縁膜１４は、例えば、原料としてＳｉＨ4 とＮ2 Ｏ
を用いたプラズマＣＶＤにより厚さ２５０ｎｍのＳｉＯ
2 膜を形成し、その後ＳＯＧによる厚さ２００ｎｍのＳ
ｉＯ2 膜を形成し、エッチバックして表面を平坦化する
ことにより形成する。
4 とＮＨ3 を用いたプラズマＣＶＤにより形成する。層
間絶縁膜１４は、例えば、原料としてＳｉＨ4 とＮ2 Ｏ
を用いたプラズマＣＶＤにより厚さ２５０ｎｍのＳｉＯ
2 膜を形成し、その後ＳＯＧによる厚さ２００ｎｍのＳ
ｉＯ2 膜を形成し、エッチバックして表面を平坦化する
ことにより形成する。
【００３０】図１（Ｅ）に示すように、層間絶縁膜１４
の表面上にレジスト膜１５を塗布し、フォトリソグラフ
ィによりソース／ドレイン領域９ｃに対応する領域に開
口１６を形成する。開口１６の図の両端は、ゲート電極
５ａ、５ｂの端部と重なっている。
の表面上にレジスト膜１５を塗布し、フォトリソグラフ
ィによりソース／ドレイン領域９ｃに対応する領域に開
口１６を形成する。開口１６の図の両端は、ゲート電極
５ａ、５ｂの端部と重なっている。
【００３１】レジスト膜１５をエッチングマスクとし、
エッチングガスとしてＣ4 Ｆ8 とＣＯとの混合ガスまた
はＣ3 Ｆ8 とＣＯとの混合ガスを用いた異方性のＲＩＥ
により層間絶縁膜１４をエッチングする。このエッチン
グガスを用いたＲＩＥでは、ＳｉＮに対するＳｉＯ2 の
エッチング選択比が高いため、エッチング停止層１３の
表面でエッチングが自動的に停止する。
エッチングガスとしてＣ4 Ｆ8 とＣＯとの混合ガスまた
はＣ3 Ｆ8 とＣＯとの混合ガスを用いた異方性のＲＩＥ
により層間絶縁膜１４をエッチングする。このエッチン
グガスを用いたＲＩＥでは、ＳｉＮに対するＳｉＯ2 の
エッチング選択比が高いため、エッチング停止層１３の
表面でエッチングが自動的に停止する。
【００３２】ＳＦ6 系のエッチングガスを用いた異方性
ＲＩＥにより、層間絶縁膜１４がエッチングされた領域
の保護層１３を除去する。保護層１３のエッチングが異
方的に進むため、サイドエッチングはほとんど起こらな
い。また、ＳＦ6 系のエッチングガスを用いたＲＩＥで
は、酸化コバルトに対するＳｉＮのエッチング選択比が
大きいため、エッチング停止層１２の表面が露出した時
点でエッチングが自動的に停止する。保護層１３のエッ
チング後、レジスト膜１５を除去する。
ＲＩＥにより、層間絶縁膜１４がエッチングされた領域
の保護層１３を除去する。保護層１３のエッチングが異
方的に進むため、サイドエッチングはほとんど起こらな
い。また、ＳＦ6 系のエッチングガスを用いたＲＩＥで
は、酸化コバルトに対するＳｉＮのエッチング選択比が
大きいため、エッチング停止層１２の表面が露出した時
点でエッチングが自動的に停止する。保護層１３のエッ
チング後、レジスト膜１５を除去する。
【００３３】このようにして、開口１６が形成された領
域に、コンタクトホール１７が形成される。コンタクト
ホール１７の底面及び側面の下方領域には、エッチング
停止層１２の表面が露出している。
域に、コンタクトホール１７が形成される。コンタクト
ホール１７の底面及び側面の下方領域には、エッチング
停止層１２の表面が露出している。
【００３４】異方性ＲＩＥでは、ＳｉＯ2 に対するＳｉ
Ｎのエッチング選択比を大きくすることが困難である。
従って、酸化コバルトからなるエッチング停止層１２が
なければ保護層１３の全厚さ分をエッチングした時点で
選択的にエッチングを停止することが困難となる。保護
層１３の下に酸化コバルトからなるエッチング停止層を
配置することにより、ＳｉＮからなる保護層１３のエッ
チング時の過度のエッチングを防止することができる。
Ｎのエッチング選択比を大きくすることが困難である。
従って、酸化コバルトからなるエッチング停止層１２が
なければ保護層１３の全厚さ分をエッチングした時点で
選択的にエッチングを停止することが困難となる。保護
層１３の下に酸化コバルトからなるエッチング停止層を
配置することにより、ＳｉＮからなる保護層１３のエッ
チング時の過度のエッチングを防止することができる。
【００３５】図２（Ａ）に示すように、コンタクトホー
ル１７の底面及び側面の下方領域に露出しているエッチ
ング停止層１２を除去する。エッチング停止層１２の除
去は、例えば、Ａｒプラズマを使用した物理的クリーニ
ングを行うことにより行う。この物理的クリーニング
は、後の工程でコンタクトホール内にプラグを形成する
ためのスパッタリング用チャンバと同一のチャンバ内で
行うことができる。
ル１７の底面及び側面の下方領域に露出しているエッチ
ング停止層１２を除去する。エッチング停止層１２の除
去は、例えば、Ａｒプラズマを使用した物理的クリーニ
ングを行うことにより行う。この物理的クリーニング
は、後の工程でコンタクトホール内にプラグを形成する
ためのスパッタリング用チャンバと同一のチャンバ内で
行うことができる。
【００３６】エッチング停止層１２の厚さは、サイドウ
ォール絶縁体８ａ、８ｂ、及び上部絶縁膜６ａ、６ｂの
厚さに比べて十分薄いため、エッチング停止層１２のみ
を容易に除去することができる。このようにして、底面
にＣｏＳｉ層１１ｃ、側面の下方領域にサイドウォール
絶縁体８ａ、８ｂ及び上部絶縁膜６ａ、６ｂの一部が露
出したコンタクトホール１７を形成することができる。
ォール絶縁体８ａ、８ｂ、及び上部絶縁膜６ａ、６ｂの
厚さに比べて十分薄いため、エッチング停止層１２のみ
を容易に除去することができる。このようにして、底面
にＣｏＳｉ層１１ｃ、側面の下方領域にサイドウォール
絶縁体８ａ、８ｂ及び上部絶縁膜６ａ、６ｂの一部が露
出したコンタクトホール１７を形成することができる。
【００３７】図２（Ｂ）に示すように、コンタクトホー
ル１７の内面に、コンタクトメタル層２０及び接着層２
１を形成し、コンタクトホール１７の内部をタングステ
ンプラグ２２で埋め込む。コンタクトメタル層２０、接
着層２１及びタングステンプラグ２２は、例えば、基板
全面にＴｉからなるコンタクトメタル層、ＴｉＮからな
る接着層及びタングステン層を積層し、この積層構造を
エッチバックすることにより形成する。
ル１７の内面に、コンタクトメタル層２０及び接着層２
１を形成し、コンタクトホール１７の内部をタングステ
ンプラグ２２で埋め込む。コンタクトメタル層２０、接
着層２１及びタングステンプラグ２２は、例えば、基板
全面にＴｉからなるコンタクトメタル層、ＴｉＮからな
る接着層及びタングステン層を積層し、この積層構造を
エッチバックすることにより形成する。
【００３８】層間絶縁膜１４及びタングステンプラグ２
２の上面を覆う配線層２３を形成する。配線層２３は、
例えば、下から順番にＴｉＮ層、Ａｌ−Ｓｉ−Ｃｕ合金
層及びＴｉＮ層を積層して形成する。
２の上面を覆う配線層２３を形成する。配線層２３は、
例えば、下から順番にＴｉＮ層、Ａｌ−Ｓｉ−Ｃｕ合金
層及びＴｉＮ層を積層して形成する。
【００３９】上記実施例によると、図１（Ｅ）の工程で
説明したように、保護層１３のエッチング時にエッチン
グ停止層１２の上面でエッチングを自動的に停止でき
る。また、図２（Ａ）の工程で説明したように、コンタ
クトホール１７の底面及び側面の下方領域に表出したエ
ッチング停止層１２を容易に除去することができる。こ
のため、コンタクトホール１７の形成時におけるオーバ
エッチングを抑制でき、ゲート電極５ａ、５ｂがコンタ
クトホール１７の内面に露出することを防止できる。
説明したように、保護層１３のエッチング時にエッチン
グ停止層１２の上面でエッチングを自動的に停止でき
る。また、図２（Ａ）の工程で説明したように、コンタ
クトホール１７の底面及び側面の下方領域に表出したエ
ッチング停止層１２を容易に除去することができる。こ
のため、コンタクトホール１７の形成時におけるオーバ
エッチングを抑制でき、ゲート電極５ａ、５ｂがコンタ
クトホール１７の内面に露出することを防止できる。
【００４０】図１（Ｅ）に示した開口１６の端部とゲー
ト電極５ａ、５ｂの端部とが重なっているが、ゲート電
極５ａ、５ｂを露出させることなくＣｏＳｉ層１１ｃの
表面を露出させるコンタクトホール１７を自己整合的に
形成することができる。位置合わせのための余裕を確保
するために、ゲート電極５ａと５ｂとの間隔を大きくす
る必要がないため、半導体装置の集積度の向上を図るこ
とが可能になる。
ト電極５ａ、５ｂの端部とが重なっているが、ゲート電
極５ａ、５ｂを露出させることなくＣｏＳｉ層１１ｃの
表面を露出させるコンタクトホール１７を自己整合的に
形成することができる。位置合わせのための余裕を確保
するために、ゲート電極５ａと５ｂとの間隔を大きくす
る必要がないため、半導体装置の集積度の向上を図るこ
とが可能になる。
【００４１】上記実施例では、エッチング停止層として
酸化コバルトからなる層を形成する場合を説明したが、
その上層とのエッチング選択比を高くできる材料であれ
ば、その他の材料を使用してもよい。上層にＳｉＮから
なる層が形成されている場合は、ＳｉＮ層をＳＦ6 等の
フッ素系エッチングガスを用いてエッチングする。Ｓｉ
Ｎ層とエッチング停止層とのエッチング選択比を高くす
るためには、エッチング停止層を、金属フッ化物の沸点
が２５０℃以上となるような金属、例えばＡｌ、ニッケ
ル（Ｎ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等の酸化
物で形成することが好ましい。
酸化コバルトからなる層を形成する場合を説明したが、
その上層とのエッチング選択比を高くできる材料であれ
ば、その他の材料を使用してもよい。上層にＳｉＮから
なる層が形成されている場合は、ＳｉＮ層をＳＦ6 等の
フッ素系エッチングガスを用いてエッチングする。Ｓｉ
Ｎ層とエッチング停止層とのエッチング選択比を高くす
るためには、エッチング停止層を、金属フッ化物の沸点
が２５０℃以上となるような金属、例えばＡｌ、ニッケ
ル（Ｎ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等の酸化
物で形成することが好ましい。
【００４２】また、上記実施例では、コンタクトホール
をプラグで埋め尽くし、その上に配線層を形成する場合
を説明したが、プラグを用いず、コンタクトホールの内
部に直接配線層を形成してもよい。
をプラグで埋め尽くし、その上に配線層を形成する場合
を説明したが、プラグを用いず、コンタクトホールの内
部に直接配線層を形成してもよい。
【００４３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
コンタクトホール形成時にゲート電極の上方及び側方が
エッチング停止層で覆われているため、エッチング停止
層で安定してコンタクトホール形成のためのエッチング
を停止させることができる。このため、コンタクトホー
ル形成のためのレジストパターンの開口の端部がゲート
電極の端部と重なっていても、ゲート電極をコンタクト
ホールの内面に露出させることなく安定してコンタクト
ホールを形成することができる。
コンタクトホール形成時にゲート電極の上方及び側方が
エッチング停止層で覆われているため、エッチング停止
層で安定してコンタクトホール形成のためのエッチング
を停止させることができる。このため、コンタクトホー
ル形成のためのレジストパターンの開口の端部がゲート
電極の端部と重なっていても、ゲート電極をコンタクト
ホールの内面に露出させることなく安定してコンタクト
ホールを形成することができる。
【図１】本発明の実施例によるＭＩＳＦＥＴの製造方法
を説明するための基板の断面図である。
を説明するための基板の断面図である。
【図２】本発明の実施例によるＭＩＳＦＥＴの製造方法
を説明するための基板の断面図である。
を説明するための基板の断面図である。
【図３】従来技術により自己整合的にコンタクトホール
を形成する方法を説明するための基板の断面図である。
を形成する方法を説明するための基板の断面図である。
１ シリコン基板 ２ フィールド酸化膜 ３ａ、３ｂ、３ｃ 低濃度領域 ４ａ、４ｂ ゲート酸化膜 ５ａ、５ｂ ゲート電極 ６ａ、６ｂ 上部絶縁膜 ７ａ、７ｂ メサ構造体 ８ａ、８ｂ サイドウォール絶縁体 ９ａ、９ｂ、９ｃ ソース／ドレイン領域 １０ コバルト層 １１ａ、１１ｂ、１１ｃ ＣｏＳｉ層 １２ エッチング停止層 １３ 保護層 １４ 層間絶縁膜 １５ レジスト膜 １６ 開口 １７ コンタクトホール ２０ コンタクトメタル層 ２１ 接着層 ２２ タングステンプラグ ２３ 配線層
Claims (4)
- 【請求項１】 半導体表面を有する基板と、 前記基板の半導体表面上に形成されたゲート電極、及び
前記基板の表面層にかつ該ゲート電極の両側にそれぞれ
形成されたソース領域とドレイン領域とを含むトランジ
スタと、 前記ゲート電極の表面を被覆する第１の絶縁層と、 前記ソース領域及びドレイン領域の少なくとも一方の領
域とオーミック接触し、かつ前記第１の絶縁層の表面の
一部の領域に接触する導電層と、 前記第１の絶縁層の表面上の領域のうち、前記導電層が
接触していない領域に形成され、金属の酸化物からなる
第２の絶縁層であって、該金属のフッ化物の沸点が２５
０℃以上である前記第２の絶縁層とを有する半導体装
置。 - 【請求項２】 前記第２の絶縁層が酸化コバルトで形成
されている請求項１に記載の半導体装置。 - 【請求項３】 半導体表面を有する基板の該半導体表面
領域に、ゲート電極、その両側の前記基板の表面層にそ
れぞれ形成されたソース領域及びドレイン領域、及び該
ゲート電極の表面を覆う第１の絶縁層を含んで構成され
るトランジスタを形成する工程と、 前記第１の絶縁層の表面及び前記基板の露出した表面
を、金属の酸化物であって該金属のフッ化物の沸点が２
５０℃以上である金属の酸化物からなる第２の絶縁層で
覆う工程と、 前記第２の絶縁層の上に、該第２の絶縁層とはエッチン
グ耐性の異なる絶縁材料からなる第３の絶縁層を形成す
る工程と、 前記第３の絶縁層の上に、前記ソース領域及びドレイン
領域のうち少なくとも一方の領域に対応した開口を有す
るエッチングマスク層を形成する工程と、 前記エッチングマスク層をマスクとして、前記開口が形
成された領域の前記第３の絶縁層を全厚さ分エッチング
する工程と、 前記開口が形成された領域の前記第２の絶縁層を除去
し、少なくとも前記ソース領域及びドレイン領域のうち
前記一方の領域の表面を露出させる工程と、 前記ソース領域及びドレイン領域のうち前記一方の領域
の露出した表面上に導電性材料からなる導電層を形成す
る工程とを含む半導体装置の製造方法。 - 【請求項４】 前記第２の絶縁層で覆う工程の後、前記
第３の絶縁層を形成する工程の前に、さらに、前記第２
の絶縁層の上に、窒化シリコンからなる第４の絶縁層を
形成する工程を含み、 前記第３の絶縁層をエッチングする工程の後、前記第２
の絶縁層を除去する工程の前に、さらに、フッ素系のエ
ッチングガスを用いたドライエッチングにより、前記開
口が形成された領域の前記第４の絶縁層を、前記第２の
絶縁層に対して選択的にエッチングし、前記開口が形成
された領域に前記第２の絶縁層を露出させる工程を含む
請求項３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5350796A JP3595061B2 (ja) | 1996-03-11 | 1996-03-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5350796A JP3595061B2 (ja) | 1996-03-11 | 1996-03-11 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246547A true JPH09246547A (ja) | 1997-09-19 |
| JP3595061B2 JP3595061B2 (ja) | 2004-12-02 |
Family
ID=12944744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5350796A Expired - Fee Related JP3595061B2 (ja) | 1996-03-11 | 1996-03-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3595061B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289682A (ja) * | 2001-03-28 | 2002-10-04 | Nec Corp | 半導体装置およびその製造方法 |
| US8694145B2 (en) | 2001-06-19 | 2014-04-08 | Applied Materials, Inc. | Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles |
| CN115394718A (zh) * | 2022-10-26 | 2022-11-25 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制造方法 |
-
1996
- 1996-03-11 JP JP5350796A patent/JP3595061B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289682A (ja) * | 2001-03-28 | 2002-10-04 | Nec Corp | 半導体装置およびその製造方法 |
| US8694145B2 (en) | 2001-06-19 | 2014-04-08 | Applied Materials, Inc. | Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles |
| CN115394718A (zh) * | 2022-10-26 | 2022-11-25 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3595061B2 (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100207472B1 (ko) | 티타늄 질화막 적층 구조의 게이트 전극을 갖춘 반도체장치 및 그 제조 방법 | |
| KR101815527B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7282766B2 (en) | Fin-type semiconductor device with low contact resistance | |
| US6303447B1 (en) | Method for forming an extended metal gate using a damascene process | |
| US6242788B1 (en) | Semiconductor device and a method of manufacturing the same | |
| US6492665B1 (en) | Semiconductor device | |
| US20130175587A1 (en) | Self-aligned contact for replacement gate devices | |
| JPH11150268A (ja) | 半導体装置及びその製造方法 | |
| US9870951B2 (en) | Method of fabricating semiconductor structure with self-aligned spacers | |
| KR20040017038A (ko) | 반도체 소자의 콘택 구조체 및 그 제조방법 | |
| US7371646B2 (en) | Manufacture of insulated gate type field effect transistor | |
| US6265296B1 (en) | Method for forming self-aligned contacts using a hard mask | |
| JP2002280452A (ja) | 効果的に短絡を防止できる集積回路装置およびその製造方法 | |
| US6242354B1 (en) | Semiconductor device with self aligned contacts having integrated silicide stringer removal and method thereof | |
| US6329252B1 (en) | Method of forming self-aligned contacts | |
| JP2001274263A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3595061B2 (ja) | 半導体装置及びその製造方法 | |
| JP3381690B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3394914B2 (ja) | 半導体装置およびその製造方法 | |
| KR20150007541A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2685034B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08274187A (ja) | 半導体装置の製造方法 | |
| JP3593965B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH10200096A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPH09252124A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040525 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040722 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |