JPH09245304A - リードアンプ及びリードライト用集積回路装置 - Google Patents
リードアンプ及びリードライト用集積回路装置Info
- Publication number
- JPH09245304A JPH09245304A JP8086396A JP8086396A JPH09245304A JP H09245304 A JPH09245304 A JP H09245304A JP 8086396 A JP8086396 A JP 8086396A JP 8086396 A JP8086396 A JP 8086396A JP H09245304 A JPH09245304 A JP H09245304A
- Authority
- JP
- Japan
- Prior art keywords
- current
- read
- transistor
- amplifier
- magnetoresistive head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】 磁気抵抗効果型ヘッドMRHに効果的なバイ
アス電流を与え充分な読み出し信号量を確保しつつ、リ
ードアンプの入力換算ノイズを低減し、これを含む磁気
ディスク装置等の動作特性を改善する。 【解決手段】 磁気抵抗効果型ヘッドMRHを含むカレ
ントバイアス・カレントセンス型のリードアンプに、M
OSFETP1と電流ミラー結合されたMOSFETP
2を含み磁気抵抗効果型ヘッドMRHに所定のバイアス
電流Inを流す第1の電流経路と、その一方がMOSF
ETP2の磁気抵抗効果型ヘッド側に結合されその他方
がキャパシタC1を介して電源電圧VCCに結合される
負荷抵抗R0を含み磁気抵抗効果型ヘッドMRHにより
得られる読み出し電流つまり交流電流を流す第2の電流
経路とを実質並列形態に設けるとともに、実質MOSF
ETP2及び負荷抵抗R0の共通結合されたノードと磁
気抵抗効果型ヘッドMRHとの間にトランジスタT2を
設け、そのベースに、非反転出力信号Vop及び反転出
力信号Vonを受ける帰還増幅器G1の出力信号を供給
する。
アス電流を与え充分な読み出し信号量を確保しつつ、リ
ードアンプの入力換算ノイズを低減し、これを含む磁気
ディスク装置等の動作特性を改善する。 【解決手段】 磁気抵抗効果型ヘッドMRHを含むカレ
ントバイアス・カレントセンス型のリードアンプに、M
OSFETP1と電流ミラー結合されたMOSFETP
2を含み磁気抵抗効果型ヘッドMRHに所定のバイアス
電流Inを流す第1の電流経路と、その一方がMOSF
ETP2の磁気抵抗効果型ヘッド側に結合されその他方
がキャパシタC1を介して電源電圧VCCに結合される
負荷抵抗R0を含み磁気抵抗効果型ヘッドMRHにより
得られる読み出し電流つまり交流電流を流す第2の電流
経路とを実質並列形態に設けるとともに、実質MOSF
ETP2及び負荷抵抗R0の共通結合されたノードと磁
気抵抗効果型ヘッドMRHとの間にトランジスタT2を
設け、そのベースに、非反転出力信号Vop及び反転出
力信号Vonを受ける帰還増幅器G1の出力信号を供給
する。
Description
【0001】
【発明の属する技術分野】この発明はリードアンプ及び
リードライト用集積回路装置に関し、例えば、磁気抵抗
効果型ヘッドを用いたリードアンプならびにこれを搭載
するリードライト用集積回路装置に利用して特に有効な
技術に関するものである。
リードライト用集積回路装置に関し、例えば、磁気抵抗
効果型ヘッドを用いたリードアンプならびにこれを搭載
するリードライト用集積回路装置に利用して特に有効な
技術に関するものである。
【0002】
【従来の技術】磁気抵抗効果(MR:Magnetor
esistive)素子を用いた磁気抵抗効果型ヘッド
がある。また、磁気抵抗効果型ヘッドを読み取り用ヘッ
ドとして用いた磁気ディスク装置があり、このような磁
気ディスク装置に組み込まれるリードライト用集積回路
装置がある。リードライト用集積回路装置は、磁気抵抗
効果型ヘッドにより得られる読み出し信号を所定レベル
まで増幅するためのリードアンプと、与えられた入力デ
ータを所定の書き込み信号に変換して書き込み用ヘッド
から磁気ディスクに書き込むためのライトアンプとを含
む。
esistive)素子を用いた磁気抵抗効果型ヘッド
がある。また、磁気抵抗効果型ヘッドを読み取り用ヘッ
ドとして用いた磁気ディスク装置があり、このような磁
気ディスク装置に組み込まれるリードライト用集積回路
装置がある。リードライト用集積回路装置は、磁気抵抗
効果型ヘッドにより得られる読み出し信号を所定レベル
まで増幅するためのリードアンプと、与えられた入力デ
ータを所定の書き込み信号に変換して書き込み用ヘッド
から磁気ディスクに書き込むためのライトアンプとを含
む。
【0003】一方、上記磁気抵抗効果型ヘッドを用いた
磁気ディスク装置のリードアンプとして、磁気抵抗効果
型ヘッドに所定のバイアス電流を与えながらその読み出
し電流をセンスするいわゆるカレントバイアス・カレン
トセンス方式のリードアンプが、例えば、米国特許第
5,270,882号に記載されている。
磁気ディスク装置のリードアンプとして、磁気抵抗効果
型ヘッドに所定のバイアス電流を与えながらその読み出
し電流をセンスするいわゆるカレントバイアス・カレン
トセンス方式のリードアンプが、例えば、米国特許第
5,270,882号に記載されている。
【0004】
【発明が解決しようとする課題】上記に記載されるカレ
ントバイアス・カレントセンス方式のリードアンプにお
いて、磁気抵抗効果型ヘッドMRHには、図6に例示さ
れるように、負荷抵抗R7からベース接地型のバイポー
ラトランジスタT3ならびにトランジスタT4を介する
経路と、抵抗R5からトランジスタT5を介する経路と
により所定のバイアス電流が与えられる。また、磁気抵
抗効果型ヘッドMRHにより得られる読み出し電流は、
負荷抵抗R7により電圧信号に変換され、そのトランジ
スタT3側端子において非反転出力信号Vopとなる。
非反転出力信号Vopは、トランジスタT4のベース側
に設けられた帰還増幅器G4及びキャパシタC5により
その直流電位が基準電圧Vrつまり反転出力信号Von
と同電位とされ、リードアンプの後段に設けられた増幅
回路には、磁気抵抗効果型ヘッドMRHの読み出し電流
に応じた差動出力信号が出力される。
ントバイアス・カレントセンス方式のリードアンプにお
いて、磁気抵抗効果型ヘッドMRHには、図6に例示さ
れるように、負荷抵抗R7からベース接地型のバイポー
ラトランジスタT3ならびにトランジスタT4を介する
経路と、抵抗R5からトランジスタT5を介する経路と
により所定のバイアス電流が与えられる。また、磁気抵
抗効果型ヘッドMRHにより得られる読み出し電流は、
負荷抵抗R7により電圧信号に変換され、そのトランジ
スタT3側端子において非反転出力信号Vopとなる。
非反転出力信号Vopは、トランジスタT4のベース側
に設けられた帰還増幅器G4及びキャパシタC5により
その直流電位が基準電圧Vrつまり反転出力信号Von
と同電位とされ、リードアンプの後段に設けられた増幅
回路には、磁気抵抗効果型ヘッドMRHの読み出し電流
に応じた差動出力信号が出力される。
【0005】周知のように、磁気抵抗効果型ヘッドMR
Hは、その抵抗値RMRと外部磁界EMとの関係におい
て図2に示されるような動作特性を有し、適当なバイア
ス電流が与えられ適当な外部磁界EMpが与えられる点
Pにおいてその読み出し効率が最大となる。一方、カレ
ントバイアス・カレントセンス方式のリードアンプの利
得Gは、負荷抵抗R7の抵抗値をR7とし、磁気抵抗効
果型ヘッドMRHの抵抗値をRMRとし、トランジスタ
T4のエミッタ動作抵抗をreとするとき、 G=R7/(RMR+re) となり、負荷抵抗R7の抵抗値R7に比例する。また、
リードアンプには、入力換算ノイズが小さいことが要求
されるが、この入力換算ノイズが後段の増幅回路のノイ
ズの影響を受けて大きくならないようにするためには、
リードアンプの利得Gをある程度まで大きくすることが
必須条件となる。
Hは、その抵抗値RMRと外部磁界EMとの関係におい
て図2に示されるような動作特性を有し、適当なバイア
ス電流が与えられ適当な外部磁界EMpが与えられる点
Pにおいてその読み出し効率が最大となる。一方、カレ
ントバイアス・カレントセンス方式のリードアンプの利
得Gは、負荷抵抗R7の抵抗値をR7とし、磁気抵抗効
果型ヘッドMRHの抵抗値をRMRとし、トランジスタ
T4のエミッタ動作抵抗をreとするとき、 G=R7/(RMR+re) となり、負荷抵抗R7の抵抗値R7に比例する。また、
リードアンプには、入力換算ノイズが小さいことが要求
されるが、この入力換算ノイズが後段の増幅回路のノイ
ズの影響を受けて大きくならないようにするためには、
リードアンプの利得Gをある程度まで大きくすることが
必須条件となる。
【0006】しかし、上記のように負荷抵抗R7が磁気
抵抗効果型ヘッドMRHに所定のバイアス電流を与える
ための電流経路として併用される従来のリードアンプで
は、負荷抵抗R7の抵抗値R7がバイアス電流による制
約を受け、あまり大きくすることは困難となる。この結
果、バイアス電流を重視しようとすると、リードアンプ
の入力換算ノイズが大きくなり、逆に入力換算ノイズを
重視しようとすると、磁気抵抗効果型ヘッドMRHに効
果的なバイアス電流を与えることができなくなってその
読み出し効率が低下し、充分な信号量を得られなくな
る。
抵抗効果型ヘッドMRHに所定のバイアス電流を与える
ための電流経路として併用される従来のリードアンプで
は、負荷抵抗R7の抵抗値R7がバイアス電流による制
約を受け、あまり大きくすることは困難となる。この結
果、バイアス電流を重視しようとすると、リードアンプ
の入力換算ノイズが大きくなり、逆に入力換算ノイズを
重視しようとすると、磁気抵抗効果型ヘッドMRHに効
果的なバイアス電流を与えることができなくなってその
読み出し効率が低下し、充分な信号量を得られなくな
る。
【0007】この発明の目的は、磁気抵抗効果型ヘッド
に効果的なバイアス電流を与え充分な読み出し信号量を
確保しつつ、リードアンプの入力換算ノイズを低減し、
これを含む磁気ディスク装置等の動作特性を改善するこ
とにある。
に効果的なバイアス電流を与え充分な読み出し信号量を
確保しつつ、リードアンプの入力換算ノイズを低減し、
これを含む磁気ディスク装置等の動作特性を改善するこ
とにある。
【0008】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、磁気抵抗効果型ヘッドを用い
た磁気ディスク装置等のリードライト用集積回路装置に
搭載されるカレントバイアス・カレントセンス型のリー
ドアンプに、第2のトランジスタと電流ミラー結合され
た第1のトランジスタを含み磁気抵抗効果型ヘッドに所
定のバイアス電流つまり直流電流を流す第1の電流経路
と、その一方が第1のトランジスタの磁気抵抗効果型ヘ
ッド側に結合されその他方が第1のキャパシタを介して
電源電圧に結合される負荷抵抗を含み磁気抵抗効果型ヘ
ッドにより得られる読み出し電流つまり交流電流を流す
第2の電流経路とを実質並列形態に設けるとともに、第
1のトランジスタ及び負荷抵抗の共通結合されたノード
と磁気抵抗効果型ヘッドとの間に第4のトランジスタを
設け、そのベースに、負荷抵抗の両端における電位を非
反転及び反転出力信号として受ける帰還増幅器の出力信
号を供給する。
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、磁気抵抗効果型ヘッドを用い
た磁気ディスク装置等のリードライト用集積回路装置に
搭載されるカレントバイアス・カレントセンス型のリー
ドアンプに、第2のトランジスタと電流ミラー結合され
た第1のトランジスタを含み磁気抵抗効果型ヘッドに所
定のバイアス電流つまり直流電流を流す第1の電流経路
と、その一方が第1のトランジスタの磁気抵抗効果型ヘ
ッド側に結合されその他方が第1のキャパシタを介して
電源電圧に結合される負荷抵抗を含み磁気抵抗効果型ヘ
ッドにより得られる読み出し電流つまり交流電流を流す
第2の電流経路とを実質並列形態に設けるとともに、第
1のトランジスタ及び負荷抵抗の共通結合されたノード
と磁気抵抗効果型ヘッドとの間に第4のトランジスタを
設け、そのベースに、負荷抵抗の両端における電位を非
反転及び反転出力信号として受ける帰還増幅器の出力信
号を供給する。
【0010】上記手段によれば、磁気抵抗効果型ヘッド
にバイアス電流を与えるための電流経路とその読み出し
電流を流すための電流経路とを分離できるとともに、負
荷抵抗に定常的に流される直流電流をなくすことができ
るため、磁気抵抗効果型ヘッドのバイアス電流に影響を
与えることなく負荷抵抗の抵抗値を充分に大きくするこ
とができる。この結果、磁気抵抗効果型ヘッドに効果的
なバイアス電流を与え充分な読み出し信号量を確保しつ
つ、リードアンプの入力換算ノイズを低減し、これを含
む磁気ディスク装置等の動作特性を改善することができ
る。
にバイアス電流を与えるための電流経路とその読み出し
電流を流すための電流経路とを分離できるとともに、負
荷抵抗に定常的に流される直流電流をなくすことができ
るため、磁気抵抗効果型ヘッドのバイアス電流に影響を
与えることなく負荷抵抗の抵抗値を充分に大きくするこ
とができる。この結果、磁気抵抗効果型ヘッドに効果的
なバイアス電流を与え充分な読み出し信号量を確保しつ
つ、リードアンプの入力換算ノイズを低減し、これを含
む磁気ディスク装置等の動作特性を改善することができ
る。
【0011】
【発明の実施の形態】図1には、この発明が適用された
リードアンプの第1の実施例の回路図が示されている。
また、図2には、図1のリードアンプに含まれる磁気抵
抗効果型ヘッドMRHの一実施例の動作特性図が示され
ている。これらの図をもとに、この実施例のリードアン
プの構成及び動作ならびにその特徴について説明する。
なお、この実施例のリードアンプは、図示されない他の
リードアンプ及びライトアンプとともに、磁気ディスク
装置を構成するリードライト用集積回路装置に搭載され
る。磁気抵抗効果型ヘッドMRHならびにキャパシタC
1及びC2を除く各回路素子は、リードライト用集積回
路装置の図示されない他の回路素子とともに、単結晶シ
リコンのような1個の半導体基板面上に形成される。以
下の回路図において、そのチャンネル(バックゲート)
部に矢印が付されるMOSFET(金属酸化物半導体型
電界効果トランジスタ。この明細書では、MOSFET
をして絶縁ゲート型電界効果トランジスタの総称とす
る)はPチャンネル型であって、矢印の付されないNチ
ャンネルMOSFETと区別して示される。
リードアンプの第1の実施例の回路図が示されている。
また、図2には、図1のリードアンプに含まれる磁気抵
抗効果型ヘッドMRHの一実施例の動作特性図が示され
ている。これらの図をもとに、この実施例のリードアン
プの構成及び動作ならびにその特徴について説明する。
なお、この実施例のリードアンプは、図示されない他の
リードアンプ及びライトアンプとともに、磁気ディスク
装置を構成するリードライト用集積回路装置に搭載され
る。磁気抵抗効果型ヘッドMRHならびにキャパシタC
1及びC2を除く各回路素子は、リードライト用集積回
路装置の図示されない他の回路素子とともに、単結晶シ
リコンのような1個の半導体基板面上に形成される。以
下の回路図において、そのチャンネル(バックゲート)
部に矢印が付されるMOSFET(金属酸化物半導体型
電界効果トランジスタ。この明細書では、MOSFET
をして絶縁ゲート型電界効果トランジスタの総称とす
る)はPチャンネル型であって、矢印の付されないNチ
ャンネルMOSFETと区別して示される。
【0012】図1において、この実施例のリードアンプ
は、カレントバイアス・カレントセンス方式を採り、電
源電圧VCC(第2の電源電圧)と読み取り用ヘッドと
なる磁気抵抗効果型ヘッドMRHとの間に直列形態に設
けられる抵抗R2,PチャンネルMOSFETP2(第
1のトランジスタ),バイポーラトランジスタT1(第
3のトランジスタ)ならびにT2(第4のトランジス
タ)を含む。また、その一方がトランジスタT1の磁気
抵抗効果型ヘッド側つまりそのコレクタに結合される負
荷抵抗R0(抵抗)と、この負荷抵抗R0と電源電圧V
CCとの間に設けられるキャパシタC1(第1のキャパ
シタ)とを含み、さらに、電源電圧VCCと接地電位V
SS(第1の電源電圧)との間に直列形態に設けられる
抵抗R1,PチャンネルMOSFETP1(第2のトラ
ンジスタ)ならびに定電流源S1を含む。なお、その接
続経路に四角が付される磁気抵抗効果型ヘッドMRH及
びキャパシタC1等は、いわゆる外付け部品であって、
リードライト用集積回路装置の半導体基板面上に形成さ
れるものではない。
は、カレントバイアス・カレントセンス方式を採り、電
源電圧VCC(第2の電源電圧)と読み取り用ヘッドと
なる磁気抵抗効果型ヘッドMRHとの間に直列形態に設
けられる抵抗R2,PチャンネルMOSFETP2(第
1のトランジスタ),バイポーラトランジスタT1(第
3のトランジスタ)ならびにT2(第4のトランジス
タ)を含む。また、その一方がトランジスタT1の磁気
抵抗効果型ヘッド側つまりそのコレクタに結合される負
荷抵抗R0(抵抗)と、この負荷抵抗R0と電源電圧V
CCとの間に設けられるキャパシタC1(第1のキャパ
シタ)とを含み、さらに、電源電圧VCCと接地電位V
SS(第1の電源電圧)との間に直列形態に設けられる
抵抗R1,PチャンネルMOSFETP1(第2のトラ
ンジスタ)ならびに定電流源S1を含む。なお、その接
続経路に四角が付される磁気抵抗効果型ヘッドMRH及
びキャパシタC1等は、いわゆる外付け部品であって、
リードライト用集積回路装置の半導体基板面上に形成さ
れるものではない。
【0013】磁気抵抗効果型ヘッドMRHの他方は、接
地電位VSSに結合される。また、トランジスタT1
は、そのベースに所定の定電圧Vbが供給されることで
いわゆるベース接地回路を構成し、トランジスタT2の
寄生容量によりリードアンプの周波数帯域が劣化するの
を防止すべく作用する。
地電位VSSに結合される。また、トランジスタT1
は、そのベースに所定の定電圧Vbが供給されることで
いわゆるベース接地回路を構成し、トランジスタT2の
寄生容量によりリードアンプの周波数帯域が劣化するの
を防止すべく作用する。
【0014】次に、MOSFETP1は、そのゲート及
びドレインがMOSFETP2のゲートに共通結合され
ることでMOSFETP2と電流ミラー結合され、定電
流源S1から与えられる定電流I1にそのサイズ比を乗
じた例えばn×I1なる電流Inを磁気抵抗効果型ヘッ
ドMRHのバイアス電流として流す。このとき、MOS
FETP1のドレイン電位は、リードアンプの非反転出
力信号Vopとして図示されない後段の増幅回路に供給
されるが、その直流電位Vopは、電源電圧VCCの電
位をVCCとし、抵抗R1の抵抗値をR1とし、定電流
I1の電流値をI1とし、MOSFETP1のゲート・
ソース間電圧をVGSp1とするとき、 Vop=VCC−R1×I1−VGSp1 なるほぼ安定した電位となって、差動出力信号の基準電
圧となる。
びドレインがMOSFETP2のゲートに共通結合され
ることでMOSFETP2と電流ミラー結合され、定電
流源S1から与えられる定電流I1にそのサイズ比を乗
じた例えばn×I1なる電流Inを磁気抵抗効果型ヘッ
ドMRHのバイアス電流として流す。このとき、MOS
FETP1のドレイン電位は、リードアンプの非反転出
力信号Vopとして図示されない後段の増幅回路に供給
されるが、その直流電位Vopは、電源電圧VCCの電
位をVCCとし、抵抗R1の抵抗値をR1とし、定電流
I1の電流値をI1とし、MOSFETP1のゲート・
ソース間電圧をVGSp1とするとき、 Vop=VCC−R1×I1−VGSp1 なるほぼ安定した電位となって、差動出力信号の基準電
圧となる。
【0015】ところで、磁気抵抗効果型ヘッドMRH
は、その抵抗値RMRと外部磁界EMとの関係において
図2に示されるような動作特性を有し、磁気抵抗効果型
ヘッドMRHの読み出し効率つまり外部磁界EMの変化
に対する抵抗値RMRの変化の度合いは、所定のバイア
ス電流が与えられ適当な外部磁界EMpが与えられるP
点において最大となる。このため、抵抗R2及びMOS
FETP2は、上記のように、抵抗R1,MOSFET
P1ならびに定電流源S1とともにいわゆる第1の電流
経路を構成し、磁気抵抗効果型ヘッドMRHに対してそ
の動作点を上記P点とするような所定のバイアス電流I
nを流すものとなる。なお、抵抗R2は、あわせてリー
ドアンプの入力換算ノイズを低減すべく作用する。
は、その抵抗値RMRと外部磁界EMとの関係において
図2に示されるような動作特性を有し、磁気抵抗効果型
ヘッドMRHの読み出し効率つまり外部磁界EMの変化
に対する抵抗値RMRの変化の度合いは、所定のバイア
ス電流が与えられ適当な外部磁界EMpが与えられるP
点において最大となる。このため、抵抗R2及びMOS
FETP2は、上記のように、抵抗R1,MOSFET
P1ならびに定電流源S1とともにいわゆる第1の電流
経路を構成し、磁気抵抗効果型ヘッドMRHに対してそ
の動作点を上記P点とするような所定のバイアス電流I
nを流すものとなる。なお、抵抗R2は、あわせてリー
ドアンプの入力換算ノイズを低減すべく作用する。
【0016】磁気ディスク装置の図示されない磁気ディ
スクが回転し、その保持データに応じた外部磁界EMの
変化によって磁気抵抗効果型ヘッドMRHに生じる抵抗
値RMRの変化は、磁気抵抗効果型ヘッドMRHに流さ
れる電流の変化つまり読み出し電流となるが、この交流
電流は、高周波信号に対するインピーダンスの小さなキ
ャパシタC1を源泉として負荷抵抗R0に流され、その
一端の電位つまり反転出力信号Vonの電位を交流的に
変化させる。つまり、負荷抵抗R0及びキャパシタC1
は、磁気抵抗効果型ヘッドMRHに対して読み出しデー
タに応じた交流電流を流すいわゆる第2の電流経路を構
成する訳であって、キャパシタC1は、あわせてMOS
FETP1のドレインにおける基準電圧のノイズを抑制
し、その電位を安定化させるべく作用する。
スクが回転し、その保持データに応じた外部磁界EMの
変化によって磁気抵抗効果型ヘッドMRHに生じる抵抗
値RMRの変化は、磁気抵抗効果型ヘッドMRHに流さ
れる電流の変化つまり読み出し電流となるが、この交流
電流は、高周波信号に対するインピーダンスの小さなキ
ャパシタC1を源泉として負荷抵抗R0に流され、その
一端の電位つまり反転出力信号Vonの電位を交流的に
変化させる。つまり、負荷抵抗R0及びキャパシタC1
は、磁気抵抗効果型ヘッドMRHに対して読み出しデー
タに応じた交流電流を流すいわゆる第2の電流経路を構
成する訳であって、キャパシタC1は、あわせてMOS
FETP1のドレインにおける基準電圧のノイズを抑制
し、その電位を安定化させるべく作用する。
【0017】この実施例において、リードアンプは、さ
らに、非反転出力信号Vop及び反転出力信号Vonつ
まりは負荷抵抗R0の両端における電圧を受ける帰還増
幅器G1を含む。この帰還増幅器G1の出力信号は、上
記トランジスタT2のベースに供給され、帰還増幅器G
1の出力端子と接地電位VSSとの間には、キャパシタ
C2(第2のキャパシタ)が設けられる。このうち、帰
還増幅器G1は、非反転出力信号Vop及び反転出力信
号Von間の直流的な電位差を増幅し、トランジスタT
2は、帰還増幅器G1の出力信号に従ってバイアス電流
の値を調整し、負荷抵抗R0の両端における直流電圧つ
まり非反転出力信号Vop及び反転出力信号Von間の
直流的な電位差がゼロとなるように、言い換えるならば
負荷抵抗R0に直流的な電流が流れないように制御す
る。また、キャパシタC2は、帰還増幅器G1を中心と
するフィードバック系の周波数帯域を低くし、磁気抵抗
効果型ヘッドMRHの読み出し電流に対応する非反転出
力信号Vop及び反転出力信号Vonの交流成分に対し
て帰還をかけないように作用する。
らに、非反転出力信号Vop及び反転出力信号Vonつ
まりは負荷抵抗R0の両端における電圧を受ける帰還増
幅器G1を含む。この帰還増幅器G1の出力信号は、上
記トランジスタT2のベースに供給され、帰還増幅器G
1の出力端子と接地電位VSSとの間には、キャパシタ
C2(第2のキャパシタ)が設けられる。このうち、帰
還増幅器G1は、非反転出力信号Vop及び反転出力信
号Von間の直流的な電位差を増幅し、トランジスタT
2は、帰還増幅器G1の出力信号に従ってバイアス電流
の値を調整し、負荷抵抗R0の両端における直流電圧つ
まり非反転出力信号Vop及び反転出力信号Von間の
直流的な電位差がゼロとなるように、言い換えるならば
負荷抵抗R0に直流的な電流が流れないように制御す
る。また、キャパシタC2は、帰還増幅器G1を中心と
するフィードバック系の周波数帯域を低くし、磁気抵抗
効果型ヘッドMRHの読み出し電流に対応する非反転出
力信号Vop及び反転出力信号Vonの交流成分に対し
て帰還をかけないように作用する。
【0018】つまり、この実施例のリードアンプでは、
磁気抵抗効果型ヘッドMRHに所定のバイアス電流を流
すための第1の電流経路と、磁気抵抗効果型ヘッドMR
Hの読み出し電流を流すための第2の電流経路とが互い
に独立して設けられるとともに、第2の電流経路を構成
する負荷抵抗R0の両端における電位つまり非反転出力
信号Vop及び反転出力信号Vonの直流電位がゼロと
され、負荷抵抗R0に直流電流が流されない。このた
め、この実施例では、負荷抵抗R0の抵抗値を、磁気抵
抗効果型ヘッドMRHのバイアス電流によって制約され
ることなく任意に設定できるとともに、逆にバイアス電
流の値を、負荷抵抗R0に制限されることなく任意に設
定でき、その調整領域を拡大することができる。
磁気抵抗効果型ヘッドMRHに所定のバイアス電流を流
すための第1の電流経路と、磁気抵抗効果型ヘッドMR
Hの読み出し電流を流すための第2の電流経路とが互い
に独立して設けられるとともに、第2の電流経路を構成
する負荷抵抗R0の両端における電位つまり非反転出力
信号Vop及び反転出力信号Vonの直流電位がゼロと
され、負荷抵抗R0に直流電流が流されない。このた
め、この実施例では、負荷抵抗R0の抵抗値を、磁気抵
抗効果型ヘッドMRHのバイアス電流によって制約され
ることなく任意に設定できるとともに、逆にバイアス電
流の値を、負荷抵抗R0に制限されることなく任意に設
定でき、その調整領域を拡大することができる。
【0019】周知のように、カレントバイアス・カレン
トセンス方式を採るリードアンプの利得Gは、負荷抵抗
R0の抵抗値をR0とし、磁気抵抗効果型ヘッドMRH
の抵抗値をRMRとし、トランジスタT2のエミッタ動
作抵抗をreとするとき、 G=R0/(RMR+re) となり、負荷抵抗R0の抵抗値R0に比例する。また、
リードアンプには、その入力換算ノイズの小さいことが
要求されるが、この入力換算ノイズが後段の増幅回路の
ノイズの影響を受けて大きくならないようにするために
は、リードアンプの利得Gをある程度まで大きくするこ
とが必須条件となる。
トセンス方式を採るリードアンプの利得Gは、負荷抵抗
R0の抵抗値をR0とし、磁気抵抗効果型ヘッドMRH
の抵抗値をRMRとし、トランジスタT2のエミッタ動
作抵抗をreとするとき、 G=R0/(RMR+re) となり、負荷抵抗R0の抵抗値R0に比例する。また、
リードアンプには、その入力換算ノイズの小さいことが
要求されるが、この入力換算ノイズが後段の増幅回路の
ノイズの影響を受けて大きくならないようにするために
は、リードアンプの利得Gをある程度まで大きくするこ
とが必須条件となる。
【0020】前記の通り、この実施例のリードアンプで
は、磁気抵抗効果型ヘッドMRHのバイアス電流によっ
て制約されることなく、負荷抵抗R0の抵抗値を大きく
することができる。この結果、磁気抵抗効果型ヘッドM
RHに効果的なバイアス電流を与え充分な読み出し信号
量を確保しつつ、リードアンプの利得Gを大きくしてそ
の入力換算ノイズを低減することができ、これによって
リードアンプを含む磁気ディスク装置の動作特性を改善
することができるものである。
は、磁気抵抗効果型ヘッドMRHのバイアス電流によっ
て制約されることなく、負荷抵抗R0の抵抗値を大きく
することができる。この結果、磁気抵抗効果型ヘッドM
RHに効果的なバイアス電流を与え充分な読み出し信号
量を確保しつつ、リードアンプの利得Gを大きくしてそ
の入力換算ノイズを低減することができ、これによって
リードアンプを含む磁気ディスク装置の動作特性を改善
することができるものである。
【0021】図3には、この発明が適用されたリードア
ンプの第2の実施例の回路図が示されて、図4には、そ
の第3の実施例の回路図が示されている。なお、これら
の実施例は、前記図1及び図2の実施例を基本的に踏襲
するものであるため、これと異なる部分についてのみ説
明を追加する。
ンプの第2の実施例の回路図が示されて、図4には、そ
の第3の実施例の回路図が示されている。なお、これら
の実施例は、前記図1及び図2の実施例を基本的に踏襲
するものであるため、これと異なる部分についてのみ説
明を追加する。
【0022】図3において、この実施例のリードアンプ
は、MOSFETP1に電流ミラー結合されるもう1個
のPチャンネルMOSFETP3を含む。MOSFET
P3のソースは、抵抗R3を介して電源電圧VCCに結
合され、そのドレインは、トランジスタT2のコレクタ
に共通結合される。
は、MOSFETP1に電流ミラー結合されるもう1個
のPチャンネルMOSFETP3を含む。MOSFET
P3のソースは、抵抗R3を介して電源電圧VCCに結
合され、そのドレインは、トランジスタT2のコレクタ
に共通結合される。
【0023】これにより、MOSFETP3は、抵抗R
3とともにもう一つの第1の電流経路を構成し、磁気抵
抗効果型ヘッドMRHに対してそのサイズ比に応じたバ
イアス電流In2を流す。前記実施例と同様に、MOS
FETP2は、磁気抵抗効果型ヘッドMRHに対してバ
イアス電流In1を流し、磁気抵抗効果型ヘッドMRH
には、合計In1+In2なるバイアス電流が流され
る。
3とともにもう一つの第1の電流経路を構成し、磁気抵
抗効果型ヘッドMRHに対してそのサイズ比に応じたバ
イアス電流In2を流す。前記実施例と同様に、MOS
FETP2は、磁気抵抗効果型ヘッドMRHに対してバ
イアス電流In1を流し、磁気抵抗効果型ヘッドMRH
には、合計In1+In2なるバイアス電流が流され
る。
【0024】前記図1の実施例の場合、磁気抵抗効果型
ヘッドMRHに対するバイアス電流の値をさらに大きく
するためには、MOSFETP2のサイズを大きくする
必要があるが、MOSFETP2のサイズが大きくなる
ことは、他方でその寄生容量を増大させ、リードアンプ
の周波数特性を劣化させる原因となる。この実施例のよ
うに、MOSFETP3及び抵抗R3からなるもう一つ
の第1の電流経路を設け、しかもその供給ノードとなる
MOSFETP3のドレインをベース接地回路を構成す
るトランジスタT1の磁気抵抗効果型ヘッドMRH側つ
まりトランジスタT2のコレクタに結合することで、M
OSFETP3の寄生容量の影響を受けることなくバイ
アス電流を大きく、つまりは相応してMOSFETP2
のサイズを小さくし、リードアンプの周波数特性を改善
することができる。
ヘッドMRHに対するバイアス電流の値をさらに大きく
するためには、MOSFETP2のサイズを大きくする
必要があるが、MOSFETP2のサイズが大きくなる
ことは、他方でその寄生容量を増大させ、リードアンプ
の周波数特性を劣化させる原因となる。この実施例のよ
うに、MOSFETP3及び抵抗R3からなるもう一つ
の第1の電流経路を設け、しかもその供給ノードとなる
MOSFETP3のドレインをベース接地回路を構成す
るトランジスタT1の磁気抵抗効果型ヘッドMRH側つ
まりトランジスタT2のコレクタに結合することで、M
OSFETP3の寄生容量の影響を受けることなくバイ
アス電流を大きく、つまりは相応してMOSFETP2
のサイズを小さくし、リードアンプの周波数特性を改善
することができる。
【0025】なお、図4の実施例は、前記図3のMOS
FETP3及び抵抗R3からなるもう一つの第1の電流
経路を、MOSFETP4,抵抗R4ならびに帰還増幅
器G2に置き換えたものであり、帰還増幅器G2の出力
端子と電源電圧VCCとの間には、ノイズ消去及びフィ
ードバック系の周波数帯域を低くするためのキャパシタ
C3が設けられる。帰還増幅器G2は、MOSFETP
1及びP4のソース電位を一致させるべく作用し、磁気
抵抗効果型ヘッドMRHには、MOSFETP4のソー
ス電位に対応したバイアス電流In2が流されるため、
図3の実施例と同様な効果を得ることができる。
FETP3及び抵抗R3からなるもう一つの第1の電流
経路を、MOSFETP4,抵抗R4ならびに帰還増幅
器G2に置き換えたものであり、帰還増幅器G2の出力
端子と電源電圧VCCとの間には、ノイズ消去及びフィ
ードバック系の周波数帯域を低くするためのキャパシタ
C3が設けられる。帰還増幅器G2は、MOSFETP
1及びP4のソース電位を一致させるべく作用し、磁気
抵抗効果型ヘッドMRHには、MOSFETP4のソー
ス電位に対応したバイアス電流In2が流されるため、
図3の実施例と同様な効果を得ることができる。
【0026】図5には、この発明が適用されたリードア
ンプの第4の実施例の回路図が示されている。なお、こ
の実施例は、前記図1及び図2の実施例を基本的に踏襲
するものであるため、これと異なる部分についてのみ説
明を追加する。
ンプの第4の実施例の回路図が示されている。なお、こ
の実施例は、前記図1及び図2の実施例を基本的に踏襲
するものであるため、これと異なる部分についてのみ説
明を追加する。
【0027】図5において、この実施例のリードアンプ
が含まれる磁気ディスク装置は、i個の磁気抵抗効果型
ヘッドMRH1〜MRHiを備え、リードアンプは、こ
れらの磁気抵抗効果型ヘッドMRH1〜MRHiに対応
してトランジスタT1のエミッタ及び接地電位VSS間
に並列形態に設けられるi個のトランジスタT21〜T
2iを含む。トランジスタT21〜T2iのベースは、
対応するNチャンネルMOSFETN11〜N1iを介
して帰還増幅器G1の出力端子に共通結合されるととも
に、対応するNチャンネルMOSFETN21〜N2i
を介して接地電位VSSに結合される。このうち、MO
SFETN21〜N2iのゲートには、磁気ディスク装
置の図示されない制御回路から対応する反転制御信号C
1B〜CiBがそれぞれ供給され、MOSFETN11
〜N1iのゲートには、そのインバータV1〜Viによ
る反転信号がそれぞれ供給される。
が含まれる磁気ディスク装置は、i個の磁気抵抗効果型
ヘッドMRH1〜MRHiを備え、リードアンプは、こ
れらの磁気抵抗効果型ヘッドMRH1〜MRHiに対応
してトランジスタT1のエミッタ及び接地電位VSS間
に並列形態に設けられるi個のトランジスタT21〜T
2iを含む。トランジスタT21〜T2iのベースは、
対応するNチャンネルMOSFETN11〜N1iを介
して帰還増幅器G1の出力端子に共通結合されるととも
に、対応するNチャンネルMOSFETN21〜N2i
を介して接地電位VSSに結合される。このうち、MO
SFETN21〜N2iのゲートには、磁気ディスク装
置の図示されない制御回路から対応する反転制御信号C
1B〜CiBがそれぞれ供給され、MOSFETN11
〜N1iのゲートには、そのインバータV1〜Viによ
る反転信号がそれぞれ供給される。
【0028】なお、反転制御信号C1B〜CiBは、通
常すべて電源電圧VCCのようなハイレベルとされ、磁
気ディスク装置が読み出し動作を開始しその制御回路に
よって対応する磁気抵抗効果型ヘッドMRH1〜MRH
iが選択・指定されるとき、択一的に接地電位VSSの
ようなロウレベルとされる。
常すべて電源電圧VCCのようなハイレベルとされ、磁
気ディスク装置が読み出し動作を開始しその制御回路に
よって対応する磁気抵抗効果型ヘッドMRH1〜MRH
iが選択・指定されるとき、択一的に接地電位VSSの
ようなロウレベルとされる。
【0029】反転制御信号C1B〜CiBがすべてハイ
レベルとされるとき、リードアンプでは、MOSFET
N21〜N2iがともにオン状態とされ、MOSFET
N11〜N1iはすべてオフ状態とされる。このため、
トランジスタT21〜T2iはともにカットオフ状態と
なり、読み出し動作は行われない。
レベルとされるとき、リードアンプでは、MOSFET
N21〜N2iがともにオン状態とされ、MOSFET
N11〜N1iはすべてオフ状態とされる。このため、
トランジスタT21〜T2iはともにカットオフ状態と
なり、読み出し動作は行われない。
【0030】次に、磁気ディスク装置が読み出し動作を
開始し、反転制御信号C1B〜CiBが択一的にロウレ
ベルとされると、リードアンプでは、対応するMOSF
ETN21〜N2iが択一的にオフ状態とされ、対応す
るMOSFETN11〜N1iが択一的にオン状態とさ
れる。このため、対応するトランジスタT21〜T2i
が択一的にオン状態となり、このオン状態となったトラ
ンジスタT21〜T2iを介して前記図1と同様なリー
ドアンプが構成される。
開始し、反転制御信号C1B〜CiBが択一的にロウレ
ベルとされると、リードアンプでは、対応するMOSF
ETN21〜N2iが択一的にオフ状態とされ、対応す
るMOSFETN11〜N1iが択一的にオン状態とさ
れる。このため、対応するトランジスタT21〜T2i
が択一的にオン状態となり、このオン状態となったトラ
ンジスタT21〜T2iを介して前記図1と同様なリー
ドアンプが構成される。
【0031】一般に、磁気ディスク装置は複数の読み取
り用ヘッドを備え、これらの読み取り用ヘッドが択一的
に選択・指定される。リードアンプを図5の構成とする
ことで、i個の磁気抵抗効果型ヘッドMRH1〜MRH
iを択一的に選択・指定しつつ、前記図1の実施例と同
様な効果を得ることができ、これによってリードアンプ
を含む磁気ディスク装置の動作特性を改善できるものと
なる。
り用ヘッドを備え、これらの読み取り用ヘッドが択一的
に選択・指定される。リードアンプを図5の構成とする
ことで、i個の磁気抵抗効果型ヘッドMRH1〜MRH
iを択一的に選択・指定しつつ、前記図1の実施例と同
様な効果を得ることができ、これによってリードアンプ
を含む磁気ディスク装置の動作特性を改善できるものと
なる。
【0032】以上の実施例から得られる作用効果は、下
記の通りである。すなわち、 (1)磁気抵抗効果型ヘッドを用いた磁気ディスク装置
等のリードライト用集積回路装置に搭載されるカレント
バイアス・カレントセンス型のリードアンプに、第2の
トランジスタと電流ミラー結合された第1のトランジス
タを含み磁気抵抗効果型ヘッドに所定のバイアス電流つ
まり直流電流を流す第1の電流経路と、その一方が第1
のトランジスタの磁気抵抗効果型ヘッド側に結合されそ
の他方が第1のキャパシタを介して電源電圧に結合され
る負荷抵抗を含み磁気抵抗効果型ヘッドによって得られ
る読み出し電流つまり交流電流を流す第2の電流経路と
を実質並列形態に設けるとともに、第1のトランジスタ
及び負荷抵抗の共通結合されたノードと磁気抵抗効果型
ヘッドとの間に第4のトランジスタを設け、そのベース
に、負荷抵抗の両端における電位を非反転及び反転出力
信号として受ける帰還増幅器の出力信号を供給すること
で、磁気抵抗効果型ヘッドにバイアス電流を与える電流
経路とその読み出し電流を流す電流経路とを分離し、負
荷抵抗に定常的に流される直流電流をなくすことができ
るという効果が得られる。
記の通りである。すなわち、 (1)磁気抵抗効果型ヘッドを用いた磁気ディスク装置
等のリードライト用集積回路装置に搭載されるカレント
バイアス・カレントセンス型のリードアンプに、第2の
トランジスタと電流ミラー結合された第1のトランジス
タを含み磁気抵抗効果型ヘッドに所定のバイアス電流つ
まり直流電流を流す第1の電流経路と、その一方が第1
のトランジスタの磁気抵抗効果型ヘッド側に結合されそ
の他方が第1のキャパシタを介して電源電圧に結合され
る負荷抵抗を含み磁気抵抗効果型ヘッドによって得られ
る読み出し電流つまり交流電流を流す第2の電流経路と
を実質並列形態に設けるとともに、第1のトランジスタ
及び負荷抵抗の共通結合されたノードと磁気抵抗効果型
ヘッドとの間に第4のトランジスタを設け、そのベース
に、負荷抵抗の両端における電位を非反転及び反転出力
信号として受ける帰還増幅器の出力信号を供給すること
で、磁気抵抗効果型ヘッドにバイアス電流を与える電流
経路とその読み出し電流を流す電流経路とを分離し、負
荷抵抗に定常的に流される直流電流をなくすことができ
るという効果が得られる。
【0033】(2)上記(1)項により、磁気抵抗効果
型ヘッドのバイアス電流に影響を与えることなく、負荷
抵抗の抵抗値を大きくできるという効果が得られる。 (3)上記(1)項及び(2)項により、磁気抵抗効果
型ヘッドに効果的なバイアス電流を与え充分な読み出し
信号量を確保しつつ、リードアンプの入力換算ノイズを
低減することができるという効果が得られる。 (4)上記(1)項ないし(3)項により、リードアン
プを含む磁気ディスク装置等の動作特性を改善すること
ができるという効果が得られる。
型ヘッドのバイアス電流に影響を与えることなく、負荷
抵抗の抵抗値を大きくできるという効果が得られる。 (3)上記(1)項及び(2)項により、磁気抵抗効果
型ヘッドに効果的なバイアス電流を与え充分な読み出し
信号量を確保しつつ、リードアンプの入力換算ノイズを
低減することができるという効果が得られる。 (4)上記(1)項ないし(3)項により、リードアン
プを含む磁気ディスク装置等の動作特性を改善すること
ができるという効果が得られる。
【0034】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図1,図3ないし図5において、各磁気抵抗効果型
ヘッドにバイアス電流を与えるための第1の電流経路の
具体的構成は、種々の実施形態が考えられよう。また、
これらの回路を構成するMOSFETP1〜P3は、例
えばバイポーラトランジスタに置き換えることができる
し、抵抗R1〜R3は、これを省略することもできる。
これらの実施例では、負荷抵抗R0及びキャパシタC1
の共通結合されたノードをMOSFETP1のドレイン
に結合し、キャパシタC1を読み出し電流を流すための
源泉とノイズ消去用キャパシタとして併用しているが、
非反転出力信号Vopに適当な基準電位を与える回路と
ノイズ消去用キャパシタが別途設けられる場合には、M
OSFETP1を含む第1の電流経路と負荷抵抗R0及
びキャパシタC1を含む第2の電流経路とを完全に独立
させてもよい。さらに、リードアンプの具体的回路構成
やMOSFET及びバイポーラトランジスタの導電型な
らびに電源電圧の極性等は、種々の実施形態を採りう
る。図2に示される磁気抵抗効果型ヘッドの動作特性は
ほんの一例であって、本発明の主旨に影響を与えない。
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図1,図3ないし図5において、各磁気抵抗効果型
ヘッドにバイアス電流を与えるための第1の電流経路の
具体的構成は、種々の実施形態が考えられよう。また、
これらの回路を構成するMOSFETP1〜P3は、例
えばバイポーラトランジスタに置き換えることができる
し、抵抗R1〜R3は、これを省略することもできる。
これらの実施例では、負荷抵抗R0及びキャパシタC1
の共通結合されたノードをMOSFETP1のドレイン
に結合し、キャパシタC1を読み出し電流を流すための
源泉とノイズ消去用キャパシタとして併用しているが、
非反転出力信号Vopに適当な基準電位を与える回路と
ノイズ消去用キャパシタが別途設けられる場合には、M
OSFETP1を含む第1の電流経路と負荷抵抗R0及
びキャパシタC1を含む第2の電流経路とを完全に独立
させてもよい。さらに、リードアンプの具体的回路構成
やMOSFET及びバイポーラトランジスタの導電型な
らびに電源電圧の極性等は、種々の実施形態を採りう
る。図2に示される磁気抵抗効果型ヘッドの動作特性は
ほんの一例であって、本発明の主旨に影響を与えない。
【0035】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である磁気
ディスク装置のリードアンプならびにこれを搭載するリ
ードライト用集積回路装置に適用した場合について説明
したが、それに限定されるものではなく、例えば、リー
ドアンプとして単体で形成されるものや他の各種の回路
と同一基板に形成される同様なリードアンプにも適用で
きる。この発明は、少なくともカレントバイアス・カレ
ントセンス方式を採るリードアンプならびにこのような
リードアンプを含む装置又はシステムに広く適用でき
る。
てなされた発明をその背景となった利用分野である磁気
ディスク装置のリードアンプならびにこれを搭載するリ
ードライト用集積回路装置に適用した場合について説明
したが、それに限定されるものではなく、例えば、リー
ドアンプとして単体で形成されるものや他の各種の回路
と同一基板に形成される同様なリードアンプにも適用で
きる。この発明は、少なくともカレントバイアス・カレ
ントセンス方式を採るリードアンプならびにこのような
リードアンプを含む装置又はシステムに広く適用でき
る。
【0036】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、磁気抵抗効果型ヘッドを用
いた磁気ディスク装置等のリードライト用集積回路装置
に搭載されるカレントバイアス・カレントセンス型のリ
ードアンプに、第2のトランジスタと電流ミラー結合さ
れた第1のトランジスタを含み磁気抵抗効果型ヘッドに
所定のバイアス電流つまり直流電流を流す第1の電流経
路と、その一方が第1のトランジスタの磁気抵抗効果型
ヘッド側に結合されその他方が第1のキャパシタを介し
て電源電圧に結合される負荷抵抗を含み磁気抵抗効果型
ヘッドにより得られる読み出し電流つまり交流電流を流
す第2の電流経路とを実質並列形態に設けるとともに、
第1のトランジスタ及び負荷抵抗の共通結合されたノー
ドと磁気抵抗効果型ヘッドとの間に第4のトランジスタ
を設け、そのベースに、負荷抵抗の両端における電位を
非反転及び反転出力信号として受ける帰還増幅器の出力
信号を供給することで、磁気抵抗効果型ヘッドにバイア
ス電流を与えるための電流経路とその読み出し電流を流
すための電流経路とを分離することができるとともに、
負荷抵抗に定常的に流される直流電流をなくすことがで
きるため、磁気抵抗効果型ヘッドのバイアス電流に影響
を与えることなく、負荷抵抗の抵抗値を大きくすること
ができる。この結果、磁気抵抗効果型ヘッドに効果的な
バイアス電流を与え、充分な読み出し信号量を確保しつ
つ、リードアンプの入力換算ノイズを低減し、これを含
む磁気ディスク装置等の動作特性を改善することができ
る。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、磁気抵抗効果型ヘッドを用
いた磁気ディスク装置等のリードライト用集積回路装置
に搭載されるカレントバイアス・カレントセンス型のリ
ードアンプに、第2のトランジスタと電流ミラー結合さ
れた第1のトランジスタを含み磁気抵抗効果型ヘッドに
所定のバイアス電流つまり直流電流を流す第1の電流経
路と、その一方が第1のトランジスタの磁気抵抗効果型
ヘッド側に結合されその他方が第1のキャパシタを介し
て電源電圧に結合される負荷抵抗を含み磁気抵抗効果型
ヘッドにより得られる読み出し電流つまり交流電流を流
す第2の電流経路とを実質並列形態に設けるとともに、
第1のトランジスタ及び負荷抵抗の共通結合されたノー
ドと磁気抵抗効果型ヘッドとの間に第4のトランジスタ
を設け、そのベースに、負荷抵抗の両端における電位を
非反転及び反転出力信号として受ける帰還増幅器の出力
信号を供給することで、磁気抵抗効果型ヘッドにバイア
ス電流を与えるための電流経路とその読み出し電流を流
すための電流経路とを分離することができるとともに、
負荷抵抗に定常的に流される直流電流をなくすことがで
きるため、磁気抵抗効果型ヘッドのバイアス電流に影響
を与えることなく、負荷抵抗の抵抗値を大きくすること
ができる。この結果、磁気抵抗効果型ヘッドに効果的な
バイアス電流を与え、充分な読み出し信号量を確保しつ
つ、リードアンプの入力換算ノイズを低減し、これを含
む磁気ディスク装置等の動作特性を改善することができ
る。
【図1】この発明が適用されたリードアンプの第1の実
施例を示す回路図である。
施例を示す回路図である。
【図2】図1のリードアンプに含まれる磁気抵抗効果型
ヘッドの一実施例を示す動作特性図である。
ヘッドの一実施例を示す動作特性図である。
【図3】この発明が適用されたリードアンプの第2の実
施例を示す回路図である。
施例を示す回路図である。
【図4】この発明が適用されたリードアンプの第3の実
施例を示す回路図である。
施例を示す回路図である。
【図5】この発明が適用されたリードアンプの第4の実
施例を示す回路図である。
施例を示す回路図である。
【図6】磁気抵抗効果型ヘッドを含みカレントバイアス
・カレントセンス方式を採る従来のリードアンプの一例
を示す回路図である。
・カレントセンス方式を採る従来のリードアンプの一例
を示す回路図である。
MRH,MRH1〜MRHi……磁気抵抗効果型ヘッ
ド、G1〜G4……帰還増幅器、S1〜S2……定電流
源、T1〜T4,T21〜T2i……NPN型バイポー
ラトランジスタ、T5……PNP型バイポーラトランジ
スタ、P1〜P4……PチャンネルMOSFET、N1
1〜N1i,N21〜N2i……NチャンネルMOSF
ET、R0〜R7……抵抗、C1〜C5……キャパシ
タ、V1〜Vi……インバータ、VCC……電源電圧、
Vb……定電圧、Vop……非反転出力信号、Von…
…反転出力信号。
ド、G1〜G4……帰還増幅器、S1〜S2……定電流
源、T1〜T4,T21〜T2i……NPN型バイポー
ラトランジスタ、T5……PNP型バイポーラトランジ
スタ、P1〜P4……PチャンネルMOSFET、N1
1〜N1i,N21〜N2i……NチャンネルMOSF
ET、R0〜R7……抵抗、C1〜C5……キャパシ
タ、V1〜Vi……インバータ、VCC……電源電圧、
Vb……定電圧、Vop……非反転出力信号、Von…
…反転出力信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 廣瀬 豪 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 橋本 崇 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (5)
- 【請求項1】 磁気抵抗効果型ヘッドに所定の直流電流
を流す第1の電流経路と、上記磁気抵抗効果型ヘッドの
読み出し信号に対応した交流電流を流す第2の電流経路
とを含むことを特徴とするリードアンプ。 - 【請求項2】 上記磁気抵抗効果型ヘッドの一方は、第
1の電源電圧に結合されるものであって、上記第1の電
流経路は、実質第2の電源電圧と上記磁気抵抗効果型ヘ
ッドの他方との間に設けられる第1のトランジスタと、
上記第1のトランジスタと電流ミラー形態に設けられる
第2のトランジスタとを含むものであり、上記第2の電
流経路は、その一方が上記第1のトランジスタの上記磁
気抵抗効果型ヘッド側に結合されその両端における電圧
が非反転及び反転出力信号となる抵抗と、第2の電源電
圧と上記抵抗の他方との間に設けられる第1のキャパシ
タとを含むものであることを特徴とする請求項1のリー
ドアンプ。 - 【請求項3】 上記第1のトランジスタ及び抵抗と上記
磁気抵抗効果型ヘッドの他方との間には、そのベースに
所定の定電圧を受ける第3のトランジスタが設けられる
ものであることを特徴とする請求項2のリードアンプ。 - 【請求項4】 上記リードアンプは、上記非反転及び反
転出力信号を受ける帰還増幅器と、上記第3のトランジ
スタと磁気抵抗効果型ヘッドとの間に設けられそのベー
スに上記帰還増幅器の出力信号を受ける第4のトランジ
スタと、上記帰還増幅器の出力端子と第1の電源電圧と
の間に設けられる第2のキャパシタとを含むものである
ことを特徴とする請求項3のリードアンプ。 - 【請求項5】 上記請求項1,請求項2,請求項3又は
請求項4のリードアンプを含んでなることを特徴とする
リードライト用集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8086396A JPH09245304A (ja) | 1996-03-08 | 1996-03-08 | リードアンプ及びリードライト用集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8086396A JPH09245304A (ja) | 1996-03-08 | 1996-03-08 | リードアンプ及びリードライト用集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09245304A true JPH09245304A (ja) | 1997-09-19 |
Family
ID=13730187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8086396A Pending JPH09245304A (ja) | 1996-03-08 | 1996-03-08 | リードアンプ及びリードライト用集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09245304A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0973153A1 (fr) * | 1998-07-17 | 2000-01-19 | Koninklijke Philips Electronics N.V. | Dispositif de lecture d'informations magnétiques |
WO2000016316A1 (fr) * | 1998-09-10 | 2000-03-23 | Hitachi, Ltd. | Memoire de type disque magnetique et unite de disques durs |
-
1996
- 1996-03-08 JP JP8086396A patent/JPH09245304A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0973153A1 (fr) * | 1998-07-17 | 2000-01-19 | Koninklijke Philips Electronics N.V. | Dispositif de lecture d'informations magnétiques |
WO2000016316A1 (fr) * | 1998-09-10 | 2000-03-23 | Hitachi, Ltd. | Memoire de type disque magnetique et unite de disques durs |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2574986B2 (ja) | デイスク記憶システム | |
US6437645B1 (en) | Slew rate boost circuitry and method | |
JP2665025B2 (ja) | 増幅器回路 | |
US5323278A (en) | Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications | |
JPH0618308B2 (ja) | 平衡型差動増幅器 | |
JPH1027308A (ja) | 前置増幅器及び磁気ヘッド装置 | |
KR950704773A (ko) | 기록 매체상의 트랙으로 부터 정보를 판독하는 장치(Arrangement for reading information from a track on a record carrier) | |
US6066987A (en) | Differential cascode magneto-resistance preamplifier with bias bypass | |
JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
JP4158214B2 (ja) | 半導体集積回路 | |
US6909569B2 (en) | Low impedance semiconductor integrated circuit | |
US4550291A (en) | Noise-free, die area efficient cascode circuit | |
KR20040045902A (ko) | 전력 증폭기 모듈 | |
JPH09245304A (ja) | リードアンプ及びリードライト用集積回路装置 | |
US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
JP2004507955A (ja) | カレントミラー回路 | |
US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
JPH11273004A (ja) | リードアンプ | |
JP3660519B2 (ja) | 磁気ディスクメモリ装置 | |
JP2000195003A (ja) | Mr素子の信号増幅回路 | |
JP3678923B2 (ja) | 磁気ディスク装置 | |
JPH0115224Y2 (ja) | ||
JPH0370930B2 (ja) | ||
JPH11205048A (ja) | 半導体回路 | |
KR0142353B1 (ko) | 이득을 갖는 전류 미러 회로 |