JPH09244066A

JPH09244066A - 表示装置

Info

Publication number: JPH09244066A
Application number: JP5480096A
Authority: JP
Inventors: Minoru Sasaki; 佐々木　　実
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-03-12
Filing date: 1996-03-12
Publication date: 1997-09-19
Anticipated expiration: 2016-03-12
Also published as: JP3683973B2

Abstract

(57)【要約】【課題】チップサイズが小さく、耐電圧が低い安価な
ＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質
表示が可能な表示装置を提供する。【解決手段】液晶表示装置等の表示部を構成する対向
電極Ｐに併設したキャパシタＣD に電荷を保存し、この
電荷を利用して一定周期ごとに対向電極Ｐの電位ＶLCを
変位させる。即ち、ある期間対向電極電位ＶLCを高レベ
ルにして、この時蓄えられた電荷を併設したキャパシタ
ＣD にインダクタＬを介して転送して保存し、対向電極
電位ＶLCを低レベルにする。一定期間経過後、当該キャ
パシタＣDに保存された電荷をインダクタＬを介して対
向電極Ｐが有する容量ＣLCD に転送し、対向電極電位Ｖ
LCを再びＨＩＧＨレベルに変位させる。電荷転送後、損
失した電荷分の電荷のみ外部（電位点Ｖ１、Ｖ２）から
供給し、対向電極電位ＶLCを所定電位とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置に係り、特
にアクティブマトリクス型の液晶表示装置の駆動回路に
関する。

【０００２】

【従来の技術】薄型、軽量、低消費電力で高画質な表示
装置として、ＴＦＴ（薄膜トランジスタ）を用いた液晶
表示装置（ＴＦＴ−ＬＣＤ）が、パーソナル・コンピュ
ータ、ＴＶ、ゲーム機等に幅広く使用されている。ＴＦ
Ｔ−ＬＣＤは、通常、画素が配設されたアレイ基板とカ
ラーフィルタが形成された対向基板とから構成される液
晶セルに液晶材料を封入し、これら両基板の外部側に偏
光板を配置して背面側から照明を照射する構成となって
いる。

【０００３】図１９は、アレイ基板の概略構成図であ
る。各画素１９０９には、信号サンプリング用のＴＦＴ
１９０１、電圧保持用の補助容量ＣS １９０２等が配設
されている。

【０００４】図２０は、液晶表示装置の画素部の断面構
造を模式的に表した説明図である。対向基板は、ガラス
基板２００１上に形成されたカラーフィルタ２００２及
びブラックマトリクス２００３と、これらの上に順次形
成された保護膜２００４、対向電極２００５、配向膜２
００６等から構成されている。一方、アレイ基板は、ガ
ラス基板２０１０上に形成されたＴＦＴ及び画素、これ
らを覆うように順次形成された保護膜２０１５、配向膜
２０１６等から形成されている。ＴＦＴは、ゲート電極
２０１１、ゲート絶縁膜２０１２、アモルファスシリコ
ン２０１３、ソース電極２０１７、ドレイン電極２０１
８等から構成されている。また、画素は、ゲート絶縁膜
２０１２上に形成された画素電極２０１４により構成さ
れる。液晶セルは、対向基板上の配向膜２００６とアレ
イ基板上の配向膜２０１６とが相互に対向するように２
枚の基板を対向させ、基板間に液晶層２００７が挟持さ
れた構成となっている。

【０００５】図１９に戻って説明すると、各ＴＦＴ１９
０１はデータ線１９０７及びゲート線１９０８を介して
データ線駆動回路１９０４及びゲート線駆動回路１９０
５によって制御される。また、符号１９０３は、１画素
当たりの液晶容量ＣL を示している。液晶は、直流電圧
の印加を継続しまたは繰り返すと分極等の減少により特
性劣化のおそれがあるため、通常、液晶表示装置は交流
駆動を行う必要があり、以下のように駆動される。

【０００６】データ線駆動回路１９０４から信号電圧が
供給され、ゲート線駆動回路１９０５によりＴＦＴのゲ
ートが開いた状態となると、信号電圧により画素１９０
９に書込みが行われる。この信号電圧は、次の書込みが
行われるまで補助容量ＣS １９０２及び液晶容量ＣL １
９０３により保持される。一方、対向電極１９０６に
は、一定電圧が印加される。従って、例えば、対向電極
１９０６の電位を０Ｖとすると、ある一定期間（例えば
１フレーム時間）画素１９０９の電位を＋３Ｖとし、そ
の次の一定期間は画素１９０９の電位を−３Ｖとする
と、液晶層には±３Ｖの交流電圧が印加されることにな
る。

【０００７】交流電圧印加の形態として画面全体の極性
の正負を変化させる形態では、フリッカによる画質劣化
が生ずるため、１走査線ごとに極性を反転させ、各走査
線ごとに極性の正負を順次変化させる方法がある。即
ち、あるフレームにおけるデータ書込みの際、ある走査
線においては正極性の電圧が、当該走査線に隣接する走
査線においては負極性の電圧が印加されるように各走査
線に電圧印加を行い、その次のフレームにおけるデータ
書込みの際の電圧印加は、各走査線への印加電圧の極性
が直前のフレームにおける印加電圧の極性と逆極性とな
るように行う。この場合においても、対向電極（共通電
極）の電位は一定に保持される。このように、対向電極
の電位を一定に保持し、対向電極の電位を基準として信
号電圧の極性の正負を一定周期ごとに切り換えて電圧印
加を行う駆動法をコモン一定駆動法と称することとす
る。このコモン一定駆動法では、対向電極については一
定電位に保持するのみで良いため、対向電極における消
費電力が小さいという利点がある。

【０００８】しかし、現在の液晶表示装置において、液
晶層の透過／非透過を操作し、又は明状態／暗状態を表
示するためには、±５Ｖ程度の電圧制御が必要とされる
ため、データ線駆動回路の制御電圧には１０Ｖの振幅が
必要とされる。また、ゲート線駆動回路の制御電圧には
さらに高電圧が必要とされる。データ線駆動回路はＬＳ
Ｉにより構成するが、現在の通常のＬＳＩの電源電圧は
５Ｖ以下であり、１０Ｖの電圧の信号を扱うことはでき
ない。そこで、高耐電圧のＬＳＩの開発が要求されるこ
ととなるが、その結果としてチップサイズは大きくな
り、製品単価も上昇する。さらに、高電圧の電源回路を
用意する必要があり、また、信号振幅が大きいため消費
電力が増加する。従って、駆動回路の小型化、低消費電
力化等の要請に対応する上で不利である。

【０００９】コモン一定駆動法において、ＬＳＩの電源
電圧を１フレームごとに変化させ、５Ｖの電源電圧で、
実質的に１０Ｖの振幅のデータ信号電圧を得る駆動法も
提案されているが、ＬＳＩの電源電圧を変化させる必要
があるのでそのための回路が必要となり、また、データ
信号電圧の振幅が大きいので消費電力削減効果は小さ
い。

【００１０】上記不都合を解消するために、対向電極の
電位を一定周期ごとに反転させる（又は変位させる）、
コモン反転駆動法と称される駆動法が提案されている。
コモン反転駆動法によれば、対向電極の電位を１走査線
時間又は１フレーム時間ごとに変位させることにより、
データ線駆動回路の制御電圧の振幅をコモン一定駆動法
に対して１／２に減少させることができる。例えば、あ
るフレームのデータ書込み時におけるある走査線期間に
おいては対向電極の電位を５Ｖとし、データ線に２Ｖの
信号電圧を供給して画素電極の電位を２Ｖとすると、液
晶層には−３Ｖの電圧が印加される。一方、その次のフ
レームのデータ書込み時における同一走査線期間におい
ては対向電極の電位を０Ｖとし、データ線に３Ｖの信号
電圧を供給して画素電極の電位を３Ｖとすると、液晶層
には＋３Ｖの電圧が印加される。従って、液晶層には±
３Ｖの交流電圧が印加されることとなる。このように、
１走査線ごとに対向電極の電位を変位させることによ
り、データ線駆動回路の制御電圧の振幅をコモン一定駆
動法に比して１／２とすることができる。また、データ
線駆動用ＬＳＩは耐電圧が低いもので足り、かつ、チッ
プサイズも小さくなるため、製品単価を低減することが
できる。

【００１１】

【発明が解決しようとする課題】しかしながら、上記コ
モン反転駆動法においては、対向電極の電位を一定周期
ごと（１走査線ごと又は１フレームごと）に変位させる
必要があり、対向電極は容量が大きいためその駆動のた
めの消費電力が増大するという問題点がある。また、通
常、補助容量ＣS の共通電極も対向電極と同様に駆動す
る必要があるため、消費電力はより大きいものとなる。

【００１２】一方、前述のコモン一定駆動法において
は、データ線駆動回路は通常の電源電圧以上の大きい振
幅のデータ信号電圧を出力しなければならず、データ線
を高電圧で駆動するためデータ線における消費電力が増
大する。また、高耐電圧のＬＳＩが必要となりそのチッ
プサイズも大きくなるため、製品単価が上昇する。

【００１３】本発明は上記問題点に鑑みてなされたもの
であり、その目的は、チップサイズが小さく、耐電圧が
低い安価なＬＳＩで駆動可能で、消費電力が小さく、か
つ、高品質表示が可能な表示装置を提供することであ
る。

【００１４】

【課題を解決するための手段】本発明に係る表示装置に
よれば、複数の信号線と複数の走査線との交差部に、信
号線及び走査線に接続されてそれぞれ配設されたスイッ
チング素子と、スイッチング素子のそれぞれに接続され
て配設され、走査線への走査信号入力に応じてスイッチ
ング素子を介して信号線からの信号が印加される画素電
極と、画素電極と画素電極に対向する対向電極との間に
挟持され、画素電極と対向電極との間の印加電圧により
駆動される液晶分子を含む液晶層と、対向電極にインダ
クタを介して併設され、対向電極に蓄えられた電荷を対
向電極との間でインダクタを介して相互に転送され又は
転送することにより対向電極の電位を所定周期で変位さ
せる電荷保存用キャパシタとを備えたことを特徴とし、
この構成により、チップサイズが小さく、耐電圧が低い
安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、
高品質表示が可能な表示装置を提供することができる。

【００１５】第１の所定期間対向電極を第１の所定電位
に保持し、各画素電極に信号の印加による第１の書込み
動作を行い、次いで対向電極に蓄えられた電荷を電荷保
存用キャパシタに転送して第２の所定期間対向電極を第
２の所定電位に保持し、各画素電極に信号の印加による
第２の書込み動作を行い、次いで電荷保存用キャパシタ
に蓄えられた電荷を対向電極に転送して第３の所定期間
対向電極を第１の所定電位に保持し、各画素電極に信号
の印加による第１の書込み動作を行い、爾後の各所定期
間対向電極の電位を第２又は第１の所定電位に保持しな
がら各画素電極に対する第２又は第１の書込み動作を各
走査線ごとに順次行うこととしたので、チップサイズが
小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費
電力が小さく、かつ、高品質表示が可能な表示装置を提
供することができる。

【００１６】第１の所定期間対向電極を第１の所定電位
に保持し、第１の走査線に接続されたスイッチング素子
を介して当該スイッチング素子に接続された画素電極に
信号の印加による第１の書込み動作を行い、次いで対向
電極に蓄えられた電荷を電荷保存用キャパシタに転送し
て第２の所定期間対向電極を第２の所定電位に保持し、
第２の走査線に接続されたスイッチング素子を介して当
該スイッチング素子に接続された画素電極に信号の印加
による第２の書込み動作を行い、次いで電荷保存用キャ
パシタに蓄えられた電荷を対向電極に転送して第３の所
定期間対向電極を第１の所定電位に保持し、第３の走査
線に接続されたスイッチング素子を介して当該スイッチ
ング素子に接続された画素電極に信号の印加による第１
の書込み動作を行い、爾後の各所定期間対向電極の電位
を第２又は第１の所定電位に保持しながら画素電極に対
する第２又は第１の書込み動作を各走査線ごとに順次行
うこととしたので、チップサイズが小さく、耐電圧が低
い安価なＬＳＩで駆動可能で、消費電力が小さく、か
つ、高品質表示が可能な表示装置を提供することができ
る。

【００１７】対向電極と電荷保存用キャパシタとの間の
電荷転送によって損失した分の電荷を、電荷転送終了後
に補充することとしたので、対向電極の電位を正確に制
御することができる。

【００１８】複数の信号線と複数の走査線との交差部
に、信号線及び走査線に接続されてそれぞれ配設された
スイッチング素子と、スイッチング素子のそれぞれに接
続されて配設され、走査線への走査信号入力に応じてス
イッチング素子を介して信号線からの信号が印加される
画素電極と、画素電極と画素電極に対向する対向電極と
の間に挟持され、画素電極と対向電極との間の印加電圧
により駆動される液晶分子を含む液晶層と、一方側は各
画素電極に対してそれぞれ配設され接続された電極であ
り、他方側は各電極に共通して対応し配設された共通電
極である補助キャパシタと、共通電極にインダクタを介
して併設され、共通電極に蓄えられた電荷を共通電極と
の間でインダクタを介して相互に転送され又は転送する
ことにより共通電極の電位を所定周期で変位させる電荷
保存用キャパシタとを備えたことを特徴とし、この構成
により、チップサイズが小さく、耐電圧が低い安価なＬ
ＳＩで駆動可能で、消費電力が小さく、かつ、高品質表
示が可能な表示装置を提供することができる。

【００１９】第１の所定期間共通電極を第１の所定電位
に保持し、各画素電極に信号の印加による第１の書込み
動作を行い、次いで共通電極に蓄えられた電荷を電荷保
存用キャパシタに転送して第２の所定期間共通電極を第
２の所定電位に保持し、各画素電極に信号の印加による
第２の書込み動作を行い、次いで電荷保存用キャパシタ
に蓄えられた電荷を共通電極に転送して第３の所定期間
共通電極を第１の所定電位に保持し、各画素電極に信号
の印加による第１の書込み動作を行い、爾後の各所定期
間共通電極の電位を第２又は第１の所定電位に保持しな
がら各画素電極に対する第２又は第１の書込み動作を各
走査線ごとに順次行うこととしたので、チップサイズが
小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費
電力が小さく、かつ、高品質表示が可能な表示装置を提
供することができる。

【００２０】第１の所定期間共通電極を第１の所定電位
に保持し、第１の走査線に接続されたスイッチング素子
を介して当該スイッチング素子に接続された画素電極に
信号の印加による第１の書込み動作を行い、次いで共通
電極に蓄えられた電荷を電荷保存用キャパシタに転送し
て第２の所定期間共通電極を第２の所定電位に保持し、
第２の走査線に接続されたスイッチング素子を介して当
該スイッチング素子に接続された画素電極に信号の印加
による第２の書込み動作を行い、次いで電荷保存用キャ
パシタに蓄えられた電荷を共通電極に転送して第３の所
定期間共通電極を第１の所定電位に保持し、第３の走査
線に接続されたスイッチング素子を介して当該スイッチ
ング素子に接続された画素電極に信号の印加による第１
の書込み動作を行い、爾後の各所定期間共通電極の電位
を第２又は第１の所定電位に保持しながら画素電極に対
する第２又は第１の書込み動作を各走査線ごとに順次行
うこととしたので、チップサイズが小さく、耐電圧が低
い安価なＬＳＩで駆動可能で、消費電力が小さく、か
つ、高品質表示が可能な表示装置を提供することができ
る。

【００２１】共通電極と電荷保存用キャパシタとの間の
電荷転送によって損失した分の電荷を、電荷転送終了後
に補充することとしたので、対向電極の電位を正確に制
御することができる。

【００２２】２以上の基準電位のうち、制御信号に応じ
てそれぞれ選択された所定基準電位がそれぞれ基準電位
供給線を介して与えられる複数の信号線と、複数の信号
線と複数の走査線との交差部に、信号線及び走査線に接
続されてそれぞれ配設されたスイッチング素子と、スイ
ッチング素子のそれぞれに接続されて配設され、走査線
への走査信号入力に応じてスイッチング素子を介して信
号線からの信号が印加される画素電極と、画素電極と画
素電極に対向する対向電極との間に挟持され、画素電極
と対向電極との間の印加電圧により駆動される液晶分子
を含む液晶層と、各基準電位供給線に付加された各基準
電位供給線容量にインダクタを介してそれぞれ併設さ
れ、各基準電位供給線容量に蓄えられた電荷を各基準電
位供給線容量との間で各インダクタを介して相互に転送
され又は転送することにより所定基準電位を所定周期で
変位させる電荷保存用キャパシタとを備えたことを特徴
とし、この構成により、チップサイズが小さく、耐電圧
が低い安価なＬＳＩで駆動可能で、消費電力が小さく、
かつ、高品質表示が可能な表示装置を提供することがで
きる。

【００２３】第１の所定期間基準電位供給線を第１の所
定基準電位に保持し、各画素電極に信号の印加による第
１の書込み動作を行い、次いで基準電位供給線容量に蓄
えられた電荷を電荷保存用キャパシタに転送して第２の
所定期間基準電位供給線を第２の所定基準電位に保持
し、各画素電極に信号の印加による第２の書込み動作を
行い、次いで電荷保存用キャパシタに蓄えられた電荷を
基準電位供給線容量に転送して第３の所定期間基準電位
供給線を第１の所定基準電位に保持し、各画素電極に信
号の印加による第１の書込み動作を行い、爾後の各所定
期間基準電位供給線の電位を第２又は第１の所定基準電
位に保持しながら各画素電極に対する第２又は第１の書
込み動作を各走査線ごとに順次行うこととしたので、チ
ップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動
可能で、消費電力が小さく、かつ、高品質表示が可能な
表示装置を提供することができる。

【００２４】第１の所定期間基準電位供給線を第１の所
定基準電位に保持し、第１の走査線に接続されたスイッ
チング素子を介して当該スイッチング素子に接続された
画素電極に信号の印加による第１の書込み動作を行い、
次いで基準電位供給線容量に蓄えられた電荷を電荷保存
用キャパシタに転送して第２の所定期間基準電位供給線
を第２の所定基準電位に保持し、第２の走査線に接続さ
れたスイッチング素子を介して当該スイッチング素子に
接続された画素電極に信号の印加による第２の書込み動
作を行い、次いで電荷保存用キャパシタに蓄えられた電
荷を基準電位供給線容量に転送して第３の所定期間基準
電位供給線を第１の所定基準電位に保持し、第３の走査
線に接続されたスイッチング素子を介して当該スイッチ
ング素子に接続された画素電極に信号の印加による第１
の書込み動作を行い、爾後の各所定期間基準電位供給線
の電位を第２又は第１の所定基準電位に保持しながら画
素電極に対する第２又は第１の書込み動作を各走査線ご
とに順次行うこととしたので、チップサイズが小さく、
耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小
さく、かつ、高品質表示が可能な表示装置を提供するこ
とができる。

【００２５】基準電位供給線容量と電荷保存用キャパシ
タとの間の電荷転送によって損失した分の電荷を、電荷
転送終了後に補充することとしたので、対向電極の電位
を正確に制御することができる。

【００２６】

【発明の実施の形態】以下、本発明に係る表示装置の実
施の形態について、図面を参照しながら説明する。

【００２７】本発明に係る表示装置の特徴は、液晶表示
装置等の表示部を構成する対向電極に併設した容量に電
荷を保存し、この電荷を利用して一定周期ごとに対向電
極の電位を変位させることにある。即ち、ある期間対向
電極電位を高（ＨＩＧＨ）レベルにして、この時蓄えら
れた電荷を併設したキャパシタにインダクタを介して転
送して保存し、対向電極電位を低（ＬＯＷ）レベルにす
る。一定期間経過後、当該キャパシタに保存された電荷
をインダクタを介して対向電極が有する容量に転送し、
対向電極電位を再びＨＩＧＨレベルに変位させる。より
簡単にいえば、一旦対向電極に蓄積された電荷を、別に
設けたキャパシタに入れたり出したりすることによっ
て、対向電極電位を変位させるようにしたものである。
また、電圧保存用の補助容量ＣS の共通電極の電位を変
位させる場合も、同様に、キャパシタへの電荷の保存を
利用して行う。実際には、電荷を完全に保存することは
困難であり、電荷転送時に損失が生ずる。そこで、対向
電極電位を変位させるときに、電荷転送後、損失した電
荷分の電荷のみ外部から供給し、対向電極電位を所定電
位とする。

【００２８】図１は、本発明の第１の実施の形態に係る
表示装置における対向電極駆動回路の回路構成図であ
る。

【００２９】点Ｐは対向電極を示し、ＶLCは対向電極の
電位、ＣLCD は対向電極の容量である。対向電極Ｐはそ
れ自体の容量ＣLCD を介して接地された状態となってお
り、対向電極ＰにはスイッチＳＷ１及びＳＷ３が接続さ
れている。スイッチＳＷ１は、制御信号φ１によって電
位点Ｖ１との接続が制御され、制御信号φ２によって電
位点Ｖ２との接続が制御される。したがって、対向電極
Ｐの電位ＶLCはスイッチＳＷ１によって制御され、ここ
では、周期Ｔで電位Ｖ１と電位Ｖ２（０Ｖ）とに切り換
えるものとする。一方、スイッチＳＷ３は、制御信号φ
３によって電荷転送用インダクタＬの一端との接続が制
御される。電荷転送用インダクタＬの他端は、電荷保存
用キャパシタＣD の一方側との接続点Ｓとなっており、
電荷保存用キャパシタＣD の他方側は接地されている。
接続点Ｓの電位はＶCDである。

【００３０】図２は、本発明の第１の実施の形態に係る
表示装置における対向電極駆動回路のタイミングチャー
トである。

【００３１】時刻ｔ０において、スイッチＳＷ１は制御
信号φ１により電位点Ｖ１に接続され、対向電極Ｐの電
位ＶLCはＶ１となり、対向電極容量ＣLCD に電荷Ｑ１
（＝ＣLCD ×Ｖ１）が蓄積される。

【００３２】ある期間（１走査線時間、数走査線時間又
は１フレーム時間等）経過後、時刻ｔ１において、制御
信号φ１がＬＯＷレベルとなり、スイッチＳＷ１はオフ
となる。同時に制御信号φ３がＨＩＧＨレベルとなり、
スイッチＳＷ３がオンとなると、対向電極容量ＣLCD に
蓄積されていた電荷Ｑ１は電荷転送用インダクタＬを介
して電荷保存用キャパシタＣD に転送され、対向電極Ｐ
の電位ＶLCはＶ１から低下していく。

【００３３】時刻ｔ２において、電荷Ｑ１のすべてが電
荷保存用キャパシタＣD に転送され、制御信号φ３がＬ
ＯＷレベルとなり、スイッチＳＷ３がオフとなる。この
時点で対向電極Ｐの電位ＶLCはＶ２’（Ｖ２’はほぼ０
Ｖ、即ち、Ｖ２’の値はＶ２の値にほぼ等しい値）とな
る。同時に（瞬時後）、制御信号φ２がＨＩＧＨレベル
となり、スイッチＳＷ１が電位点Ｖ２に接続され、対向
電極容量ＣLCD は対向電極Ｐの電位ＶLCがＶ２となるま
で放電される。この後、一定期間が経過して時刻ｔ３と
なるまで、対向電極Ｐの電位ＶLCはＶ２に保持される
が、時刻ｔ３直前のある程度の期間、対向電極Ｐの電位
ＶLCがＶ２に保持されていることは、特に液晶表示装置
における画素への書込み動作が正常に行われるために重
要な点である。

【００３４】一定期間経過後、時刻ｔ３において、制御
信号φ２はＬＯＷレベルとなり、スイッチＳＷ１はオフ
となる。同時に、制御信号φ３はＨＩＧＨレベルとなっ
てスイッチＳＷ３がオンとなり、電荷保存用キャパシタ
ＣD に保存されていた電荷Ｑ１が電荷転送用インダクタ
Ｌを介して対向電極容量ＣLCD に転送され、対向電極Ｐ
の電位ＶLCはＶ２から上昇していく。但し、電荷Ｑ１
は、スイッチやリーク電流等によって損失を生じている
こともあり得る。

【００３５】すべての電荷が転送された後、時刻ｔ４に
おいて、制御信号φ３はＬＯＷレベルとなり、スイッチ
ＳＷ３は再びオフとなる。このときの対向電極Ｐの電位
ＶLCは、電荷の損失等によりＶ１’となる（｜Ｖ１’｜
≦｜Ｖ１｜）。同時に（瞬時後）、制御信号φ１がＨＩ
ＧＨレベルとなり、スイッチＳＷ１が電位点Ｖ１側に接
続され、対向電極Ｐの電位ＶLCはＶ１となる。この後、
一定期間が経過して時刻ｔ５となるまで、対向電極Ｐの
電位ＶLCはＶ１に保持されるが、時刻ｔ５直前のある程
度の期間、対向電極Ｐの電位ＶLCがＶ１に保持されてい
ることは、上記時刻ｔ３直前のある程度の期間と同様、
特に液晶表示装置における画素への書込み動作が正常に
行われるために重要な点である。

【００３６】時刻ｔ５からは、時刻ｔ０からと同様の動
作が繰り返される。以下、上記動作を繰り返すことによ
り、対向電極Ｐの電位ＶLCは周期ＴごとにＶ１とＶ２と
に交互に切り換えられる。

【００３７】対向電極容量ＣLCD の電荷の充放電の大部
分は電荷保存用キャパシタＣD によって行われ、新たに
電位点Ｖ１又はＶ２から供給される電荷は、補正電圧
（Ｖ１−Ｖ１’又はＶ２−Ｖ２’）を得るために必要な
電荷のみであるため、対向電極Ｐの電位切換に要する消
費電力は非常に小さい。

【００３８】図３は、対向電極容量ＣLCD から電荷保存
用キャパシタＣD への電荷転送時における第１の実施の
形態に係る対向電極駆動回路の等価回路の回路構成図で
ある。

【００３９】図３に基づき、対向電極Ｐの電位ＶLC及び
電荷保存用キャパシタＣD と電荷転送用インダクタＬと
の接続点Ｓの電位ＶCDの電荷転送時における変位を式で
示す。但し、計算の簡単のため、対向電極容量ＣLCD の容量＝電荷保存用キャパシタＣD
の容量＝２ＣインダクタＬのインダクタンス＝ＬスイッチＳＷ３のオン抵抗＝ＲＶ１＝ＥＶ２＝０とする。また、

【００４０】

【数１】とする。

【００４１】時刻ｔ＝０のとき、対向電極Ｐの電位ＶLC
がＥであったとする。対向電極Ｐの電位ＶLCは、

【００４２】

【数２】接続点Ｓの電位ＶCDは、

【００４３】

【数３】と表される。また、電荷転送時におけるスイッチＳＷ３
及びインダクタＬを流れる電流ｉ（ｔ）は、

【００４４】

【数４】と表される。ｉ（ｔ）＝０となったとき、対向電極容量
ＣLCD から電荷保存用キャパシタＣD への電荷転送が終
了する。このとき、

【００４５】

【数５】であるから、

【００４６】

【数６】のときに電荷転送が終了する。

【００４７】図４は、スイッチＳＷ３がオンの状態にお
ける対向電極Ｐの電位ＶLC（ｔ）、接続点Ｓの電位ＶCD
（ｔ）、電流ｉ（ｔ）の変化を示すグラフである。

【００４８】ｎ＝１のとき、

【００４９】

【数７】となり、制御信号φ３のＨＩＧＨレベル期間がこのｔと
等しければ、スイッチＳＷ３のオン期間に電荷が完全に
転送される。

【００５０】一例として、スイッチＳＷ３のオン抵抗Ｒ＝０Ω 対向電極容量ＣLCD の容量＝電荷保存用キャパシタＣD
の容量＝３００ｎＦインダクタＬのインダクタンス＝２．７μＨとすると、制御信号φ３のＨＩＧＨレベル期間＝２．００μｓｅｃとなる。このとき、ｉ（ｔ）＝０ＶLC（ｔ）＝０ＶCD（ｔ）＝Ｅとなり、電荷はすべて対向電極容量ＣLCD から電荷保存
用キャパシタＣD に転送される。同様に、電荷保存用キ
ャパシタＣD から対向電極容量ＣLCD に電荷を戻すとき
も損失はなく、対向電極Ｐの電位は再びＥに戻る。

【００５１】１走査線時間を３０μｓｅｃとしても、電
荷転送時間は微小時間であるため、対向電極Ｐの電位Ｖ
LC（ｔ）の変位はほぼ方形波として表されるため、対向
電極Ｐには略方形波電位が与えられることになる。

【００５２】スイッチＳＷ３のオン抵抗Ｒ＝０の場合は
電荷損失がないので、電荷転送後の接続点Ｓの電位ＶCD
はＥとなり、再び対向電極容量ＣLCD に電荷を戻した後
の対向電極Ｐの電位ＶLCもＥとなる。従って、この場合
は補正電圧を得るための外部からの電荷の供給は不要で
あり、対向電極Ｐの電位ＶLC（ｔ）は、０ＶとＥとをと
る方形波となる。

【００５３】しかしながら、通常は、電荷の損失が生ず
る。例えば、スイッチＳＷ３のオン抵抗Ｒ＝１Ω とすると、ｔ＝制御信号φ３のＨＩＧＨレベル期間＝２．０１μｓ
ｅｃとなり、対向電極容量ＣLCD から電荷保存用キャパシタ
ＣD に電荷転送の際、対向電極容量ＣLCD に蓄えられて
いた電荷の一部は抵抗で消費され、接続点Ｓの電位ＶCD
は、ＶCD（ｔ）＝０．８４Ｅとなる。従って、再度電荷保存用キャパシタＣD の電荷
を対向電極容量ＣLCD に戻した後の対向電極Ｐの電位Ｖ
LCは、ＶLC（ｔ）＝０．７１Ｅとなる。

【００５４】そこで、電荷転送後、損失した電荷と同等
の電荷を外部から補充し、対向電極Ｐの電位ＶLCの電位
をＥとする。従って、消費電力を低減するためには、ス
イッチＳＷ３のオン抵抗を可能な限り小さくする必要が
ある。

【００５５】スイッチＳＷ３のオン期間、即ち、制御信
号φ３のＨＩＧＨレベル期間は、適当な時間より短けれ
ば電荷転送が途中で終わり、長ければ一旦転送された電
荷が再び逆に戻される。従って、制御信号φ３のＨＩＧ
Ｈレベル期間は、正確に設定する必要がある。

【００５６】図５は、制御信号φ１、φ２、φ３を生成
する回路の一例の回路構成図、図６は、図５の回路にお
ける極性切換パルスＨｐ、制御信号φ１、φ２、φ３の
タイミングチャートである。

【００５７】外部から極性切換パルス（例えば、水平同
期パルス）Ｈｐがモノスティブル・マルチバイブレータ
３１とフリップフロップ３２とのノードＴにそれぞれ入
力される。モノスティブル・マルチバイブレータ３１は
出力信号を制御する可変抵抗Ｒ１及びキャパシタＣ１を
備えている。モノスティブル・マルチバイブレータ３１
のノードＱ１からは制御信号φ３が出力され、フリップ
フロップ３２のノードＱ２、／Ｑ２からは極性切換パル
スＨｐに同期した切換パルスが出力される。モノスティ
ブル・マルチバイブレータ３１のノード／Ｑ１の出力と
フリップフロップ３２のノードＱ２の出力とからＡＮＤ
回路３３を介して制御信号φ１が生成され、さらに、モ
ノスティブル・マルチバイブレータ３１のノード／Ｑ１
の出力とフリップフロップ３２のノード／Ｑ２の出力と
からＡＮＤ回路３４を介して制御信号φ２が生成され
る。モノスティブル・マルチバイブレータ３１及びフリ
ップフロップ３２は、図６に示すような各パルス信号が
生成されるように構成されたものであればよい。制御信
号φ３のＨＩＧＨレベル期間は、モノスティブル・マル
チバイブレータ３１の可変抵抗Ｒ１及びキャパシタＣ１
によって設定する。

【００５８】図７は、本発明の第２の実施の形態に係る
表示装置における対向電極駆動回路の回路構成図であ
る。

【００５９】図１と同様に、点Ｐは対向電極を示し、Ｖ
LCは対向電極の電位、ＣLCD は対向電極の容量である。
対向電極Ｐはそれ自体の容量ＣLCD を介して接地された
状態となっており、対向電極ＰにはスイッチＳＷ１及び
インダクタＬの一端が接続されている。スイッチＳＷ１
は、制御信号φ１によって電位点Ｖ１との接続が制御さ
れ、制御信号φ２によって電位点Ｖ２との接続が制御さ
れる。したがって、第１の実施の形態と同様に、対向電
極Ｐの電位ＶLCはスイッチＳＷ１によって制御され、こ
こでは、周期Ｔで電位Ｖ１と電位Ｖ２（０Ｖ）とに切り
換えるものとする。インダクタＬの他端（点Ｔ）には、
スイッチＳＷ２及びＳＷ３が接続される。スイッチＳＷ
２は、制御信号φ３によってダイオードＤ１のアノード
との接続が制御され、スイッチＳＷ３は、制御信号φ４
によってダイオードＤ２のカソードとの接続が制御され
る。ダイオードＤ１のカソードとダイオードＤ２のアノ
ードとは、接続点Ｓにおいて接続される。接続点Ｓには
電荷保存用キャパシタＣDの一方側が接続され、電荷保
存用キャパシタＣD の他方側は接地されている。接続点
Ｓの電位はＶCDである。

【００６０】第１の実施の形態においては、上述のよう
に、制御信号φ３のＨＩＧＨレベル期間を正確に設定す
る必要があったが、第２の実施の形態においては、以下
に説明するように正確な時間の設定は要求されない。

【００６１】図８は、本発明の第２の実施の形態に係る
表示装置における対向電極駆動回路のタイミングチャー
トである。

【００６２】時刻ｔ０において、スイッチＳＷ１は制御
信号φ１により電位点Ｖ１に接続され、対向電極Ｐの電
位ＶLCはＶ１となり、対向電極容量ＣLCD に電荷Ｑ２
（＝ＣLCD ×Ｖ１）が蓄積される。

【００６３】ある期間経過後、時刻ｔ１において、制御
信号φ１がＬＯＷレベルとなり、スイッチＳＷ１はオフ
となると同時に（瞬時後）制御信号φ３がＨＩＧＨレベ
ルとなり、スイッチＳＷ２がオンとなると、対向電極容
量ＣLCD に蓄積されていた電荷Ｑ２は電荷転送用インダ
クタＬ、スイッチＳＷ２、ダイオードＤ１を介して電荷
保存用キャパシタＣD に転送され、対向電極Ｐの電位Ｖ
LCはＶ１から低下していく。電荷転送終了時には、イン
ダクタＬを流れる電流ｉ（ｔ）＝０となり、以後、ダイ
オードＤ１の存在により、スイッチＳＷ２が接続された
ままの状態であっても、電荷保存用キャパシタＣD から
対向電極容量ＣLCD への電荷の逆流が起こることはな
く、転送された電荷Ｑ２は電荷保存用キャパシタＣD に
保存される。

【００６４】電荷転送終了後の時刻ｔ２において、制御
信号φ３がＬＯＷレベルとなり、スイッチＳＷ２がオフ
となる。電荷転送終了後のこの時点で対向電極Ｐの電位
ＶLCはＶ２’（Ｖ２’はほぼ０Ｖ、即ち、Ｖ２’の値は
Ｖ２の値にほぼ等しい値）となる。同時に（瞬時後）、
制御信号φ２がＨＩＧＨレベルとなり、スイッチＳＷ１
が電位点Ｖ２に接続され、対向電極容量ＣLCD は対向電
極Ｐの電位ＶLCがＶ２となるまで放電される。この後、
一定期間が経過して時刻ｔ３となるまで、対向電極Ｐの
電位ＶLCはＶ２に保持されるが、第１の実施の形態と同
様に、時刻ｔ３直前のある程度の期間、対向電極Ｐの電
位ＶLCがＶ２に保持されていることは、特に液晶表示装
置における画素への書込み動作が正常に行われるために
重要な点である。

【００６５】一定期間経過後、時刻ｔ３において、制御
信号φ２はＬＯＷレベルとなり、スイッチＳＷ１はオフ
となる。同時に、制御信号φ４はＨＩＧＨレベルとなっ
てスイッチＳＷ３がオンとなり、電荷保存用キャパシタ
ＣD に保存されていた電荷Ｑ２がダイオードＤ２、スイ
ッチＳＷ３、電荷転送用インダクタＬを介して対向電極
容量ＣLCD に転送され、対向電極Ｐの電位ＶLCはＶ２か
ら上昇していく。但し、電荷Ｑ２は、スイッチやリーク
電流等によって損失を生じていることもあり得る。

【００６６】電荷転送終了後の時刻ｔ４において、制御
信号φ４はＬＯＷレベルとなり、スイッチＳＷ３は再び
オフとなる。このときの対向電極Ｐの電位ＶLCは、電荷
の損失等によりＶ１’となる（｜Ｖ１’｜≦｜Ｖ１
｜）。同時に（瞬時後）、制御信号φ１がＨＩＧＨレベ
ルとなり、スイッチＳＷ１が電位点Ｖ１側に接続され、
対向電極Ｐの電位ＶLCはＶ１となる。この後、一定期間
が経過して時刻ｔ５となるまで、対向電極Ｐの電位ＶLC
はＶ１に保持されるが、時刻ｔ５直前のある程度の期
間、対向電極Ｐの電位ＶLCがＶ１に保持されていること
は、上記時刻ｔ３直前のある程度の期間と同様、特に液
晶表示装置における画素への書込み動作が正常に行われ
るために重要な点である。

【００６７】時刻ｔ５からは、時刻ｔ１からと同様の動
作が繰り返される。以下、上記動作を繰り返すことによ
り、対向電極Ｐの電位ＶLCは周期ＴごとにＶ１とＶ２と
に交互に切り換えられる。

【００６８】第２の実施の形態では、対向電極Ｐ、接続
点Ｓの変位は第１の実施の形態と同様であり、また、対
向電極容量ＣLCD の電荷の充放電の大部分は電荷保存用
キャパシタＣD によって行われ、新たに電位点Ｖ１又は
Ｖ２から供給される電荷は、補正電圧（Ｖ１−Ｖ１’又
はＶ２−Ｖ２’）を得るために必要な電荷のみであるた
め、対向電極Ｐの電圧切換に要する消費電力は非常に小
さい点も同様である。しかしながら、制御信号φ３、φ
４のＨＩＧＨ期間の終期は電荷転送終了後であれば、電
荷転送終了と同時でなくても良く、厳密な設定が要求さ
れない一方、電荷転送は確実に行うことができる。

【００６９】例えば、スイッチＳＷ２及びＳＷ３のオン抵抗＝０Ω 対向電極容量ＣLCD の容量＝電荷保存用キャパシタＣD
の容量＝３００ｎＦインダクタＬのインダクタンス＝２．７μＨとすると、制御信号φ３、φ４のＨＩＧＨレベル期間
は、制御信号φ３、φ４のＨＩＧＨレベル期間≧２．００μ
ｓｅｃを満たすように設定すれば良く、回路設計が容易であ
る。

【００７０】図９は、本発明の第３の実施の形態に係る
表示装置における対向電極駆動回路の回路構成図であ
る。

【００７１】第３の実施の形態の構成は、図７の第２の
実施の形態と比較すると、対向電極Ｐと接続点Ｓとの間
の構成のみが異なっており、対向電極容量ＣLCD から電
荷保存用キャパシタＣD への電荷転送経路と、電荷保存
用キャパシタＣD から対向電極容量ＣLCD への電荷転送
経路とを分けて、それぞれ設けた構成となっている。即
ち、対向電極容量ＣLCD から電荷保存用キャパシタＣD
への電荷転送は、インダクタＬ１、スイッチＳＷ２、ダ
イオードＤ１を介して行われ、電荷保存用キャパシタＣ
D から対向電極容量ＣLCD への電荷転送は、インダクタ
Ｌ２、スイッチＳＷ３、ダイオードＤ２を介して行われ
る。

【００７２】各制御信号φ１、φ２、φ３、φ４による
回路動作及び対向電極Ｐの電位ＶLCの変位並びにこの回
路を用いることによる効果は、第２の実施の形態と同様
である。

【００７３】図１０は、本発明の第４の実施の形態に係
る表示装置における対向電極駆動回路の回路構成図であ
る。

【００７４】第４の実施の形態の構成は、図１の第１の
実施の形態における各スイッチをＭＯＳトランジスタで
置き換えた構成である。第１の実施の形態におけるスイ
ッチＳＷ１、ＳＷ３にはいずれもＭＯＳトランジスタス
イッチを用いることができるが、第４の実施の形態にお
いては、スイッチＳＷ１の電位点Ｖ１側にＰチャネルト
ランジスタ、電位点Ｖ２側にＮチャネルトランジスタを
用い、スイッチＳＷ３にはＰチャネルトランジスタ及び
Ｎチャネルトランジスタを用いている。スイッチＳＷ１
の電位点Ｖ１側のＰチャネルトランジスタは制御信号／
φ１、電位点Ｖ１側のＮチャネルトランジスタは制御信
号φ２、スイッチＳＷ３のＰチャネルトランジスタ、Ｎ
チャネルトランジスタは制御信号／φ３、φ３をそれぞ
れ用いる。回路動作及びこの回路を用いることによる効
果は、第１の実施の形態と同様である。

【００７５】図１１は、本発明の第５の実施の形態に係
る表示装置における対向電極駆動回路の回路構成図であ
る。

【００７６】第５の実施の形態の構成は、図７の第２の
実施の形態における各スイッチをＭＯＳトランジスタで
置き換えた構成である。第２の実施の形態におけるスイ
ッチＳＷ１、ＳＷ２、ＳＷ３にもいずれもＭＯＳトラン
ジスタスイッチを用いることができ、第５の実施の形態
においては、スイッチＳＷ１の電位点Ｖ１側にＰチャネ
ルトランジスタ、電位点Ｖ２側にＮチャネルトランジス
タを用い、スイッチＳＷ２、スイッチＳＷ３にはＮチャ
ネルトランジスタをそれぞれ用いている。スイッチＳＷ
１の電位点Ｖ１側のＰチャネルトランジスタは制御信号
／φ１、電位点Ｖ２側のＮチャネルトランジスタは制御
信号φ２、スイッチＳＷ２、スイッチＳＷ３のＮチャネ
ルトランジスタは制御信号φ３、φ４をそれぞれ用い
る。回路動作及びこの回路を用いることによる効果は、
第２の実施の形態と同様である。

【００７７】図１２は、本発明の第６の実施の形態に係
る表示装置における対向電極駆動回路の回路構成図であ
る。

【００７８】第６の実施の形態の構成は、図９の第３の
実施の形態における各スイッチをＭＯＳトランジスタで
置き換えた構成である。第２の実施の形態におけるスイ
ッチＳＷ１、ＳＷ２、ＳＷ３にもいずれもＭＯＳトラン
ジスタスイッチを用いることができ、第６の実施の形態
においては、スイッチＳＷ１の電位点Ｖ１側、電位点Ｖ
２側、スイッチＳＷ２、スイッチＳＷ３にＰチャネルト
ランジスタ及びＮチャネルトランジスタをそれぞれ用い
ている。スイッチＳＷ１の電位点Ｖ１側のＰチャネルト
ランジスタ及びＮチャネルトランジスタは制御信号／φ
１及びφ１、電位点Ｖ２側のＰチャネルトランジスタ及
びＮチャネルトランジスタは制御信号／φ２及びφ２、
スイッチＳＷ２、スイッチＳＷ３のＰチャネルトランジ
スタ及びＮチャネルトランジスタは制御信号／φ３及び
φ３、制御信号／φ４及びφ４をそれぞれ用いる。回路
動作及びこの回路を用いることによる効果は、第３の実
施の形態と同様である。

【００７９】図１３は、本発明の第７の実施の形態に係
る表示装置における対向電極駆動回路の回路構成図であ
る。

【００８０】第７の実施の形態の構成は、図１の第１の
実施の形態と比較すると、電荷転送時における電荷損失
の補償箇所を２箇所設けた構成となっている。即ち、対
向電極Ｐのみならず、接続点Ｓにも電荷損失の補償箇所
を設けている。接続点ＳにはスイッチＳＷ５が設けら
れ、スイッチＳＷ５は、制御信号φ１によって電位点Ｖ
２との接続が制御され、制御信号φ２によって電位点Ｖ
１との接続が制御される。その他は、第１の実施の形態
と同様の構成である。

【００８１】図１４は、本発明の第７の実施の形態に係
る表示装置における対向電極駆動回路のタイミングチャ
ートである。

【００８２】第７の実施の形態の回路構成における回路
動作については、第１の実施の形態と異なる点について
説明する。対向電極容量ＣLCD から電荷保存用キャパシ
タＣD への電荷転送後、対向電極容量ＣLCD がスイッチ
ＳＷ１により電位Ｖ２まで放電される点は同様である
が、この時同時に、電荷保存用キャパシタＣD がスイッ
チＳＷ５により電位Ｖ１まで充電される点で異なる。ま
た、電荷保存用キャパシタＣD から対向電極容量ＣLCD
への電荷転送後、対向電極容量ＣLCD がスイッチＳＷ１
により電位Ｖ１まで充電される点は同様であるが、この
時同時に、電荷保存用キャパシタＣD がスイッチＳＷ５
により電位Ｖ２まで放電される点で異なる。

【００８３】電荷転送時における電荷損失の補償箇所を
２箇所設けたことにより、電荷損失の補償をより短時間
で行うことができる。

【００８４】図１５は、本発明の第８の実施の形態に係
る表示装置における対向電極駆動回路の回路構成図であ
る。

【００８５】本発明の第８の実施の形態の構成は、図１
の第１の実施の形態と比較すると、対向電極Ｐの電位Ｖ
LCの安定化を図るため、対向電極Ｐに付加容量ＣH を併
設した点のみ異なっている。ここでは、電荷保存用キャ
パシタＣD の容量が、対向電極容量ＣLCD の容量と付加
容量ＣH の容量との和となるように各容量を設定するも
のとする。

【００８６】以上の各実施の形態は、対向電極Ｐの電位
ＶLCを切り換える構成について説明したが、通常、対向
電極Ｐの電位ＶLCを切り換えるときは、画素の補助容量
の共通電極の電位も切り換える必要があり、画素の補助
容量の共通電極の電位の切換についても本発明の各構成
を適用することができる。

【００８７】図１６は、本発明の第９の実施の形態に係
る表示装置における対向電極駆動回路の回路構成図であ
る。

【００８８】対向電極Ｐの電位ＶLCと、画素の補助容量
の共通電極の電位とを異なる電圧又はタイミングでそれ
ぞれ切り換える必要があるときは、図１６に示すように
それぞれ電位切り換え用回路を配設すればよい。対向電
極Ｐの電位ＶLCの切換には、電荷保存用キャパシタＣD
、インダクタＬ、スイッチＳＷ１及びＳＷ３から構成
される電位切り換え用回路を用い、画素の補助容量の共
通電極の電位の切換には、電荷保存用キャパシタＣD
’、インダクタＬ’、スイッチＳＷ１’及びＳＷ３’
から構成される電位切り換え用回路を用いる。

【００８９】図１７は、本発明の第１０の実施の形態に
係る表示装置におけるデータ線基準電位供給回路の回路
構成図である。

【００９０】第１０の実施の形態の構成は、データ線駆
動回路はディジタル回路で構成されている場合におい
て、データ線に与える基準電位を切り換える必要のある
場合に本発明の構成を適用した例である。

【００９１】画像データＤＡＴＡ及びクロック信号ＣＬ
ＯＣＫが入力されるシフトレジスタ及びデータ回路と、
シフトレジスタ及びデータ回路にスイッチＳＷ１、ＳＷ
２、ＳＷ３、ＳＷ４をそれぞれ介して接続されるデータ
線駆動出力ノードＱ１と、データ線駆動出力ノードＱ１
同様のデータ線駆動出力ノードＱ２、．．．、Ｑｎと、
スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４にそれぞれ接
続され、電位Ｖ１とＶ１’、電位Ｖ２とＶ２’、電位Ｖ
３とＶ３’、電位Ｖ４とＶ４’をそれぞれ切り換えるス
イッチＳＷ１’、ＳＷ２’、ＳＷ３’、ＳＷ４’とから
構成されている。スイッチＳＷ１とＳＷ１’との間、ス
イッチＳＷ２とＳＷ２’との間、スイッチＳＷ３とＳＷ
３’との間、スイッチＳＷ４とＳＷ４’との間にそれぞ
れ示されている容量Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 は、それぞ
れ基準電位供給線の容量であり、その外部基準電位はそ
れぞれＶref1、Ｖref2、Ｖref3、Ｖref4である。

【００９２】画像データＤＡＴＡの入力に応じクロック
信号ＣＬＯＣＫに同期して、外部基準電位Ｖref1、Ｖre
f2、Ｖref3、Ｖref4が、スイッチＳＷ１〜４の切り換え
によりデータ線駆動出力ノードＱ１、Ｑ２、．．．、Ｑ
ｎに出力される。

【００９３】図１８は、第１０の実施の形態におけるデ
ータ線基準電位供給回路の回路構成図である。

【００９４】外部基準電位Ｖref1を供給するデータ線基
準電位供給回路は、電位Ｖ１とＶ１’とを制御信号φ１
とφ２とで切り換えるスイッチＳＷ１と、一端がスイッ
チＳＷ１に接続され、他端が制御信号φ３で制御される
スイッチＳＷ２の一端に接続されたインダクタＬと、一
方側がスイッチＳＷ２の他端に接続され、他方側が接地
された外部キャパシタＣD と、一方側がスイッチＳＷ１
及びインダクタＬの一端に接続され、他方側が接地され
た基準電位供給線の容量Ｃ1 とから構成されている。外
部基準電位Ｖref2、Ｖref3、Ｖref4を供給するデータ線
基準電位供給回路も同様の構成である。

【００９５】基準電位を１走査線期間又は１フレーム期
間ごとに切り換える場合、このデータ線基準電位供給回
路は、例えば、ある期間は外部基準電位Ｖref1として電
位Ｖ１を供給し、その次の期間は外部基準電位Ｖref1と
して電位Ｖ１’を供給する。具体的な回路動作は、図１
の第１の実施の形態と同様であり、基準電位供給線の容
量Ｃ1 に蓄えられた電荷を外部キャパシタＣD に転送し
て保存することにより、外部基準電位Ｖref1を切り換え
る。

【００９６】この場合においても、非常に小さい消費電
力で外部基準電位を切り換えることができる。

【００９７】

【発明の効果】本発明に係る表示装置によれば、複数の
信号線と複数の走査線との交差部に、信号線及び走査線
に接続されてそれぞれ配設されたスイッチング素子と、
スイッチング素子のそれぞれに接続されて配設され、走
査線への走査信号入力に応じてスイッチング素子を介し
て信号線からの信号が印加される画素電極と、画素電極
と画素電極に対向する対向電極との間に挟持され、画素
電極と対向電極との間の印加電圧により駆動される液晶
分子を含む液晶層と、対向電極にインダクタを介して併
設され、対向電極に蓄えられた電荷を対向電極との間で
インダクタを介して相互に転送され又は転送することに
より対向電極の電位を所定周期で変位させる電荷保存用
キャパシタとを備えたので、チップサイズが小さく、耐
電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さ
く、かつ、高品質表示が可能な表示装置を提供すること
ができる。

【００９８】対向電極と電荷保存用キャパシタとの間の
電荷転送によって損失した分の電荷を、電荷転送終了後
に補充することとしたので、対向電極の電位を正確に制
御することができる。

【００９９】複数の信号線と複数の走査線との交差部
に、信号線及び走査線に接続されてそれぞれ配設された
スイッチング素子と、スイッチング素子のそれぞれに接
続されて配設され、走査線への走査信号入力に応じてス
イッチング素子を介して信号線からの信号が印加される
画素電極と、画素電極と画素電極に対向する対向電極と
の間に挟持され、画素電極と対向電極との間の印加電圧
により駆動される液晶分子を含む液晶層と、一方側は各
画素電極に対してそれぞれ配設され接続された電極であ
り、他方側は各電極に共通して対応し配設された共通電
極である補助キャパシタと、共通電極にインダクタを介
して併設され、共通電極に蓄えられた電荷を共通電極と
の間でインダクタを介して相互に転送され又は転送する
ことにより共通電極の電位を所定周期で変位させる電荷
保存用キャパシタとを備えたので、チップサイズが小さ
く、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力
が小さく、かつ、高品質表示が可能な表示装置を提供す
ることができる。

【０１００】共通電極と電荷保存用キャパシタとの間の
電荷転送によって損失した分の電荷を、電荷転送終了後
に補充することとしたので、対向電極の電位を正確に制
御することができる。

【０１０１】２以上の基準電位のうち、制御信号に応じ
てそれぞれ選択された所定基準電位がそれぞれ基準電位
供給線を介して与えられる複数の信号線と、複数の信号
線と複数の走査線との交差部に、信号線及び走査線に接
続されてそれぞれ配設されたスイッチング素子と、スイ
ッチング素子のそれぞれに接続されて配設され、走査線
への走査信号入力に応じてスイッチング素子を介して信
号線からの信号が印加される画素電極と、画素電極と画
素電極に対向する対向電極との間に挟持され、画素電極
と対向電極との間の印加電圧により駆動される液晶分子
を含む液晶層と、各基準電位供給線に付加された各基準
電位供給線容量にインダクタを介してそれぞれ併設さ
れ、各基準電位供給線容量に蓄えられた電荷を各基準電
位供給線容量との間で各インダクタを介して相互に転送
され又は転送することにより所定基準電位を所定周期で
変位させる電荷保存用キャパシタとを備えたので、チッ
プサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可
能で、消費電力が小さく、かつ、高品質表示が可能な表
示装置を提供することができる。

【０１０２】基準電位供給線容量と電荷保存用キャパシ
タとの間の電荷転送によって損失した分の電荷を、電荷
転送終了後に補充することとしたので、対向電極の電位
を正確に制御することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る表示装置にお
ける対向電極駆動回路の回路構成図。

【図２】本発明の第１の実施の形態に係る表示装置にお
ける対向電極駆動回路のタイミングチャート。

【図３】対向電極容量ＣLCD から電荷保存用キャパシタ
ＣD への電荷転送時における第１の実施の形態に係る対
向電極駆動回路の等価回路の回路構成図。

【図４】第１の実施の形態に係る対向電極駆動回路のス
イッチＳＷ３がオンの状態における対向電極Ｐの電位Ｖ
LC（ｔ）、接続点Ｓの電位ＶCD（ｔ）、電流ｉ（ｔ）の
変化を示すグラフ。

【図５】第１の実施の形態に係る対向電極駆動回路の制
御信号φ１、φ２、φ３を生成する回路の一例の回路構
成図。

【図６】図５の回路における極性切換パルスＨｐ、制御
信号φ１、φ２、φ３のタイミングチャート。

【図７】本発明の第２の実施の形態に係る表示装置にお
ける対向電極駆動回路の回路構成図。

【図８】本発明の第２の実施の形態に係る表示装置にお
ける対向電極駆動回路のタイミングチャートである。

【図９】本発明の第３の実施の形態に係る表示装置にお
ける対向電極駆動回路の回路構成図。

【図１０】本発明の第４の実施の形態に係る表示装置に
おける対向電極駆動回路の回路構成図。

【図１１】本発明の第５の実施の形態に係る表示装置に
おける対向電極駆動回路の回路構成図。

【図１２】本発明の第６の実施の形態に係る表示装置に
おける対向電極駆動回路の回路構成図。

【図１３】本発明の第７の実施の形態に係る表示装置に
おける対向電極駆動回路の回路構成図。

【図１４】本発明の第７の実施の形態に係る表示装置に
おける対向電極駆動回路のタイミングチャート。

【図１５】本発明の第８の実施の形態に係る表示装置に
おける対向電極駆動回路の回路構成図。

【図１６】本発明の第９の実施の形態に係る表示装置に
おける対向電極駆動回路の回路構成図。

【図１７】本発明の第１０の実施の形態に係る表示装置
におけるデータ線基準電位供給回路の回路構成図。

【図１８】第１０の実施の形態におけるデータ線基準電
位供給回路の回路構成図。

【図１９】アレイ基板の概略構成図。

【図２０】液晶表示装置の画素部の断面構造を模式的に
表した説明図。

【符号の説明】

１９０１ＴＦＴ１９０２補助容量１９０３液晶容量ＣL １９０４データ線駆動回路１９０５ゲート線駆動回路１９０６対向電極１９０７データ線１９０８ゲート線１９０９画素２００１、２０１０ガラス基板２００２カラーフィルタ２００３ブラックマトリクス２００４、２０１５保護膜２００５対向電極２００６、２０１６配向膜２００７液晶層２０１１ゲート電極２０１２ゲート絶縁膜２０１３アモルファスシリコン２０１４画素電極２０１７ソース電極２０１８ドレイン電極

Claims

【特許請求の範囲】

【請求項１】複数の信号線と複数の走査線との交差部
に、前記信号線及び前記走査線に接続されてそれぞれ配
設されたスイッチング素子と、前記スイッチング素子のそれぞれに接続されて配設さ
れ、前記走査線への走査信号入力に応じて前記スイッチ
ング素子を介して前記信号線からの信号が印加される画
素電極と、前記画素電極と前記画素電極に対向する対向電極との間
に挟持され、前記画素電極と前記対向電極との間の印加
電圧により駆動される液晶分子を含む液晶層と、前記対向電極にインダクタを介して併設され、前記対向
電極に蓄えられた電荷を前記対向電極との間で前記イン
ダクタを介して相互に転送され又は転送することにより
前記対向電極の電位を所定周期で変位させる電荷保存用
キャパシタとを備えたことを特徴とする表示装置。
【請求項２】請求項１に記載の表示装置において、第１
の所定期間前記対向電極を第１の所定電位に保持し、前
記各画素電極に前記信号の印加による第１の書込み動作
を行い、次いで前記対向電極に蓄えられた電荷を前記電
荷保存用キャパシタに転送して第２の所定期間前記対向
電極を第２の所定電位に保持し、前記各画素電極に前記
信号の印加による第２の書込み動作を行い、次いで前記
電荷保存用キャパシタに蓄えられた電荷を前記対向電極
に転送して第３の所定期間前記対向電極を前記第１の所
定電位に保持し、前記各画素電極に前記信号の印加によ
る前記第１の書込み動作を行い、爾後の各所定期間前記
対向電極の電位を前記第２又は第１の所定電位に保持し
ながら前記各画素電極に対する前記第２又は第１の書込
み動作を前記各走査線ごとに順次行うことを特徴とする
表示装置。
【請求項３】請求項１に記載の表示装置において、第１
の所定期間前記対向電極を第１の所定電位に保持し、第
１の走査線に接続された前記スイッチング素子を介して
当該スイッチング素子に接続された前記画素電極に前記
信号の印加による第１の書込み動作を行い、次いで前記
対向電極に蓄えられた電荷を前記電荷保存用キャパシタ
に転送して第２の所定期間前記対向電極を第２の所定電
位に保持し、第２の走査線に接続された前記スイッチン
グ素子を介して当該スイッチング素子に接続された前記
画素電極に前記信号の印加による第２の書込み動作を行
い、次いで前記電荷保存用キャパシタに蓄えられた電荷
を前記対向電極に転送して第３の所定期間前記対向電極
を前記第１の所定電位に保持し、第３の走査線に接続さ
れた前記スイッチング素子を介して当該スイッチング素
子に接続された前記画素電極に前記信号の印加による前
記第１の書込み動作を行い、爾後の各所定期間前記対向
電極の電位を前記第２又は第１の所定電位に保持しなが
ら前記画素電極に対する前記第２又は第１の書込み動作
を前記各走査線ごとに順次行うことを特徴とする表示装
置。
【請求項４】請求項１乃至３のいずれかに記載の表示装
置において、前記対向電極と前記電荷保存用キャパシタ
との間の電荷転送によって損失した分の電荷を、電荷転
送終了後に補充することを特徴とする表示装置。
【請求項５】複数の信号線と複数の走査線との交差部
に、前記信号線及び前記走査線に接続されてそれぞれ配
設されたスイッチング素子と、前記スイッチング素子のそれぞれに接続されて配設さ
れ、前記走査線への走査信号入力に応じて前記スイッチ
ング素子を介して前記信号線からの信号が印加される画
素電極と、前記画素電極と前記画素電極に対向する対向電極との間
に挟持され、前記画素電極と前記対向電極との間の印加
電圧により駆動される液晶分子を含む液晶層と、一方側は前記各画素電極に対してそれぞれ配設され接続
された電極であり、他方側は前記各電極に共通して対応
し配設された共通電極である補助キャパシタと、前記共通電極にインダクタを介して併設され、前記共通
電極に蓄えられた電荷を前記共通電極との間で前記イン
ダクタを介して相互に転送され又は転送することにより
前記共通電極の電位を所定周期で変位させる電荷保存用
キャパシタとを備えたことを特徴とする表示装置。
【請求項６】請求項５に記載の表示装置において、第１
の所定期間前記共通電極を第１の所定電位に保持し、前
記各画素電極に前記信号の印加による第１の書込み動作
を行い、次いで前記共通電極に蓄えられた電荷を前記電
荷保存用キャパシタに転送して第２の所定期間前記共通
電極を第２の所定電位に保持し、前記各画素電極に前記
信号の印加による第２の書込み動作を行い、次いで前記
電荷保存用キャパシタに蓄えられた電荷を前記共通電極
に転送して第３の所定期間前記共通電極を前記第１の所
定電位に保持し、前記各画素電極に前記信号の印加によ
る前記第１の書込み動作を行い、爾後の各所定期間前記
共通電極の電位を前記第２又は第１の所定電位に保持し
ながら前記各画素電極に対する前記第２又は第１の書込
み動作を前記各走査線ごとに順次行うことを特徴とする
表示装置。
【請求項７】請求項５に記載の表示装置において、第１
の所定期間前記共通電極を第１の所定電位に保持し、第
１の走査線に接続された前記スイッチング素子を介して
当該スイッチング素子に接続された前記画素電極に前記
信号の印加による第１の書込み動作を行い、次いで前記
共通電極に蓄えられた電荷を前記電荷保存用キャパシタ
に転送して第２の所定期間前記共通電極を第２の所定電
位に保持し、第２の走査線に接続された前記スイッチン
グ素子を介して当該スイッチング素子に接続された前記
画素電極に前記信号の印加による第２の書込み動作を行
い、次いで前記電荷保存用キャパシタに蓄えられた電荷
を前記共通電極に転送して第３の所定期間前記共通電極
を前記第１の所定電位に保持し、第３の走査線に接続さ
れた前記スイッチング素子を介して当該スイッチング素
子に接続された前記画素電極に前記信号の印加による前
記第１の書込み動作を行い、爾後の各所定期間前記共通
電極の電位を前記第２又は第１の所定電位に保持しなが
ら前記画素電極に対する前記第２又は第１の書込み動作
を前記各走査線ごとに順次行うことを特徴とする表示装
置。
【請求項８】請求項５乃至８のいずれかに記載の表示装
置において、前記共通電極と前記電荷保存用キャパシタ
との間の電荷転送によって損失した分の電荷を、電荷転
送終了後に補充することを特徴とする表示装置。
【請求項９】２以上の基準電位のうち、制御信号に応じ
てそれぞれ選択された所定基準電位がそれぞれ基準電位
供給線を介して与えられる複数の信号線と、前記複数の信号線と複数の走査線との交差部に、前記信
号線及び前記走査線に接続されてそれぞれ配設されたス
イッチング素子と、前記スイッチング素子のそれぞれに接続されて配設さ
れ、前記走査線への走査信号入力に応じて前記スイッチ
ング素子を介して前記信号線からの信号が印加される画
素電極と、前記画素電極と前記画素電極に対向する対向電極との間
に挟持され、前記画素電極と前記対向電極との間の印加
電圧により駆動される液晶分子を含む液晶層と、前記各基準電位供給線に付加された各基準電位供給線容
量にインダクタを介してそれぞれ併設され、前記各基準
電位供給線容量に蓄えられた電荷を前記各基準電位供給
線容量との間で前記各インダクタを介して相互に転送さ
れ又は転送することにより前記所定基準電位を所定周期
で変位させる電荷保存用キャパシタとを備えたことを特
徴とする表示装置。
【請求項１０】請求項９に記載の表示装置において、第
１の所定期間前記基準電位供給線を第１の所定基準電位
に保持し、前記各画素電極に前記信号の印加による第１
の書込み動作を行い、次いで前記基準電位供給線容量に
蓄えられた電荷を前記電荷保存用キャパシタに転送して
第２の所定期間前記基準電位供給線を第２の所定基準電
位に保持し、前記各画素電極に前記信号の印加による第
２の書込み動作を行い、次いで前記電荷保存用キャパシ
タに蓄えられた電荷を前記基準電位供給線容量に転送し
て第３の所定期間前記基準電位供給線を前記第１の所定
基準電位に保持し、前記各画素電極に前記信号の印加に
よる前記第１の書込み動作を行い、爾後の各所定期間前
記基準電位供給線の電位を前記第２又は第１の所定基準
電位に保持しながら前記各画素電極に対する前記第２又
は第１の書込み動作を前記各走査線ごとに順次行うこと
を特徴とする表示装置。
【請求項１１】請求項９に記載の表示装置において、第
１の所定期間前記基準電位供給線を第１の所定基準電位
に保持し、第１の走査線に接続された前記スイッチング
素子を介して当該スイッチング素子に接続された前記画
素電極に前記信号の印加による第１の書込み動作を行
い、次いで前記基準電位供給線容量に蓄えられた電荷を
前記電荷保存用キャパシタに転送して第２の所定期間前
記基準電位供給線を第２の所定基準電位に保持し、第２
の走査線に接続された前記スイッチング素子を介して当
該スイッチング素子に接続された前記画素電極に前記信
号の印加による第２の書込み動作を行い、次いで前記電
荷保存用キャパシタに蓄えられた電荷を前記基準電位供
給線容量に転送して第３の所定期間前記基準電位供給線
を前記第１の所定基準電位に保持し、第３の走査線に接
続された前記スイッチング素子を介して当該スイッチン
グ素子に接続された前記画素電極に前記信号の印加によ
る前記第１の書込み動作を行い、爾後の各所定期間前記
基準電位供給線の電位を前記第２又は第１の所定基準電
位に保持しながら前記画素電極に対する前記第２又は第
１の書込み動作を前記各走査線ごとに順次行うことを特
徴とする表示装置。
【請求項１２】請求項９乃至１１のいずれかに記載の表
示装置において、前記基準電位供給線容量と前記電荷保
存用キャパシタとの間の電荷転送によって損失した分の
電荷を、電荷転送終了後に補充することを特徴とする表
示装置。