JPH09237542A - 開閉装置 - Google Patents
開閉装置Info
- Publication number
- JPH09237542A JPH09237542A JP8040044A JP4004496A JPH09237542A JP H09237542 A JPH09237542 A JP H09237542A JP 8040044 A JP8040044 A JP 8040044A JP 4004496 A JP4004496 A JP 4004496A JP H09237542 A JPH09237542 A JP H09237542A
- Authority
- JP
- Japan
- Prior art keywords
- parallel switch
- thyristor
- switchgear
- opening
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
- H01H9/541—Contacts shunted by semiconductor devices
- H01H9/542—Contacts shunted by static switch means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/725—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for ac voltages or currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
- H01H9/541—Contacts shunted by semiconductor devices
- H01H9/542—Contacts shunted by static switch means
- H01H2009/543—Contacts shunted by static switch means third parallel branch comprising an energy absorber, e.g. MOV, PTC, Zener
Landscapes
- Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 従来の開閉装置は、サイリスタへの転流動作
を介して電路を遮断したにも拘らず、並列スイッチが再
点呼して電路の遮断が不完全となる場合があるという課
題があった。 【解決手段】 この発明の開閉装置の制御部は、該開閉
装置の各電路の開放時に、並列スイッチの接点間のアー
ク放電が終息するのに十分なだけ該並列スイッチが開極
した後にサイリスタをオン状態からオフ状態に切り替え
るようにした。
を介して電路を遮断したにも拘らず、並列スイッチが再
点呼して電路の遮断が不完全となる場合があるという課
題があった。 【解決手段】 この発明の開閉装置の制御部は、該開閉
装置の各電路の開放時に、並列スイッチの接点間のアー
ク放電が終息するのに十分なだけ該並列スイッチが開極
した後にサイリスタをオン状態からオフ状態に切り替え
るようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、サイリスタ等の
半導体装置に並列に機械的に接点の開閉により電路を開
閉する並列スイッチを接続して構成される開閉装置に関
するものである。
半導体装置に並列に機械的に接点の開閉により電路を開
閉する並列スイッチを接続して構成される開閉装置に関
するものである。
【０００２】
【従来の技術】図６は、例えば特公平７−１０８０７２
号公報に開示された従来の開閉装置の構成を示す回路図
であり、図において、１はスイッチング動作を行うサイ
リスタであって、３相の電路の各電路毎に２個のサイリ
スタが互いに逆並列に接続されて構成されている。２は
各サイリスタ１に並列に接続され、接離自在な接点によ
り各サイリスタ１が接続された電路にそれぞれ並列な電
路をそれぞれ開閉する並列スイッチ、３は各サイリスタ
１と各並列スイッチ２とにそれぞれが接続された電路の
開閉を指令する開閉信号を送出する制御部である。
号公報に開示された従来の開閉装置の構成を示す回路図
であり、図において、１はスイッチング動作を行うサイ
リスタであって、３相の電路の各電路毎に２個のサイリ
スタが互いに逆並列に接続されて構成されている。２は
各サイリスタ１に並列に接続され、接離自在な接点によ
り各サイリスタ１が接続された電路にそれぞれ並列な電
路をそれぞれ開閉する並列スイッチ、３は各サイリスタ
１と各並列スイッチ２とにそれぞれが接続された電路の
開閉を指令する開閉信号を送出する制御部である。
【０００３】次に動作について説明する。各電路は、３
相とも該電路上を伝播する信号の位相が異なるのみであ
って動作は同一であるから、１相の電路についてのみそ
の動作を説明する。
相とも該電路上を伝播する信号の位相が異なるのみであ
って動作は同一であるから、１相の電路についてのみそ
の動作を説明する。
【０００４】電路が閉成されているときには、サイリス
タ１は通電時には電力損失が大きいのでオフ状態とし
て、電流はサイリスタ１に並列に接続された並列スイッ
チ２を介して流れ、サイリスタ１を通電するときの大き
な電力損失の発生を回避している。
タ１は通電時には電力損失が大きいのでオフ状態とし
て、電流はサイリスタ１に並列に接続された並列スイッ
チ２を介して流れ、サイリスタ１を通電するときの大き
な電力損失の発生を回避している。
【０００５】電路が開放されるときは、サイリスタ１を
オン状態とし、並列スイッチ２に流れていた電流を該サ
イリスタ１に転流することによりサイリスタ１で電路を
遮断する。このときの動作について、図７のタイミング
チャートを参照しながら説明する。図７の（１）は当該
電路に流れる全電流Ｉ1 の時間的変化を示す波形図、図
７の（２）は並列スイッチ２に流れる電流Ｉ2 の時間的
変化を示す波形図、図７の（３）はサイリスタ１に流れ
る電流Ｉ3 の時間的変化を示す波形図、図７の（４）は
並列スイッチ２の開極動作曲線、図７の（５）は並列ス
イッチ２の状態の時間的変化を示す図、図７の（６）は
サイリスタ１の状態の時間的変化を示す図、図７の
（７）は並列スイッチ２へ制御部３から送出される開極
指令信号の波形図、図７の（８）はサイリスタ１に制御
部３から送出されるスイッチング動作を指令するゲート
信号の波形図である。
オン状態とし、並列スイッチ２に流れていた電流を該サ
イリスタ１に転流することによりサイリスタ１で電路を
遮断する。このときの動作について、図７のタイミング
チャートを参照しながら説明する。図７の（１）は当該
電路に流れる全電流Ｉ1 の時間的変化を示す波形図、図
７の（２）は並列スイッチ２に流れる電流Ｉ2 の時間的
変化を示す波形図、図７の（３）はサイリスタ１に流れ
る電流Ｉ3 の時間的変化を示す波形図、図７の（４）は
並列スイッチ２の開極動作曲線、図７の（５）は並列ス
イッチ２の状態の時間的変化を示す図、図７の（６）は
サイリスタ１の状態の時間的変化を示す図、図７の
（７）は並列スイッチ２へ制御部３から送出される開極
指令信号の波形図、図７の（８）はサイリスタ１に制御
部３から送出されるスイッチング動作を指令するゲート
信号の波形図である。
【０００６】当該電路を開放する場合には、まず制御部
３から並列スイッチ２には図７の（７）に示す開極指令
信号、サイリスタ１には図７の（８）に示す短時間の時
間幅をもつゲート信号が送出される。これによりサイリ
スタ１はオフ状態からオン状態に切り替えられ、並列ス
イッチ２のインピーダンスとサイリスタ１のインピーダ
ンスとのインピーダンス比により決まる割合でサイリス
タ１にも電流が流れ始める（図７の時刻ｔ0 ）。
３から並列スイッチ２には図７の（７）に示す開極指令
信号、サイリスタ１には図７の（８）に示す短時間の時
間幅をもつゲート信号が送出される。これによりサイリ
スタ１はオフ状態からオン状態に切り替えられ、並列ス
イッチ２のインピーダンスとサイリスタ１のインピーダ
ンスとのインピーダンス比により決まる割合でサイリス
タ１にも電流が流れ始める（図７の時刻ｔ0 ）。
【０００７】並列スイッチ２に開極指令信号が入力され
てから並列スイッチ２の開極時間（図７の時間Ｔ1 ）後
に並列スイッチ２の内部の（図示しない）接点が離れ、
該接点間にアーク放電が発生する（図７の時刻ｔ1 ）。
このアーク放電時の該接点間の抵抗値はサイリスタ１の
抵抗値より大きいので、電流はサイリスタ１に転流され
る（図７の（２），（３））。
てから並列スイッチ２の開極時間（図７の時間Ｔ1 ）後
に並列スイッチ２の内部の（図示しない）接点が離れ、
該接点間にアーク放電が発生する（図７の時刻ｔ1 ）。
このアーク放電時の該接点間の抵抗値はサイリスタ１の
抵抗値より大きいので、電流はサイリスタ１に転流され
る（図７の（２），（３））。
【０００８】転流が完了（図７の時刻ｔ2 ）（図７の
（２），（５））した後は全電流Ｉ１がサイリスタ１に
流れ（図７の（１），（３））、サイリスタ１の遮断に
より電路の電流Ｉ１ を最終的に遮断する（図７の時刻
ｔ3 ）（図７の（１），（６））。このときの並列スイ
ッチ２の接点間の開極距離はＬである（図７の
（４））。
（２），（５））した後は全電流Ｉ１がサイリスタ１に
流れ（図７の（１），（３））、サイリスタ１の遮断に
より電路の電流Ｉ１ を最終的に遮断する（図７の時刻
ｔ3 ）（図７の（１），（６））。このときの並列スイ
ッチ２の接点間の開極距離はＬである（図７の
（４））。
【０００９】
【発明が解決しようとする課題】従来の開閉装置は以上
のように構成されているので、並列スイッチ２に開極指
令信号が入力されてから（時刻ｔ0 ）電路の遮断が完了
する（時刻ｔ3 ）までの時間が短い場合には、遮断時点
ｔ3 での並列スイッチ２の開極距離Ｌが遮断後に並列ス
イッチ２とサイリスタ１に等しくかかる電圧に対して短
く、サイリスタ１への転流動作を介して電路を遮断した
にも拘らず、並列スイッチ２が再発弧して電路の遮断が
不完全となる場合があるという課題があった。
のように構成されているので、並列スイッチ２に開極指
令信号が入力されてから（時刻ｔ0 ）電路の遮断が完了
する（時刻ｔ3 ）までの時間が短い場合には、遮断時点
ｔ3 での並列スイッチ２の開極距離Ｌが遮断後に並列ス
イッチ２とサイリスタ１に等しくかかる電圧に対して短
く、サイリスタ１への転流動作を介して電路を遮断した
にも拘らず、並列スイッチ２が再発弧して電路の遮断が
不完全となる場合があるという課題があった。
【００１０】この並列スイッチ２が再発弧した場合の動
作を図８のタイミングチャートを参照しながら説明す
る。図８の（１）は当該電路に流れる全電流Ｉ1 の時間
的変化を示す波形図、図８の（２）は並列スイッチ２に
流れる電流Ｉ2 の時間的変化を示す波形図、図８の
（３）はサイリスタ１に流れる電流Ｉ3 の時間的変化を
示す波形図、図８の（４）は並列スイッチ２の開極動作
曲線、図８の（５）は並列スイッチ１へ制御部３から送
出される開極指令信号の波形図、図８の（６）はサイリ
スタ１に制御部３から送出されるスイッチング動作を指
令するゲート信号の波形図である。
作を図８のタイミングチャートを参照しながら説明す
る。図８の（１）は当該電路に流れる全電流Ｉ1 の時間
的変化を示す波形図、図８の（２）は並列スイッチ２に
流れる電流Ｉ2 の時間的変化を示す波形図、図８の
（３）はサイリスタ１に流れる電流Ｉ3 の時間的変化を
示す波形図、図８の（４）は並列スイッチ２の開極動作
曲線、図８の（５）は並列スイッチ１へ制御部３から送
出される開極指令信号の波形図、図８の（６）はサイリ
スタ１に制御部３から送出されるスイッチング動作を指
令するゲート信号の波形図である。
【００１１】電路が一旦遮断された時点（時刻ｔ3 ）で
並列スイッチ２の接点間の開極距離Ｌが該並列スイッチ
２に印加される電圧に比して十分な長さがない場合に
は、該接点間で絶縁破壊が生じてアーク放電が発生し
（再発弧）、電路の電流Ｉ1 は並列スイッチ２を介して
流れ続け、該電路の遮断に失敗する。電路の開放時にお
ける並列スイッチ２の役割はサイリスタ１ヘの電路電流
の転流を促すことであり、このような事故電流に対して
は並列スイッチ２は特別の遮断性能を持っていない場合
が多い。この場合は、次に全電流Ｉ1 が零になった時刻
ｔ4 においても並列スイッチ２では電流を遮断できず、
再発弧したことを検出しない限り、この開閉装置は遮断
不能となる。なお、このとき、サイリスタ１に送出され
るゲート信号の時間幅Ｔ4 は、並列スイッチ２の開極時
間Ｔ1 と接点間に再発弧を生じない距離まで並列スイッ
チ２が開極するのに要する時間、最短遮断可能アーク時
間Ｔ3との和の時間より短いものである。
並列スイッチ２の接点間の開極距離Ｌが該並列スイッチ
２に印加される電圧に比して十分な長さがない場合に
は、該接点間で絶縁破壊が生じてアーク放電が発生し
（再発弧）、電路の電流Ｉ1 は並列スイッチ２を介して
流れ続け、該電路の遮断に失敗する。電路の開放時にお
ける並列スイッチ２の役割はサイリスタ１ヘの電路電流
の転流を促すことであり、このような事故電流に対して
は並列スイッチ２は特別の遮断性能を持っていない場合
が多い。この場合は、次に全電流Ｉ1 が零になった時刻
ｔ4 においても並列スイッチ２では電流を遮断できず、
再発弧したことを検出しない限り、この開閉装置は遮断
不能となる。なお、このとき、サイリスタ１に送出され
るゲート信号の時間幅Ｔ4 は、並列スイッチ２の開極時
間Ｔ1 と接点間に再発弧を生じない距離まで並列スイッ
チ２が開極するのに要する時間、最短遮断可能アーク時
間Ｔ3との和の時間より短いものである。
【００１２】この発明は上記のような課題を解決するた
めになされたもので、電流を確実に遮断することができ
る信頼性の高い開閉装置を得ることを目的とする。
めになされたもので、電流を確実に遮断することができ
る信頼性の高い開閉装置を得ることを目的とする。
【００１３】
【課題を解決するための手段】請求項１記載の発明に係
る開閉装置は、制御部が、開閉装置の各電路を開放した
直後にこの開閉装置に印加される電圧に対して、並列ス
イッチの接点間の耐圧が回復するのに必要な時間だけ後
に半導体素子をオン状態からオフ状態に切り替えるもの
である。
る開閉装置は、制御部が、開閉装置の各電路を開放した
直後にこの開閉装置に印加される電圧に対して、並列ス
イッチの接点間の耐圧が回復するのに必要な時間だけ後
に半導体素子をオン状態からオフ状態に切り替えるもの
である。
【００１４】請求項２記載の発明に係る開閉装置は、制
御部が、該開閉装置の各電路の開放時に、並列スイッチ
に該並列スイッチの接続された電路の開放を指令する開
放信号を送出した後、該並列スイッチの接点が開極する
のに要する時間と、該並列スイッチの該接点間に発生す
るアーク放電が終息するのに要する最短時間とを合わせ
た時間以降に、半導体素子をオン状態からオフ状態に切
り替えるものである。
御部が、該開閉装置の各電路の開放時に、並列スイッチ
に該並列スイッチの接続された電路の開放を指令する開
放信号を送出した後、該並列スイッチの接点が開極する
のに要する時間と、該並列スイッチの該接点間に発生す
るアーク放電が終息するのに要する最短時間とを合わせ
た時間以降に、半導体素子をオン状態からオフ状態に切
り替えるものである。
【００１５】請求項３記載の発明に係る開閉装置は、請
求項１または２記載の発明に係る開閉装置において、半
導体素子がサイリスタであるものである。
求項１または２記載の発明に係る開閉装置において、半
導体素子がサイリスタであるものである。
【００１６】請求項４記載の発明に係る開閉装置は、制
御部が、並列スイッチの接続された電路の開放を指令す
る開放信号と、サイリスタをオフ状態からオン状態に切
り替え、該オン状態を２．５ミリ秒以上持続することを
指令するゲート信号とをほぼ同時に上記並列スイッチ及
び上記サイリスタにそれぞれ送出するものである。
御部が、並列スイッチの接続された電路の開放を指令す
る開放信号と、サイリスタをオフ状態からオン状態に切
り替え、該オン状態を２．５ミリ秒以上持続することを
指令するゲート信号とをほぼ同時に上記並列スイッチ及
び上記サイリスタにそれぞれ送出するものである。
【００１７】請求項５記載の発明に係る開閉装置は、制
御部が、並列スイッチの接続された電路の開放を指令す
る開放信号を該並列スイッチに送出した後に、該開放信
号の該並列スイッチへの送出後２．５ミリ秒以上後にサ
イリスタをオン状態からオフ状態に切り替えることを指
令するゲート信号を該サイリスタに送出するものであ
る。
御部が、並列スイッチの接続された電路の開放を指令す
る開放信号を該並列スイッチに送出した後に、該開放信
号の該並列スイッチへの送出後２．５ミリ秒以上後にサ
イリスタをオン状態からオフ状態に切り替えることを指
令するゲート信号を該サイリスタに送出するものであ
る。
【００１８】請求項６記載の発明に係る開閉装置は、請
求項１から請求項５記載の発明に係る開閉装置におい
て、半導体素子は複数個の半導体素子が逆並列に接続さ
れているものである。
求項１から請求項５記載の発明に係る開閉装置におい
て、半導体素子は複数個の半導体素子が逆並列に接続さ
れているものである。
【００１９】請求項７記載の発明に係る開閉装置は、請
求項１から請求項６記載の発明に係る開閉装置におい
て、並列スイッチは、接点部が真空バルブを用いて構成
されているものである。
求項１から請求項６記載の発明に係る開閉装置におい
て、並列スイッチは、接点部が真空バルブを用いて構成
されているものである。
【００２０】請求項８記載の発明に係る開閉装置は、請
求項１から請求項７記載の発明に係る開閉装置におい
て、並列スイッチは、開極機構に電磁反発機構を用いて
いるものである。
求項１から請求項７記載の発明に係る開閉装置におい
て、並列スイッチは、開極機構に電磁反発機構を用いて
いるものである。
【００２１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による開
閉装置の構成を示す回路図である。図において、１は互
いに逆並列に接続されスイッチング動作を行うサイリス
タ（半導体素子）、２はこのサイリスタ１に並列に接続
され、接離自在な接点により電路を開閉する並列スイッ
チであり、開極機構として電磁反発機構を用い、接点部
には真空バルブが用いられている。３はサイリスタ１と
並列スイッチ２とに各電路の開閉を指令するゲート信号
及び開閉信号をそれぞれ送出する制御部であって、該ゲ
ート信号及び該開閉信号を送出するタイミングを調整す
る周知のタイミング調整手段及び該ゲート信号及び該開
閉信号の時間幅を調整する図示しない時間幅調整手段が
設けられている。この時間幅調整手段は、例えばカウン
タ、ＣＲ時定数回路等の周知のハード的手段あるいはプ
ログラムによるソフト的手段により構成されている。タ
イミング調整手段も、カウンタ等の周知のハード的手段
及びプログラムによるソフト的手段により構成されてい
る。
説明する。 実施の形態１．図１はこの発明の実施の形態１による開
閉装置の構成を示す回路図である。図において、１は互
いに逆並列に接続されスイッチング動作を行うサイリス
タ（半導体素子）、２はこのサイリスタ１に並列に接続
され、接離自在な接点により電路を開閉する並列スイッ
チであり、開極機構として電磁反発機構を用い、接点部
には真空バルブが用いられている。３はサイリスタ１と
並列スイッチ２とに各電路の開閉を指令するゲート信号
及び開閉信号をそれぞれ送出する制御部であって、該ゲ
ート信号及び該開閉信号を送出するタイミングを調整す
る周知のタイミング調整手段及び該ゲート信号及び該開
閉信号の時間幅を調整する図示しない時間幅調整手段が
設けられている。この時間幅調整手段は、例えばカウン
タ、ＣＲ時定数回路等の周知のハード的手段あるいはプ
ログラムによるソフト的手段により構成されている。タ
イミング調整手段も、カウンタ等の周知のハード的手段
及びプログラムによるソフト的手段により構成されてい
る。
【００２２】３ａ，３ｂは制御部３から並列スイッチ２
及びサイリスタ１にそれぞれ上記開閉信号及び上記ゲー
ト信号を伝達する信号線、４はサイリスタ１と並列に接
続され該サイリスタ１のスイッチング動作時のインパル
スを吸収するスナバ回路、５はサイリスタ１と並列に接
続され該サイリスタ１を過電圧から保護する避雷器、６
はサイリスタ１と直列に接続され該サイリスタ１をサー
ジ電流から保護するサージ電流吸収器、７はこの開閉装
置８と直列に接続される断路器である。この実施の形態
１の開閉装置の定格は７．２ｋＶ−１２．５ｋＡであ
る。なお、この実施の形態１の開閉装置を、図６に示し
た従来の開閉装置のように、３相交流等の多相の各電路
に用いてもよいことは言うまでもない。
及びサイリスタ１にそれぞれ上記開閉信号及び上記ゲー
ト信号を伝達する信号線、４はサイリスタ１と並列に接
続され該サイリスタ１のスイッチング動作時のインパル
スを吸収するスナバ回路、５はサイリスタ１と並列に接
続され該サイリスタ１を過電圧から保護する避雷器、６
はサイリスタ１と直列に接続され該サイリスタ１をサー
ジ電流から保護するサージ電流吸収器、７はこの開閉装
置８と直列に接続される断路器である。この実施の形態
１の開閉装置の定格は７．２ｋＶ−１２．５ｋＡであ
る。なお、この実施の形態１の開閉装置を、図６に示し
た従来の開閉装置のように、３相交流等の多相の各電路
に用いてもよいことは言うまでもない。
【００２３】次に動作について説明する。図２はこの実
施の形態１の開閉装置の動作を説明するためのタイミン
グチャートである。図２の（１）はこの開閉装置８の接
続された電路に流れる全電流Ｉ1の時間的変化を示す波
形図、図２の（２）は並列スイッチ２に流れる電流Ｉ2
の時間的変化を示す波形図、図２の（３）はサイリスタ
１の接続された電路に流れる電流Ｉ3 の時間的変化を示
す波形図、図２の（４）は並列スイッチ２の開極動作曲
線、図２の（５）は並列スイッチ２へ制御部３から信号
線３ａを介して送出される開極指令信号（開放信号）の
波形図、図２の（６）はサイリスタ１に制御部３から信
号線３ｂを介して送出されるスイッチング動作を指令す
るゲート信号の波形図である。
施の形態１の開閉装置の動作を説明するためのタイミン
グチャートである。図２の（１）はこの開閉装置８の接
続された電路に流れる全電流Ｉ1の時間的変化を示す波
形図、図２の（２）は並列スイッチ２に流れる電流Ｉ2
の時間的変化を示す波形図、図２の（３）はサイリスタ
１の接続された電路に流れる電流Ｉ3 の時間的変化を示
す波形図、図２の（４）は並列スイッチ２の開極動作曲
線、図２の（５）は並列スイッチ２へ制御部３から信号
線３ａを介して送出される開極指令信号（開放信号）の
波形図、図２の（６）はサイリスタ１に制御部３から信
号線３ｂを介して送出されるスイッチング動作を指令す
るゲート信号の波形図である。
【００２４】上記開閉装置８の接続された電路が閉成さ
れているときには、図６の従来の開閉装置と同様に、こ
の開閉装置８においても、サイリスタ１は通電時には電
力損失が大きいのでオフ状態として、電流Ｉ1 はサイリ
スタ１に並列に接続された並列スイッチ２を介して流
れ、サイリスタ１を通電するときの大きな電力損失の発
生を回避している（図２の（１），（２），（３））。
れているときには、図６の従来の開閉装置と同様に、こ
の開閉装置８においても、サイリスタ１は通電時には電
力損失が大きいのでオフ状態として、電流Ｉ1 はサイリ
スタ１に並列に接続された並列スイッチ２を介して流
れ、サイリスタ１を通電するときの大きな電力損失の発
生を回避している（図２の（１），（２），（３））。
【００２５】当該電路を開放する場合には、まず制御部
３から並列スイッチ２には図２の（５）に示す開極指令
信号、サイリスタ１には図２の（６）に示す時間幅Ｔ4
（２．５ミリ秒以上）をもつゲート信号がほぼ同時に送
出される。これによりサイリスタ１はオフ状態からオン
状態に切り替えられ、並列スイッチ２のインピーダンス
とサイリスタ１のインピーダンスとのインピーダンス比
により決まる割合でサイリスタ１にも電流が流れ始める
（図２の時刻ｔ0 ）。
３から並列スイッチ２には図２の（５）に示す開極指令
信号、サイリスタ１には図２の（６）に示す時間幅Ｔ4
（２．５ミリ秒以上）をもつゲート信号がほぼ同時に送
出される。これによりサイリスタ１はオフ状態からオン
状態に切り替えられ、並列スイッチ２のインピーダンス
とサイリスタ１のインピーダンスとのインピーダンス比
により決まる割合でサイリスタ１にも電流が流れ始める
（図２の時刻ｔ0 ）。
【００２６】並列スイッチ２に開極指令信号が入力され
てから並列スイッチ２の開極時間（図２の時間Ｔ1 （約
１ミリ秒））後に並列スイッチ２の内部の（図示しな
い）接点が離れ、該接点間にアーク放電が発生する（図
２の時刻ｔ1 ）。このアーク放電時の接点間の抵抗値は
サイリスタ１の抵抗値より大きいので、電流はサイリス
タ１に転流される（図２の（２），（３））。
てから並列スイッチ２の開極時間（図２の時間Ｔ1 （約
１ミリ秒））後に並列スイッチ２の内部の（図示しな
い）接点が離れ、該接点間にアーク放電が発生する（図
２の時刻ｔ1 ）。このアーク放電時の接点間の抵抗値は
サイリスタ１の抵抗値より大きいので、電流はサイリス
タ１に転流される（図２の（２），（３））。
【００２７】転流が完了（図２の時刻ｔ2 ）（図２の
（２），（３））した後は全電流Ｉ1がサイリスタ１に
流れ（図２の（１），（３））、並列スイッチ２の接点
間のアーク放電は終息する（図２の（２））。
（２），（３））した後は全電流Ｉ1がサイリスタ１に
流れ（図２の（１），（３））、並列スイッチ２の接点
間のアーク放電は終息する（図２の（２））。
【００２８】この後、電路の全電流Ｉ1 がゼロとなるゼ
ロ点（図２の時刻ｔ3 ）を迎える。このゼロ点が、並列
スイッチ２の接点が離れアークが発生した瞬間（図２の
時刻ｔ1 ）から並列スイッチ２の最短遮断可能アーク時
間Ｔ3 （並列スイッチ２の接点が当該印加電圧の下でア
ーク放電を発生しない最短の距離ｌだけ開くのに要する
時間）が経過する以前に到来する場合には、並列スイッ
チ２の接点間で絶縁破壊が発生して再発弧してしまう場
合がある。
ロ点（図２の時刻ｔ3 ）を迎える。このゼロ点が、並列
スイッチ２の接点が離れアークが発生した瞬間（図２の
時刻ｔ1 ）から並列スイッチ２の最短遮断可能アーク時
間Ｔ3 （並列スイッチ２の接点が当該印加電圧の下でア
ーク放電を発生しない最短の距離ｌだけ開くのに要する
時間）が経過する以前に到来する場合には、並列スイッ
チ２の接点間で絶縁破壊が発生して再発弧してしまう場
合がある。
【００２９】しかし、この実施の形態１では、図２の
（５），（６）に示すように、並列スイッチ２への開極
指令とサイリスタ１ヘのゲート信号をほぼ同時に送出
し、かつサイリスタ１へのゲート信号の時間幅Ｔ4 を並
列スイッチ２の開極時間Ｔ1 と最短遮断可能アーク時間
Ｔ3 との和より長くしているので、サイリスタ１のゲー
ト信号がオンからオフになる時間は全電流Ｉ1 の零点以
降となっている。これにより電流Ｉ1 の零点以降もサイ
リスタ１には電流Ｉ3 が流れ続け、並列スイッチ２が再
発弧することはない。したがって、次に来る電流Ｉ1 の
零点（図２の時刻ｔ4 ）では、並列スイッチ２は完全に
開放状態にあり、サイリスタ１が確実に電流を遮断す
る。７．２ｋＶ−１２．５ｋＡ定格の開閉装置では、例
えば開極時間が１ミリ秒、最短遮断可能アーク時間は
１．５ミリ秒であるので、サイリスタのゲート時間幅は
Ｔ4 は２．５ミリ秒以上の設定であればよいことにな
る。
（５），（６）に示すように、並列スイッチ２への開極
指令とサイリスタ１ヘのゲート信号をほぼ同時に送出
し、かつサイリスタ１へのゲート信号の時間幅Ｔ4 を並
列スイッチ２の開極時間Ｔ1 と最短遮断可能アーク時間
Ｔ3 との和より長くしているので、サイリスタ１のゲー
ト信号がオンからオフになる時間は全電流Ｉ1 の零点以
降となっている。これにより電流Ｉ1 の零点以降もサイ
リスタ１には電流Ｉ3 が流れ続け、並列スイッチ２が再
発弧することはない。したがって、次に来る電流Ｉ1 の
零点（図２の時刻ｔ4 ）では、並列スイッチ２は完全に
開放状態にあり、サイリスタ１が確実に電流を遮断す
る。７．２ｋＶ−１２．５ｋＡ定格の開閉装置では、例
えば開極時間が１ミリ秒、最短遮断可能アーク時間は
１．５ミリ秒であるので、サイリスタのゲート時間幅は
Ｔ4 は２．５ミリ秒以上の設定であればよいことにな
る。
【００３０】図３に７．２ｋＶ−１２．５ｋＡ定格の並
列スイッチの単体での遮断試験結果を示す。図の横軸は
並列スイッチの接点を開き始めたときからの経過時間で
あり、図の縦軸は当該並列スイッチの遮断時に流れる電
流である。また、○印のデータは電流の遮断に成功（す
なわちアークが終息した）場合のデータ、また×印のデ
ータは電流の遮断に失敗した（すなわちアークが終息せ
ずに電流が流れ続けた）ときのデータを示す。
列スイッチの単体での遮断試験結果を示す。図の横軸は
並列スイッチの接点を開き始めたときからの経過時間で
あり、図の縦軸は当該並列スイッチの遮断時に流れる電
流である。また、○印のデータは電流の遮断に成功（す
なわちアークが終息した）場合のデータ、また×印のデ
ータは電流の遮断に失敗した（すなわちアークが終息せ
ずに電流が流れ続けた）ときのデータを示す。
【００３１】この試験結果より、試験に用いた並列スイ
ッチは、１．５ミリ秒より短い時間の開放では電流の遮
断に失敗することがあるが、２ミリ秒より長く開放し続
けると確実に遮断できることがわかる。この電流の遮断
に要する最短の時間である１．５ミリ秒がこの並列スイ
ッチの上記最短遮断可能アーク時間Ｔ3 である。この最
短遮断可能アーク時間以下の短い時間領域で並列スイッ
チが電流の遮断に失敗する原因としては、該並列スイッ
チの接点が開極途中にあり、電流が零になる時間におい
て、その接点間距離が電流遮断後に接点間にかかる電圧
に対して不十分であり、接点間の耐圧が接点間にかかる
電圧に対して低く、絶縁破壊に至るものと考えられる。
ッチは、１．５ミリ秒より短い時間の開放では電流の遮
断に失敗することがあるが、２ミリ秒より長く開放し続
けると確実に遮断できることがわかる。この電流の遮断
に要する最短の時間である１．５ミリ秒がこの並列スイ
ッチの上記最短遮断可能アーク時間Ｔ3 である。この最
短遮断可能アーク時間以下の短い時間領域で並列スイッ
チが電流の遮断に失敗する原因としては、該並列スイッ
チの接点が開極途中にあり、電流が零になる時間におい
て、その接点間距離が電流遮断後に接点間にかかる電圧
に対して不十分であり、接点間の耐圧が接点間にかかる
電圧に対して低く、絶縁破壊に至るものと考えられる。
【００３２】この実施の形態のような構成の場合では、
電流遮断時には並列スイッチ２はサイリスタ１に転流を
行うので、図３と同じ試験電流で遮断試験を実施した場
合の並列スイッチ２に流れる電流値は並列スイッチ単体
での遮断試験の電流値より小さく、電流零点以前にすで
に並列スイッチ２の接点間のアークは消滅している。こ
のことより、この実施の形態の電流遮断時の並列スイッ
チ２がおかれる状況は、並列スイッチ単体での遮断時の
状況より過酷になることはなく、接点が離れてから１．
５ミリ秒以上後には、遮断後に並列スイッチ２にかかる
電圧に対して、並列スイッチ２は十分に耐え得ることに
なる。
電流遮断時には並列スイッチ２はサイリスタ１に転流を
行うので、図３と同じ試験電流で遮断試験を実施した場
合の並列スイッチ２に流れる電流値は並列スイッチ単体
での遮断試験の電流値より小さく、電流零点以前にすで
に並列スイッチ２の接点間のアークは消滅している。こ
のことより、この実施の形態の電流遮断時の並列スイッ
チ２がおかれる状況は、並列スイッチ単体での遮断時の
状況より過酷になることはなく、接点が離れてから１．
５ミリ秒以上後には、遮断後に並列スイッチ２にかかる
電圧に対して、並列スイッチ２は十分に耐え得ることに
なる。
【００３３】次に図４にこの並列スイッチ単体の動作特
性を示す。図において、曲線Ａは並列スイッチの接点間
の接触状態を表し、曲線Ｂは開極指令信号の電圧波形を
表し、曲線Ｃは並列スイッチの接点間の距離を表す。図
から明らかなように、この並列スイッチは開極指令信号
が入力された時点ｔ0 からて１ミリ秒後に接点が離れて
いる。この時間を開極時間という。以上のことから、こ
の実施の形態の開閉装置は、並列スイッチ２に開極指令
信号が入力されてから開極時間１ミリ秒と最短遮断可能
アーク時間１．５ミリ秒とを足した２．５ミリ秒後に
は、電流零点を経過した後に並列スイッチ２にかかる電
圧に対して十分に耐え得ることになる。
性を示す。図において、曲線Ａは並列スイッチの接点間
の接触状態を表し、曲線Ｂは開極指令信号の電圧波形を
表し、曲線Ｃは並列スイッチの接点間の距離を表す。図
から明らかなように、この並列スイッチは開極指令信号
が入力された時点ｔ0 からて１ミリ秒後に接点が離れて
いる。この時間を開極時間という。以上のことから、こ
の実施の形態の開閉装置は、並列スイッチ２に開極指令
信号が入力されてから開極時間１ミリ秒と最短遮断可能
アーク時間１．５ミリ秒とを足した２．５ミリ秒後に
は、電流零点を経過した後に並列スイッチ２にかかる電
圧に対して十分に耐え得ることになる。
【００３４】以上のように、この実施の形態１によれ
ば、開閉装置を確実に遮断することができる効果が得ら
れる。
ば、開閉装置を確実に遮断することができる効果が得ら
れる。
【００３５】実施の形態２．図５は、この発明の実施の
形態２による開閉装置の動作を示すタイミングチャート
である。この実施の形態２の構成は実施の形態１の構成
と同じであるから、その説明は省略する。
形態２による開閉装置の動作を示すタイミングチャート
である。この実施の形態２の構成は実施の形態１の構成
と同じであるから、その説明は省略する。
【００３６】次に動作について説明する。図５の（１）
は開閉装置８の接続された電路に流れる全電流Ｉ1 の時
間的変化を示す波形図、図５の（２）は並列スイッチ２
に流れる電流Ｉ2 の時間的変化を示す波形図、図５の
（３）はサイリスタ１の接続された電路に流れる電流Ｉ
3 の時間的変化を示す波形図、図５の（４）は並列スイ
ッチ２の開極動作曲線、図５の（５）は並列スイッチ２
へ制御部３から信号線３ａを介して送出される開極指令
信号の波形図、図５の（６）はサイリスタ１に制御部３
から信号線３ｂを介して送出されるスイッチング動作を
指令するゲート信号の波形図である。
は開閉装置８の接続された電路に流れる全電流Ｉ1 の時
間的変化を示す波形図、図５の（２）は並列スイッチ２
に流れる電流Ｉ2 の時間的変化を示す波形図、図５の
（３）はサイリスタ１の接続された電路に流れる電流Ｉ
3 の時間的変化を示す波形図、図５の（４）は並列スイ
ッチ２の開極動作曲線、図５の（５）は並列スイッチ２
へ制御部３から信号線３ａを介して送出される開極指令
信号の波形図、図５の（６）はサイリスタ１に制御部３
から信号線３ｂを介して送出されるスイッチング動作を
指令するゲート信号の波形図である。
【００３７】この実施の形態２によれば、並列スイッチ
２ヘの開極指令信号が該並列スイッチ２に送出されてか
ら時間Ｔ5 だけ経過した時刻ｔ6 にサイリスタ１にゲー
ト信号を送出し始め、時間Ｔ5 とサイリスタ１のゲート
時間幅Ｔ4 との和が、並列スイッチ２の開極時間Ｔ1 と
並列スイッチ２の最短遮断可能アーク時間Ｔ3 との和よ
り大きく設定されている。これにより、サイリスタ１の
ゲート信号がオン状態からオフ状態となる時刻ｔ5 には
並列スイッチ２は十分な開極距離を有しており、上述し
た実施の形態１と同様の効果が得られる。
２ヘの開極指令信号が該並列スイッチ２に送出されてか
ら時間Ｔ5 だけ経過した時刻ｔ6 にサイリスタ１にゲー
ト信号を送出し始め、時間Ｔ5 とサイリスタ１のゲート
時間幅Ｔ4 との和が、並列スイッチ２の開極時間Ｔ1 と
並列スイッチ２の最短遮断可能アーク時間Ｔ3 との和よ
り大きく設定されている。これにより、サイリスタ１の
ゲート信号がオン状態からオフ状態となる時刻ｔ5 には
並列スイッチ２は十分な開極距離を有しており、上述し
た実施の形態１と同様の効果が得られる。
【００３８】以上の実施の形態では、開閉装置の定格を
７．２ｋＶ−１２．５ｋＡとし、開極時間を１ミリ秒、
最短遮断可能アーク時間を１．５ミリ秒としたが、開閉
装置の定格電圧、定格電流、定格遮断電流等のいわゆる
定格や、並列スイッチの構造や機械特性、接点部の性能
等が異なれば、開極時間や最短遮断可能アーク時間は異
なり、これらの条件に応じて半導体素子のゲート信号の
オンからオフにする時間を決定することは言うまでもな
い。
７．２ｋＶ−１２．５ｋＡとし、開極時間を１ミリ秒、
最短遮断可能アーク時間を１．５ミリ秒としたが、開閉
装置の定格電圧、定格電流、定格遮断電流等のいわゆる
定格や、並列スイッチの構造や機械特性、接点部の性能
等が異なれば、開極時間や最短遮断可能アーク時間は異
なり、これらの条件に応じて半導体素子のゲート信号の
オンからオフにする時間を決定することは言うまでもな
い。
【００３９】
【発明の効果】以上のように、請求項１記載の発明によ
れば、制御部が、開閉装置の各電路を開放した直後にこ
の開閉装置に印加される電圧に対して、並列スイッチの
接点間の耐圧が回復するのに必要な時間だけ後に半導体
素子をオン状態からオフ状態に切り替えるように構成し
たので、電路の電流を着実に遮断でき、開閉装置の信頼
性を向上できる効果がある。
れば、制御部が、開閉装置の各電路を開放した直後にこ
の開閉装置に印加される電圧に対して、並列スイッチの
接点間の耐圧が回復するのに必要な時間だけ後に半導体
素子をオン状態からオフ状態に切り替えるように構成し
たので、電路の電流を着実に遮断でき、開閉装置の信頼
性を向上できる効果がある。
【００４０】請求項２記載の発明によれば、制御部が、
開閉装置の各電路の開放時に、並列スイッチに該並列ス
イッチの接続された電路の開放を指令する開放信号を送
出した後、該並列スイッチの接点が開極するのに要する
時間と、該並列スイッチの該接点間に発生するアーク放
電が終息するのに要する最短時間とを合わせた時間以降
に、半導体素子をオン状態からオフ状態に切り替えるよ
うに構成したので、請求項１の発明と同様の効果があ
る。
開閉装置の各電路の開放時に、並列スイッチに該並列ス
イッチの接続された電路の開放を指令する開放信号を送
出した後、該並列スイッチの接点が開極するのに要する
時間と、該並列スイッチの該接点間に発生するアーク放
電が終息するのに要する最短時間とを合わせた時間以降
に、半導体素子をオン状態からオフ状態に切り替えるよ
うに構成したので、請求項１の発明と同様の効果があ
る。
【００４１】請求項３記載の発明によれば、請求項１ま
たは２記載の発明において半導体素子がサイリスタであ
るように構成したので、サイリスタを用いた開閉装置に
おいて請求項１と同様の効果がある。
たは２記載の発明において半導体素子がサイリスタであ
るように構成したので、サイリスタを用いた開閉装置に
おいて請求項１と同様の効果がある。
【００４２】請求項４記載の発明によれば、制御部が、
並列スイッチの接続された電路の開放を指令する開放信
号と、サイリスタをオフ状態からオン状態に切り替え、
該オン状態を２．５ミリ秒以上持続することを指令する
ゲート信号とをほぼ同時に上記並列スイッチ及び上記サ
イリスタにそれぞれ送出するように構成したので、７．
２ｋＶ−１２．５ｋＡ定格の開閉装置において、確実に
電路の遮断ができる効果がある。
並列スイッチの接続された電路の開放を指令する開放信
号と、サイリスタをオフ状態からオン状態に切り替え、
該オン状態を２．５ミリ秒以上持続することを指令する
ゲート信号とをほぼ同時に上記並列スイッチ及び上記サ
イリスタにそれぞれ送出するように構成したので、７．
２ｋＶ−１２．５ｋＡ定格の開閉装置において、確実に
電路の遮断ができる効果がある。
【００４３】請求項５記載の発明によれば、制御部が、
並列スイッチの接続された電路の開放を指令する開放信
号を該並列スイッチに送出した後に、該開放信号の該並
列スイッチへの送出後２．５ミリ秒以上後にサイリスタ
をオン状態からオフ状態に切り替えることを指令するゲ
ート信号を該サイリスタに送出するように構成したの
で、請求項４の発明と同様の効果がある。
並列スイッチの接続された電路の開放を指令する開放信
号を該並列スイッチに送出した後に、該開放信号の該並
列スイッチへの送出後２．５ミリ秒以上後にサイリスタ
をオン状態からオフ状態に切り替えることを指令するゲ
ート信号を該サイリスタに送出するように構成したの
で、請求項４の発明と同様の効果がある。
【００４４】請求項６記載の発明によれば、請求項１か
ら請求項５のいずれか１項記載の発明において、半導体
素子は、複数個の半導体素子が逆並列に接続されている
ように構成したので、交流回路に対して確実なスイッチ
ング動作が行われる効果がある。
ら請求項５のいずれか１項記載の発明において、半導体
素子は、複数個の半導体素子が逆並列に接続されている
ように構成したので、交流回路に対して確実なスイッチ
ング動作が行われる効果がある。
【００４５】請求項７記載の発明によれば、請求項１か
ら請求項６のいずれか１項記載の発明において、並列ス
イッチの接点部を真空バルブを用いるように構成したの
で、アーク放電による事故が生じ難い効果がある。
ら請求項６のいずれか１項記載の発明において、並列ス
イッチの接点部を真空バルブを用いるように構成したの
で、アーク放電による事故が生じ難い効果がある。
【００４６】請求項８記載の発明によれば、請求項１か
ら請求項７のいずれか１項記載の発明において、並列ス
イッチの開極機構を電磁反発機構を用いるように構成し
たので、安価で高速かつ確実に動作する並列スイッチが
得られる効果がある。
ら請求項７のいずれか１項記載の発明において、並列ス
イッチの開極機構を電磁反発機構を用いるように構成し
たので、安価で高速かつ確実に動作する並列スイッチが
得られる効果がある。
【図１】 この発明の実施の形態１による開閉装置の構
成を示す回路図である。
成を示す回路図である。
【図２】 図１に示した開閉装置の動作を示すタイミン
グチャートである。
グチャートである。
【図３】 図１に示した開閉装置に用いられる並列スイ
ッチ単体の遮断試験のデータを示すグラフ図である。
ッチ単体の遮断試験のデータを示すグラフ図である。
【図４】 図１に示した開閉装置に用いられる並列スイ
ッチ単体の動作特性の実験データを示すグラフ図であ
る。
ッチ単体の動作特性の実験データを示すグラフ図であ
る。
【図５】 この発明の実施の形態２による開閉装置の動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【図６】 従来の開閉装置の構成を示す回路図である。
【図７】 図６に示した従来の開閉装置の動作を示すタ
イミングチャートである。
イミングチャートである。
【図８】 図６に示した従来の開閉装置の遮断失敗時の
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
１ サイリスタ（半導体素子）、２ 並列スイッチ、３
制御部、８ 開閉装置。
制御部、８ 開閉装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 博 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (8)
- 【請求項１】 電路を開閉するスイッチング動作を行う
半導体素子と、該半導体素子に並列に接続され接離自在
な接点により上記電路に並列な電路を開閉する並列スイ
ッチと、上記半導体素子と上記並列スイッチとに上記各
電路の開閉を指令する開閉信号を送出する制御部とを備
えた開閉装置において、上記制御部が上記開閉装置の上
記各電路を開放した直後にこの開閉装置に印加される電
圧に対して、上記並列スイッチの上記接点間の耐圧が回
復するのに必要な時間だけ後に上記半導体素子をオン状
態からオフ状態に切り替えることを特徴とする開閉装
置。 - 【請求項２】 制御部が、開閉装置の各電路の開放時
に、並列スイッチに該並列スイッチの接続された電路の
開放を指令する開放信号を送出した後、該並列スイッチ
の接点が開極するのに要する時間と、該並列スイッチの
該接点間に発生するアーク放電が終息するのに要する最
短時間とを合わせた時間以降に、半導体素子をオン状態
からオフ状態に切り替えることを特徴とする請求項１記
載の開閉装置。 - 【請求項３】 半導体素子がサイリスタであることを特
徴とする請求項１または請求項２記載の開閉装置。 - 【請求項４】 制御部が、並列スイッチの接続された電
路の開放を指令する開放信号と、サイリスタをオフ状態
からオン状態に切り替え、該オン状態を２．５ミリ秒以
上持続することを指令するゲート信号とをほぼ同時に上
記並列スイッチ及び上記サイリスタにそれぞれ送出する
ことを特徴とする請求項３記載の開閉装置。 - 【請求項５】 制御部が、並列スイッチの接続された電
路の開放を指令する開放信号を該並列スイッチに送出し
た後に、該開放信号の該並列スイッチへの送出後２．５
ミリ秒以上後にサイリスタをオン状態からオフ状態に切
り替えることを指令するゲート信号を該サイリスタに送
出することを特徴とする請求項３記載の開閉装置。 - 【請求項６】 半導体素子は、複数個の半導体素子が逆
並列に接続されていることを特徴とする請求項１から請
求項５のうちのいずれか１項記載の開閉装置。 - 【請求項７】 並列スイッチは、接点部が真空バルブを
用いて構成されていることを特徴とする請求項１から請
求項６のうちのいずれか１項記載の開閉装置。 - 【請求項８】 並列スイッチは、開極機構に電磁反発機
構を用いていることを特徴とする請求項１から請求項７
のうちのいずれか１項記載の開閉装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04004496A JP3190563B2 (ja) | 1996-02-27 | 1996-02-27 | 開閉装置 |
| CA002197376A CA2197376C (en) | 1996-02-27 | 1997-02-12 | Switching device for controlling thyristors |
| DE19708465A DE19708465C2 (de) | 1996-02-27 | 1997-02-19 | Schaltvorrichtung |
| US08/807,834 US6028471A (en) | 1996-02-27 | 1997-02-27 | Switching device with parallel switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04004496A JP3190563B2 (ja) | 1996-02-27 | 1996-02-27 | 開閉装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237542A true JPH09237542A (ja) | 1997-09-09 |
| JP3190563B2 JP3190563B2 (ja) | 2001-07-23 |
Family
ID=12569924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04004496A Expired - Fee Related JP3190563B2 (ja) | 1996-02-27 | 1996-02-27 | 開閉装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6028471A (ja) |
| JP (1) | JP3190563B2 (ja) |
| CA (1) | CA2197376C (ja) |
| DE (1) | DE19708465C2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002509335A (ja) * | 1997-12-15 | 2002-03-26 | エービービー アクチボラゲット | 負荷の電気的非接続を実行するための電気スイッチング・デバイスおよび方法 |
| JP2002527870A (ja) * | 1998-10-14 | 2002-08-27 | エービービー エービー | 電気スイッチ装置と電気的負荷の遮断を行う方法 |
| JP2008113526A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Appliances Inc | 保護機能付負荷駆動装置 |
| JP2013078260A (ja) * | 2012-12-10 | 2013-04-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 低周波遮断器 |
| US9263880B2 (en) | 2009-06-25 | 2016-02-16 | Toshiba Mitsubishi-Electric Industrial Systems | Low-frequency circuit breaker |
| JP2017118302A (ja) * | 2015-12-24 | 2017-06-29 | 株式会社パルス電子技術特機事業部 | 高圧放電用半導体スイッチおよびこれを備えた電磁成形装置 |
| JP2017220446A (ja) * | 2016-06-08 | 2017-12-14 | 光寶電子（廣州）有限公司 | スイッチ装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030184926A1 (en) * | 2002-04-01 | 2003-10-02 | Uis Abler Electronics Co., Ltd. | Hybrid switch module for an AC power capacitor |
| GB0214841D0 (en) * | 2002-06-27 | 2002-08-07 | Shlaimoun Zia | Voltage capping device |
| SE527493C2 (sv) | 2004-06-21 | 2006-03-21 | Abb Research Ltd | Förfarande och apparat för skydd av en styrkrets i en elektrisk transmissionsledning |
| EP2489053B1 (en) * | 2009-10-13 | 2013-07-31 | ABB Research Ltd. | A hybrid circuit breaker |
| ES2555492T3 (es) | 2010-03-26 | 2016-01-04 | Abb Research Ltd. | Un disyuntor híbrido |
| US9696357B2 (en) * | 2013-06-28 | 2017-07-04 | Landis+Gyr, Inc. | Element resistance measurement in an electricity meter |
| US10236682B2 (en) * | 2015-02-27 | 2019-03-19 | Qiaoshi Guo | Inrush current free switching apparatus and control method thereof |
| US11424093B2 (en) | 2018-10-24 | 2022-08-23 | The Florida State University Research Foundation, Inc. | Direct current hybrid circuit breaker with reverse biased voltage source |
| US11646575B2 (en) | 2018-10-24 | 2023-05-09 | The Florida State University Research Foundation, Inc. | Direct current hybrid circuit breaker with reverse biased voltage source |
| EP4386800A1 (en) * | 2022-12-12 | 2024-06-19 | Microelettrica Scientifica S.p.A. | High-speed circuit breaker device, power supply system and method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3268687A (en) * | 1963-05-20 | 1966-08-23 | Waghorne John Henry | High speed device for interrupting and completing high voltage power circuits |
| JPS60205931A (ja) * | 1984-03-29 | 1985-10-17 | 株式会社東芝 | 真空バルブ |
| JPS61260516A (ja) * | 1985-05-15 | 1986-11-18 | 日本高圧電気株式会社 | 高圧負荷開閉器 |
| JPH08106839A (ja) * | 1994-10-05 | 1996-04-23 | Alps Electric Co Ltd | 機械式スイッチの接点間アークの消去装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4025820A (en) * | 1976-03-11 | 1977-05-24 | Power Management Corporation | Contactor device including arc supression means |
| JPS582513B2 (ja) * | 1978-03-03 | 1983-01-17 | 株式会社日立製作所 | ネットワ−ク駆動方式 |
| DE3584734D1 (de) * | 1984-05-11 | 1992-01-09 | Mitsubishi Electric Corp | Schaltgeraet. |
| JPH07108072B2 (ja) * | 1990-11-27 | 1995-11-15 | 四国電力株式会社 | 配電線の無停電切替装置 |
| US5346218A (en) * | 1993-09-28 | 1994-09-13 | Wilson Sporting Goods Co. | Metal wood golf club with permanently attached internal gates |
-
1996
- 1996-02-27 JP JP04004496A patent/JP3190563B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-12 CA CA002197376A patent/CA2197376C/en not_active Expired - Fee Related
- 1997-02-19 DE DE19708465A patent/DE19708465C2/de not_active Expired - Fee Related
- 1997-02-27 US US08/807,834 patent/US6028471A/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3268687A (en) * | 1963-05-20 | 1966-08-23 | Waghorne John Henry | High speed device for interrupting and completing high voltage power circuits |
| JPS60205931A (ja) * | 1984-03-29 | 1985-10-17 | 株式会社東芝 | 真空バルブ |
| JPS61260516A (ja) * | 1985-05-15 | 1986-11-18 | 日本高圧電気株式会社 | 高圧負荷開閉器 |
| JPH08106839A (ja) * | 1994-10-05 | 1996-04-23 | Alps Electric Co Ltd | 機械式スイッチの接点間アークの消去装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002509335A (ja) * | 1997-12-15 | 2002-03-26 | エービービー アクチボラゲット | 負荷の電気的非接続を実行するための電気スイッチング・デバイスおよび方法 |
| JP2002527870A (ja) * | 1998-10-14 | 2002-08-27 | エービービー エービー | 電気スイッチ装置と電気的負荷の遮断を行う方法 |
| JP2008113526A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Appliances Inc | 保護機能付負荷駆動装置 |
| US9263880B2 (en) | 2009-06-25 | 2016-02-16 | Toshiba Mitsubishi-Electric Industrial Systems | Low-frequency circuit breaker |
| US9646795B2 (en) | 2009-06-25 | 2017-05-09 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Low-frequency circuit breaker |
| JP2013078260A (ja) * | 2012-12-10 | 2013-04-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 低周波遮断器 |
| JP2017118302A (ja) * | 2015-12-24 | 2017-06-29 | 株式会社パルス電子技術特機事業部 | 高圧放電用半導体スイッチおよびこれを備えた電磁成形装置 |
| JP2017220446A (ja) * | 2016-06-08 | 2017-12-14 | 光寶電子（廣州）有限公司 | スイッチ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3190563B2 (ja) | 2001-07-23 |
| CA2197376C (en) | 2000-11-14 |
| DE19708465A1 (de) | 1997-10-30 |
| DE19708465C2 (de) | 2003-03-27 |
| CA2197376A1 (en) | 1997-08-27 |
| US6028471A (en) | 2000-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3190563B2 (ja) | 開閉装置 | |
| US7542250B2 (en) | Micro-electromechanical system based electric motor starter | |
| KR101630093B1 (ko) | 고전압 ｄｃ 차단기 | |
| JP2016127026A (ja) | 直流遮断器およびその遮断方法 | |
| JPH0576136A (ja) | 電力供給系統 | |
| EP3719823B1 (en) | Hybrid switch assembly and circuit interrupter including the same | |
| JPH0970138A (ja) | 限流装置 | |
| JPH11234894A (ja) | 半導体素子併用遮断器 | |
| US5726843A (en) | Current limiting circuit breaker | |
| JP2003530672A (ja) | 発電機近傍における短絡電流の遮断方法およびその方法を実施するための装置 | |
| JP3581219B2 (ja) | 複合型スイッチング装置 | |
| GB2221794A (en) | Circuit breaker | |
| JPH11265644A (ja) | 開閉装置 | |
| JP7165317B1 (ja) | 直流電流開閉装置 | |
| WO2021038978A1 (ja) | 転流式直流遮断器及びその方法 | |
| EP4386800A1 (en) | High-speed circuit breaker device, power supply system and method | |
| JP3423539B2 (ja) | 高速再閉路装置 | |
| JPH05144363A (ja) | 遮断器用半導体スイツチ装置 | |
| JP2000341858A (ja) | 電源切換装置及び方法 | |
| JPH03241625A (ja) | 真空しゃ断器 | |
| JPH0140453B2 (ja) | ||
| JPH0471130A (ja) | ３相真空遮断器 | |
| JPH0620566A (ja) | 高速再閉路接地装置 | |
| JP2002093291A (ja) | 半導体開閉器およびその制御方法 | |
| JPH11149851A (ja) | 限流遮断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |