JPH09233003A - アダプティブフィルタ及びその適応化方法 - Google Patents
アダプティブフィルタ及びその適応化方法Info
- Publication number
- JPH09233003A JPH09233003A JP8040224A JP4022496A JPH09233003A JP H09233003 A JPH09233003 A JP H09233003A JP 8040224 A JP8040224 A JP 8040224A JP 4022496 A JP4022496 A JP 4022496A JP H09233003 A JPH09233003 A JP H09233003A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- signal
- coefficient
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 インパルス応答の固定遅延部分を除いた応答
波形部分に対応するタップだけにフィルタ係数を適応配
置するアダプティブフィルタを使って、伝送路などの未
知システムを固定する際、入力信号の電力が小さい区間
が長く存在する場合においても収束時間の短縮と残留誤
差の低減を図る。 【解決手段】 入力信号Ｘ0 及び遅延素子２０1 〜２０
N-1 の出力Ｘ1 〜ＸN-1と選択制御サブグループ番号を
受けて係数更新処理及びタップ位置制御を停止させるた
めの停止信号を出力する信号電力監視回路９０と、停止
信号及び減算器５が出力する誤差信号を受けて誤差信号
または零を更新信号として係数発生回路３０1 〜３０L
へ出力する係数更新制御回路９１とを設ける。信号電力
監視回路９０はタップ制御サブグループに属する遅延素
子の出力の電力和を算出し、電力和が予め定められた閾
値より小さい場合には、停止信号をオンにして有効タッ
プ番号の出力を停止し、タップ入れ替え制御の一連の処
理を停止し、係数更新処理を停止する。
波形部分に対応するタップだけにフィルタ係数を適応配
置するアダプティブフィルタを使って、伝送路などの未
知システムを固定する際、入力信号の電力が小さい区間
が長く存在する場合においても収束時間の短縮と残留誤
差の低減を図る。 【解決手段】 入力信号Ｘ0 及び遅延素子２０1 〜２０
N-1 の出力Ｘ1 〜ＸN-1と選択制御サブグループ番号を
受けて係数更新処理及びタップ位置制御を停止させるた
めの停止信号を出力する信号電力監視回路９０と、停止
信号及び減算器５が出力する誤差信号を受けて誤差信号
または零を更新信号として係数発生回路３０1 〜３０L
へ出力する係数更新制御回路９１とを設ける。信号電力
監視回路９０はタップ制御サブグループに属する遅延素
子の出力の電力和を算出し、電力和が予め定められた閾
値より小さい場合には、停止信号をオンにして有効タッ
プ番号の出力を停止し、タップ入れ替え制御の一連の処
理を停止し、係数更新処理を停止する。
Description
【０００１】
【発明の属する技術分野】本発明はアダプティブフィル
タ及びその適応化方法に関し、特に伝送路や空間音響結
合経路等の未知システムを固定するために用いられるア
ダプティブフィルタ及びその適応化方法に関する。
タ及びその適応化方法に関し、特に伝送路や空間音響結
合経路等の未知システムを固定するために用いられるア
ダプティブフィルタ及びその適応化方法に関する。
【０００２】
【従来の技術】アダプティブフィルタによる未知システ
ムの固定の応用として、エコーキャンセラ，ノイズキャ
ンセラ，ハウリングキャンセラ，適応等化器などが従来
より知られている。ここでは、２線／４線変換回路の４
線側において送信側から受信側へ漏れ込むエコーを除去
するエコーキャンセラを例として、従来技術を説明す
る。
ムの固定の応用として、エコーキャンセラ，ノイズキャ
ンセラ，ハウリングキャンセラ，適応等化器などが従来
より知られている。ここでは、２線／４線変換回路の４
線側において送信側から受信側へ漏れ込むエコーを除去
するエコーキャンセラを例として、従来技術を説明す
る。
【０００３】エコーキャンセラは、エコー経路のインパ
ルス応答長より多くのタップ係数を有するアダプティブ
フィルタを用いて、送信信号に対応した擬似エコー（エ
コーレプリカ）を生成することにより、２線／４線変換
回路の４線側において送信回路から受信回路へ漏れ込む
エコーを抑圧するように動作する。
ルス応答長より多くのタップ係数を有するアダプティブ
フィルタを用いて、送信信号に対応した擬似エコー（エ
コーレプリカ）を生成することにより、２線／４線変換
回路の４線側において送信回路から受信回路へ漏れ込む
エコーを抑圧するように動作する。
【０００４】この時使用される、アダプティブフィルタ
の係数修正アルゴリズムの代表的文献として、「ＬＭＳ
アルゴリズム」（“LMS Algorithm ”，Proceedings of
IEEE ６３巻１２号，１９７５年，１６９２〜１７１６
ページ；以下「文献１」）と「ラーニング・アイデンテ
ィフィケーション・メソッド；ＬＩＭ」（“LearningId
entification Method;LIM”，IEEE Transactions on Au
tomatic Control １２巻 ３号，１９６７年，２８２
〜２８７ページ；以下「文献２」）が従来より知られて
いる。
の係数修正アルゴリズムの代表的文献として、「ＬＭＳ
アルゴリズム」（“LMS Algorithm ”，Proceedings of
IEEE ６３巻１２号，１９７５年，１６９２〜１７１６
ページ；以下「文献１」）と「ラーニング・アイデンテ
ィフィケーション・メソッド；ＬＩＭ」（“LearningId
entification Method;LIM”，IEEE Transactions on Au
tomatic Control １２巻 ３号，１９６７年，２８２
〜２８７ページ；以下「文献２」）が従来より知られて
いる。
【０００５】実際に、エコーキャンセラの挿入される４
線回線上の地点と２線／４線変換回路のある地点の間に
固定遅延が存在する場合、エコーキャンセラのタップ数
は想定される最大の固定遅延量と実質的なインパルス応
答の応答波形部分の双方を充分にカバーするだけ必要で
ある。従って、固定遅延量が大きい場合には、タップ数
は膨大になり、ハードウェア規模の増大，係数相互干渉
による収束時間の増加を引き起こす。
線回線上の地点と２線／４線変換回路のある地点の間に
固定遅延が存在する場合、エコーキャンセラのタップ数
は想定される最大の固定遅延量と実質的なインパルス応
答の応答波形部分の双方を充分にカバーするだけ必要で
ある。従って、固定遅延量が大きい場合には、タップ数
は膨大になり、ハードウェア規模の増大，係数相互干渉
による収束時間の増加を引き起こす。
【０００６】これ等の問題を解決するため、エコー経路
のインパルス応答から固定遅延部分を除いた波形応答部
分の位置を推定し、推定された位置周辺にアダプティブ
フィルタのタップ係数を配置するように係数配置を適応
制御する方法が、“A Fast Convergence Algorithm for
Adaptive FIR Filters with Coarsely Located Taps”
（Proceeding of International Conference on Acoust
ics, Speech and Signal Processing １９９１，１９９
１年，１５２５〜１５２８ページ；以下「文献３」）に
提案されている。
のインパルス応答から固定遅延部分を除いた波形応答部
分の位置を推定し、推定された位置周辺にアダプティブ
フィルタのタップ係数を配置するように係数配置を適応
制御する方法が、“A Fast Convergence Algorithm for
Adaptive FIR Filters with Coarsely Located Taps”
（Proceeding of International Conference on Acoust
ics, Speech and Signal Processing １９９１，１９９
１年，１５２５〜１５２８ページ；以下「文献３」）に
提案されている。
【０００７】この文献３に示された方法のポイントは、
まず応答波形部のおおよその位置を推定し、その近傍に
限定してタップ配置を行うことで、収束時間を短縮して
いることである。しかし、この方法では応答波形部の位
置推定は、タップ係数絶対値の最大値を用いて行われ、
タップ係数配置を限定する範囲は一つしか指定されな
い。従って、複数の波形応答部が存在する場合（エコー
の場合はマルチエコーと呼ばれる）は、これら全てをカ
バーするようにタップ配置限定範囲を広く取らなければ
ならず、夫々の波形応答部の間に大きな固定遅延がある
ときには、タップ配置位置を限定する効果が減少し、収
束時間の増加が避けられないう問題がある。
まず応答波形部のおおよその位置を推定し、その近傍に
限定してタップ配置を行うことで、収束時間を短縮して
いることである。しかし、この方法では応答波形部の位
置推定は、タップ係数絶対値の最大値を用いて行われ、
タップ係数配置を限定する範囲は一つしか指定されな
い。従って、複数の波形応答部が存在する場合（エコー
の場合はマルチエコーと呼ばれる）は、これら全てをカ
バーするようにタップ配置限定範囲を広く取らなければ
ならず、夫々の波形応答部の間に大きな固定遅延がある
ときには、タップ配置位置を限定する効果が減少し、収
束時間の増加が避けられないう問題がある。
【０００８】この問題に関しては、マルチエコーに対し
ても高速に収束し、波形応答部だけにタップ係数を配置
することのできる方法が、“A FAST CONVERGENCE ALGOR
ITHMFOR SPARSE-TAP ADAPTIVE FIR FILTERS FOR CANCEL
LATION OF MULTIPLE ECHOES”（PROCEEDING OF THE 199
4 INTERNATIONAL SYMPOSIUM ON NOISE AND CLUTTERREJE
CTION IN RADARS AND IMAGING SENSORS ，１９９４．１
１，２６５〜２７０ページ；以下「文献４」）に提案さ
れている。
ても高速に収束し、波形応答部だけにタップ係数を配置
することのできる方法が、“A FAST CONVERGENCE ALGOR
ITHMFOR SPARSE-TAP ADAPTIVE FIR FILTERS FOR CANCEL
LATION OF MULTIPLE ECHOES”（PROCEEDING OF THE 199
4 INTERNATIONAL SYMPOSIUM ON NOISE AND CLUTTERREJE
CTION IN RADARS AND IMAGING SENSORS ，１９９４．１
１，２６５〜２７０ページ；以下「文献４」）に提案さ
れている。
【０００９】図２は、この「文献４」に提案されたエコ
ーキャンセラの構成を示すブロック図である。図２に示
されたアダプティブフィルタは、送信信号入力端子１か
ら入力された送信信号を遅延させる遅延素子２０1 から
遅延素子２０N-1 までの（Ｎ−１）個の遅延素子を有
し、遅延が零のタップも含め全タップ数がＮのアダプテ
ィブフィルタを構成している。
ーキャンセラの構成を示すブロック図である。図２に示
されたアダプティブフィルタは、送信信号入力端子１か
ら入力された送信信号を遅延させる遅延素子２０1 から
遅延素子２０N-1 までの（Ｎ−１）個の遅延素子を有
し、遅延が零のタップも含め全タップ数がＮのアダプテ
ィブフィルタを構成している。
【００１０】一方、アダプティブフィルタのタップ係数
を発生するために、Ｌ個の係数発生回路３０1 から３０
L が備えられており、アダプティブフィルタの全タップ
数Ｎと係数発生回路の数ＬにはＮ＞Ｌの関係がある。す
なわち、図２に示されたアダプティブフィルタは従来の
アダプティブフィルタと異なり、固定遅延部分を除いた
実質的な波形応答部を実現できる程度のタップ係数を備
え、そのタップ係数を応答波形部分に適応的に配置する
ことによって、エコーレプリカを生成するものである。
を発生するために、Ｌ個の係数発生回路３０1 から３０
L が備えられており、アダプティブフィルタの全タップ
数Ｎと係数発生回路の数ＬにはＮ＞Ｌの関係がある。す
なわち、図２に示されたアダプティブフィルタは従来の
アダプティブフィルタと異なり、固定遅延部分を除いた
実質的な波形応答部を実現できる程度のタップ係数を備
え、そのタップ係数を応答波形部分に適応的に配置する
ことによって、エコーレプリカを生成するものである。
【００１１】そのため、遅延素子の出力と係数発生回路
の間の接続を切り替える経路スイッチ７を有しており、
この経路スイッチ７の制御のためにタップ制御回路５０
を有している。経路スイッチ７の各出力である遅延信号
は、対応する係数発生回路３０1 〜３０L と乗算器４０
1 〜４０L に夫々供給される。乗算器４０1 〜４０Lは
係数発生回路３０1 〜３０L の出力するタップ係数値と
経路スイッチ７の出力する遅延信号を夫々乗算し、それ
等乗算結果を加算回路８に供給する。加算回路８は乗算
器４０1 〜４０L の乗算結果を加算し、エコーレプリカ
として出力する。
の間の接続を切り替える経路スイッチ７を有しており、
この経路スイッチ７の制御のためにタップ制御回路５０
を有している。経路スイッチ７の各出力である遅延信号
は、対応する係数発生回路３０1 〜３０L と乗算器４０
1 〜４０L に夫々供給される。乗算器４０1 〜４０Lは
係数発生回路３０1 〜３０L の出力するタップ係数値と
経路スイッチ７の出力する遅延信号を夫々乗算し、それ
等乗算結果を加算回路８に供給する。加算回路８は乗算
器４０1 〜４０L の乗算結果を加算し、エコーレプリカ
として出力する。
【００１２】送信信号入力端子１に入力された送信信号
は送信信号出力端子２から伝送路に送出され、２線／４
線変換回路３において２線側に送られるが、インピーダ
ンス不整合のため、送信信号の一部がエコーとして受信
側に漏れ込む。受信信号入力端子４より受信信号と共に
入力されたエコーは減算器５に供給される。この受信信
号入力端子４の信号は減算器５により加算器８の出力す
るエコーレプリカが減算され、得られた減算結果は受信
信号出力端子６へ伝送される。また、減算結果は同時に
係数更新のための誤差信号として、係数発生回路３０1
〜３０L に供給される。
は送信信号出力端子２から伝送路に送出され、２線／４
線変換回路３において２線側に送られるが、インピーダ
ンス不整合のため、送信信号の一部がエコーとして受信
側に漏れ込む。受信信号入力端子４より受信信号と共に
入力されたエコーは減算器５に供給される。この受信信
号入力端子４の信号は減算器５により加算器８の出力す
るエコーレプリカが減算され、得られた減算結果は受信
信号出力端子６へ伝送される。また、減算結果は同時に
係数更新のための誤差信号として、係数発生回路３０1
〜３０L に供給される。
【００１３】今、係数更新アルゴリズムとして「文献
１」に示されたＬＭＳアルゴリズムを仮定すれば、係数
発生回路３０i （ｉ＝１，２，…，Ｌ）の構成を示すブ
ロック図は図３のように表すことができる。
１」に示されたＬＭＳアルゴリズムを仮定すれば、係数
発生回路３０i （ｉ＝１，２，…，Ｌ）の構成を示すブ
ロック図は図３のように表すことができる。
【００１４】係数発生回路３０i に供給された遅延信号
と誤差信号は乗算器３１で乗算され、更に予め定められ
た定数μと乗算器３２で乗算される。乗算器３２の出力
は係数の修正量を表し、記憶回路３４に記憶されている
係数値と加算器３３で加算され、加算結果が記憶回路３
４に帰還される。記憶回路３４に記憶される値が、タッ
プ係数値となる。
と誤差信号は乗算器３１で乗算され、更に予め定められ
た定数μと乗算器３２で乗算される。乗算器３２の出力
は係数の修正量を表し、記憶回路３４に記憶されている
係数値と加算器３３で加算され、加算結果が記憶回路３
４に帰還される。記憶回路３４に記憶される値が、タッ
プ係数値となる。
【００１５】尚、記憶回路３４は、係数クリア回路５５
から係数クリア信号が入力されると、保持している係数
値を強制的に零に設定する機能を有する。
から係数クリア信号が入力されると、保持している係数
値を強制的に零に設定する機能を有する。
【００１６】以上の説明から明らかな様に、アダプティ
ブフィルタのタップ係数は経路スイッチ７によって選択
された一部の遅延素子にだけ接続される。以下、タップ
係数の接続されたタップを有効タップ、接続されていな
いタップを無効タップと呼ぶ。実際のタップ係数適応配
置制御は以下のようにして行われる。
ブフィルタのタップ係数は経路スイッチ７によって選択
された一部の遅延素子にだけ接続される。以下、タップ
係数の接続されたタップを有効タップ、接続されていな
いタップを無効タップと呼ぶ。実際のタップ係数適応配
置制御は以下のようにして行われる。
【００１７】先ず、初期値として、実際に総タップ数よ
り少ないタップ係数を、等間隔で配置する。これが有効
タップになり、係数が配置されていないタップが無効タ
ップになる。
り少ないタップ係数を、等間隔で配置する。これが有効
タップになり、係数が配置されていないタップが無効タ
ップになる。
【００１８】次に、タップ制御回路５０について図２に
戻って説明する。制御サブグループ記憶回路６０は、連
続した複数のタップ番号から構成されるタップ制御サブ
グループを代表するサブグループ番号を制御する順序で
格納する。各タップ制御サブグループに属するタップの
数は等しく設定される。例えば、全タップ数Ｎを２０、
タップ制御サブグループ数を５とすると、各タップ制御
サブグループに属するタップの数は４となる。
戻って説明する。制御サブグループ記憶回路６０は、連
続した複数のタップ番号から構成されるタップ制御サブ
グループを代表するサブグループ番号を制御する順序で
格納する。各タップ制御サブグループに属するタップの
数は等しく設定される。例えば、全タップ数Ｎを２０、
タップ制御サブグループ数を５とすると、各タップ制御
サブグループに属するタップの数は４となる。
【００１９】また、タップ制御サブグループをＧ（ｉ）
（ｉ＝１，２，…，５）、Ｇ（ｉ）に属するタップ番号
を｛｝で括って表すと、 Ｇ（１）＝｛ ０， １， ２， ３｝ Ｇ（２）＝｛ ４， ５， ６， ７｝ Ｇ（３）＝｛ ８， ９，１０，１１｝ Ｇ（４）＝｛１２，１３，１４，１５｝ Ｇ（５）＝｛１６，１７，１８，１９｝ となる。
（ｉ＝１，２，…，５）、Ｇ（ｉ）に属するタップ番号
を｛｝で括って表すと、 Ｇ（１）＝｛ ０， １， ２， ３｝ Ｇ（２）＝｛ ４， ５， ６， ７｝ Ｇ（３）＝｛ ８， ９，１０，１１｝ Ｇ（４）＝｛１２，１３，１４，１５｝ Ｇ（５）＝｛１６，１７，１８，１９｝ となる。
【００２０】制御サブグループ記憶回路６０は、タップ
制御サブグループ番号の初期値として、グループ番号が
小さい順に設定される。すなわち、制御サブグループ記
憶回路６０の保持するグループ番号をＺ（ｎ）（ｎ＝
１，２，…，５）で表すと、 Ｚ（１）＝１ Ｚ（２）＝２ Ｚ（３）＝３ Ｚ（４）＝４ Ｚ（５）＝５ に初期設定される。
制御サブグループ番号の初期値として、グループ番号が
小さい順に設定される。すなわち、制御サブグループ記
憶回路６０の保持するグループ番号をＺ（ｎ）（ｎ＝
１，２，…，５）で表すと、 Ｚ（１）＝１ Ｚ（２）＝２ Ｚ（３）＝３ Ｚ（４）＝４ Ｚ（５）＝５ に初期設定される。
【００２１】また、制御サブグループ記憶回路６０のデ
ータ読み出し位置を規定するアドレスポインタは先頭に
設定され、先頭にあるグループ番号、すなわち上記の例
ではＺ（１）＝１を出力する。
ータ読み出し位置を規定するアドレスポインタは先頭に
設定され、先頭にあるグループ番号、すなわち上記の例
ではＺ（１）＝１を出力する。
【００２２】無効タップ記憶回路５２はＦＩＦＯ（Ｆｉ
ｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）構造を有し、（Ｎ
−Ｌ）個の無効タップ番号を記憶する。但し、Ｎは全タ
ップ数、Ｌは有効タップ数である。
ｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）構造を有し、（Ｎ
−Ｌ）個の無効タップ番号を記憶する。但し、Ｎは全タ
ップ数、Ｌは有効タップ数である。
【００２３】タップ番号算出回路５４は全タップ番号か
ら無効タップ記憶回路５２の保持する無効タップ番号を
除いたタップ番号、すなわち有効タップ番号を算出し、
算出されたタップ番号をタップ切り替え制御信号として
経路スイッチ７に供給する。経路スイッチ７はタップ番
号算出回路５４から受けたＬ個の有効タップ番号に対応
する遅延素子の出力を選択して、係数発生回路に伝達す
るように動作する。
ら無効タップ記憶回路５２の保持する無効タップ番号を
除いたタップ番号、すなわち有効タップ番号を算出し、
算出されたタップ番号をタップ切り替え制御信号として
経路スイッチ７に供給する。経路スイッチ７はタップ番
号算出回路５４から受けたＬ個の有効タップ番号に対応
する遅延素子の出力を選択して、係数発生回路に伝達す
るように動作する。
【００２４】初期状態における無効タップ番号、すなわ
ち無効タップ記憶回路５２の初期設定値は、有効タップ
番号が全タップ番号の小さい方から連続して配置される
ように選ばれる。例えば、全タップ数Ｎ＝２０，有効タ
ップ数Ｌ＝３，無効タップ数Ｎ−Ｌ＝１７と設定する
と、全タップ番号は０，１，２，…，１９となる。この
時、有効タップ番号は０，１，２と小さい方から３タッ
プが選ばれ、無効タップ記憶回路５２が保持する無効タ
ップ番号は、３，４，…，１９に初期設定される。
ち無効タップ記憶回路５２の初期設定値は、有効タップ
番号が全タップ番号の小さい方から連続して配置される
ように選ばれる。例えば、全タップ数Ｎ＝２０，有効タ
ップ数Ｌ＝３，無効タップ数Ｎ−Ｌ＝１７と設定する
と、全タップ番号は０，１，２，…，１９となる。この
時、有効タップ番号は０，１，２と小さい方から３タッ
プが選ばれ、無効タップ記憶回路５２が保持する無効タ
ップ番号は、３，４，…，１９に初期設定される。
【００２５】以上の初期状態設定後、経路スイッチ７に
よって選択されたタップ（＝有効タップ）の係数更新
が、係数発生回路３０1 〜３０L により行われる。そし
てＱ回（Ｑは正整数）の係数更新毎に、係数配置、すな
わち有効タップ位置の更新が行われる。
よって選択されたタップ（＝有効タップ）の係数更新
が、係数発生回路３０1 〜３０L により行われる。そし
てＱ回（Ｑは正整数）の係数更新毎に、係数配置、すな
わち有効タップ位置の更新が行われる。
【００２６】この有効タップ位置更新は以下の手順で実
行される。最小係数検出回路５１は、タップ番号算出回
路５４が出力する有効タップ番号と、各係数発生回路３
０1〜３０L が出力するタップ係数を受けて、絶対値が
最小である係数に対応した有効タップ番号を無効タップ
記憶回路５２と係数クリア回路５５に供給する。
行される。最小係数検出回路５１は、タップ番号算出回
路５４が出力する有効タップ番号と、各係数発生回路３
０1〜３０L が出力するタップ係数を受けて、絶対値が
最小である係数に対応した有効タップ番号を無効タップ
記憶回路５２と係数クリア回路５５に供給する。
【００２７】係数クリア回路５５は入力されたタップ番
号に対応する係数発生回路に対して係数クリア信号を出
力することによって、該当する絶対値が最小である係数
を零に設定する。無効タップ記憶回路５２はＦＩＦＯで
あるから、入力されたタップ番号を待ち行列の最後尾に
格納し、待ち行列の先頭にあるタップ番号を判定回路５
３へ伝達することになる。
号に対応する係数発生回路に対して係数クリア信号を出
力することによって、該当する絶対値が最小である係数
を零に設定する。無効タップ記憶回路５２はＦＩＦＯで
あるから、入力されたタップ番号を待ち行列の最後尾に
格納し、待ち行列の先頭にあるタップ番号を判定回路５
３へ伝達することになる。
【００２８】制御タップ範囲計算回路６１は制御サブグ
ループ記憶回路６０から出力されるタップ制御サブグル
ープ番号Ｚ（ｎ）を受けて、そのタップ制御サブグルー
プ、すなわちＧ（Ｚ（ｎ））に属するタップ番号のう
ち、最小のタップ番号Ｋmin と最大のタップ番号Ｋmax
を算出し、判定回路５３へ供給する。
ループ記憶回路６０から出力されるタップ制御サブグル
ープ番号Ｚ（ｎ）を受けて、そのタップ制御サブグルー
プ、すなわちＧ（Ｚ（ｎ））に属するタップ番号のう
ち、最小のタップ番号Ｋmin と最大のタップ番号Ｋmax
を算出し、判定回路５３へ供給する。
【００２９】例えば、前述の例において、Ｚ（ｎ）＝１
であった場合、Ｇ（Ｚ（ｎ））＝Ｇ（１）＝｛０，１，
２，３｝となり、Ｋmax ＝３，Ｋmin ＝０を供給する。
判定回路５３に入力された無効タップ記憶回路５２から
のタップ番号が、Ｋmax ＝３より大きくＫmin ＝０より
小さい時は、入力されたタップ番号を無効タップ記憶回
路５２に帰還し、再度、無効タップ記憶回路５２のタッ
プ番号を取り出し、判定回路５３に入力する。この繰り
返し操作は、判定回路５３へ入力されたタップ番号が０
〜３の間、すなわちＺ（ｎ）＝１のグループに属すると
いう判定条件を満足するまで継続される。
であった場合、Ｇ（Ｚ（ｎ））＝Ｇ（１）＝｛０，１，
２，３｝となり、Ｋmax ＝３，Ｋmin ＝０を供給する。
判定回路５３に入力された無効タップ記憶回路５２から
のタップ番号が、Ｋmax ＝３より大きくＫmin ＝０より
小さい時は、入力されたタップ番号を無効タップ記憶回
路５２に帰還し、再度、無効タップ記憶回路５２のタッ
プ番号を取り出し、判定回路５３に入力する。この繰り
返し操作は、判定回路５３へ入力されたタップ番号が０
〜３の間、すなわちＺ（ｎ）＝１のグループに属すると
いう判定条件を満足するまで継続される。
【００３０】この判定条件を満足すると、無効タップ記
憶回路５２に保持された無効タップ番号が確定し、新た
な有効タップが決定される。
憶回路５２に保持された無効タップ番号が確定し、新た
な有効タップが決定される。
【００３１】以上説明した、一つのタップ制御サブグル
ープに限定したタップ位置制御によって、係数の集中的
配置が可能になる。
ープに限定したタップ位置制御によって、係数の集中的
配置が可能になる。
【００３２】一方、タップ制御サブグループの変更は、
以下の手続きで行われる。有効タップ計数回路６２は、
タップ番号算出回路５４が出力する有効タップ番号を受
けて、各タップ制御サブグループに属する有効タップの
個数を算出し、各有効タップ個数はカウンタ６３へ、ま
た有効タップ個数が多い順に並べ替えられたタップ制御
サブグループ番号を制御サブグループ更新回路５９へ夫
々出力する。
以下の手続きで行われる。有効タップ計数回路６２は、
タップ番号算出回路５４が出力する有効タップ番号を受
けて、各タップ制御サブグループに属する有効タップの
個数を算出し、各有効タップ個数はカウンタ６３へ、ま
た有効タップ個数が多い順に並べ替えられたタップ制御
サブグループ番号を制御サブグループ更新回路５９へ夫
々出力する。
【００３３】カウンタ６３はタップ係数の更新回数を数
えるカウンタであり、係数更新回数が有効タップ計数回
路６２から供給された各タップ制御サブグループの有効
タップ個数で定められる回数に達する毎に、制御グルー
プ変更信号を制御サブグループ記憶回路６０及びカウン
タ５８に供給する。すなわち、有効タップ個数が多い制
御サブグループほど、カウンタ６３が制御グループ変更
信号を出す時間間隔は長い。
えるカウンタであり、係数更新回数が有効タップ計数回
路６２から供給された各タップ制御サブグループの有効
タップ個数で定められる回数に達する毎に、制御グルー
プ変更信号を制御サブグループ記憶回路６０及びカウン
タ５８に供給する。すなわち、有効タップ個数が多い制
御サブグループほど、カウンタ６３が制御グループ変更
信号を出す時間間隔は長い。
【００３４】例えば、全タップ数Ｎ＝３０，有効タップ
数Ｌ＝１０，無効タップ数Ｎ−Ｌ＝２０，タップ制御サ
ブグループ数を５とすると、各タップ制御サブグループ
に属するタップの数は６となる。タップ制御サブグルー
プをＧ（ｉ）（ｉ＝１，２，…，５）、Ｇ（ｉ）に属す
るタップ番号を｛｝で括って表すと、 Ｇ（１）＝｛ ０， １， ２， ３， ４， ５｝ Ｇ（２）＝｛ ６， ７， ８， ９，１０，１１｝ Ｇ（３）＝｛１２，１３，１４，１５，１６，１７｝ Ｇ（４）＝｛１８，１９，２０，２１，２２，２３｝ Ｇ（５）＝｛２４，２５，２６，２７，２８，２９｝ となる。
数Ｌ＝１０，無効タップ数Ｎ−Ｌ＝２０，タップ制御サ
ブグループ数を５とすると、各タップ制御サブグループ
に属するタップの数は６となる。タップ制御サブグルー
プをＧ（ｉ）（ｉ＝１，２，…，５）、Ｇ（ｉ）に属す
るタップ番号を｛｝で括って表すと、 Ｇ（１）＝｛ ０， １， ２， ３， ４， ５｝ Ｇ（２）＝｛ ６， ７， ８， ９，１０，１１｝ Ｇ（３）＝｛１２，１３，１４，１５，１６，１７｝ Ｇ（４）＝｛１８，１９，２０，２１，２２，２３｝ Ｇ（５）＝｛２４，２５，２６，２７，２８，２９｝ となる。
【００３５】また、全タップ制御サブグループの選択が
一巡した時点、すなわち、カウンタ５８が制御サブグル
ープ順序更新信号を制御サブグループ更新回路５９へ出
力した時点での有効タップ番号が、 ｛ ０， ６， ７， ８， ９，１５，１６，１９，
２０，２１｝ であったと仮定する。この時、各タップ制御サブグルー
プに属する有効タップの個数ＮＵＭ（ｉ）（ｉ＝１，
２，…，５）は、 ＮＵＭ（１）＝１ ＮＵＭ（２）＝４ ＮＵＭ（３）＝２ ＮＵＭ（４）＝３ ＮＵＭ（５）＝０ となる。
一巡した時点、すなわち、カウンタ５８が制御サブグル
ープ順序更新信号を制御サブグループ更新回路５９へ出
力した時点での有効タップ番号が、 ｛ ０， ６， ７， ８， ９，１５，１６，１９，
２０，２１｝ であったと仮定する。この時、各タップ制御サブグルー
プに属する有効タップの個数ＮＵＭ（ｉ）（ｉ＝１，
２，…，５）は、 ＮＵＭ（１）＝１ ＮＵＭ（２）＝４ ＮＵＭ（３）＝２ ＮＵＭ（４）＝３ ＮＵＭ（５）＝０ となる。
【００３６】今、各タップ制御サブグループに割り当て
られる限定時間（係数更新回数で表す）、Ｔ（ｉ）（ｉ
＝１，２，…，５）と有効タップ個数ＮＵＭ（ｉ）（ｉ
＝１，２，…，５）の関係を、 Ｔ（ｉ）＝ＮＵＭ（ｉ）＊１００＋１０ …（１） として定義するものとする。
られる限定時間（係数更新回数で表す）、Ｔ（ｉ）（ｉ
＝１，２，…，５）と有効タップ個数ＮＵＭ（ｉ）（ｉ
＝１，２，…，５）の関係を、 Ｔ（ｉ）＝ＮＵＭ（ｉ）＊１００＋１０ …（１） として定義するものとする。
【００３７】この場合、Ｔ（ｉ）は、 Ｔ（１）＝１＊１００＋１０＝１１０（回） Ｔ（２）＝４＊１００＋１０＝４１０（回） Ｔ（３）＝２＊１００＋１０＝２１０（回） Ｔ（４）＝３＊１００＋１０＝３１０（回） Ｔ（５）＝０＊１００＋１０＝１０（回） となる。
【００３８】また、タップ制御サブグループの限定順序
Ｚ（ｉ）（ｉ＝１，２，…，５）は、有効タップ個数Ｎ
ＵＭ（ｉ）の多いサブグループ順になり、 Ｚ（１）＝２ Ｚ（２）＝４ Ｚ（３）＝３ Ｚ（４）＝１ Ｚ（５）＝５ となる。
Ｚ（ｉ）（ｉ＝１，２，…，５）は、有効タップ個数Ｎ
ＵＭ（ｉ）の多いサブグループ順になり、 Ｚ（１）＝２ Ｚ（２）＝４ Ｚ（３）＝３ Ｚ（４）＝１ Ｚ（５）＝５ となる。
【００３９】以上の説明から明らかなように、タップ制
御範囲は全タップに亘って次々に移動するため、マルチ
エコーの様に実質的な波形応答部が複数ある場合にもタ
ップ係数を配置することができる。
御範囲は全タップに亘って次々に移動するため、マルチ
エコーの様に実質的な波形応答部が複数ある場合にもタ
ップ係数を配置することができる。
【００４０】また、一つのサブグループから次のサブグ
ループへ限定サブグループを変更するまでの時間を、各
サブグループの重要度に応じて決定するタップ位置制御
によって、重要な制御サブグループほど長時間にわたっ
て限定サブグループになり、インパルス応答の波形応答
部分に優先してタップ係数が配置されるため、高速収束
が達成される。
ループへ限定サブグループを変更するまでの時間を、各
サブグループの重要度に応じて決定するタップ位置制御
によって、重要な制御サブグループほど長時間にわたっ
て限定サブグループになり、インパルス応答の波形応答
部分に優先してタップ係数が配置されるため、高速収束
が達成される。
【００４１】
【発明が解決しようとする課題】これまで説明してきた
従来例の問題点は、フィルタ係数の成長に基づいたタッ
プ位置制御を基本としているために、入力信号が音声信
号等のように、無音区間あるいは雑音のみが存在する区
間が存在する場合には、収束時間の増加を招く場合があ
ることである。
従来例の問題点は、フィルタ係数の成長に基づいたタッ
プ位置制御を基本としているために、入力信号が音声信
号等のように、無音区間あるいは雑音のみが存在する区
間が存在する場合には、収束時間の増加を招く場合があ
ることである。
【００４２】その理由は、選択されているタップ制御サ
ブグループに属するタップのフィルタ電力が非常に小さ
いか、あるいは雑音成分が支配的である場合には、その
サブグループの係数が本来成長すべきタップ位置であっ
ても、安定した係数成長は期待できず、結果として、係
数が成長困難な状況において、タップ位置制御を行い、
タップ位置制御が正しく行われないためである。
ブグループに属するタップのフィルタ電力が非常に小さ
いか、あるいは雑音成分が支配的である場合には、その
サブグループの係数が本来成長すべきタップ位置であっ
ても、安定した係数成長は期待できず、結果として、係
数が成長困難な状況において、タップ位置制御を行い、
タップ位置制御が正しく行われないためである。
【００４３】本発明の目的は、入力信号のパワーが変動
する場合においても高速収束を実現できるアダプティブ
フィルタ及びその適応化方法を提供することである。
する場合においても高速収束を実現できるアダプティブ
フィルタ及びその適応化方法を提供することである。
【００４４】
【課題を解決するための手段】本発明によれば、未知シ
ステムの入力信号に対して遅延を与える縦続接続された
複数の遅延素子と、該複数の遅延素子の各出力信号のう
ちの一部を有効タップとして選択して出力する経路スイ
ッチと、該経路スイッチの出力信号と更新信号及び係数
クリア信号を夫々入力信号として受け、前記有効タップ
の各タップ係数値を発生する複数の係数発生回路と、該
複数の係数発生回路の各出力係数値と前記経路スイッチ
の出力信号とを夫々乗算する複数の乗算器と、該複数の
乗算器の出力乗算結果を夫々加算して同定信号を出力す
る加算器と、前記未知システムの出力信号から前記同定
信号を減算して誤差信号を出力する減算器と、前記複数
の係数発生回路の各出力係数値と前記複数の遅延素子の
各出力信号と前記誤差信号とを受け、全タップを等しい
数の連続したタップからなる複数のタップ制御グループ
に分割し、該タップ制御サブグループの中で選択された
一つのタップ制御サブグループを定められた係数更新回
数毎に選択順序に従って変更すると共に、該選択順序及
び定められた係数更新回数を各タップ制御サブグループ
内の前記有効タップの個数の情報を用いて決定し、前記
複数の遅延素子の出力する各出力信号から前記選択され
ているタップ制御サブグループに属する遅延素子の出力
信号の電力和を算出して前記経路スイッチの切り替え制
御信号と前記係数クリア信号と前記更新信号とを発生す
るタップ制御回路と、を有することを特徴とするアダプ
ティブフィルタが得られる。
ステムの入力信号に対して遅延を与える縦続接続された
複数の遅延素子と、該複数の遅延素子の各出力信号のう
ちの一部を有効タップとして選択して出力する経路スイ
ッチと、該経路スイッチの出力信号と更新信号及び係数
クリア信号を夫々入力信号として受け、前記有効タップ
の各タップ係数値を発生する複数の係数発生回路と、該
複数の係数発生回路の各出力係数値と前記経路スイッチ
の出力信号とを夫々乗算する複数の乗算器と、該複数の
乗算器の出力乗算結果を夫々加算して同定信号を出力す
る加算器と、前記未知システムの出力信号から前記同定
信号を減算して誤差信号を出力する減算器と、前記複数
の係数発生回路の各出力係数値と前記複数の遅延素子の
各出力信号と前記誤差信号とを受け、全タップを等しい
数の連続したタップからなる複数のタップ制御グループ
に分割し、該タップ制御サブグループの中で選択された
一つのタップ制御サブグループを定められた係数更新回
数毎に選択順序に従って変更すると共に、該選択順序及
び定められた係数更新回数を各タップ制御サブグループ
内の前記有効タップの個数の情報を用いて決定し、前記
複数の遅延素子の出力する各出力信号から前記選択され
ているタップ制御サブグループに属する遅延素子の出力
信号の電力和を算出して前記経路スイッチの切り替え制
御信号と前記係数クリア信号と前記更新信号とを発生す
るタップ制御回路と、を有することを特徴とするアダプ
ティブフィルタが得られる。
【００４５】また、本発明によれば、アダプティブフィ
ルタの全タップを等しい数の連続したタップからなる複
数のタップ制御サブグループに分割すると共に、該全タ
ップのうち選択した一部のタップの番号を有効タップ番
号として記憶し、該有効タップ番号以外のタップの番号
を無効タップ番号としてファーストインファーストアウ
トメモリに記憶し、該有効タップ番号に対応するタップ
の係数値を予め定められた回数更新する度に、該有効タ
ップ番号に対応するタップの係数値のうち絶対値が最小
である係数値のタップ番号を無効タップ番号として前記
ファーストインファーストアウトメモリの最後尾に格納
すると共に、該ファーストインファーストアウトメモリ
の先頭にある無効タップ番号を取り出して、前記タップ
制御サブグループの中で選択された一つのタップ制御サ
ブグループに属するタップ番号であるときは新たに有効
タップ番号とし、該無効タップ番号が該選択された一つ
のタップ制御サブグループに属するタップ番号でない時
は有効とせずに前記ファーストインファーストアウトメ
モリの最後尾に格納し、該ファーストインファーストア
ウトメモリから読み出した無効タップ番号が有効となる
まで該無効タップ番号と該選択された一つのタップ制御
サブグループに属するタップ番号との比較を繰り返して
タップ位置を適応制御し、前記選択された一つのタップ
制御サブグループを定められた係数更新回数に達する毎
に選択順序に従って変更し、該選択順序及び前記定めら
れた係数更新回数は各タップ制御サブグループ内の有効
タップの個数の情報を用いて決定することによってタッ
プ位置を適応制御するアダプティブフィルタ適応化方法
であって、前記選択されたタップ制御サブグループに属
するタップのフィルタ電力の和が予め定められた閾値よ
り小さい時は、前記アダプティブフィルタの係数更新処
理と前記タップ位置制御を停止させることを特徴とする
アダプティブフィルタの適応化方法が得られる。
ルタの全タップを等しい数の連続したタップからなる複
数のタップ制御サブグループに分割すると共に、該全タ
ップのうち選択した一部のタップの番号を有効タップ番
号として記憶し、該有効タップ番号以外のタップの番号
を無効タップ番号としてファーストインファーストアウ
トメモリに記憶し、該有効タップ番号に対応するタップ
の係数値を予め定められた回数更新する度に、該有効タ
ップ番号に対応するタップの係数値のうち絶対値が最小
である係数値のタップ番号を無効タップ番号として前記
ファーストインファーストアウトメモリの最後尾に格納
すると共に、該ファーストインファーストアウトメモリ
の先頭にある無効タップ番号を取り出して、前記タップ
制御サブグループの中で選択された一つのタップ制御サ
ブグループに属するタップ番号であるときは新たに有効
タップ番号とし、該無効タップ番号が該選択された一つ
のタップ制御サブグループに属するタップ番号でない時
は有効とせずに前記ファーストインファーストアウトメ
モリの最後尾に格納し、該ファーストインファーストア
ウトメモリから読み出した無効タップ番号が有効となる
まで該無効タップ番号と該選択された一つのタップ制御
サブグループに属するタップ番号との比較を繰り返して
タップ位置を適応制御し、前記選択された一つのタップ
制御サブグループを定められた係数更新回数に達する毎
に選択順序に従って変更し、該選択順序及び前記定めら
れた係数更新回数は各タップ制御サブグループ内の有効
タップの個数の情報を用いて決定することによってタッ
プ位置を適応制御するアダプティブフィルタ適応化方法
であって、前記選択されたタップ制御サブグループに属
するタップのフィルタ電力の和が予め定められた閾値よ
り小さい時は、前記アダプティブフィルタの係数更新処
理と前記タップ位置制御を停止させることを特徴とする
アダプティブフィルタの適応化方法が得られる。
【００４６】
【発明の実施の形態】本発明の作用を述べる。本発明で
は、各タップ制御サブグループのフィルタ信号電力に基
づいた制御を行う。もし、現在選択されているタップ制
御グループの信号電力が予め定められた電力閾値より小
さい時はフィルタの係数更新処理とタップ入れ替え制御
を停止させる。選択されたタップ制御サブグループのフ
ィルタ信号電力の値に応じて係数更新処理とタップ入れ
替え制御の動作を制御することにより、入力信号電力が
小さい区間が存在する場合においても、正しいタップ位
置制御を行うことができることになり、高速収束を実現
できる。
は、各タップ制御サブグループのフィルタ信号電力に基
づいた制御を行う。もし、現在選択されているタップ制
御グループの信号電力が予め定められた電力閾値より小
さい時はフィルタの係数更新処理とタップ入れ替え制御
を停止させる。選択されたタップ制御サブグループのフ
ィルタ信号電力の値に応じて係数更新処理とタップ入れ
替え制御の動作を制御することにより、入力信号電力が
小さい区間が存在する場合においても、正しいタップ位
置制御を行うことができることになり、高速収束を実現
できる。
【００４７】次に、図面を参照して本発明の実施例につ
いて詳細に説明する。
いて詳細に説明する。
【００４８】図１は本発明の実施例を示すブロック図で
あり、図２と同等部分は同一符号により示している。図
１と図２においては、信号電力監視回路９０と係数更新
制御回路９１を除いて同一であるので、以下、信号電力
監視回路９０と係数更新制御回路９１の動作を中心に説
明する。
あり、図２と同等部分は同一符号により示している。図
１と図２においては、信号電力監視回路９０と係数更新
制御回路９１を除いて同一であるので、以下、信号電力
監視回路９０と係数更新制御回路９１の動作を中心に説
明する。
【００４９】信号電力監視回路９０は、制御サブグルー
プ記憶回路６０が出力する現在選択されているタップ制
御サブグループ番号と、遅延０に相当する入力信号Ｘ0
と遅延素子２０1 から遅延素子２０N-1 までの（Ｎ−
１）個の遅延素子の出力Ｘ1 〜ＸN-1 を受けて、現在選
択されているタップ制御サブグループに属するフィルタ
遅延素子信号の電力の和を計算する。
プ記憶回路６０が出力する現在選択されているタップ制
御サブグループ番号と、遅延０に相当する入力信号Ｘ0
と遅延素子２０1 から遅延素子２０N-1 までの（Ｎ−
１）個の遅延素子の出力Ｘ1 〜ＸN-1 を受けて、現在選
択されているタップ制御サブグループに属するフィルタ
遅延素子信号の電力の和を計算する。
【００５０】例えば、全タップ数Ｎ＝３０，有効タップ
数Ｌ＝１０，無効タップ数Ｎ−Ｌ＝２０，タップ制御サ
ブグループ数を５とし、各タップ制御サブグループに属
するタップの数は６として、タップ制御サブグループを
Ｇ（ｉ）（ｉ＝１，２，…，５）、Ｇ（ｉ）に属するタ
ップ番号を｛｝で括って表すと、 Ｇ（１）＝｛ ０， １， ２， ３， ４， ５｝ Ｇ（２）＝｛ ６， ７， ８， ９，１０，１１｝ Ｇ（３）＝｛１２，１３，１４，１５，１６，１７｝ Ｇ（４）＝｛１８，１９，２０，２１，２２，２３｝ Ｇ（５）＝｛２４，２５，２６，２７，２８，２９｝ となる。
数Ｌ＝１０，無効タップ数Ｎ−Ｌ＝２０，タップ制御サ
ブグループ数を５とし、各タップ制御サブグループに属
するタップの数は６として、タップ制御サブグループを
Ｇ（ｉ）（ｉ＝１，２，…，５）、Ｇ（ｉ）に属するタ
ップ番号を｛｝で括って表すと、 Ｇ（１）＝｛ ０， １， ２， ３， ４， ５｝ Ｇ（２）＝｛ ６， ７， ８， ９，１０，１１｝ Ｇ（３）＝｛１２，１３，１４，１５，１６，１７｝ Ｇ（４）＝｛１８，１９，２０，２１，２２，２３｝ Ｇ（５）＝｛２４，２５，２６，２７，２８，２９｝ となる。
【００５１】もし、現在選択されているタップ制御サブ
グループが第３グループであるとすると、そのグループ
に属するタップは１２，１３，…，１７であるから、算
出される遅延素子信号の電力の和ＰSUM は、 ＰSUM ＝Ｘ122 ＋Ｘ132 ＋Ｘ142 ＋Ｘ152 ＋Ｘ162 ＋Ｘ
172 となる。
グループが第３グループであるとすると、そのグループ
に属するタップは１２，１３，…，１７であるから、算
出される遅延素子信号の電力の和ＰSUM は、 ＰSUM ＝Ｘ122 ＋Ｘ132 ＋Ｘ142 ＋Ｘ152 ＋Ｘ162 ＋Ｘ
172 となる。
【００５２】電力和の算出が終わると、信号電力監視回
路９０は算出されたＰSUM と予め定められた電力閾値Ｐ
THとを比較し、ＰSUM ≧ＰTHの場合は、停止信号をオフ
にし、ＰSUM ＜ＰTHの場合は、停止信号をオンにして、
最小係数検出回路５１，計数更新制御回路９１，カウン
タ６３へ出力する。
路９０は算出されたＰSUM と予め定められた電力閾値Ｐ
THとを比較し、ＰSUM ≧ＰTHの場合は、停止信号をオフ
にし、ＰSUM ＜ＰTHの場合は、停止信号をオンにして、
最小係数検出回路５１，計数更新制御回路９１，カウン
タ６３へ出力する。
【００５３】最小係数検出回路５１は、入力された停止
信号がオンの場合には、絶対値が最小である係数に対応
した有効タップ番号を無効タップ記憶回路５２と係数ク
リア回路５５に供給する動作を停止させることによっ
て、タップ入れ替え制御の一連の処理を停止する。
信号がオンの場合には、絶対値が最小である係数に対応
した有効タップ番号を無効タップ記憶回路５２と係数ク
リア回路５５に供給する動作を停止させることによっ
て、タップ入れ替え制御の一連の処理を停止する。
【００５４】係数更新制御回路９１は停止信号と誤差信
号とを受け、停止信号がオフの場合には、誤差信号をそ
のまま更新信号として係数発生回路３０1 〜３０L へ出
力し、停止信号がオンの場合には零を更新信号として係
数発生回路３０1 〜３０L へ出力する。更新信号が零の
場合には、係数更新量が零になるので係数更新処理を停
止したことになる。
号とを受け、停止信号がオフの場合には、誤差信号をそ
のまま更新信号として係数発生回路３０1 〜３０L へ出
力し、停止信号がオンの場合には零を更新信号として係
数発生回路３０1 〜３０L へ出力する。更新信号が零の
場合には、係数更新量が零になるので係数更新処理を停
止したことになる。
【００５５】カウンタ６３は、停止信号がオンの場合に
は、係数更新回数のカウント動作を停止する。結果とし
て、停止信号がオンの場合には、係数更新処理，タップ
位置制御の両方が停止することになる。以後、ＰSUM ≧
ＰTHになって、停止信号がオフになれば、現在選択され
ているタップ制御サブグループに対する新規有効タップ
の設定と係数更新処理が再開される。
は、係数更新回数のカウント動作を停止する。結果とし
て、停止信号がオンの場合には、係数更新処理，タップ
位置制御の両方が停止することになる。以後、ＰSUM ≧
ＰTHになって、停止信号がオフになれば、現在選択され
ているタップ制御サブグループに対する新規有効タップ
の設定と係数更新処理が再開される。
【００５６】停止信号がオンの状態の時にはカウンタ６
３のカウント動作は停止していたので、現在選択されて
いるタップ制御サブグループに割り当てられた更新回数
が減ることはなく、きちんと割り当てられた係数更新回
数分だけ実行されることになる。
３のカウント動作は停止していたので、現在選択されて
いるタップ制御サブグループに割り当てられた更新回数
が減ることはなく、きちんと割り当てられた係数更新回
数分だけ実行されることになる。
【００５７】以上説明したように、本発明方法及び装置
では、各タップ制御サブグループのフィルタ信号電力を
監視し、もし現在選択されているタップ制御グループの
信号電力が予め定められた電力閾値より小さい時はフィ
ルタの係数更新処理とタップ入れ替え制御を停止させる
ようにしたため、入力信号電力が小さい区間が存在する
場合においても、正しいタップ位置制御を行うことがで
きるため、高速収束を実現できる。
では、各タップ制御サブグループのフィルタ信号電力を
監視し、もし現在選択されているタップ制御グループの
信号電力が予め定められた電力閾値より小さい時はフィ
ルタの係数更新処理とタップ入れ替え制御を停止させる
ようにしたため、入力信号電力が小さい区間が存在する
場合においても、正しいタップ位置制御を行うことがで
きるため、高速収束を実現できる。
【００５８】以上、エコーキャンセラを例として本発明
の実施例について説明してきたが、同様の原理で本発明
は、ノイズキャンセラ，ハウリングキャンセラ，適応等
化器等にも適用できる。更に、タップ係数更新アルゴリ
ズムに関しても、例として用いたアルゴリズム以外の数
々のアルゴリズムが適用できる。
の実施例について説明してきたが、同様の原理で本発明
は、ノイズキャンセラ，ハウリングキャンセラ，適応等
化器等にも適用できる。更に、タップ係数更新アルゴリ
ズムに関しても、例として用いたアルゴリズム以外の数
々のアルゴリズムが適用できる。
【００５９】
【発明の効果】本発明の効果は、入力信号電力が小さい
区間が存在する場合においても、正しいタップ位置制御
を行うことができるため、高速収束を実現できることで
ある。その理由は、フィルタの係数更新処理とタップ入
れ替え制御を現在選択されているタップ制御グループの
信号電力の値に基づいて制御するようにしたためであ
る。
区間が存在する場合においても、正しいタップ位置制御
を行うことができるため、高速収束を実現できることで
ある。その理由は、フィルタの係数更新処理とタップ入
れ替え制御を現在選択されているタップ制御グループの
信号電力の値に基づいて制御するようにしたためであ
る。
【図面の簡単な説明】
【図１】本発明の実施例の構成を示すブロック図であ
る。
る。
【図２】従来のアダプティブフィルタの構成を示すブロ
ック図である。
ック図である。
【図３】図２の係数発生回路の構成を示すブロック図で
ある。
ある。
１ 送信信号入力端子 ２ 送信信号出力端子 ３ ２線／４線変換回路 ４ 受信信号入力端子 ５ 減算回路 ６ 受信信号出力端子 ７ 経路スイッチ ８，３３ 加算回路 ５０ タップ制御回路 ２０1 〜２０N-1 遅延素子 ３０1 〜３０L 係数発生回路 ３１，３２， ４０1 〜４０L 乗算回路 ３４，５２，６０ 記憶回路 ５１ 最小係数検出回路 ５３ 判定回路 ５４ タップ番号算出回路 ５５ 係数クリア回路 ５９ 制御サブグループ更新回路 ６１ 制御タップ範囲計算回路 ５８，６３ カウンタ ６２ 有効タップ計数回路 ９０ 信号電力監視回路 ９１ 係数更新制御回路
Claims (4)
- 【請求項１】 未知システムの入力信号に対して遅延を
与える縦続接続された複数の遅延素子と、 該複数の遅延素子の各出力信号のうちの一部を有効タッ
プとして選択して出力する経路スイッチと、 該経路スイッチの出力信号と更新信号及び係数クリア信
号を夫々入力信号として受け、前記有効タップの各タッ
プ係数値を発生する複数の係数発生回路と、 該複数の係数発生回路の各出力係数値と前記経路スイッ
チの出力信号とを夫々乗算する複数の乗算器と、 該複数の乗算器の出力乗算結果を夫々加算して同定信号
を出力する加算器と、 前記未知システムの出力信号から前記同定信号を減算し
て誤差信号を出力する減算器と、 前記複数の係数発生回路の各出力係数値と前記複数の遅
延素子の各出力信号と前記誤差信号とを受け、全タップ
を等しい数の連続したタップからなる複数のタップ制御
グループに分割し、該タップ制御サブグループの中で選
択された一つのタップ制御サブグループを定められた係
数更新回数毎に選択順序に従って変更すると共に、該選
択順序及び定められた係数更新回数を各タップ制御サブ
グループ内の前記有効タップの個数の情報を用いて決定
し、前記複数の遅延素子の出力する各出力信号から前記
選択されているタップ制御サブグループに属する遅延素
子の出力信号の電力和を算出して前記経路スイッチの切
り替え制御信号と前記係数クリア信号と前記更新信号と
を発生するタップ制御回路と、を有することを特徴とす
るアダプティブフィルタ。 - 【請求項２】 前記タップ制御回路は、前記複数の係数
発生回路の各出力係数値と有効タップ番号と停止信号を
入力信号とし、絶対値最小の係数値のタップ番号を出力
する最小係数検出回路と、該最小係数検出回路の出力す
るタップ番号を無効タップ番号として格納するファース
トインファーストアウトメモリ構造の第１の記憶回路
と、全タップ番号から該第１の記憶回路の記憶タップ番
号を除いた残りのタップ番号を前記有効タップ番号とし
て算出し、前記最小係数検出回路へ出力すると共に前記
経路スイッチへ前記切り替え制御信号として供給するタ
ップ番号算出回路と、前記複数の係数発生回路のうち前
記最小係数検出回路の出力するタップ番号の係数発生回
路に前記係数クリア信号を出力する係数クリア回路と、
全タップを等しい数の複数の連続したタップのタップ番
号から構成されるタップ制御サブグループに分割したと
き、該タップ制御サブグループと一対一に対応する制御
サブグループ番号を選択順序に従って格納する第２の記
憶回路と、該制御サブグループ番号を入力信号として受
け、該入力制御サブグループ番号に属するタップ番号の
最大値と最小値とを夫々出力する制御タップ範囲計算回
路と、前記第１の記憶回路から読み出された無効タップ
番号が該制御タップ範囲計算回路の出力最大値から最小
値までの範囲内であるか否かを判定し、該範囲内にない
時には該無効タップ番号を前記第１の記憶回路に格納す
る判定回路と、前記タップ番号算出回路の出力有効タッ
プ番号を入力信号として受け、各タップ制御サブグルー
プに属するタップ番号の個数を計算し、該タップ番号の
個数の多い順に並べた制御サブグループ番号と前記タッ
プ番号の個数を出力する有効タップ計数回路と、該有効
タップ計数回路の出力する前記タップ番号の個数と前記
停止信号とを受けて、係数更新回数が定められた回数に
達する毎に前記第２の記憶回路に対して前記制御サブグ
ループ番号の変更のための変更信号を出力する第１のカ
ウンタと、該変更信号が予め定められた回数出力される
毎に前記制御サブグループの順序更新信号を出力する第
２のカウンタと、該第２のカウンタの出力順序更新信号
が入力されたときに前記有効タップ係数回路の出力制御
サブグループ番号を前記第２の記憶回路に書き込む制御
サブグループ更新回路と、前記減衰器が出力する誤差信
号と前記停止信号を受け、該停止信号がオフの時には前
記誤差信号を前記更新信号として出力し、該停止信号が
オンの時にはゼロを前記更新信号として出力する係数更
新制御回路と、前記第２の記憶回路が出力する制御サブ
グループ番号と前記複数の遅延素子の出力する出力信号
を受け、前記第２の記憶回路が出力している制御サブグ
ループに属するタップの遅延素子出力信号の電力和を計
算し、該電力和が予め定められた閾値以下の場合には前
記停止信号をオンにすることによって係数更新処理とタ
ップ位置制御処理を停止させる信号電力監視回路とを具
備することを特徴とする請求項１記載のアダプティブフ
ィルタ。 - 【請求項３】 前記係数発生回路は、前記経路スイッチ
の出力信号と前記係数更新制御回路の出力更新信号とを
乗算する第１の乗算器と、該第１の乗算器の出力信号と
予め定められた定数とを乗算する第２の乗算器と、該第
２の乗算器の出力信号と帰還信号とを加算する加算器
と、該加算器の出力信号を前記計数値として保持すると
共に、前記帰還信号として前記加算器へ出力し、前記係
数クリア信号が入力された時に記憶内容がクリアされる
記憶回路とを有することを特徴とする請求項１または２
記載のアダプティブフィルタ。 - 【請求項４】 アダプティブフィルタの全タップを等し
い数の連続したタップからなる複数のタップ制御サブグ
ループに分割すると共に、該全タップのうち選択した一
部のタップの番号を有効タップ番号として記憶し、該有
効タップ番号以外のタップの番号を無効タップ番号とし
てファーストインファーストアウトメモリに記憶し、該
有効タップ番号に対応するタップの係数値を予め定めら
れた回数更新する度に、該有効タップ番号に対応するタ
ップの係数値のうち絶対値が最小である係数値のタップ
番号を無効タップ番号として前記ファーストインファー
ストアウトメモリの最後尾に格納すると共に、該ファー
ストインファーストアウトメモリの先頭にある無効タッ
プ番号を取り出して、前記タップ制御サブグループの中
で選択された一つのタップ制御サブグループに属するタ
ップ番号であるときは新たに有効タップ番号とし、該無
効タップ番号が該選択された一つのタップ制御サブグル
ープに属するタップ番号でない時は有効とせずに前記フ
ァーストインファーストアウトメモリの最後尾に格納
し、該ファーストインファーストアウトメモリから読み
出した無効タップ番号が有効となるまで該無効タップ番
号と該選択された一つのタップ制御サブグループに属す
るタップ番号との比較を繰り返してタップ位置を適応制
御し、 前記選択された一つのタップ制御サブグループを定めら
れた係数更新回数に達する毎に選択順序に従って変更
し、該選択順序及び前記定められた係数更新回数は各タ
ップ制御サブグループ内の有効タップの個数の情報を用
いて決定することによってタップ位置を適応制御するア
ダプティブフィルタ適応化方法であって、 前記選択されたタップ制御サブグループに属するタップ
のフィルタ電力の和が予め定められた閾値より小さい時
は、前記アダプティブフィルタの係数更新処理と前記タ
ップ位置制御を停止させることを特徴とするアダプティ
ブフィルタの適応化方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8040224A JP2924762B2 (ja) | 1996-02-28 | 1996-02-28 | アダプティブフィルタ及びその適応化方法 |
| EP97103237A EP0793341A3 (en) | 1996-02-28 | 1997-02-27 | Adaptive filter with disabling circuit for fast tap weight convergence |
| CA002198677A CA2198677C (en) | 1996-02-28 | 1997-02-27 | Adaptive filter with disabling circuit for fast tap weight convergence |
| US08/807,694 US5940455A (en) | 1996-02-28 | 1997-02-28 | Adaptive filter with disabling circuit for fast tap weight convergence |
| AU15015/97A AU719968B2 (en) | 1996-02-28 | 1997-02-28 | Adaptive filter with disabling circuit for fast tap weight convergence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8040224A JP2924762B2 (ja) | 1996-02-28 | 1996-02-28 | アダプティブフィルタ及びその適応化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09233003A true JPH09233003A (ja) | 1997-09-05 |
| JP2924762B2 JP2924762B2 (ja) | 1999-07-26 |
Family
ID=12574798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8040224A Expired - Lifetime JP2924762B2 (ja) | 1996-02-28 | 1996-02-28 | アダプティブフィルタ及びその適応化方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5940455A (ja) |
| EP (1) | EP0793341A3 (ja) |
| JP (1) | JP2924762B2 (ja) |
| AU (1) | AU719968B2 (ja) |
| CA (1) | CA2198677C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351457B1 (en) | 1997-11-07 | 2002-02-26 | Nec Corporation | Method of and apparatus for identifying unknown system |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3185709B2 (ja) * | 1997-05-19 | 2001-07-11 | 日本電気株式会社 | アダプティブフィルタおよびその適応化方法 |
| US6426972B1 (en) * | 1998-06-19 | 2002-07-30 | Nxtwave Communications | Reduced complexity equalizer for multi mode signaling |
| US6928106B1 (en) * | 1998-08-28 | 2005-08-09 | Broadcom Corporation | Phy control module for a multi-pair gigabit transceiver |
| US6289047B1 (en) * | 1998-08-28 | 2001-09-11 | Broadcom Corporation | Dynamic regulation of power consumption of a high-speed communication system |
| US6363129B1 (en) * | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
| US6807228B2 (en) * | 1998-11-13 | 2004-10-19 | Broadcom Corporation | Dynamic regulation of power consumption of a high-speed communication system |
| KR100307662B1 (ko) * | 1998-10-13 | 2001-12-01 | 윤종용 | 가변적인수행속도를지원하는에코제거장치및방법 |
| US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
| WO2000065791A1 (en) * | 1999-04-22 | 2000-11-02 | Broadcom Corporation | Gigabit ethernet with timing offsets between the twisted pairs |
| US6278785B1 (en) * | 1999-09-21 | 2001-08-21 | Acoustic Technologies, Inc. | Echo cancelling process with improved phase control |
| US6751314B1 (en) * | 1999-11-02 | 2004-06-15 | Agere Systems, Inc. | Dynamic allocation of resources for echo cancellation |
| TW507433B (en) * | 2000-12-08 | 2002-10-21 | Topic Semiconductor Corp | Digital echo canceller and its method |
| FR2820258A1 (fr) * | 2001-01-30 | 2002-08-02 | Sagem | Procede d'adaptation de signaux numeriques echantillones et filtre pour la mise en oeuvre du procede |
| KR100455396B1 (ko) * | 2002-10-14 | 2004-11-06 | 삼성전자주식회사 | 마스터 블록들의 우선 순위를 결정하는 파라미터 발생회로 및 파라미터 발생 방법. |
| US7340218B2 (en) * | 2004-06-30 | 2008-03-04 | Agilent Technologies, Inc. | Pulsed signal device characterization employing adaptive nulling and IF gating |
| US7136536B2 (en) * | 2004-12-22 | 2006-11-14 | Telefonaktiebolaget L M Ericsson (Publ) | Adaptive filter |
| US20080159448A1 (en) * | 2006-12-29 | 2008-07-03 | Texas Instruments, Incorporated | System and method for crosstalk cancellation |
| TWI372517B (en) * | 2008-10-13 | 2012-09-11 | Realtek Semiconductor Corp | Equalizer and method for configuring the equalizer |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE416367B (sv) * | 1976-09-07 | 1980-12-15 | Western Electric Co | Ekoelimineringsanordning |
| JPS56153850A (en) * | 1980-04-28 | 1981-11-28 | Kokusai Denshin Denwa Co Ltd <Kdd> | Echo control system |
| US4468641A (en) * | 1982-06-28 | 1984-08-28 | At&T Bell Laboratories | Adaptive filter update normalization |
| US4468640A (en) * | 1982-06-28 | 1984-08-28 | At&T Bell Laboratories | Adaptive filter update normalization |
| US4591669A (en) * | 1984-09-26 | 1986-05-27 | At&T Bell Laboratories | Adaptive filter update gain normalization |
| US4805215A (en) * | 1986-10-01 | 1989-02-14 | Racal Data Communications Inc. | Adaptive echo canceller with sparse dynamically positioned taps |
| US4823382A (en) * | 1986-10-01 | 1989-04-18 | Racal Data Communications Inc. | Echo canceller with dynamically positioned adaptive filter taps |
| JPH0748681B2 (ja) * | 1989-02-23 | 1995-05-24 | 日本電気株式会社 | エコー消去器の係数制御方法 |
| US5245561A (en) * | 1990-12-27 | 1993-09-14 | Nec Corporation | Adaptive filter capable of quickly identifying an unknown system |
| JP2792311B2 (ja) * | 1992-01-31 | 1998-09-03 | 日本電気株式会社 | 多チャンネルエコー除去方法および装置 |
| DE69328851T2 (de) * | 1992-07-07 | 2000-11-16 | Sharp Kk | Aktive Regelungsvorrichtung mit einem adaptiven Digitalfilter |
| US5307405A (en) * | 1992-09-25 | 1994-04-26 | Qualcomm Incorporated | Network echo canceller |
| JP2570967B2 (ja) * | 1993-07-08 | 1997-01-16 | 日本電気株式会社 | Ｃｄｍａ受信機 |
| US5546459A (en) * | 1993-11-01 | 1996-08-13 | Qualcomm Incorporated | Variable block size adaptation algorithm for noise-robust acoustic echo cancellation |
| US5473686A (en) * | 1994-02-01 | 1995-12-05 | Tandy Corporation | Echo cancellation apparatus |
| US5533120A (en) * | 1994-02-01 | 1996-07-02 | Tandy Corporation | Acoustic feedback cancellation for equalized amplifying systems |
| JP2581458B2 (ja) * | 1994-06-15 | 1997-02-12 | 日本電気株式会社 | アダプティブフィルタの適応化方法及び装置 |
| US5657384A (en) * | 1995-03-10 | 1997-08-12 | Tandy Corporation | Full duplex speakerphone |
| US5703903A (en) * | 1995-07-31 | 1997-12-30 | Motorola, Inc. | Method and apparatus for adaptive filtering in a high interference environment |
-
1996
- 1996-02-28 JP JP8040224A patent/JP2924762B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-27 EP EP97103237A patent/EP0793341A3/en not_active Ceased
- 1997-02-27 CA CA002198677A patent/CA2198677C/en not_active Expired - Fee Related
- 1997-02-28 US US08/807,694 patent/US5940455A/en not_active Expired - Fee Related
- 1997-02-28 AU AU15015/97A patent/AU719968B2/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351457B1 (en) | 1997-11-07 | 2002-02-26 | Nec Corporation | Method of and apparatus for identifying unknown system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0793341A2 (en) | 1997-09-03 |
| AU719968B2 (en) | 2000-05-18 |
| CA2198677A1 (en) | 1997-08-28 |
| EP0793341A3 (en) | 1998-07-08 |
| AU1501597A (en) | 1997-09-04 |
| CA2198677C (en) | 2000-08-01 |
| US5940455A (en) | 1999-08-17 |
| JP2924762B2 (ja) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3185709B2 (ja) | アダプティブフィルタおよびその適応化方法 | |
| JP2924762B2 (ja) | アダプティブフィルタ及びその適応化方法 | |
| JP2792252B2 (ja) | 多チャンネルエコー除去方法および装置 | |
| CA2051147C (en) | Echo canceller using impulse response estimating method | |
| JP3152292B2 (ja) | 多チャネルエコー除去方法及び装置 | |
| KR100338656B1 (ko) | 반향 경로 지연 추정 방법 및 장치 | |
| JP3204151B2 (ja) | 適応フィルタ | |
| JP2850814B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JPH06318885A (ja) | 帯域分割適応フィルタによる未知システム同定の方法及び装置 | |
| JP2581458B2 (ja) | アダプティブフィルタの適応化方法及び装置 | |
| US6687373B1 (en) | Heusristics for optimum beta factor and filter order determination in echo canceler systems | |
| JP2540974B2 (ja) | アダプティブ・フィルタ適応化方法及び装置 | |
| US7016487B1 (en) | Digital echo cancellation device | |
| CN114697458A (zh) | 通信装置中的回音消除装置及其回音消除方法 | |
| JP2888121B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| KR100475771B1 (ko) | 2선 풀 듀플렉스 채널 송신 방법에서의 에코 보상 장치 및방법 | |
| JP2002009675A (ja) | 多重化回線用エコー除去方法及び装置 | |
| JPH11145878A (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JP2669291B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JP3173017B2 (ja) | アダプティブ・フィルタ | |
| JP2841952B2 (ja) | エコー消去装置 | |
| CN112583431B (zh) | 接收器及相关的信号处理方法 | |
| JPH06237147A (ja) | アダプティブ・フィルタ適応化方法及び装置 | |
| JP2569979B2 (ja) | システム特性推定方法及び装置 | |
| JP2845644B2 (ja) | 回線スリップ対応型エコーキャンセラ |