JP3185709B2 - アダプティブフィルタおよびその適応化方法 - Google Patents
アダプティブフィルタおよびその適応化方法Info
- Publication number
- JP3185709B2 JP3185709B2 JP12814997A JP12814997A JP3185709B2 JP 3185709 B2 JP3185709 B2 JP 3185709B2 JP 12814997 A JP12814997 A JP 12814997A JP 12814997 A JP12814997 A JP 12814997A JP 3185709 B2 JP3185709 B2 JP 3185709B2
- Authority
- JP
- Japan
- Prior art keywords
- tap
- coefficient
- signal
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M9/00—Arrangements for interconnection not involving centralised switching
- H04M9/08—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic
- H04M9/082—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic using echo cancellers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アダプティブフィ
ルタおよびその適応化方法に関し、特に伝送路や空間音
響結合経路などの未知システムを同定するために用いら
れるアダプティブフィルタおよびその適応化方法に関す
る。
ルタおよびその適応化方法に関し、特に伝送路や空間音
響結合経路などの未知システムを同定するために用いら
れるアダプティブフィルタおよびその適応化方法に関す
る。
【０００２】
【従来の技術】アダプティブフィルタによる未知システ
ム同定の応用として、エコーキャンセラ、ノイズキャン
セラ、ハウリングキャンセラ、適応等化器などが従来よ
り知られている。ここでは、２線／４線変換回路の４線
側において送信側から受信側へ漏れ込むエコーを除去す
るエコーキャンセラを例として、従来技術を説明する。
ム同定の応用として、エコーキャンセラ、ノイズキャン
セラ、ハウリングキャンセラ、適応等化器などが従来よ
り知られている。ここでは、２線／４線変換回路の４線
側において送信側から受信側へ漏れ込むエコーを除去す
るエコーキャンセラを例として、従来技術を説明する。
【０００３】エコーキャンセラは、エコー経路のインパ
ルス応答長より多くのタップ係数を有するアダプティブ
フィルタを用いて、送信信号に対応した疑似エコー（エ
コーレプリカ）を生成することにより、２線／４線変換
回路の４線側において送信回路から受信回路へ漏れ込む
エコーを抑圧するように動作する。
ルス応答長より多くのタップ係数を有するアダプティブ
フィルタを用いて、送信信号に対応した疑似エコー（エ
コーレプリカ）を生成することにより、２線／４線変換
回路の４線側において送信回路から受信回路へ漏れ込む
エコーを抑圧するように動作する。
【０００４】この時使用される、アダプティブフィルタ
の係数修正アルゴリズムの代表的文献として、「ＬＭＳ
アルゴリズム」（“ＬＭＳ Ａｌｇｏｒｉｔｈｍ”，Ｐ
ｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＥＥＥ ６３巻１２
号、１９７５年、１６９２〜１７１６ページ；以下「文
献１」）と、「ラーニング・アイデンティフィケーショ
ン・メソッド；ＬＩＭ」（“Ｌｅａｒｎｉｎｇ Ｉｄｅ
ｎｔｉｆｉｃａｔｉｏｎＭｅｔｈｏｄ；ＬＩＭ”，ＩＥ
ＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ａｕｔｏｍａ
ｔｉｃ Ｃｏｎｔｒｏｌ １２巻３号、１９６７年、２
８２〜２８７ページ；以下「文献２」）が従来より知ら
れている。
の係数修正アルゴリズムの代表的文献として、「ＬＭＳ
アルゴリズム」（“ＬＭＳ Ａｌｇｏｒｉｔｈｍ”，Ｐ
ｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＥＥＥ ６３巻１２
号、１９７５年、１６９２〜１７１６ページ；以下「文
献１」）と、「ラーニング・アイデンティフィケーショ
ン・メソッド；ＬＩＭ」（“Ｌｅａｒｎｉｎｇ Ｉｄｅ
ｎｔｉｆｉｃａｔｉｏｎＭｅｔｈｏｄ；ＬＩＭ”，ＩＥ
ＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ａｕｔｏｍａ
ｔｉｃ Ｃｏｎｔｒｏｌ １２巻３号、１９６７年、２
８２〜２８７ページ；以下「文献２」）が従来より知ら
れている。
【０００５】実際に、エコーキャンセラの挿入される４
線回線上の地点と２線／４線変換回路のある地点の間に
固定遅延が存在する場合、エコーキャンセラのタップ数
は想定される最大の固定遅延量と実質的なインパルス応
答の応答波形部分の双方を充分にカバーするだけ必要で
ある。従って、固定遅延量が大きい場合には、タップ数
は膨大になり、ハードウェア規模の増大、係数相互干渉
による収束時間の増加を引き起こす。
線回線上の地点と２線／４線変換回路のある地点の間に
固定遅延が存在する場合、エコーキャンセラのタップ数
は想定される最大の固定遅延量と実質的なインパルス応
答の応答波形部分の双方を充分にカバーするだけ必要で
ある。従って、固定遅延量が大きい場合には、タップ数
は膨大になり、ハードウェア規模の増大、係数相互干渉
による収束時間の増加を引き起こす。
【０００６】これらの問題を解決するため、エコー経路
のインパルス応答から固定遅延部分を除いた波形応答部
分の位置を推定し、推定された位置周辺にアダプティブ
フィルタのタップ係数を配置するように係数配置を適応
制御する方法が提案されている。（“Ａ Ｆａｓｔ Ｃ
ｏｎｖｅｒｇｅｎｃｅ Ａｌｇｏｒｉｔｈｍ ｆｏｒＡ
ｄａｐｔｉｖｅ ＦＩＲ Ｆｉｌｔｅｒｓ ｗｉｔｈ
ＣｏａｒｓｅｌｙＬｏｃａｔｅｄ Ｔａｐｓ”，Ｐｒｏ
ｃｅｅｄｉｎｇ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ａｃｏｕｓｔｉｃｓ，Ｓ
ｐｅｅｃｈａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎ
ｇ １９９１，１９９１年、１５２５−１６２８ペー
ジ；以下「文献３」）。
のインパルス応答から固定遅延部分を除いた波形応答部
分の位置を推定し、推定された位置周辺にアダプティブ
フィルタのタップ係数を配置するように係数配置を適応
制御する方法が提案されている。（“Ａ Ｆａｓｔ Ｃ
ｏｎｖｅｒｇｅｎｃｅ Ａｌｇｏｒｉｔｈｍ ｆｏｒＡ
ｄａｐｔｉｖｅ ＦＩＲ Ｆｉｌｔｅｒｓ ｗｉｔｈ
ＣｏａｒｓｅｌｙＬｏｃａｔｅｄ Ｔａｐｓ”，Ｐｒｏ
ｃｅｅｄｉｎｇ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ａｃｏｕｓｔｉｃｓ，Ｓ
ｐｅｅｃｈａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎ
ｇ １９９１，１９９１年、１５２５−１６２８ペー
ジ；以下「文献３」）。
【０００７】この文献３に示された方法のポイントは、
まず応答波形部のおおよその位置を推定し、その近傍に
限定してタップ配置を行うことで、収束時間を短縮して
いることである。しかし、この方法では応答波形部の位
置推定は、タップ係数絶対値の最大値を用いて行われ、
タップ係数配置を限定する範囲は１つしか指定されな
い。従って、複数の波形応答部が存在する場合（エコー
の場合はマルチエコーと呼ばれる）は、これら全てをカ
バーするようにタップ配置限定範囲を広くとらなければ
ならず、それぞれの波形応答部の間に大きな固定遅延が
あるときには、タップ配置位置を限定する効果が減少
し、収束時間の増加が避けられないという問題がある。
まず応答波形部のおおよその位置を推定し、その近傍に
限定してタップ配置を行うことで、収束時間を短縮して
いることである。しかし、この方法では応答波形部の位
置推定は、タップ係数絶対値の最大値を用いて行われ、
タップ係数配置を限定する範囲は１つしか指定されな
い。従って、複数の波形応答部が存在する場合（エコー
の場合はマルチエコーと呼ばれる）は、これら全てをカ
バーするようにタップ配置限定範囲を広くとらなければ
ならず、それぞれの波形応答部の間に大きな固定遅延が
あるときには、タップ配置位置を限定する効果が減少
し、収束時間の増加が避けられないという問題がある。
【０００８】この問題に対しては、マルチエコーに対し
ても高速に収束し、波形応答部だけにタップ係数を配置
することのできる方法が“Ａ Ｆａｓｔ Ｃｏｎｖｅｒ
ｇｅｎｃｅ Ａｌｇｏｒｉｔｈｍ ｆｏｒ Ｓｐａｒｓ
ｅ−Ｔａｐ Ａｄａｐｔｉｖｅ ＦＩＲ Ｆｉｌｔｅｒ
ｓ ｆｏｒ Ａｎ Ｕｎｋｎｏｗｎ Ｎｕｍｂｅｒｏｆ
Ｍｕｌｔｉｐｌｅ Ｅｃｈｏｅｓ”，１９９４，Ｖｏ
ｌ．ＩＩＩ，４１ページ〜４４ページ；以下「文献
４」）に提案されている。
ても高速に収束し、波形応答部だけにタップ係数を配置
することのできる方法が“Ａ Ｆａｓｔ Ｃｏｎｖｅｒ
ｇｅｎｃｅ Ａｌｇｏｒｉｔｈｍ ｆｏｒ Ｓｐａｒｓ
ｅ−Ｔａｐ Ａｄａｐｔｉｖｅ ＦＩＲ Ｆｉｌｔｅｒ
ｓ ｆｏｒ Ａｎ Ｕｎｋｎｏｗｎ Ｎｕｍｂｅｒｏｆ
Ｍｕｌｔｉｐｌｅ Ｅｃｈｏｅｓ”，１９９４，Ｖｏ
ｌ．ＩＩＩ，４１ページ〜４４ページ；以下「文献
４」）に提案されている。
【０００９】図２は、「文献４」に提案されたエコーキ
ャンセラの構成を示すブロック図である。図２に示され
たアダプティブフィルタは、送信信号入力端子１から入
力された送信信号を遅延させる遅延素子２０1 から遅延
素子２０N-1 までの（Ｎ−１）個の遅延素子を有し、遅
延が零のタップも含め、全タップ数がＮのアダプティブ
フィルタを構成している。
ャンセラの構成を示すブロック図である。図２に示され
たアダプティブフィルタは、送信信号入力端子１から入
力された送信信号を遅延させる遅延素子２０1 から遅延
素子２０N-1 までの（Ｎ−１）個の遅延素子を有し、遅
延が零のタップも含め、全タップ数がＮのアダプティブ
フィルタを構成している。
【００１０】一方、アダプティブフィルタのタップ係数
を発生するために、Ｌ個の係数発生回路３０1 から３０
L が備えられており、アダプティブフィルタの全タップ
数Ｎと係数発生回路の数ＬにはＮ＞Ｌの関係がある。す
なわち、図２に示されたアダプティブフィルタは、従来
のアダプティブフィルタと異なり、固定遅延部分を除い
た実質的な波形応答部を実現できる程度のタップ係数を
備え、そのタップ係数を応答波形部分に適応的に配置す
ることによって、エコーレプリカを生成するものであ
る。
を発生するために、Ｌ個の係数発生回路３０1 から３０
L が備えられており、アダプティブフィルタの全タップ
数Ｎと係数発生回路の数ＬにはＮ＞Ｌの関係がある。す
なわち、図２に示されたアダプティブフィルタは、従来
のアダプティブフィルタと異なり、固定遅延部分を除い
た実質的な波形応答部を実現できる程度のタップ係数を
備え、そのタップ係数を応答波形部分に適応的に配置す
ることによって、エコーレプリカを生成するものであ
る。
【００１１】そのため、遅延素子の出力と係数発生回路
の間の接続を切り替える経路スイッチ７を有しており、
この経路スイッチ７の制御のためにタップ制御回路５０
を有している。経路スイッチ７の各出力である遅延信号
は、対応する係数発生回路３０1 〜３０L と乗算器４０
1 〜４０L に供給される。乗算器４０1 〜４０L は、係
数発生回路３０1 〜３０L の出力するタップ係数値と経
路スイッチ７の出力する遅延信号をそれぞれ乗算し、そ
れらの乗算結果を加算回路８に供給する。加算回路８
は、乗算器４０1 〜４０L の乗算結果を加算し、エコー
レプリカとして出力する。
の間の接続を切り替える経路スイッチ７を有しており、
この経路スイッチ７の制御のためにタップ制御回路５０
を有している。経路スイッチ７の各出力である遅延信号
は、対応する係数発生回路３０1 〜３０L と乗算器４０
1 〜４０L に供給される。乗算器４０1 〜４０L は、係
数発生回路３０1 〜３０L の出力するタップ係数値と経
路スイッチ７の出力する遅延信号をそれぞれ乗算し、そ
れらの乗算結果を加算回路８に供給する。加算回路８
は、乗算器４０1 〜４０L の乗算結果を加算し、エコー
レプリカとして出力する。
【００１２】送信信号入力端子１に入力された送信信号
は、送信信号出力端子２から伝送路に送出され、２線／
４線変換回路３において２線側に送られるが、インピー
ダンス不整合のため、送信信号の一部がエコーとして受
信側に漏れ込む。受信信号入力端子４より入力されたエ
コーは、減算器５に供給される。この受信入力端子４の
信号は、減算器５により加算器８の出力するエコーレプ
リカが減算され、得られた減算結果は受信信号出力端子
６へ伝送される。また、減算結果は同時に係数更新のた
めの誤差信号として、係数発生回路３０1 〜３０L に供
給される。
は、送信信号出力端子２から伝送路に送出され、２線／
４線変換回路３において２線側に送られるが、インピー
ダンス不整合のため、送信信号の一部がエコーとして受
信側に漏れ込む。受信信号入力端子４より入力されたエ
コーは、減算器５に供給される。この受信入力端子４の
信号は、減算器５により加算器８の出力するエコーレプ
リカが減算され、得られた減算結果は受信信号出力端子
６へ伝送される。また、減算結果は同時に係数更新のた
めの誤差信号として、係数発生回路３０1 〜３０L に供
給される。
【００１３】今、係数更新アルゴリズムとして「文献
１」に示されたＬＭＳアルゴリズムを仮定すれば、係数
発生回路３０i （ｉ＝１，２，…，Ｌ）の構成を示すブ
ロック図は、図３のように表すことができる。
１」に示されたＬＭＳアルゴリズムを仮定すれば、係数
発生回路３０i （ｉ＝１，２，…，Ｌ）の構成を示すブ
ロック図は、図３のように表すことができる。
【００１４】係数発生回路３０i に供給された遅延信号
と誤差信号は乗算器３１で乗算され、更に予め定められ
た定数μと乗算器３２で乗算される。乗算器３２の出力
は係数の修正量を表し、記憶回路３４に記憶されている
係数値と加算器３３で加算され、加算結果が記憶回路３
４に帰還される。記憶回路３４に記憶される値が、タッ
プ係数値となる。
と誤差信号は乗算器３１で乗算され、更に予め定められ
た定数μと乗算器３２で乗算される。乗算器３２の出力
は係数の修正量を表し、記憶回路３４に記憶されている
係数値と加算器３３で加算され、加算結果が記憶回路３
４に帰還される。記憶回路３４に記憶される値が、タッ
プ係数値となる。
【００１５】なお、記憶回路３４は、係数クリア回路５
５から係数クリア信号が入力されると、保持している係
数値を強制的に零に設定する機能を有する。
５から係数クリア信号が入力されると、保持している係
数値を強制的に零に設定する機能を有する。
【００１６】以上の説明から明らかなように、アダプテ
ィブフィルタのタップ係数は、経路スイッチ７によって
選択された一部の遅延素子にだけ接続される。以下、タ
ップ係数の接続されたタップを有効タップ、接続されて
いないタップを無効タップと呼ぶ。実際のタップ係数適
応配置制御は、以下のようにして行われる。
ィブフィルタのタップ係数は、経路スイッチ７によって
選択された一部の遅延素子にだけ接続される。以下、タ
ップ係数の接続されたタップを有効タップ、接続されて
いないタップを無効タップと呼ぶ。実際のタップ係数適
応配置制御は、以下のようにして行われる。
【００１７】まず、初期値として、実際に総タップ数よ
り少ないタップ係数を、等間隔で配置する。これが有効
タップになり、係数が配置されていないタップが無効タ
ップになる。
り少ないタップ係数を、等間隔で配置する。これが有効
タップになり、係数が配置されていないタップが無効タ
ップになる。
【００１８】次に、タップ制御回路５０について図２に
戻って説明する。制御サブグループ記憶回路６０は、連
続した複数のタップ番号から構成されるタップ制御サブ
グループを代表するサブグループ番号を制御する順序で
格納する。各タップ制御サブグループに属するタップの
数は、等しく設定される。例えば、全タップ数Ｎを３
０、タップ制御サブグループ数を５とすると、各タップ
制御サブグループに属するタップの数は６となる。
戻って説明する。制御サブグループ記憶回路６０は、連
続した複数のタップ番号から構成されるタップ制御サブ
グループを代表するサブグループ番号を制御する順序で
格納する。各タップ制御サブグループに属するタップの
数は、等しく設定される。例えば、全タップ数Ｎを３
０、タップ制御サブグループ数を５とすると、各タップ
制御サブグループに属するタップの数は６となる。
【００１９】また、タップ制御サブグループをＧ（ｉ）
（ｉ＝１，２，…，５）、Ｇ（ｉ）に属するタップ番号
を｛ ｝で括って表すと、 Ｇ（１）＝｛０，１，２，３，４，５｝ Ｇ（２）＝｛６，７，８，９，１０，１１｝ Ｇ（３）＝｛１２，１３，１４，１５，１６，１７｝ Ｇ（４）＝｛１８，１９，２０，２１，２２，２３｝ Ｇ（５）＝｛２４，２５，２６，２７，２８，２９｝ となる。
（ｉ＝１，２，…，５）、Ｇ（ｉ）に属するタップ番号
を｛ ｝で括って表すと、 Ｇ（１）＝｛０，１，２，３，４，５｝ Ｇ（２）＝｛６，７，８，９，１０，１１｝ Ｇ（３）＝｛１２，１３，１４，１５，１６，１７｝ Ｇ（４）＝｛１８，１９，２０，２１，２２，２３｝ Ｇ（５）＝｛２４，２５，２６，２７，２８，２９｝ となる。
【００２０】制御サブグループ記憶回路６０は、タップ
制御サブグループ番号の初期値として、グループ番号が
小さい順に設定される。すなわち、制御サブグループ記
憶回路６０の保持するグループ番号をＺ（ｎ）（ｎ＝
１，２，…，５）で表すと、 Ｚ（１）＝１ Ｚ（２）＝２ Ｚ（３）＝３ Ｚ（４）＝４ Ｚ（５）＝５ に初期設定される。
制御サブグループ番号の初期値として、グループ番号が
小さい順に設定される。すなわち、制御サブグループ記
憶回路６０の保持するグループ番号をＺ（ｎ）（ｎ＝
１，２，…，５）で表すと、 Ｚ（１）＝１ Ｚ（２）＝２ Ｚ（３）＝３ Ｚ（４）＝４ Ｚ（５）＝５ に初期設定される。
【００２１】また、制御サブグループ記憶回路６０のデ
ータ読みだし位置を規定するアドレスポインタは先頭に
設定され、先頭にあるグループ番号、すなわち上記の例
ではＺ（１）＝１を出力する。
ータ読みだし位置を規定するアドレスポインタは先頭に
設定され、先頭にあるグループ番号、すなわち上記の例
ではＺ（１）＝１を出力する。
【００２２】無効タップ記憶回路５２は、ＦＩＦＯ（Ｆ
ｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）構造を有し、
（Ｎ−Ｌ）個の無効タップ番号を記憶する。ただし、Ｎ
は全タップ数、Ｌは有効タップ数である。
ｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）構造を有し、
（Ｎ−Ｌ）個の無効タップ番号を記憶する。ただし、Ｎ
は全タップ数、Ｌは有効タップ数である。
【００２３】タップ番号算出回路５４は、全タップ番号
から無効タップ記憶回路５２の保持する無効タップ番号
を除いたタップ番号、すなわち、有効タップ番号を算出
し、算出されたタップ番号をタップ切り替え制御信号と
して経路スイッチ７に供給する。経路スイッチ７は、タ
ップ番号算出回路５４から受けたＬ個の有効タップ番号
に対応する遅延素子の出力を選択して、係数発生回路に
伝達するように動作する。
から無効タップ記憶回路５２の保持する無効タップ番号
を除いたタップ番号、すなわち、有効タップ番号を算出
し、算出されたタップ番号をタップ切り替え制御信号と
して経路スイッチ７に供給する。経路スイッチ７は、タ
ップ番号算出回路５４から受けたＬ個の有効タップ番号
に対応する遅延素子の出力を選択して、係数発生回路に
伝達するように動作する。
【００２４】初期状態における無効タップ番号、すなわ
ち、無効タップ記憶回路５２の初期設定値は、有効タッ
プ番号が全タップ番号の小さい方から連続して配置され
るように選ばれる。例えば、全タップ数Ｎ＝３０、有効
タップ数Ｌ＝１０、無効タップ数Ｎ−Ｌ＝２０と設定す
ると、全タップ番号は、０，１，２，…，２９となる。
このとき、有効タップ番号は、０，１，２，…，９と小
さい方から１０タップが選ばれ、無効タップ記憶回路５
２が保持する無効タップ番号は、１０，１１，…，２９
に初期設定される。
ち、無効タップ記憶回路５２の初期設定値は、有効タッ
プ番号が全タップ番号の小さい方から連続して配置され
るように選ばれる。例えば、全タップ数Ｎ＝３０、有効
タップ数Ｌ＝１０、無効タップ数Ｎ−Ｌ＝２０と設定す
ると、全タップ番号は、０，１，２，…，２９となる。
このとき、有効タップ番号は、０，１，２，…，９と小
さい方から１０タップが選ばれ、無効タップ記憶回路５
２が保持する無効タップ番号は、１０，１１，…，２９
に初期設定される。
【００２５】以上の初期状態設定後、経路スイッチ７に
よって選択されたタップ（＝有効タップ）の係数更新
が、係数発生回路３０1 〜３０L により行われる。そし
て、Ｑ回（Ｑは正の整数）の係数更新毎に、係数配置、
すなわち有効タップ位置の更新が行われる。
よって選択されたタップ（＝有効タップ）の係数更新
が、係数発生回路３０1 〜３０L により行われる。そし
て、Ｑ回（Ｑは正の整数）の係数更新毎に、係数配置、
すなわち有効タップ位置の更新が行われる。
【００２６】この有効タップ位置更新は、以下の手順で
実行される。最小係数検出回路５１は、タップ番号算出
回路６４が出力する有効タップ番号と、各係数発生回路
が出力するタップ係数を受けて、絶対値が最小である係
数に対応した有効タップ番号を無効タップ記憶回路５２
と係数クリア回路５５に供給する。
実行される。最小係数検出回路５１は、タップ番号算出
回路６４が出力する有効タップ番号と、各係数発生回路
が出力するタップ係数を受けて、絶対値が最小である係
数に対応した有効タップ番号を無効タップ記憶回路５２
と係数クリア回路５５に供給する。
【００２７】係数クリア回路５５は、入力されたタップ
番号に対応する係数発生回路に対して係数クリア信号を
出力することによって、該当する絶対値が最小である係
数を零に設定する。無効タップ記憶回路５２はＦＩＦＯ
であるから、入力されたタップ番号を待ち行列の最後尾
に格納し、待ち行列の先頭にあるタップ番号を判定回路
５３へ伝達することになる。
番号に対応する係数発生回路に対して係数クリア信号を
出力することによって、該当する絶対値が最小である係
数を零に設定する。無効タップ記憶回路５２はＦＩＦＯ
であるから、入力されたタップ番号を待ち行列の最後尾
に格納し、待ち行列の先頭にあるタップ番号を判定回路
５３へ伝達することになる。
【００２８】制御タップ範囲計算回路６１は、制御サブ
グループ記憶回路６０から出力されるタップ制御サブグ
ループ番号Ｚ（ｎ）を受けて、そのタップ制御サブグル
ープ、すなわちＧ（Ｚ（ｎ））に属するタップ番号のう
ち、最小のタップ番号Ｋminと最大のタップ番号Ｋmax
を算出し、判定回路５３へ供給する。
グループ記憶回路６０から出力されるタップ制御サブグ
ループ番号Ｚ（ｎ）を受けて、そのタップ制御サブグル
ープ、すなわちＧ（Ｚ（ｎ））に属するタップ番号のう
ち、最小のタップ番号Ｋminと最大のタップ番号Ｋmax
を算出し、判定回路５３へ供給する。
【００２９】例えば、前述の例において、Ｚ（ｎ）＝１
であった場合、Ｇ（Ｚ（ｎ））＝Ｇ（１）＝０，１，
２，３，４，５となり、Ｋmax ＝５、Ｋmin ＝０を供給
する。判定回路５３に入力されたタップ番号がＫmax ＝
５より大きく、Ｋmin ＝０より小さいときは、入力され
たタップ番号を無効タップ記憶回路５２に帰還し、再
度、無効タップ記憶回路５２のタップ番号を取り出し、
判定回路５３に入力する。この繰り返し操作は、判定回
路５３へ入力されたタップ番号が０〜５の間、すなわ
ち、Ｚ（ｎ）＝１のグループに属するという判定条件を
満足するまで継続される。
であった場合、Ｇ（Ｚ（ｎ））＝Ｇ（１）＝０，１，
２，３，４，５となり、Ｋmax ＝５、Ｋmin ＝０を供給
する。判定回路５３に入力されたタップ番号がＫmax ＝
５より大きく、Ｋmin ＝０より小さいときは、入力され
たタップ番号を無効タップ記憶回路５２に帰還し、再
度、無効タップ記憶回路５２のタップ番号を取り出し、
判定回路５３に入力する。この繰り返し操作は、判定回
路５３へ入力されたタップ番号が０〜５の間、すなわ
ち、Ｚ（ｎ）＝１のグループに属するという判定条件を
満足するまで継続される。
【００３０】この判定条件を満足すると、無効タップ記
憶回路５２に保持された無効タップ番号が確定し、新た
な有効タップが決定される．。
憶回路５２に保持された無効タップ番号が確定し、新た
な有効タップが決定される．。
【００３１】以上説明した、１つのタップ制御サブグル
ープに限定したタップ位置制御によって、係数の集中的
配置が可能になる。
ープに限定したタップ位置制御によって、係数の集中的
配置が可能になる。
【００３２】一方、タップ制御サブグループの変更は、
以下の手続きで行われる。絶対値和算出回路６２は、タ
ップ番号算出回路６４が出力する有効タップ番号を受け
て、各タップ制御サブグループに属する有効タップの係
数絶対値和を算出し、各絶対値和はカウンタ６３へ、絶
対値和が大きい順に並べ替えられたタップ制御サブグル
ープ番号を制御サブグループ更新回路５９へ出力する。
以下の手続きで行われる。絶対値和算出回路６２は、タ
ップ番号算出回路６４が出力する有効タップ番号を受け
て、各タップ制御サブグループに属する有効タップの係
数絶対値和を算出し、各絶対値和はカウンタ６３へ、絶
対値和が大きい順に並べ替えられたタップ制御サブグル
ープ番号を制御サブグループ更新回路５９へ出力する。
【００３３】カウンタ６３は、タップ係数の更新回数を
数えるカウンタであり、係数更新回数が絶対値和算出回
路６２から供給された各タップ制御サブグループの有効
タップの係数絶対値和で定められる回数に達する毎に、
制御グループ変更信号を制御サブグループ記憶回路６０
およびカウンタ５８に供給する。すなわち、絶対値和が
大きい制御サブグループほど、カウンタ６３が制御グル
ープ変更信号を出す時間間隔は長い。
数えるカウンタであり、係数更新回数が絶対値和算出回
路６２から供給された各タップ制御サブグループの有効
タップの係数絶対値和で定められる回数に達する毎に、
制御グループ変更信号を制御サブグループ記憶回路６０
およびカウンタ５８に供給する。すなわち、絶対値和が
大きい制御サブグループほど、カウンタ６３が制御グル
ープ変更信号を出す時間間隔は長い。
【００３４】例えば、全タップ制御サブグループの選択
が一巡した時点、すなわち、カウンタ５８が制御サブグ
ループ順序更新信号を制御サブグループ更新回路５９へ
出力した時点での各タップ制御サブグループ内での有効
タップの係数絶対値和が｛１．０，４．０，２．０，
３．０，０．０｝であったと低定する。このとき、各タ
ップ制御サブグループにおける有効タップの係数絶対値
和ＳＵＭ（ｉ）（ｉ＝１，２，…，５）は、 ＳＵＭ（１）＝１．０ ＳＵＭ（２）＝４．０ ＳＵＭ（３）＝２．０ ＳＵＭ（４）＝３．０ ＳＵＭ（５）＝０．０ と表される。
が一巡した時点、すなわち、カウンタ５８が制御サブグ
ループ順序更新信号を制御サブグループ更新回路５９へ
出力した時点での各タップ制御サブグループ内での有効
タップの係数絶対値和が｛１．０，４．０，２．０，
３．０，０．０｝であったと低定する。このとき、各タ
ップ制御サブグループにおける有効タップの係数絶対値
和ＳＵＭ（ｉ）（ｉ＝１，２，…，５）は、 ＳＵＭ（１）＝１．０ ＳＵＭ（２）＝４．０ ＳＵＭ（３）＝２．０ ＳＵＭ（４）＝３．０ ＳＵＭ（５）＝０．０ と表される。
【００３５】今、例として、各タップ制御サブグループ
に割り当てる限定時間（係数更新回数で表す）、Ｔ
（ｉ）（ｉ＝１，２，…，５）と係数絶対値和ＳＵＭ
（ｉ）（ｉ＝１，２，…，５）の関係を Ｔ（ｉ）＝ＳＵＭ（ｉ）・１００＋１０ として定義するものとする。
に割り当てる限定時間（係数更新回数で表す）、Ｔ
（ｉ）（ｉ＝１，２，…，５）と係数絶対値和ＳＵＭ
（ｉ）（ｉ＝１，２，…，５）の関係を Ｔ（ｉ）＝ＳＵＭ（ｉ）・１００＋１０ として定義するものとする。
【００３６】この場合、Ｔ（ｉ）は、 Ｔ（１）＝１．０・１００＋１０＝１１０ Ｔ（２）＝４．０・１００＋１０＝４１０ Ｔ（３）＝２．０・１００＋１０＝２１０ Ｔ（４）＝３．０・１００＋１０＝３１０ Ｔ（５）＝０．０・１００＋１０＝１０ となる。
【００３７】また、タップ制御サブグループの限定順序
Ｚ（ｉ）（ｉ＝１，２，…，５）は、係数絶対値和ＳＵ
Ｍ（ｉ）の多いサブグループ順になり、 Ｚ（１）＝２ Ｚ（２）＝４ Ｚ（３）＝３ Ｚ（４）＝１ Ｚ（５）＝５ となる。
Ｚ（ｉ）（ｉ＝１，２，…，５）は、係数絶対値和ＳＵ
Ｍ（ｉ）の多いサブグループ順になり、 Ｚ（１）＝２ Ｚ（２）＝４ Ｚ（３）＝３ Ｚ（４）＝１ Ｚ（５）＝５ となる。
【００３８】以上の説明から明かなように、タップ制御
範囲は、全タップに渡って次々に移動するため、マルチ
エコーのように実質的な波形応答部が複数ある場合にも
タップ係数を配置することができる。
範囲は、全タップに渡って次々に移動するため、マルチ
エコーのように実質的な波形応答部が複数ある場合にも
タップ係数を配置することができる。
【００３９】また、１つのサブグループから次のサブグ
ループへ限定サブグループを変更するまでの時間を、各
サブグループの重要度に応じて決定するタップ位置制御
によって、重要な制御サブグループほど長時間にわたっ
て限定サブグループになり、インパルス応答の波形応答
部分に優先してタップ係数が配置されるため、高速収束
が達成される。
ループへ限定サブグループを変更するまでの時間を、各
サブグループの重要度に応じて決定するタップ位置制御
によって、重要な制御サブグループほど長時間にわたっ
て限定サブグループになり、インパルス応答の波形応答
部分に優先してタップ係数が配置されるため、高速収束
が達成される。
【００４０】
【発明が解決しようとする課題】これまで説明してきた
従来例の問題点は、フィルタ係数の成長に基づいたタッ
プ位置制御を基本にしているために、入力信号が音声信
号等のようにパワーが定常でない信号の場合、すなわ
ち、無音区間あるいは雑音のみが存在する区間が存在す
る場合には、収束時間の増加を招く場合があることであ
る。これは、選択されているタップ制御サブグループに
属するタップのフィルタ電力が非常に小さいか、あるい
は雑音成分が支配的である場合には、そのサブグループ
の係数が本来成長すべきタップ位置であっても、安定し
た係数成長は期待できず、結果として、係数が成長困難
な状況において、タップ位置制御を行い、タップ位置制
御が正しく行われないためである。
従来例の問題点は、フィルタ係数の成長に基づいたタッ
プ位置制御を基本にしているために、入力信号が音声信
号等のようにパワーが定常でない信号の場合、すなわ
ち、無音区間あるいは雑音のみが存在する区間が存在す
る場合には、収束時間の増加を招く場合があることであ
る。これは、選択されているタップ制御サブグループに
属するタップのフィルタ電力が非常に小さいか、あるい
は雑音成分が支配的である場合には、そのサブグループ
の係数が本来成長すべきタップ位置であっても、安定し
た係数成長は期待できず、結果として、係数が成長困難
な状況において、タップ位置制御を行い、タップ位置制
御が正しく行われないためである。
【００４１】本発明の目的は、入力信号のパワーが変動
する場合においても高速収束を実現できるアダプティブ
フィルタおよびその適応化方法を提供することにある。
する場合においても高速収束を実現できるアダプティブ
フィルタおよびその適応化方法を提供することにある。
【００４２】
【課題を解決するための手段】本発明によれば、未知シ
ステムの入力信号に対して遅延を与える縦続接続された
複数の遅延素子と、前記複数の遅延素子の各出力信号の
うちの一部を有効タップとして選択して出力する経路ス
イッチと、前記経路スイッチの出力信号と更新信号およ
び係数クリア信号をそれぞれ入力信号として受け、前記
有効タップの各タップ係数値を発生する複数の係数発生
回路と、前記複数の係数発生回路の各出力係数値と前記
経路スイッチの出力信号とをそれぞれ乗算する複数の乗
算器と、前記複数の乗算器の出力乗算結果をそれぞれ加
算して同定信号を出力する加算器と、前記未知システム
の出力信号から前記同定信号を減算して誤差信号を出力
する減算器と、前記複数の係数発生回路の各出力係数値
と前記複数の遅延素子の各出力信号と前記誤差信号とを
受け、全タップを等しい数の連続したタップからなる複
数のタップ制御サブグループに分割し、前記タップ制御
サブグループの中で選択された１つのタップ制御サブグ
ループを定められた係数更新回数毎に選択順序に従って
変更すると共に、前記選択順序および定められた係数更
新回数を各タップ制御サブグループ内の前記有効タップ
の係数絶対値和の情報を用いて決定し、前記複数の遅延
素子の全部あるいは一部の出力信号の電力和を算出して
前記経路スイッチの切り替え制御信号と前記係数クリア
信号と前記更新信号とを発生するタップ制御回路とを有
し、 前記タップ制御回路は、 前記複数の係数発生回路の
各出力係数値と有効タップ番号と第１の停止信号を入力
信号として受け、絶対値最小の係数値のタップ番号を出
力する最小係数検出回路と、 前記最小係数検出回路の出
力するタップ番号を無効タップ番号として格納する ファ
ーストインファーストアウトメモリ構造の第１の記憶回
路と、 全タップ番号から前記第１の記憶回路の記憶タッ
プ番号を除いた残りのタップ番号を前記有効タップ番号
として算出し、前記最小係数検出回路へ出力すると共に
前記経路スイッチへ前記切り替え制御信号として供給す
るタップ番号算出回路と、 前記複数の係数発生回路のう
ち前記最小係数検出回路の出力するタップ番号の係数発
生回路に前記係数クリア信号を出力する係数クリア回路
と、 全タップを等しい数の複数の連続したタップのタッ
プ番号から構成されるタップ制御サブグループに分割し
たとき、前記タップ制御サブグループと１対１に対応す
る制御サブグループ番号を選択順序に従って格納する第
２の記憶回路と、 前記制御サブグループ番号を入力信号
として受け、入力制御サブグループ番号に属するタップ
番号の最大値と最小値とをそれぞれ出力する制御タップ
範囲計算回路と、 前記第１の記憶回路から読み出された
無効タップ番号が前記制御タップ範囲計算回路の出力最
大値から最小値までの範囲内の値であるか否かを判定
し、範囲内にない時には前記無効タップ番号を前記第１
の記憶回路に格納する判定回路と、 前記タップ番号算出
回路の出力有効タップ番号と前記複数の係数発生回路の
出力係数値とを入力信号として受け、各タップ制御サブ
グループに属する有効タップの係数絶対値和を算出し、
前記係数絶対値和の大きい順に並べた制御サブグループ
番号と前記係数絶対値和を出力する絶対値和算出回路
と、 前記絶対値和算出回路の出力する前記係数絶対値和
と前記第１の停止信号とを受けて、係数更新回数が定め
られた回数に達する毎に前記第２の記憶回路に対して前
記制御サブグループ番号の変更のための変更信号を出力
する第１のカウンタと、 前記変更信号が予め定められた
回数出力される毎に前記制御サブグループの順序更新信
号を出力する第２のカウンタと、 前記第２のカウンタの
出力順序更新信号が入力された時に前記絶対値和算出回
路の係数絶対値和を前記第２の記憶回路に書き込む制御
サブグループ更新回路と、 前記減算器が出力する誤差信
号と第２の停止信号を受け、第２の停止信号がオフの時
には前記誤差信号を前記更新信号として出力し、第２の
停止信号がオンの時には零を前記更新信号として出力す
る係数更新制御回路と、 前記複数の遅延素子の出力する
出力信号を受け、前記遅延素子の全部あるいは一部の出
力信号の電力和を計算し、前記電力和が予め定められた
第１のしきい値以下の場合には前記第１の停止信号をオ
ンに設定することによってタップ位置制御処理を停止さ
せ、前記電力和が予め定められた第２のしきい値以下の
場合には前記第２の停止信号をオンに設定することによ
って係数更新処理を停止させる信号電力監視回路と、を
有することを特徴とするアダプティブフィルタが得られ
る。
ステムの入力信号に対して遅延を与える縦続接続された
複数の遅延素子と、前記複数の遅延素子の各出力信号の
うちの一部を有効タップとして選択して出力する経路ス
イッチと、前記経路スイッチの出力信号と更新信号およ
び係数クリア信号をそれぞれ入力信号として受け、前記
有効タップの各タップ係数値を発生する複数の係数発生
回路と、前記複数の係数発生回路の各出力係数値と前記
経路スイッチの出力信号とをそれぞれ乗算する複数の乗
算器と、前記複数の乗算器の出力乗算結果をそれぞれ加
算して同定信号を出力する加算器と、前記未知システム
の出力信号から前記同定信号を減算して誤差信号を出力
する減算器と、前記複数の係数発生回路の各出力係数値
と前記複数の遅延素子の各出力信号と前記誤差信号とを
受け、全タップを等しい数の連続したタップからなる複
数のタップ制御サブグループに分割し、前記タップ制御
サブグループの中で選択された１つのタップ制御サブグ
ループを定められた係数更新回数毎に選択順序に従って
変更すると共に、前記選択順序および定められた係数更
新回数を各タップ制御サブグループ内の前記有効タップ
の係数絶対値和の情報を用いて決定し、前記複数の遅延
素子の全部あるいは一部の出力信号の電力和を算出して
前記経路スイッチの切り替え制御信号と前記係数クリア
信号と前記更新信号とを発生するタップ制御回路とを有
し、 前記タップ制御回路は、 前記複数の係数発生回路の
各出力係数値と有効タップ番号と第１の停止信号を入力
信号として受け、絶対値最小の係数値のタップ番号を出
力する最小係数検出回路と、 前記最小係数検出回路の出
力するタップ番号を無効タップ番号として格納する ファ
ーストインファーストアウトメモリ構造の第１の記憶回
路と、 全タップ番号から前記第１の記憶回路の記憶タッ
プ番号を除いた残りのタップ番号を前記有効タップ番号
として算出し、前記最小係数検出回路へ出力すると共に
前記経路スイッチへ前記切り替え制御信号として供給す
るタップ番号算出回路と、 前記複数の係数発生回路のう
ち前記最小係数検出回路の出力するタップ番号の係数発
生回路に前記係数クリア信号を出力する係数クリア回路
と、 全タップを等しい数の複数の連続したタップのタッ
プ番号から構成されるタップ制御サブグループに分割し
たとき、前記タップ制御サブグループと１対１に対応す
る制御サブグループ番号を選択順序に従って格納する第
２の記憶回路と、 前記制御サブグループ番号を入力信号
として受け、入力制御サブグループ番号に属するタップ
番号の最大値と最小値とをそれぞれ出力する制御タップ
範囲計算回路と、 前記第１の記憶回路から読み出された
無効タップ番号が前記制御タップ範囲計算回路の出力最
大値から最小値までの範囲内の値であるか否かを判定
し、範囲内にない時には前記無効タップ番号を前記第１
の記憶回路に格納する判定回路と、 前記タップ番号算出
回路の出力有効タップ番号と前記複数の係数発生回路の
出力係数値とを入力信号として受け、各タップ制御サブ
グループに属する有効タップの係数絶対値和を算出し、
前記係数絶対値和の大きい順に並べた制御サブグループ
番号と前記係数絶対値和を出力する絶対値和算出回路
と、 前記絶対値和算出回路の出力する前記係数絶対値和
と前記第１の停止信号とを受けて、係数更新回数が定め
られた回数に達する毎に前記第２の記憶回路に対して前
記制御サブグループ番号の変更のための変更信号を出力
する第１のカウンタと、 前記変更信号が予め定められた
回数出力される毎に前記制御サブグループの順序更新信
号を出力する第２のカウンタと、 前記第２のカウンタの
出力順序更新信号が入力された時に前記絶対値和算出回
路の係数絶対値和を前記第２の記憶回路に書き込む制御
サブグループ更新回路と、 前記減算器が出力する誤差信
号と第２の停止信号を受け、第２の停止信号がオフの時
には前記誤差信号を前記更新信号として出力し、第２の
停止信号がオンの時には零を前記更新信号として出力す
る係数更新制御回路と、 前記複数の遅延素子の出力する
出力信号を受け、前記遅延素子の全部あるいは一部の出
力信号の電力和を計算し、前記電力和が予め定められた
第１のしきい値以下の場合には前記第１の停止信号をオ
ンに設定することによってタップ位置制御処理を停止さ
せ、前記電力和が予め定められた第２のしきい値以下の
場合には前記第２の停止信号をオンに設定することによ
って係数更新処理を停止させる信号電力監視回路と、を
有することを特徴とするアダプティブフィルタが得られ
る。
【００４３】また、本発明によれば、アダプティブフィ
ルタの全タップを等しい数の連続したタップからなる複
数のタップ制御サブグループに分割すると共に、前記全
タップのうち選択した一部のタップの番号を有効タップ
番号として記憶し、前記有効タップ番号以外のタップの
番号を無効タップ番号として待ち行列に記憶し、前記有
効タップ番号に対応するタップの係数値を予め定められ
た回数更新するたびに、前記有効タップ番号に対応する
タップの係数値のうち絶対値が最小である係数値のタッ
プ番号を無効タップ番号として前記待ち行列の最後尾に
格納すると共に、前記待ち行列の先頭にある無効タップ
番号を取り出して、前記タップ制御サブグループの中で
選択された１つのタップ制御サブグループに属するタッ
プ番号であるときは新たに有効タップ番号とし、前記無
効タップ番号が前記選択された１つのタップ制御サブグ
ループに属するタップ番号でないときは有効とせずに前
記待ち行列の最後尾に格納し、前記待ち行列から読み出
した無効タップ番号が有効となるまで前記無効タップ番
号と前記選択された１つのタップ制御サブグループに属
するタップ番号との比較を繰り返してタップ位置を適応
制御し、前記選択された１つのタップ制御サブグループ
を定められた係数更新回数に達する毎に選択順序に従っ
て変更し、前記選択順序および前記定められた係数更新
回数は、各タップ制御サブグループ内の有効タップの係
数絶対値和の情報を用いて決定することによってタップ
位置を適応制御する適応化方法であって、全タップある
いは一部のタップのフィルタ電力の和が予め定められた
第１のしきい値より小さいときは、前記タップ位置制御
を停止させ、前記電力和が予め定められた第２のしきい
値より小さいときは、前記係数更新処理を停止させるこ
とを特徴とするアダプティブフィルタの適応化方法が得
られる。
ルタの全タップを等しい数の連続したタップからなる複
数のタップ制御サブグループに分割すると共に、前記全
タップのうち選択した一部のタップの番号を有効タップ
番号として記憶し、前記有効タップ番号以外のタップの
番号を無効タップ番号として待ち行列に記憶し、前記有
効タップ番号に対応するタップの係数値を予め定められ
た回数更新するたびに、前記有効タップ番号に対応する
タップの係数値のうち絶対値が最小である係数値のタッ
プ番号を無効タップ番号として前記待ち行列の最後尾に
格納すると共に、前記待ち行列の先頭にある無効タップ
番号を取り出して、前記タップ制御サブグループの中で
選択された１つのタップ制御サブグループに属するタッ
プ番号であるときは新たに有効タップ番号とし、前記無
効タップ番号が前記選択された１つのタップ制御サブグ
ループに属するタップ番号でないときは有効とせずに前
記待ち行列の最後尾に格納し、前記待ち行列から読み出
した無効タップ番号が有効となるまで前記無効タップ番
号と前記選択された１つのタップ制御サブグループに属
するタップ番号との比較を繰り返してタップ位置を適応
制御し、前記選択された１つのタップ制御サブグループ
を定められた係数更新回数に達する毎に選択順序に従っ
て変更し、前記選択順序および前記定められた係数更新
回数は、各タップ制御サブグループ内の有効タップの係
数絶対値和の情報を用いて決定することによってタップ
位置を適応制御する適応化方法であって、全タップある
いは一部のタップのフィルタ電力の和が予め定められた
第１のしきい値より小さいときは、前記タップ位置制御
を停止させ、前記電力和が予め定められた第２のしきい
値より小さいときは、前記係数更新処理を停止させるこ
とを特徴とするアダプティブフィルタの適応化方法が得
られる。
【００４４】本発明では、フィルタ信号電力に基づいた
制御を行う。もし、フィルタの全タップあるいは一部の
タップの信号電力の和が予め定められた第１のしきい値
より小さい時は、タップ入れ替え制御を停止させる。ま
た、その信号電力和が予め定められた第２のしきい値よ
り小さい時は、係数更新を停止させる。提案方法は、フ
ィルタ信号電力の値に応じて係数更新処理とタップ入れ
替え制御の動作を制御したため、入力信号電力が小さい
区間が存在する場合においても、正しいタップ位置制御
を行うことができるため、高速収束を実現できる。更
に、タップ入れ替えの停止と係数更新の停止を異なるし
きい値で制御するため、タップ入れ替えの停止と係数更
新の停止を独立に制御できる。
制御を行う。もし、フィルタの全タップあるいは一部の
タップの信号電力の和が予め定められた第１のしきい値
より小さい時は、タップ入れ替え制御を停止させる。ま
た、その信号電力和が予め定められた第２のしきい値よ
り小さい時は、係数更新を停止させる。提案方法は、フ
ィルタ信号電力の値に応じて係数更新処理とタップ入れ
替え制御の動作を制御したため、入力信号電力が小さい
区間が存在する場合においても、正しいタップ位置制御
を行うことができるため、高速収束を実現できる。更
に、タップ入れ替えの停止と係数更新の停止を異なるし
きい値で制御するため、タップ入れ替えの停止と係数更
新の停止を独立に制御できる。
【００４５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態を示すブロック図であり、図２と同等部分は同
一符号により示している。図１と図２においては、信号
電力監視回路９０と係数更新制御回路９１を除いて同一
であるので、以下、信号電力監視回路９０と係数更新制
御回路９１の動作を中心に説明する。
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態を示すブロック図であり、図２と同等部分は同
一符号により示している。図１と図２においては、信号
電力監視回路９０と係数更新制御回路９１を除いて同一
であるので、以下、信号電力監視回路９０と係数更新制
御回路９１の動作を中心に説明する。
【００４６】信号電力監視回路９０は、遅延０に相当す
る入力信号Ｘ0 と遅延素子２０1 から遅延素子２０N-1
までの（Ｎ−１）個の遅延素子の出力Ｘ1 〜ＸN-1 を受
けて、全タップあるいは予め定められた一部のタップの
信号電力の和を計算する。
る入力信号Ｘ0 と遅延素子２０1 から遅延素子２０N-1
までの（Ｎ−１）個の遅延素子の出力Ｘ1 〜ＸN-1 を受
けて、全タップあるいは予め定められた一部のタップの
信号電力の和を計算する。
【００４７】例えば、全タップ数Ｎ＝３０とし、信号電
力を計算するタップを全タップとすると、電力和ＰSUM
は、
力を計算するタップを全タップとすると、電力和ＰSUM
は、
【００４８】
【数１】
【００４９】となる。また、信号電力を計算するタップ
をタップの先頭から連続した５タップ分とすると、電力
和ＰSUM は、
をタップの先頭から連続した５タップ分とすると、電力
和ＰSUM は、
【００５０】
【数２】
【００５１】となる。
【００５２】電力和の算出が終わると、信号電力監視回
路９０は、算出されたＰSUM と予め定められた電力しき
い値ＰTH1 を比較し、ＰSUM ≧ＰTH1 の場合は、第１の
停止信号をオフにし、ＰSUM ＜ＰTH1 の場合は、第１の
停止信号をオンにして、最小係数検出回路５１、カウン
タ６３へ出力する。
路９０は、算出されたＰSUM と予め定められた電力しき
い値ＰTH1 を比較し、ＰSUM ≧ＰTH1 の場合は、第１の
停止信号をオフにし、ＰSUM ＜ＰTH1 の場合は、第１の
停止信号をオンにして、最小係数検出回路５１、カウン
タ６３へ出力する。
【００５３】最小係数検出回路５１は、入力された第１
の停止信号がオンの場合には、絶対値が最小である係数
に対応した有効タップ番号を無効タップ記憶回路５２と
係数クリア回路５５に供給する動作を停止する。また、
カウンタ６３は、第１の停止信号がオンの場合には、カ
ウント動作を停止する。結果として、第１の停止信号が
オンの場合には、タップ位置入れ換え制御が停止するこ
とになる。
の停止信号がオンの場合には、絶対値が最小である係数
に対応した有効タップ番号を無効タップ記憶回路５２と
係数クリア回路５５に供給する動作を停止する。また、
カウンタ６３は、第１の停止信号がオンの場合には、カ
ウント動作を停止する。結果として、第１の停止信号が
オンの場合には、タップ位置入れ換え制御が停止するこ
とになる。
【００５４】一方、算出されたＰSUM と予め定められた
電力しきい値ＰTH2 を比較し、ＰSU M ≧ＰTH2 の場合
は、第２の停止信号をオフにし、ＰSUM ＜ＰTH2 の場合
は、第２の停止信号をオンにして、係数更新制御回路９
１へ出力する。
電力しきい値ＰTH2 を比較し、ＰSU M ≧ＰTH2 の場合
は、第２の停止信号をオフにし、ＰSUM ＜ＰTH2 の場合
は、第２の停止信号をオンにして、係数更新制御回路９
１へ出力する。
【００５５】係数更新制御回路９１は、第２の停止信号
と誤差信号を受け、第２の停止信号がオフの場合には、
誤差信号をそのまま更新信号として係数発生回路３０1
〜３０L ヘ出力し、第２の停止信号がオンの場合には零
を更新信号として係数発生回路３０1 〜３０L ヘ出力す
る。更新信号が零の場合には係数更新量が零になるので
係数更新処理を停止したことになる。
と誤差信号を受け、第２の停止信号がオフの場合には、
誤差信号をそのまま更新信号として係数発生回路３０1
〜３０L ヘ出力し、第２の停止信号がオンの場合には零
を更新信号として係数発生回路３０1 〜３０L ヘ出力す
る。更新信号が零の場合には係数更新量が零になるので
係数更新処理を停止したことになる。
【００５６】ところで、タップ位置制御を停止させるた
めの第１のしきい値と、係数更新を停止させる第２のし
きい値は、独立に設定できる。したがって、第２のしき
い値を第１のしきい値より小さく設定することにより、
タップ位置制御を停止させ、係数更新のみを動作させる
ことが可能である。これは、タップ位置制御を安定に行
うには不十分であるが、係数更新は実行できる程度の信
号電力がある場合に有効である。なぜなら、係数更新を
実行することによって、係数の成長が可能になるからで
ある。
めの第１のしきい値と、係数更新を停止させる第２のし
きい値は、独立に設定できる。したがって、第２のしき
い値を第１のしきい値より小さく設定することにより、
タップ位置制御を停止させ、係数更新のみを動作させる
ことが可能である。これは、タップ位置制御を安定に行
うには不十分であるが、係数更新は実行できる程度の信
号電力がある場合に有効である。なぜなら、係数更新を
実行することによって、係数の成長が可能になるからで
ある。
【００５７】以上説明したように、本発明では、フィル
タの全タップあるいは一部のタップの信号電力を監視
し、もし、信号電力が予め定められた第１のしきい値よ
り小さい時はタップ入れ替え制御を停止させ、第２のし
きい値より小さいときは係数更新を停止させるようにし
たため、入力信号電力が小さい区間が存在する場合にお
いても、正しいタップ位置制御を行うことができるた
め、高速収束を実現できる。また、タップ位置制御の停
止と係数更新の停止を異なるしきい値で制御するため、
タップ位置制御だけ停止させることができ、収束の劣化
を防ぐことができる。
タの全タップあるいは一部のタップの信号電力を監視
し、もし、信号電力が予め定められた第１のしきい値よ
り小さい時はタップ入れ替え制御を停止させ、第２のし
きい値より小さいときは係数更新を停止させるようにし
たため、入力信号電力が小さい区間が存在する場合にお
いても、正しいタップ位置制御を行うことができるた
め、高速収束を実現できる。また、タップ位置制御の停
止と係数更新の停止を異なるしきい値で制御するため、
タップ位置制御だけ停止させることができ、収束の劣化
を防ぐことができる。
【００５８】以上、エコーキャンセラを例として本発明
の実施例について詳細に説明してきたが、同様の原理で
本発明は、ノイズキャンセラ、ハウリングキャンセラ、
適応等化器にも通用できる。更に、タップ係数更新アル
ゴリズムに関しても、例として用いたアルゴリズム以外
の数々のアルゴリズムが適用できる。
の実施例について詳細に説明してきたが、同様の原理で
本発明は、ノイズキャンセラ、ハウリングキャンセラ、
適応等化器にも通用できる。更に、タップ係数更新アル
ゴリズムに関しても、例として用いたアルゴリズム以外
の数々のアルゴリズムが適用できる。
【００５９】
【発明の効果】以上説明したように本発明は、フィルタ
係数の更新処理の停止とタップ入れ替え制御の停止をフ
ィルタの全タップあるいは一部のタップの信号電力の値
に基づいて制御するようにしたために、入力信号電力が
小さい区間が存在する場合においても、正しいタップ位
置制御を行うことができるため、高速収束を実現するこ
とができる。
係数の更新処理の停止とタップ入れ替え制御の停止をフ
ィルタの全タップあるいは一部のタップの信号電力の値
に基づいて制御するようにしたために、入力信号電力が
小さい区間が存在する場合においても、正しいタップ位
置制御を行うことができるため、高速収束を実現するこ
とができる。
【図１】本発明の一実施の形態を示すブロック図であ
る。
る。
【図２】従来のアダプティブフィルタの構成を示すブロ
ック図である。
ック図である。
【図３】図２の係数発生回路の構成を示すブロック図で
ある。
ある。
１ 送信信号入力端子 ２ 送信信号出力端子 ３ ２線／４線変換回路 ４ 受信信号入力端子 ５ 減算回路 ６ 受信信号出力端子 ７ 経路スイッチ ８，３３ 加算回路 ５０ タップ制御回路 ２０1 〜２０N-1 遅延素子 ３０1 〜３０L 係数発生回路 ３１，３２，４０1 〜４０L 乗算回路 ３４，５２，６０ 記憶回路 ５１ 最小係数検出回路 ５３ 判定回路 ５４ タップ番号算出回路 ５５ 係数クリア回路 ５８，６３ カウンタ ５９ 制御サブグループ更新回路 ６１ 制御タップ範囲計算回路 ６２ 絶対値和算出回路 ９０ 信号電力監視回路 ９１ 係数更新制御回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−202766（ＪＰ，Ａ) 特開 平３−107208（ＪＰ，Ａ) 仙石浩明 他“タップ位置と係数値を 同時制御する適応ＦＩＲフィルタの高速 収束アルゴリズム”，1991年電子情報通 信学会春季全国大会講演論文集，［分冊 １］（1991．３．15）ｐ．１・205 (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 3/06 H04B 3/20 - 3/23 H04B 7/015 H03H 21/00
Claims (3)
- 【請求項１】未知システムの入力信号に対して遅延を与
える縦続接続された複数の遅延素子と、 前記複数の遅延素子の各出力信号のうちの一部を有効タ
ップとして選択して出力する経路スイッチと、 前記経路スイッチの出力信号と更新信号および係数クリ
ア信号をそれぞれ入力信号として受け、前記有効タップ
の各タップ係数値を発生する複数の係数発生回路と、 前記複数の係数発生回路の各出力係数値と前記経路スイ
ッチの出力信号とをそれぞれ乗算する複数の乗算器と、 前記複数の乗算器の出力乗算結果をそれぞれ加算して同
定信号を出力する加算器と、 前記未知システムの出力信号から前記同定信号を減算し
て誤差信号を出力する減算器と、 前記複数の係数発生回路の各出力係数値と前記複数の遅
延素子の各出力信号と前記誤差信号とを受け、全タップ
を等しい数の連続したタップからなる複数のタップ制御
サブグループに分割し、前記タップ制御サブグループの
中で選択された１つのタップ制御サブグループを定めら
れた係数更新回数毎に選択順序に従って変更すると共
に、前記選択順序および定められた係数更新回数を各タ
ップ制御サブグループ内の前記有効タップの係数絶対値
和の情報を用いて決定し、前記複数の遅延素子の全部あ
るいは一部の出力信号の電力和を算出して前記経路スイ
ッチの切り替え制御信号と前記係数クリア信号と前記更
新信号とを発生するタップ制御回路とを有し、 前記タップ制御回路は、 前記複数の係数発生回路の各出力係数値と有効タップ番
号と第１の停止信号を入力信号として受け、絶対値最小
の係数値のタップ番号を出力する最小係数検出回路と、 前記最小係数検出回路の出力するタップ番号を無効タッ
プ番号として格納する ファーストインファーストアウト
メモリ構造の第１の記憶回路と、 全タップ番号から前記第１の記憶回路の記憶タップ番号
を除いた残りのタップ番号を前記有効タップ番号として
算出し、前記最小係数検出回路へ出力すると共に前記経
路スイッチへ前記切り替え制御信号として供給するタッ
プ番号算出回路と、 前記複数の係数発生回路のうち前記最小係数検出回路の
出力するタップ番号の係数発生回路に前記係数クリア信
号を出力する係数クリア回路と、 全タップを等しい数の複数の連続したタップのタップ番
号から構成されるタップ制御サブグループに分割したと
き、前記タップ制御サブグループと１対１に対応する制
御サブグループ番号を選択順序に従って格納する第２の
記憶回路と、 前記制御サブグループ番号を入力信号として受け、入力
制御サブグループ番号に属するタップ番号の最大値と最
小値とをそれぞれ出力する制御タップ範囲計算回路と、 前記第１の記憶回路から読み出された無効タップ番号が
前記制御タップ範囲計算回路の出力最大値から最小値ま
での範囲内の値であるか否かを判定し、範囲内にない時
には前記無効タップ番号を前記第１の記憶回路に格納す
る判定回路と、 前記タップ番号算出回路の出力有効タップ番号と前記複
数の係数発生回路の出力係数値とを入力信号として受
け、各タップ制御サブグループに属する有効タップの係
数絶対値和を算出し、前記係数絶対値和の大きい順に並
べた制御サブグループ番号と前記係数絶対値和を出力す
る絶対値和算出回路と、 前記絶対値和算出回路の出力する前記係数絶対値和と前
記第１の停止信号とを受けて、係数更新回数が定められ
た回数に達する毎に前記第２の記憶回路に対して前記制
御サブグループ番号の変更のための変更信号を出力する
第１のカウンタと、 前記変更信号が予め定められた回数出力される毎に前記
制御サブグループの順序更新信号を出力する第２のカウ
ンタと、 前記第２のカウンタの出力順序更新信号が入力された時
に前記絶対値和算出回路の係数絶対値和を前記第２の記
憶回路に書き込む制御サブグループ更新回路と、 前記減算器が出力する誤差信号と第２の停止信号を受
け、第２の停止信号がオフの時には前記誤差信号を前記
更新信号として出力し、第２の停止信号がオンの時には
零を前記更新信号として出力する係数更新制御回路と、 前記複数の遅延素子の出力する出力信号を受け、前記遅
延素子の全部あるいは一部の出力信号の電力和を計算
し、前記電力和が予め定められた第１のしきい値以下の
場合には前記第１の停止信号をオンに設定することによ
ってタップ位置制御処理を停止させ、前記電力和が予め
定められた第２のしきい値以下の場合には前記第２の停
止信号をオンに設定することによって係数更新処理を停
止させる信号電力監視回路と、 を有することを特徴とするアダプティブフィルタ。 - 【請求項２】前記係数発生回路は、 前記経路スイッチの出力信号と前記係数更新制御回路の
出力更新信号とを乗算する第１の乗算器と、 前記第１の乗算器の出力信号と予め定められた定数とを
乗算する第２の乗算器と、 前記第２の乗算器の出力信号と帰還信号とを加算する加
算器と、 前記加算器の出力信号を前記係数値として保持すると共
に、前記帰還信号として前記加算器へ出力し、前記係数
クリア信号が入力された時に記憶内容がクリアされる記
憶回路と、 を有することを特徴とする請求項１記載のアダプティブ
フィルタ。 - 【請求項３】アダプティブフィルタの全タップを等しい
数の連続したタップからなる複数のタップ制御サブグル
ープに分割すると共に、前記全タップのうち選択した一
部のタップの番号を有効タップ番号として記憶し、 前記有効タップ番号以外のタップの番号を無効タップ番
号として待ち行列に記憶し、 前記有効タップ番号に対応するタップの係数値を予め定
められた回数更新するたびに、前記有効タップ番号に対
応するタップの係数値のうち絶対値が最小である係数値
のタップ番号を無効タップ番号として前記待ち行列の最
後尾に格納すると共に、前記待ち行列の先頭にある無効
タップ番号を取り出して、前記タップ制御サブグループ
の中で選択された１つのタップ制御サブグループに属す
るタップ番号であるときは新たに有効タップ番号とし、 前記無効タップ番号が前記選択された１つのタップ制御
サブグループに属するタップ番号でないときは有効とせ
ずに前記待ち行列の最後尾に格納し、 前記待ち行列から読み出した無効タップ番号が有効とな
るまで前記無効タップ番号と前記選択された１つのタッ
プ制御サブグループに属するタップ番号との比較を繰り
返してタップ位置を適応制御し、 前記選択された１つのタップ制御サブグループを定めら
れた係数更新回数に達する毎に選択順序に従って変更
し、 前記選択順序および前記定められた係数更新回数は、各
タップ制御サブグループ内の有効タップの係数絶対値和
の情報を用いて決定することによってタップ位置を適応
制御する適応化方法であって、 全タップあるいは一部のタップのフィルタ電力の和が予
め定められた第１のしきい値より小さいときは、前記タ
ップ位置制御を停止させ、 前記電力和が予め定められた第２のしきい値より小さい
ときは、前記係数更新処理を停止させることを特徴とす
るアダプティブフィルタの適応化方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12814997A JP3185709B2 (ja) | 1997-05-19 | 1997-05-19 | アダプティブフィルタおよびその適応化方法 |
| US09/079,720 US6151614A (en) | 1997-05-19 | 1998-05-15 | Adaptive filter and adapting method thereof |
| CA002237825A CA2237825C (en) | 1997-05-19 | 1998-05-15 | Adaptive filter and adapting method thereof |
| AU67060/98A AU734944B2 (en) | 1997-05-19 | 1998-05-18 | Adaptive filter and adapting method thereof |
| EP98109010A EP0880261A3 (en) | 1997-05-19 | 1998-05-18 | Echo canceller and adapting method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12814997A JP3185709B2 (ja) | 1997-05-19 | 1997-05-19 | アダプティブフィルタおよびその適応化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10322245A JPH10322245A (ja) | 1998-12-04 |
| JP3185709B2 true JP3185709B2 (ja) | 2001-07-11 |
Family
ID=14977608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12814997A Expired - Fee Related JP3185709B2 (ja) | 1997-05-19 | 1997-05-19 | アダプティブフィルタおよびその適応化方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6151614A (ja) |
| EP (1) | EP0880261A3 (ja) |
| JP (1) | JP3185709B2 (ja) |
| AU (1) | AU734944B2 (ja) |
| CA (1) | CA2237825C (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6286021B1 (en) * | 1997-10-22 | 2001-09-04 | Texas Instruments Incorporated | Apparatus and method for a reduced complexity tap leakage unit in a fast adaptive filter circuit |
| JP3180739B2 (ja) | 1997-11-07 | 2001-06-25 | 日本電気株式会社 | 適応フィルタによる未知システム同定の方法及び装置 |
| US6426972B1 (en) * | 1998-06-19 | 2002-07-30 | Nxtwave Communications | Reduced complexity equalizer for multi mode signaling |
| US7003030B2 (en) | 1999-03-08 | 2006-02-21 | Lenovo (Singapore) Pte. Ltd. | Receivers, methods, and computer program products for an analog modem that receives data signals from a digital modem |
| US6389064B1 (en) * | 1999-03-08 | 2002-05-14 | International Business Machines Corporation | Modems, methods, and computer program products for identifying a signaling alphabet in variance with an ideal alphabet due to digital impairments |
| US6341360B1 (en) | 1999-03-08 | 2002-01-22 | International Business Machines Corporation | Decision feedback equalizers, methods, and computer program products for detecting severe error events and preserving equalizer filter characteristics in response thereto |
| US6661837B1 (en) | 1999-03-08 | 2003-12-09 | International Business Machines Corporation | Modems, methods, and computer program products for selecting an optimum data rate using error signals representing the difference between the output of an equalizer and the output of a slicer or detector |
| US6553518B1 (en) | 1999-03-08 | 2003-04-22 | International Business Machines Corporation | Severe error detectors, methods and computer program products that use constellation specific error event thresholds to detect severe error events during demodulation of a signal comprising symbols from a plurality of symbol constellations |
| US6381267B1 (en) | 1999-03-08 | 2002-04-30 | International Business Machines Corporation | Modems, methods, and computer program products for falling back to a lower data rate protocol upon detecting abnormal line conditions during startup |
| US6487243B1 (en) | 1999-03-08 | 2002-11-26 | International Business Machines Corporation | Modems, methods, and computer program products for recovering from errors in a tone reversal sequence between two modems |
| US6574065B1 (en) * | 1999-05-14 | 2003-06-03 | International Business Machines Corporation | Method and apparatus for adaptive resonance mode cancellation servo in a rotating storage system |
| US6661847B1 (en) | 1999-05-20 | 2003-12-09 | International Business Machines Corporation | Systems methods and computer program products for generating and optimizing signal constellations |
| BR0017266A (pt) * | 2000-06-23 | 2003-05-06 | Von Roll Isola Winding Systems | Isolamento para aplicações eletrotécnicas que não produz quaisquer descargas parciais |
| JP2002009675A (ja) * | 2000-06-26 | 2002-01-11 | Nec Corp | 多重化回線用エコー除去方法及び装置 |
| JP2002026692A (ja) | 2000-07-11 | 2002-01-25 | Mitsubishi Electric Corp | アダプティブフィルタおよびアダプティブフィルタのタップ係数更新方法 |
| GB2377349B (en) * | 2001-07-07 | 2004-10-13 | Hewlett Packard Co | Adaptive filter control |
| KR100498465B1 (ko) * | 2002-11-23 | 2005-07-01 | 삼성전자주식회사 | 채널 등화 방법 및 채널 등화기 |
| KR100473609B1 (ko) * | 2002-12-13 | 2005-03-10 | 한국전자통신연구원 | 상호작용 적응형 필터 및 필터링 방법 |
| JP4216107B2 (ja) * | 2003-03-31 | 2009-01-28 | Ｋｄｄｉ株式会社 | アダプティブアレーアンテナシステムおよび重み係数算出制御方法 |
| JP4519593B2 (ja) * | 2004-09-28 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 移動局、受信装置および移動局の受信制御方法 |
| KR100640591B1 (ko) * | 2004-10-23 | 2006-11-01 | 삼성전자주식회사 | 감소된 면적을 가지는 부분 탭 적응 등화기 |
| CN102113215B (zh) * | 2008-07-30 | 2013-12-25 | 微动公司 | 在包括一个或多个数字滤波器的处理系统中优化处理器操作 |
| US8594173B2 (en) * | 2008-08-25 | 2013-11-26 | Dolby Laboratories Licensing Corporation | Method for determining updated filter coefficients of an adaptive filter adapted by an LMS algorithm with pre-whitening |
| US11555945B2 (en) | 2015-04-29 | 2023-01-17 | Climate Llc | Systems, methods, and devices for monitoring weather and field conditions |
| EP3324542B1 (en) * | 2016-11-18 | 2019-10-23 | Nxp B.V. | Adaptive filter with manageable resource sharing |
| US10826616B2 (en) * | 2018-04-06 | 2020-11-03 | Maxlinear, Inc. | Reconfigurable digital predistortion circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2581458B2 (ja) * | 1994-06-15 | 1997-02-12 | 日本電気株式会社 | アダプティブフィルタの適応化方法及び装置 |
| JP2850814B2 (ja) * | 1995-12-15 | 1999-01-27 | 日本電気株式会社 | 適応フィルタによる未知システム同定の方法及び装置 |
| JP2924762B2 (ja) * | 1996-02-28 | 1999-07-26 | 日本電気株式会社 | アダプティブフィルタ及びその適応化方法 |
| US5951626A (en) * | 1997-10-17 | 1999-09-14 | Lucent Technologies Inc. | Adaptive filter |
-
1997
- 1997-05-19 JP JP12814997A patent/JP3185709B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-15 CA CA002237825A patent/CA2237825C/en not_active Expired - Fee Related
- 1998-05-15 US US09/079,720 patent/US6151614A/en not_active Expired - Fee Related
- 1998-05-18 AU AU67060/98A patent/AU734944B2/en not_active Ceased
- 1998-05-18 EP EP98109010A patent/EP0880261A3/en not_active Withdrawn
Non-Patent Citations (1)
| Title |
|---|
| 仙石浩明 他"タップ位置と係数値を同時制御する適応ＦＩＲフィルタの高速収束アルゴリズム"，１９９１年電子情報通信学会春季全国大会講演論文集，［分冊１］（１９９１．３．１５）ｐ．１・２０５ |
Also Published As
| Publication number | Publication date |
|---|---|
| AU6706098A (en) | 1998-11-19 |
| CA2237825A1 (en) | 1998-11-19 |
| CA2237825C (en) | 2001-02-13 |
| EP0880261A3 (en) | 1999-08-11 |
| EP0880261A2 (en) | 1998-11-25 |
| AU734944B2 (en) | 2001-06-28 |
| US6151614A (en) | 2000-11-21 |
| JPH10322245A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3185709B2 (ja) | アダプティブフィルタおよびその適応化方法 | |
| JP2924762B2 (ja) | アダプティブフィルタ及びその適応化方法 | |
| CA2051147C (en) | Echo canceller using impulse response estimating method | |
| JP3566158B2 (ja) | エコーキャンセラ装置 | |
| KR100338656B1 (ko) | 반향 경로 지연 추정 방법 및 장치 | |
| EP0530423B1 (en) | Adaptive echo cancellation method and device for implementing said method | |
| JP2850814B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JP3204151B2 (ja) | 適応フィルタ | |
| JP2581458B2 (ja) | アダプティブフィルタの適応化方法及び装置 | |
| JPH07202765A (ja) | 適応フィルタによるシステム同定の方法および装置 | |
| JP2000196507A (ja) | 多重化回線用エコ―除去の方法及び装置 | |
| EP0126301B1 (en) | Adaptive equalizer for digital signals | |
| JP2540974B2 (ja) | アダプティブ・フィルタ適応化方法及び装置 | |
| EP1054536A2 (en) | Non-recursive adaptive filter, with variable orders of non-linear processing | |
| JP2888121B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JP3180739B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| US7016487B1 (en) | Digital echo cancellation device | |
| JP2002009675A (ja) | 多重化回線用エコー除去方法及び装置 | |
| JP2541378B2 (ja) | アダプティブ・フィルタによる未知システム近似の方法及び装置 | |
| KR0172928B1 (ko) | 고속 적응 채널 등화기 | |
| JP2669291B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JP2569979B2 (ja) | システム特性推定方法及び装置 | |
| KR970009689B1 (ko) | 디엘엠에스(dlms)의 엘엠에스(lms)화 적응알고리즘 및 이를 이용한 디엘엠에스의 엘엠에스화 적응시스템 | |
| JPH06237147A (ja) | アダプティブ・フィルタ適応化方法及び装置 | |
| JP2841952B2 (ja) | エコー消去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |