JPH09232442A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09232442A JPH09232442A JP8033686A JP3368696A JPH09232442A JP H09232442 A JPH09232442 A JP H09232442A JP 8033686 A JP8033686 A JP 8033686A JP 3368696 A JP3368696 A JP 3368696A JP H09232442 A JPH09232442 A JP H09232442A
- Authority
- JP
- Japan
- Prior art keywords
- well region
- pad
- conductivity type
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 素子の本来の電気的特性が得られることが図
れる半導体装置を得る。 【解決手段】 パッド１に針当てを行うと、パッド１を
貫通する穴１ａがあく。パッド１を露出させるために保
護膜３の一部をエッチング除去すると共に、穴１ａを介
して絶縁膜１０もエッチング除去してしまい、最悪の場
合、ウェル領域６まで達する穴１０ａが形成される。ワ
イヤボンディングにより金属配線５が穴１０ａ中にも形
成され、金属配線５とウェル領域６とが電気的に接続さ
れても、金属配線５とウェル領域４とは電気的に接続さ
れない。従って、金属配線５にバイアス電圧を印加して
も、ウェル領域４上のトランジスタ７の本来の電気的特
性が得られる。
れる半導体装置を得る。 【解決手段】 パッド１に針当てを行うと、パッド１を
貫通する穴１ａがあく。パッド１を露出させるために保
護膜３の一部をエッチング除去すると共に、穴１ａを介
して絶縁膜１０もエッチング除去してしまい、最悪の場
合、ウェル領域６まで達する穴１０ａが形成される。ワ
イヤボンディングにより金属配線５が穴１０ａ中にも形
成され、金属配線５とウェル領域６とが電気的に接続さ
れても、金属配線５とウェル領域４とは電気的に接続さ
れない。従って、金属配線５にバイアス電圧を印加して
も、ウェル領域４上のトランジスタ７の本来の電気的特
性が得られる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に針当てによってパッドの損傷
が生じても、素子の本来の電気的特性が得られる半導体
装置及びその製造方法に関する。
その製造方法に関し、特に針当てによってパッドの損傷
が生じても、素子の本来の電気的特性が得られる半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法を説明す
る。まず、図１０を参照して、シリコン等の半導体基板
にウェル領域４を形成し、その上に絶縁膜１０，絶縁膜
１０上にアルミ（Ａｌ）のパッド１を形成した状態で、
パッド１に測定用針２を当てて（以下針当てと称す）、
レーザートリミングを行う。また、ウェル領域４上にト
ランジスタ７が形成されている。
る。まず、図１０を参照して、シリコン等の半導体基板
にウェル領域４を形成し、その上に絶縁膜１０，絶縁膜
１０上にアルミ（Ａｌ）のパッド１を形成した状態で、
パッド１に測定用針２を当てて（以下針当てと称す）、
レーザートリミングを行う。また、ウェル領域４上にト
ランジスタ７が形成されている。
【０００３】
【発明が解決しようとする課題】その針当てにより、図
１１を参照して、パッド１を貫通する穴１ａがあく。次
に図１２を参照して、絶縁膜３を形成する。次に図１３
を参照して、レジスト１４を形成する。次に図１４を参
照して、レジスト１４をマスクとして、パッド１が露出
するように保護膜３をエッチングにより除去する。その
際、穴１ａを介して絶縁膜１０も除去されてしまい、最
悪の場合、ウェル領域４まで達する穴１０ａが形成され
る。次に、図１５を参照して、ワイヤボンディングによ
る金属配線５の形成等のアセンブル工程を行い、半導体
装置が完成する。その金属配線５の形成において、金属
配線５が穴１０ａ中にも形成され、金属配線５とウェル
領域４とが電気的に接続されてしまい、半導体装置中の
素子の本来の電気的特性を得ることができないという問
題点がある。例えば、金属配線５からウェル領域４を介
してトランジスタ７に不適切なバイアス電圧が印加さ
れ、トランジスタ７の本来の電気的特性を得ることがで
きない。
１１を参照して、パッド１を貫通する穴１ａがあく。次
に図１２を参照して、絶縁膜３を形成する。次に図１３
を参照して、レジスト１４を形成する。次に図１４を参
照して、レジスト１４をマスクとして、パッド１が露出
するように保護膜３をエッチングにより除去する。その
際、穴１ａを介して絶縁膜１０も除去されてしまい、最
悪の場合、ウェル領域４まで達する穴１０ａが形成され
る。次に、図１５を参照して、ワイヤボンディングによ
る金属配線５の形成等のアセンブル工程を行い、半導体
装置が完成する。その金属配線５の形成において、金属
配線５が穴１０ａ中にも形成され、金属配線５とウェル
領域４とが電気的に接続されてしまい、半導体装置中の
素子の本来の電気的特性を得ることができないという問
題点がある。例えば、金属配線５からウェル領域４を介
してトランジスタ７に不適切なバイアス電圧が印加さ
れ、トランジスタ７の本来の電気的特性を得ることがで
きない。
【０００４】本発明は、この問題点を解決するためにな
されたものであり、針当てによりウェル領域とパッドに
接続される配線とが電気的に接続されることを防止し
て、素子の本来の電気的特性を得ることが図れる半導体
装置及びその製造方法を得ることを目的とする。
されたものであり、針当てによりウェル領域とパッドに
接続される配線とが電気的に接続されることを防止し
て、素子の本来の電気的特性を得ることが図れる半導体
装置及びその製造方法を得ることを目的とする。
【０００５】
【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、半導体基板と、前記半導体基板上に設
けられた第１導電型のウェル領域と、前記半導体基板上
に設けられた第２導電型のウェル領域と、少なくとも前
記第２導電型のウェル領域上に設けられた絶縁膜と、前
記絶縁膜上に形成されたパッドと、前記パッドに接続さ
れた配線とを備え、前記第１導電型のウェル領域は、素
子が形成された能動領域であり、前記第２導電型のウェ
ル領域は、前記パッドのうち、すくなくともレーザート
リミングの際の針当てを行うパッドの真下に形成されて
いる領域である。
課題解決手段は、半導体基板と、前記半導体基板上に設
けられた第１導電型のウェル領域と、前記半導体基板上
に設けられた第２導電型のウェル領域と、少なくとも前
記第２導電型のウェル領域上に設けられた絶縁膜と、前
記絶縁膜上に形成されたパッドと、前記パッドに接続さ
れた配線とを備え、前記第１導電型のウェル領域は、素
子が形成された能動領域であり、前記第２導電型のウェ
ル領域は、前記パッドのうち、すくなくともレーザート
リミングの際の針当てを行うパッドの真下に形成されて
いる領域である。
【０００６】本発明の請求項２に係る課題解決手段は、
半導体基板を準備する工程と、前記半導体基板上に第１
導電型のウェル領域を形成する工程と、前記半導体基板
上に第２導電型の第１，第２のウェル領域を同時に形成
する工程と、少なくとも前記第２導電型の第２のウェル
領域上に絶縁膜を形成する工程と、前記絶縁膜上にパッ
ドを形成する工程と、前記パッドに針当てを行ってレー
ザートリミングを行う工程と、配線を前記パッドに接続
する工程とを備え、前記第１導電型のウェル領域及び前
記第２導電型の第１のウェル領域は、素子が形成された
能動領域であり、前記第２導電型の第２のウェル領域
は、前記パッドのうち、すくなくとも前記レーザートリ
ミングの際の針当てを行うパッドの真下に形成されてい
る領域である。
半導体基板を準備する工程と、前記半導体基板上に第１
導電型のウェル領域を形成する工程と、前記半導体基板
上に第２導電型の第１，第２のウェル領域を同時に形成
する工程と、少なくとも前記第２導電型の第２のウェル
領域上に絶縁膜を形成する工程と、前記絶縁膜上にパッ
ドを形成する工程と、前記パッドに針当てを行ってレー
ザートリミングを行う工程と、配線を前記パッドに接続
する工程とを備え、前記第１導電型のウェル領域及び前
記第２導電型の第１のウェル領域は、素子が形成された
能動領域であり、前記第２導電型の第２のウェル領域
は、前記パッドのうち、すくなくとも前記レーザートリ
ミングの際の針当てを行うパッドの真下に形成されてい
る領域である。
【０００７】
【発明の実施の形態】図１は本発明の実施の形態におけ
る半導体装置の主要な部分を示す図である。図１におい
て、１はアルミ（Ａｌ）からなりワイヤボンディングさ
れるパッドであるパッド、４はシリコン等の半導体基板
上に形成されたｐ型のウェル領域、６は半導体基板上に
形成されたｎ型のウェル領域、７はウェル領域４上に形
成される素子であるｎチャネルのトランジスタ、１０は
半導体基板とパッド１と間に形成された絶縁膜である。
る半導体装置の主要な部分を示す図である。図１におい
て、１はアルミ（Ａｌ）からなりワイヤボンディングさ
れるパッドであるパッド、４はシリコン等の半導体基板
上に形成されたｐ型のウェル領域、６は半導体基板上に
形成されたｎ型のウェル領域、７はウェル領域４上に形
成される素子であるｎチャネルのトランジスタ、１０は
半導体基板とパッド１と間に形成された絶縁膜である。
【０００８】次に、構成について説明する。まず、半導
体基板上にウェル領域４が設けられている。また、半導
体基板上にウェル領域６が設けられている。ウェル領域
６はパッド１直下に設けられ、ウェル領域４内に島状に
設けられている。ウェル領域６の真上にパッド１が形成
されている。絶縁膜１０はウェル領域４及び６とパッド
１との間に介在している。ウェル領域４は、その領域内
にトランジスタ７等の素子が形成された能動領域であ
る。
体基板上にウェル領域４が設けられている。また、半導
体基板上にウェル領域６が設けられている。ウェル領域
６はパッド１直下に設けられ、ウェル領域４内に島状に
設けられている。ウェル領域６の真上にパッド１が形成
されている。絶縁膜１０はウェル領域４及び６とパッド
１との間に介在している。ウェル領域４は、その領域内
にトランジスタ７等の素子が形成された能動領域であ
る。
【０００９】図１に示す状態から、図１０乃至図１４に
示す工程を行う。その際、針当てにより、パッド１を貫
通する穴１ａがあき、ウェル領域６まで達する穴１０ａ
が形成されたとする。その後、ワイヤボンディングによ
る金等の金属配線５の形成等のアセンブル工程を行う
と、図２に示す部分を有する半導体装置が完成する。
示す工程を行う。その際、針当てにより、パッド１を貫
通する穴１ａがあき、ウェル領域６まで達する穴１０ａ
が形成されたとする。その後、ワイヤボンディングによ
る金等の金属配線５の形成等のアセンブル工程を行う
と、図２に示す部分を有する半導体装置が完成する。
【００１０】図２に示すように、金属配線５とウェル領
域６とが電気的に接続される。しかし、以下に述べるよ
うに、ウェル領域６とウェル領域４とは電気的に接続さ
れないため、金属配線５とウェル領域４とは電気的に接
続されない。従って、ウェル領域４上に形成された素子
の本来の電気的特性を得ることができる。
域６とが電気的に接続される。しかし、以下に述べるよ
うに、ウェル領域６とウェル領域４とは電気的に接続さ
れないため、金属配線５とウェル領域４とは電気的に接
続されない。従って、ウェル領域４上に形成された素子
の本来の電気的特性を得ることができる。
【００１１】例えば、金属配線５からバイアス電圧が印
加されても、ウェル領域４にはそのバイアス電圧が印加
されないため、トランジスタ７の本来の電気的特性を得
ることができる。
加されても、ウェル領域４にはそのバイアス電圧が印加
されないため、トランジスタ７の本来の電気的特性を得
ることができる。
【００１２】詳細に図３及び図４を用いて説明する。図
３及び図４において、１１はウェル領域６のエネルギー
準位、１２はウェル領域４のエネルギー準位、１３はフ
ェルミ準位である。なお、ウェル領域４は０Ｖの電圧が
印加されている。金属配線５に＋側約５Ｖまでバイアス
電圧を印加しても、図３の様に、トランジスタ７のウェ
ル領域４のエネルギー準位は０Ｖを保つ。また、金属配
線５に−側のバイアス電圧を印加しても、図４の様に、
ｐｎ接合は飽和状態となり、トランジスタ７のエネルギ
ー準位は変動しない。従って、トランジスタ７の本来の
電気的特性が得られる。
３及び図４において、１１はウェル領域６のエネルギー
準位、１２はウェル領域４のエネルギー準位、１３はフ
ェルミ準位である。なお、ウェル領域４は０Ｖの電圧が
印加されている。金属配線５に＋側約５Ｖまでバイアス
電圧を印加しても、図３の様に、トランジスタ７のウェ
ル領域４のエネルギー準位は０Ｖを保つ。また、金属配
線５に−側のバイアス電圧を印加しても、図４の様に、
ｐｎ接合は飽和状態となり、トランジスタ７のエネルギ
ー準位は変動しない。従って、トランジスタ７の本来の
電気的特性が得られる。
【００１３】次に、図２に示す部分を有する半導体装置
の製造方法を説明する。まず、図５を参照して、シリコ
ン（ｐ型）基板上に酸化膜８のデポジションを行い、次
に窒化膜９のデポジションを行い、窒化膜９に対して写
真製版及びエッチングを行い、窒化膜９のパターニング
を行う。次にボロン（Ｂ）注入してウェル領域４を形成
する。
の製造方法を説明する。まず、図５を参照して、シリコ
ン（ｐ型）基板上に酸化膜８のデポジションを行い、次
に窒化膜９のデポジションを行い、窒化膜９に対して写
真製版及びエッチングを行い、窒化膜９のパターニング
を行う。次にボロン（Ｂ）注入してウェル領域４を形成
する。
【００１４】次に図６を参照して、窒化膜９直下以外の
酸化膜８を膜厚化し、その後、窒化膜９を除去する。次
に、リン（Ｐ）イオン注入により、ウェル領域６を形成
する。ウェル領域６は、後に図示外のｐチャネルのトラ
ンジスタを形成するためのｎ型のウェル領域（図示せ
ず）と同時に、リン（Ｐ）注入により形成されるので、
その濃度及び深さはｐチャネルのトランジスタのｎ型の
ウェル領域と同じである。
酸化膜８を膜厚化し、その後、窒化膜９を除去する。次
に、リン（Ｐ）イオン注入により、ウェル領域６を形成
する。ウェル領域６は、後に図示外のｐチャネルのトラ
ンジスタを形成するためのｎ型のウェル領域（図示せ
ず）と同時に、リン（Ｐ）注入により形成されるので、
その濃度及び深さはｐチャネルのトランジスタのｎ型の
ウェル領域と同じである。
【００１５】次に図７を参照して、酸化膜８をエッチン
グにより除去する。その後、ウェル領域４上にトランジ
スタ７を形成する。
グにより除去する。その後、ウェル領域４上にトランジ
スタ７を形成する。
【００１６】次に図８を参照して、例えば酸化膜である
ＢＰＳＧ膜等からなる絶縁膜１０を形成する。絶縁膜１
０の膜厚は例えば約１００００オングストロームであ
る。
ＢＰＳＧ膜等からなる絶縁膜１０を形成する。絶縁膜１
０の膜厚は例えば約１００００オングストロームであ
る。
【００１７】次に図９を参照して、アルミ（Ａｌ）をス
パッタした後、写真製版及びエッチングによりパッド１
を形成する。
パッタした後、写真製版及びエッチングによりパッド１
を形成する。
【００１８】その後、プラズマ酸化膜等を用いて保護膜
３を形成して、パッド１が露出するように保護膜３の一
部を写真製版及びエッチングにより除去する。即ち図１
０〜図１４と同様の工程を行う。次に、ワイヤボンディ
ングによる金属配線５の形成等のアセンブル工程を行い
図２に示す部分を有する半導体装置が完成する。
３を形成して、パッド１が露出するように保護膜３の一
部を写真製版及びエッチングにより除去する。即ち図１
０〜図１４と同様の工程を行う。次に、ワイヤボンディ
ングによる金属配線５の形成等のアセンブル工程を行い
図２に示す部分を有する半導体装置が完成する。
【００１９】本実施の形態では、パッド１真下の半導体
基板内に、ウェル領域４とは電気的に独立しているウェ
ル領域６を設けることにより、レーザートリミング時の
針当てが原因で、ワイヤボンディング時の金属配線５と
半導体基板（ウェル領域６）とが電気的に接続されて
も、半導体基板（ウェル領域４）上の素子の本来の電気
的特性が得られる。
基板内に、ウェル領域４とは電気的に独立しているウェ
ル領域６を設けることにより、レーザートリミング時の
針当てが原因で、ワイヤボンディング時の金属配線５と
半導体基板（ウェル領域６）とが電気的に接続されて
も、半導体基板（ウェル領域４）上の素子の本来の電気
的特性が得られる。
【００２０】なお、ウェル領域４はｐ型，ウェル領域６
はｎ型であるが、ウェル領域４をｎ型，ウェル領域６を
ｐ型としてもよい。
はｎ型であるが、ウェル領域４をｎ型，ウェル領域６を
ｐ型としてもよい。
【００２１】また、ウェル領域６は半導体装置の全ての
パッド１真下に形成されていてもよいし、針当てを行う
パッド１のみの真下に形成されていてもよい。
パッド１真下に形成されていてもよいし、針当てを行う
パッド１のみの真下に形成されていてもよい。
【００２２】
【発明の効果】本発明請求項１によると、針当てにより
パッドに穴があいて、パッドに接続される配線と第２導
電型のウェル領域とが電気的に接続されても、第１導電
型のウェル領域は配線の電気的な影響を受けないため、
例えば第１導電型のウェル領域上に形成される素子の本
来の電気的特性が得られるという効果を奏す。
パッドに穴があいて、パッドに接続される配線と第２導
電型のウェル領域とが電気的に接続されても、第１導電
型のウェル領域は配線の電気的な影響を受けないため、
例えば第１導電型のウェル領域上に形成される素子の本
来の電気的特性が得られるという効果を奏す。
【００２３】本発明請求項２によると、針当てによりパ
ッドに穴があいて、パッドに接続される配線と第２導電
型の第２のウェル領域とが電気的に接続されても、第１
導電型のウェル領域は配線の電気的な影響を受けないた
め、例えば第１導電型のウェル領域上の素子の本来の電
気的特性が得られる半導体装置が得られ、さらに第２導
電型の第２のウェル領域は、能動領域である第２導電型
の第１のウェル領域と同時に形成できるという効果を奏
す。
ッドに穴があいて、パッドに接続される配線と第２導電
型の第２のウェル領域とが電気的に接続されても、第１
導電型のウェル領域は配線の電気的な影響を受けないた
め、例えば第１導電型のウェル領域上の素子の本来の電
気的特性が得られる半導体装置が得られ、さらに第２導
電型の第２のウェル領域は、能動領域である第２導電型
の第１のウェル領域と同時に形成できるという効果を奏
す。
【図１】 本発明の実施の形態における半導体装置の主
要部を示す図である。
要部を示す図である。
【図２】 本発明の実施の形態における半導体装置の一
部を示す図である。
部を示す図である。
【図３】 本発明の実施の形態における半導体装置のエ
ネルギー準位図である。
ネルギー準位図である。
【図４】 本発明の実施の形態における半導体装置のエ
ネルギー準位図である。
ネルギー準位図である。
【図５】 本発明の実施の形態における半導体装置の製
造方法を示す図である。
造方法を示す図である。
【図６】 本発明の実施の形態における半導体装置の製
造方法を示す図である。
造方法を示す図である。
【図７】 本発明の実施の形態における半導体装置の製
造方法を示す図である。
造方法を示す図である。
【図８】 本発明の実施の形態における半導体装置の製
造方法を示す図である。
造方法を示す図である。
【図９】 本発明の実施の形態における半導体装置の製
造方法を示す図である。
造方法を示す図である。
【図１０】 従来の半導体装置の製造方法を示す図であ
る。
る。
【図１１】 従来の半導体装置の製造方法を示す図であ
る。
る。
【図１２】 従来の半導体装置の製造方法を示す図であ
る。
る。
【図１３】 従来の半導体装置の製造方法を示す図であ
る。
る。
【図１４】 従来の半導体装置の製造方法を示す図であ
る。
る。
【図１５】 従来の半導体装置の主要部を示す図であ
る。
る。
１ パッド、１ａ 穴、２ 測定用針、３ 保護膜、４
ウェル領域、５ 金属配線、６ ウェル領域、７ Ｎ
ｃｈトランジスタ、８ 酸化膜、９ 窒化膜、１０ 絶
縁膜、１０ａ 穴、１１ エネルギーバンド、１２ エ
ネルギーバンド、１３ フェルミ準位。
ウェル領域、５ 金属配線、６ ウェル領域、７ Ｎ
ｃｈトランジスタ、８ 酸化膜、９ 窒化膜、１０ 絶
縁膜、１０ａ 穴、１１ エネルギーバンド、１２ エ
ネルギーバンド、１３ フェルミ準位。
Claims (2)
- 【請求項１】 半導体基板と、 前記半導体基板上に設けられた第１導電型のウェル領域
と、 前記半導体基板上に設けられた第２導電型のウェル領域
と、 少なくとも前記第２導電型のウェル領域上に設けられた
絶縁膜と、 前記絶縁膜上に形成されたパッドと、 前記パッドに接続された配線と、を備え、 前記第１導電型のウェル領域は、素子が形成された能動
領域であり、 前記第２導電型のウェル領域は、前記パッドのうち、す
くなくともレーザートリミングの際の針当てを行うパッ
ドの真下に形成されている領域である半導体装置。 - 【請求項２】 半導体基板を準備する工程と、 前記半導体基板上に第１導電型のウェル領域を形成する
工程と、 前記半導体基板上に第２導電型の第１，第２のウェル領
域を同時に形成する工程と、 少なくとも前記第２導電型の第２のウェル領域上に絶縁
膜を形成する工程と、 前記絶縁膜上にパッドを形成する工程と、 前記パッドに針当てを行ってレーザートリミングを行う
工程と、 配線を前記パッドに接続する工程と、を備え、 前記第１導電型のウェル領域及び前記第２導電型の第１
のウェル領域は、素子が形成された能動領域であり、 前記第２導電型の第２のウェル領域は、前記パッドのう
ち、すくなくとも前記レーザートリミングの際の針当て
を行うパッドの真下に形成されている領域である半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033686A JPH09232442A (ja) | 1996-02-21 | 1996-02-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033686A JPH09232442A (ja) | 1996-02-21 | 1996-02-21 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232442A true JPH09232442A (ja) | 1997-09-05 |
Family
ID=12393321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8033686A Pending JPH09232442A (ja) | 1996-02-21 | 1996-02-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232442A (ja) |
-
1996
- 1996-02-21 JP JP8033686A patent/JPH09232442A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4612083A (en) | Process of fabricating three-dimensional semiconductor device | |
| JP2566202B2 (ja) | 半導体素子とその製法 | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPH06177242A (ja) | 半導体集積回路装置 | |
| JPH09232442A (ja) | 半導体装置及びその製造方法 | |
| JPH0510827B2 (ja) | ||
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| KR0169471B1 (ko) | 바이폴라 범프 트랜지스터 및 그 제조 방법 | |
| JP3351100B2 (ja) | 半導体装置の製造方法 | |
| JPH09102604A (ja) | 半導体装置 | |
| JP2835398B2 (ja) | 電界効果トランジスタの製法 | |
| JPH0366815B2 (ja) | ||
| JP2933394B2 (ja) | 半導体素子の特性測定方法 | |
| JPS60144972A (ja) | 半導体装置 | |
| JPH0855999A (ja) | 半導体装置 | |
| JPS6124245A (ja) | 半導体装置 | |
| JP3316411B2 (ja) | 半導体集積回路装置 | |
| JP3017049B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60111950A (ja) | 半導体イオンセンサの製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH10163332A (ja) | 半導体装置およびその製造方法 | |
| JPH10256267A (ja) | 半導体集積回路装置 | |
| KR19990004426A (ko) | 반도체 소자의 콘택 형성 방법 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPH01248560A (ja) | 半導体装置の製造方法 |