JPH09231203A - ベクトルストア追い越し制御回路 - Google Patents
ベクトルストア追い越し制御回路Info
- Publication number
- JPH09231203A JPH09231203A JP3979896A JP3979896A JPH09231203A JP H09231203 A JPH09231203 A JP H09231203A JP 3979896 A JP3979896 A JP 3979896A JP 3979896 A JP3979896 A JP 3979896A JP H09231203 A JPH09231203 A JP H09231203A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector store
- area
- holding
- pipeline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 ベクトルストア命令に対するロード系命令の
追い越しチェックをパイプラインで行うことにより、命
令発行、メモリアクセスの高速化を図る。 【解決手段】 メモリリクエスト受付レジスタ２は、命
令発行部１から発行されたメモリリクエストを受け付け
る。この受け付けた命令がベクトルストア命令の場合
に、ベクトルストア命令保持手段３，４でベクトルスト
ア命令を受け付け、また、後続命令保持手段５でベクト
ルストア命令を除いた命令を受け付ける。アクセス領域
計算パイプライン手段６は、各リクエストのアドレスの
領域計算をパイプラインで行う。領域保持レジスタ手段
８，９，１０は、計算されたリクエストのアドレスの領
域を保持し、追い越しチェック判定手段１１は、ロード
系命令がベクトルストア命令を追い越すことができるか
をチェックする。選択手段１２は、この結果により後続
のロード系命令を先にメモリリクエストへ送出する。
追い越しチェックをパイプラインで行うことにより、命
令発行、メモリアクセスの高速化を図る。 【解決手段】 メモリリクエスト受付レジスタ２は、命
令発行部１から発行されたメモリリクエストを受け付け
る。この受け付けた命令がベクトルストア命令の場合
に、ベクトルストア命令保持手段３，４でベクトルスト
ア命令を受け付け、また、後続命令保持手段５でベクト
ルストア命令を除いた命令を受け付ける。アクセス領域
計算パイプライン手段６は、各リクエストのアドレスの
領域計算をパイプラインで行う。領域保持レジスタ手段
８，９，１０は、計算されたリクエストのアドレスの領
域を保持し、追い越しチェック判定手段１１は、ロード
系命令がベクトルストア命令を追い越すことができるか
をチェックする。選択手段１２は、この結果により後続
のロード系命令を先にメモリリクエストへ送出する。
Description
【０００１】
【発明の属する技術分野】本発明は、ベクトル処理装置
に関し、特にベクトルストア追い越し制御回路に関す
る。
に関し、特にベクトルストア追い越し制御回路に関す
る。
【０００２】
【従来の技術】一般に、命令処理の高速化を目的とした
ベクトル処理装置においては、メモリアクセス系の命令
で、先行するベクトルストア命令の領域に後続のロード
系の命令のアクセス領域が重なっていない場合、後続の
ロード系命令に先にメモリアクセスを実行させ、メモリ
アクセスの高速化を図るというベクトルストア追い越し
制御が行われている。
ベクトル処理装置においては、メモリアクセス系の命令
で、先行するベクトルストア命令の領域に後続のロード
系の命令のアクセス領域が重なっていない場合、後続の
ロード系命令に先にメモリアクセスを実行させ、メモリ
アクセスの高速化を図るというベクトルストア追い越し
制御が行われている。
【０００３】従来のこの種のベクトルストア命令追い越
し制御は、例えば、特開平０４−１８２７７７や特開平
０４−１８２７７８に記載されているように、命令発行
部から命令を受け付け、メモリへのアクセスする領域を
ベクトルストア命令とロード系命令別々に計算し、追い
越すことができるかどうかの判定を下している。この場
合、追い越し判断の対象とするベクトルストア命令を複
数個とするならば、それだけの個数のアクセス領域計算
回路が必要となる。
し制御は、例えば、特開平０４−１８２７７７や特開平
０４−１８２７７８に記載されているように、命令発行
部から命令を受け付け、メモリへのアクセスする領域を
ベクトルストア命令とロード系命令別々に計算し、追い
越すことができるかどうかの判定を下している。この場
合、追い越し判断の対象とするベクトルストア命令を複
数個とするならば、それだけの個数のアクセス領域計算
回路が必要となる。
【０００４】図３は、このような従来例のタイミングチ
ャートでおり、メモリリクエストＡに対する領域計算及
び追い越しチェックが終了した後に、次のメモリリクエ
ストＢを受け付けている様子を明示している。
ャートでおり、メモリリクエストＡに対する領域計算及
び追い越しチェックが終了した後に、次のメモリリクエ
ストＢを受け付けている様子を明示している。
【０００５】
【発明が解決しようとする課題】上述した従来のベクト
ルストア追い越し制御回路では、第１に、追い越しを行
うには命令発行部から命令を受け付け、メモリへのアク
セスする領域を計算し、追い越すことができるかどうか
の判定を下す必要があるため、命令発行部からの命令の
発行間隔は最速でも追い越し判定が終了してからとな
り、引き続くメモリアクセス系命令の発行間隔が空いて
しまうという欠点があり、第２に、連続して命令発行部
からリクエストを発行した場合、領域計算のためのハー
ドウェアが増加するという欠点もある。
ルストア追い越し制御回路では、第１に、追い越しを行
うには命令発行部から命令を受け付け、メモリへのアク
セスする領域を計算し、追い越すことができるかどうか
の判定を下す必要があるため、命令発行部からの命令の
発行間隔は最速でも追い越し判定が終了してからとな
り、引き続くメモリアクセス系命令の発行間隔が空いて
しまうという欠点があり、第２に、連続して命令発行部
からリクエストを発行した場合、領域計算のためのハー
ドウェアが増加するという欠点もある。
【０００６】本発明のベクトルストア追い越し制御回路
は、命令の領域計算及び追い越し判定を、例えばパイプ
ライン化することにより、追い越しチェックの結果が出
るのを待つことなく、命令発行部からの命令の発行を連
続して行うことを可能とし、命令発行、メモリアクセス
の高速化を図ること、及び領域計算時にハードウェア量
の削減を目的としている。
は、命令の領域計算及び追い越し判定を、例えばパイプ
ライン化することにより、追い越しチェックの結果が出
るのを待つことなく、命令発行部からの命令の発行を連
続して行うことを可能とし、命令発行、メモリアクセス
の高速化を図ること、及び領域計算時にハードウェア量
の削減を目的としている。
【０００７】
【課題を解決するための手段】本発明のベクトルストア
追い越し制御回路は、少なくとも一つのベクトルストア
命令に対する後続のロード系命令のメモリアクセスに関
する追い越しチェックの結果を待つことなく、後続のメ
モリリクエストを受け付けることができることを特徴と
する。
追い越し制御回路は、少なくとも一つのベクトルストア
命令に対する後続のロード系命令のメモリアクセスに関
する追い越しチェックの結果を待つことなく、後続のメ
モリリクエストを受け付けることができることを特徴と
する。
【０００８】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【０００９】図１に本発明の一実施例を示し、命令発行
部１，リクエスト受付レジスタ２，２つのベクトルスト
ア命令保持レジスタ３，４，後続命令保持手段５，アク
セス領域計算パイプライン手段６，命令パイプライン保
持手段７，３つの領域保持レジスタ８，９，１０，追い
越しチェック判定手段１１および選択手段１２から構成
されている。
部１，リクエスト受付レジスタ２，２つのベクトルスト
ア命令保持レジスタ３，４，後続命令保持手段５，アク
セス領域計算パイプライン手段６，命令パイプライン保
持手段７，３つの領域保持レジスタ８，９，１０，追い
越しチェック判定手段１１および選択手段１２から構成
されている。
【００１０】リクエスト受付レジスタ２は、命令発行部
１から発行されたメモリリクエストを信号線１００を介
して受け付ける。メモリリクエスト受付レジスタ２によ
り受け付けたリクエストがベクトルストア命令の場合
（この判断回路は図示省略）は、信号線１０１を介して
ベクトルストア命令保持レジスタ３と４により保持す
る。すなわち、ベクトルストア命令２個について追い越
し制御の対象にできる。また、ベクトルストア命令を除
いた後続のリクエストは、信号線１０１を介して後続命
令保持手段５により保持する。
１から発行されたメモリリクエストを信号線１００を介
して受け付ける。メモリリクエスト受付レジスタ２によ
り受け付けたリクエストがベクトルストア命令の場合
（この判断回路は図示省略）は、信号線１０１を介して
ベクトルストア命令保持レジスタ３と４により保持す
る。すなわち、ベクトルストア命令２個について追い越
し制御の対象にできる。また、ベクトルストア命令を除
いた後続のリクエストは、信号線１０１を介して後続命
令保持手段５により保持する。
【００１１】アクセス領域計算パイプライン手段６は信
号線１０２、及び信号線１０３を介して、ベクトルスト
ア命令保持レジスタ３，４から送出されるベクトルスト
ア命令と、信号線１０４を介して後続命令保持手段５か
ら送出されるベクトルロード命令の、リクエストのアド
レスの領域計算をパイプラインで行う。この領域計算
は、各命令における先頭アドレス＋（ベクトル要素数−
１）×ベクトル要素間ディスタンスである。
号線１０２、及び信号線１０３を介して、ベクトルスト
ア命令保持レジスタ３，４から送出されるベクトルスト
ア命令と、信号線１０４を介して後続命令保持手段５か
ら送出されるベクトルロード命令の、リクエストのアド
レスの領域計算をパイプラインで行う。この領域計算
は、各命令における先頭アドレス＋（ベクトル要素数−
１）×ベクトル要素間ディスタンスである。
【００１２】各領域保持レジスタ８，９はアクセス領域
計算パイプライン手段６により領域計算をおこなったリ
クエストベクトルストア命令のアドレスを信号線１０
５，１０６を介して受け、保持する。また、信号線１０
７を介して、後続のベクトルロード命令のアドレスを領
域保持レジスタ１０で保持する。
計算パイプライン手段６により領域計算をおこなったリ
クエストベクトルストア命令のアドレスを信号線１０
５，１０６を介して受け、保持する。また、信号線１０
７を介して、後続のベクトルロード命令のアドレスを領
域保持レジスタ１０で保持する。
【００１３】追い越しチェック判定手段１１は、信号線
１１１，１１２を介して送出される領域保持レジスタ
８，９で保持したベクトルストア命令のアドレスと、信
号線１１３を介して送出される領域保持レジスタ１０で
保持した後続のロード系命令のアドレスとを比較し、ロ
ード系命令がベクトルストア命令を追い越すことができ
るかをチェックする。
１１１，１１２を介して送出される領域保持レジスタ
８，９で保持したベクトルストア命令のアドレスと、信
号線１１３を介して送出される領域保持レジスタ１０で
保持した後続のロード系命令のアドレスとを比較し、ロ
ード系命令がベクトルストア命令を追い越すことができ
るかをチェックする。
【００１４】一方、命令パイプライン保持手段７は、信
号線１０４を介して送出されるロード系命令を、アクセ
ス領域系さパイプライン手段６、及び追い越しチェック
判定手段１１によりアドレス計算、判定チェックを行っ
ている間、パイプラインで保持する。ここでは領域計
算、追い越しチェック判定までに４Ｔかかるものとして
いるため、命令パイプライン保持手段７は４段のレジス
タ構成としている。
号線１０４を介して送出されるロード系命令を、アクセ
ス領域系さパイプライン手段６、及び追い越しチェック
判定手段１１によりアドレス計算、判定チェックを行っ
ている間、パイプラインで保持する。ここでは領域計
算、追い越しチェック判定までに４Ｔかかるものとして
いるため、命令パイプライン保持手段７は４段のレジス
タ構成としている。
【００１５】選択手段１２は、信号線１０１を介してリ
クエスト受付レジスタ２より送出されるメモリリクエス
トと、信号線１１４を介して送出されるロード系リクエ
ストと、信号線１０２，１０３を介して送出されるベク
トルストア命令とを、追い越しチェック判定手段１１に
より追い越しが可能かどうかの制御信号（信号線１１５
による）により、信号線１１６により送出されるメモリ
リクエストを選択するセレクタである。
クエスト受付レジスタ２より送出されるメモリリクエス
トと、信号線１１４を介して送出されるロード系リクエ
ストと、信号線１０２，１０３を介して送出されるベク
トルストア命令とを、追い越しチェック判定手段１１に
より追い越しが可能かどうかの制御信号（信号線１１５
による）により、信号線１１６により送出されるメモリ
リクエストを選択するセレクタである。
【００１６】次に、本実施例の動作について図２に示す
タイミングチャートに沿って、説明する。
タイミングチャートに沿って、説明する。
【００１７】リクエスト受付レジスタ２は、信号線１０
０を介して、命令発行部１から発行されたメモリアクセ
スリクエストＡ，Ｂ，Ｃを順次受け付ける。受け付たリ
クエストＡがベクトルストア命令の場合は、信号線１０
１を介してベクトルストア命令保持レジスタ３で保持す
る。連続してベクトルストア命令Ｂをリクエスト受付レ
ジスタ２で受け付けた場合は信号線１０１を介してベク
トルストア命令保持レジスタ４で受け付ける。ベクトル
ストア命令を除いた後続のメモリアクセスリクエストＣ
は、信号線１０１を介して後続命令保持手段５で保持す
る。
０を介して、命令発行部１から発行されたメモリアクセ
スリクエストＡ，Ｂ，Ｃを順次受け付ける。受け付たリ
クエストＡがベクトルストア命令の場合は、信号線１０
１を介してベクトルストア命令保持レジスタ３で保持す
る。連続してベクトルストア命令Ｂをリクエスト受付レ
ジスタ２で受け付けた場合は信号線１０１を介してベク
トルストア命令保持レジスタ４で受け付ける。ベクトル
ストア命令を除いた後続のメモリアクセスリクエストＣ
は、信号線１０１を介して後続命令保持手段５で保持す
る。
【００１８】アクセス領域計算パイプライン手段６に、
信号線１０２，１０３，１０４を介してベクトルストア
命令保持レジスタ３，４及び後続命令保持手段５でリク
エストを受け付けた順序でリクエストのアドレスを受け
付け、パイプラインでアクセス領域の計算を行う。アク
セス領域の計算を行ったアドレスを信号線１０５，１０
６を介してベクトルストア命令領域保持レジスタ８，９
にベクトルストア命令（Ａ，Ｂ）のアドレスを、また信
号線１０７を介して後続のメモリリクエストＣのアドレ
スを領域保持レジスタ１０で受け付ける。
信号線１０２，１０３，１０４を介してベクトルストア
命令保持レジスタ３，４及び後続命令保持手段５でリク
エストを受け付けた順序でリクエストのアドレスを受け
付け、パイプラインでアクセス領域の計算を行う。アク
セス領域の計算を行ったアドレスを信号線１０５，１０
６を介してベクトルストア命令領域保持レジスタ８，９
にベクトルストア命令（Ａ，Ｂ）のアドレスを、また信
号線１０７を介して後続のメモリリクエストＣのアドレ
スを領域保持レジスタ１０で受け付ける。
【００１９】一方、アクセス領域計算パイプライン手段
６によりアドレスの領域計算を行っているベクトルスト
ア命令を除く後続命令保持手段５で保持されているリク
エストＣを、信号線１０４を介して命令パイプライン保
持手段７でパイプラインで保持する。
６によりアドレスの領域計算を行っているベクトルスト
ア命令を除く後続命令保持手段５で保持されているリク
エストＣを、信号線１０４を介して命令パイプライン保
持手段７でパイプラインで保持する。
【００２０】追い越しチェック判定手段１１により、後
続のベクトルストア命令以外のリクエストＣのアドレス
領域と、ベクトルストア命令Ａ，Ｂのアドレス領域との
チェックを行い、もし、後続のベクトルストア命令以外
のリクエストＣが追い越し可能なときは、命令パイプラ
イン保持手段７で保持しているリクエストＣを信号線１
１４を介して、選択手段１２で選択し、リクエストを信
号線１１６を介して送出する。追い越しが不可能なとき
は、信号線１０２、１０３を介して、ベクトルストア命
令保持レジスタ３，４で保持しているベクトルストア命
令を選択手段１２で選択して、信号線１１６を介して送
出する。
続のベクトルストア命令以外のリクエストＣのアドレス
領域と、ベクトルストア命令Ａ，Ｂのアドレス領域との
チェックを行い、もし、後続のベクトルストア命令以外
のリクエストＣが追い越し可能なときは、命令パイプラ
イン保持手段７で保持しているリクエストＣを信号線１
１４を介して、選択手段１２で選択し、リクエストを信
号線１１６を介して送出する。追い越しが不可能なとき
は、信号線１０２、１０３を介して、ベクトルストア命
令保持レジスタ３，４で保持しているベクトルストア命
令を選択手段１２で選択して、信号線１１６を介して送
出する。
【００２１】ベクトルストア命令保持レジスタ３，４及
び後続命令保持手段５にリクエストが１つも無い場合
は、リクエスト受付レジスタ１で受け付けたリクエスト
を信号線１０１を介して、選択手段１２で直接選択し送
出する。
び後続命令保持手段５にリクエストが１つも無い場合
は、リクエスト受付レジスタ１で受け付けたリクエスト
を信号線１０１を介して、選択手段１２で直接選択し送
出する。
【００２２】以上のようにして、命令発行部１からのリ
クエストの発行を連続で行い、ベクトルストア命令の追
い越しチェックが連続で行うことができる。
クエストの発行を連続で行い、ベクトルストア命令の追
い越しチェックが連続で行うことができる。
【００２３】なお、本実施例では、追い越しの対象とす
るベクトルストア命令を２個としているが、任意の個数
ｎであってもよい。その場合には、ベクトルストア命令
保持レジスタはｎ個となり、また領域保持レジスタも
（ｎ＋１）個となる。
るベクトルストア命令を２個としているが、任意の個数
ｎであってもよい。その場合には、ベクトルストア命令
保持レジスタはｎ個となり、また領域保持レジスタも
（ｎ＋１）個となる。
【００２４】
【発明の効果】本発明の第１の効果は、メモリアクセス
を行うリクエストにおいて、追い越しチェックをパイプ
ラインで行う構成としたため、追い越しチェックの結果
を待つことなく命令発行が可能となるので、メモリアク
セスにおける性能が向上することである。また、第２の
効果は、パイプラインで領域計算を行うため、１つの領
域計算手段だけで領域の計算を行うことができるため、
追い越しチェック回路のＨＷ量の削減に効果がある。
を行うリクエストにおいて、追い越しチェックをパイプ
ラインで行う構成としたため、追い越しチェックの結果
を待つことなく命令発行が可能となるので、メモリアク
セスにおける性能が向上することである。また、第２の
効果は、パイプラインで領域計算を行うため、１つの領
域計算手段だけで領域の計算を行うことができるため、
追い越しチェック回路のＨＷ量の削減に効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の実施例のタイミングチャートである。
【図３】従来例のタイミングチャートである。
１ 命令発行部 ２ リクエスト受付レジスタ ３ ベクトルストア命令保持レジスタ ４ ベクトルストア命令保持レジスタ ５ 後続命令保持手段 ６ アクセス領域計算パイプライン手段 ７ 命令パイプライン保持手段 ８ 領域保持レジスタ ９ 領域保持レジスタ １０ 領域保持レジスタ １１ 追い越しチェック判定手段 １２ 選択手段。
Claims (3)
- 【請求項１】 少なくとも一つのベクトルストア命令に
対する後続のロード系命令のメモリアクセスに関する追
い越しチェックの結果を待つことなく、後続のメモリリ
クエストを受け付けることができることを特徴とするベ
クトルストア追い越し制御回路。 - 【請求項２】 前記追い越しチェックをパイプラインに
より行うことを特徴とする請求項１記載のベクトルスト
ア追い超し制御回路。 - 【請求項３】 先行するベクトルストア命令の領域に後
続のロード系の命令のアクセス領域が重なっていない場
合、後続のロード系命令に先にメモリアクセうを行わせ
るベクトルストア追い越し制御回路において、 命令発行部から発行されたメモリリクエストを受け付け
るリクエスト受付手段と、 前記リクエスト受付手段が受け付けたリクエストのうち
ベクトルストア命令だけを保持する少なくとも一つのベ
クトルストア命令保持手段と、 ベクトルストア命令を除いた後続の命令を保持する後続
命令保持手段と、 前記ベクトルストア命令保持手段に保持されてるベクト
ルストア命令と前記後続命令保持手段に保持されている
ロード系命令のそれぞれのアドレスの領域計算をパイプ
ラインで行うアクセス領域計算パイプライン手段と、 該アクセス領域計算パイプライン手段によりアドレスの
領域計算を行ったベクトルストア命令と後続のロード系
命令との領域をそれぞれ保持する領域保持手段と、 該領域保持手段で保持したアドレスにより、ベクトルス
トア命令が後続のロード系命令を追い越すことができる
ことをパイプラインで検出する追い越しチェック判定手
段と、 前記領域計算及び前記追い越しチェック中のリクエスト
をパイプラインで保持する命令パイプライン保持手段
と、 前記追い超しチェックの結果によって、前記ベクトルス
トア命令保持手段、前記命令パイプライン保持手段及び
前記リクエスト受付手段のうちのいずれかから、メモリ
へアクセスするリクエストを選択する選択手段を有する
ことを特徴とする請求項２記載のベクトルストア命令追
い越し制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3979896A JPH09231203A (ja) | 1996-02-27 | 1996-02-27 | ベクトルストア追い越し制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3979896A JPH09231203A (ja) | 1996-02-27 | 1996-02-27 | ベクトルストア追い越し制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09231203A true JPH09231203A (ja) | 1997-09-05 |
Family
ID=12562985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3979896A Pending JPH09231203A (ja) | 1996-02-27 | 1996-02-27 | ベクトルストア追い越し制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09231203A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6986027B2 (en) * | 2000-05-26 | 2006-01-10 | International Business Machines Corporation | Universal load address/value prediction using stride-based pattern history and last-value prediction in a two-level table scheme |
| US7526629B2 (en) | 2004-02-23 | 2009-04-28 | Nec Corporation | Vector processing apparatus with overtaking function to change instruction execution order |
| JP2010198439A (ja) * | 2009-02-26 | 2010-09-09 | Nec Corp | ベクトル命令間追い越し判定装置と方法 |
-
1996
- 1996-02-27 JP JP3979896A patent/JPH09231203A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6986027B2 (en) * | 2000-05-26 | 2006-01-10 | International Business Machines Corporation | Universal load address/value prediction using stride-based pattern history and last-value prediction in a two-level table scheme |
| US7526629B2 (en) | 2004-02-23 | 2009-04-28 | Nec Corporation | Vector processing apparatus with overtaking function to change instruction execution order |
| JP2010198439A (ja) * | 2009-02-26 | 2010-09-09 | Nec Corp | ベクトル命令間追い越し判定装置と方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7260706B2 (en) | Branch misprediction recovery using a side memory | |
| JP3205989B2 (ja) | 情報処理システム | |
| JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
| EP0331191B1 (en) | Information processing system capable of carrying out advanced execution | |
| JP3789320B2 (ja) | ベクトル処理装置及び該装置を用いた追い越し制御方法 | |
| JPH10143365A (ja) | 並列処理装置及びその命令発行方式 | |
| JPH09231203A (ja) | ベクトルストア追い越し制御回路 | |
| JPH06214875A (ja) | 記憶制御装置 | |
| JP3698027B2 (ja) | ベクトル収集・拡散命令実行順序制御装置 | |
| JP2731761B2 (ja) | ネットワーク制御装置 | |
| JPH02126365A (ja) | 情報処理装置 | |
| JP3005456B2 (ja) | ベクトル処理装置 | |
| EP0700005A1 (en) | Vector data bypass mechanism for vector computer | |
| JP2695558B2 (ja) | 主記憶制御装置のメモリアクセス制御方式 | |
| JPH10333979A (ja) | バンクアクセス制御方式 | |
| JP3123946B2 (ja) | マイクロコンピュータ | |
| JPH04205448A (ja) | 情報処理装置 | |
| JPS60105050A (ja) | パイプライン制御方式 | |
| JPH08272775A (ja) | ベクトル処理装置 | |
| JP2925842B2 (ja) | パイプライン処理装置 | |
| JP2549410B2 (ja) | 主記憶参照順序制御方式 | |
| JPH10269199A (ja) | 命令追い越し処理回路 | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| US7124281B1 (en) | Processing system having sequential address indicator signals | |
| JPS6126104B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990316 |