JPH09223816A

JPH09223816A - 半導体受光素子

Info

Publication number: JPH09223816A
Application number: JP8029564A
Authority: JP
Inventors: Tadayoshi Murakami; 忠良村上; Seiji Sakata; 成司坂田; Mikio Kyomasu; 幹雄京増; Sadahisa Warashina; 禎久藁科; Koji Oba; 公嗣大場
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1996-02-16
Filing date: 1996-02-16
Publication date: 1997-08-26

Abstract

(57)【要約】【課題】受光して光電流が流れた場合であっても電圧
降下が発生することなく高速応答性を有する半導体受光
素子を提供する。【解決手段】３−５族化合物半導体からなるｎ型導電
性半導体層２２上にノンドープ光吸収半導体層２３とｎ
型導電性半導体層２４とが順次積層され、そのｎ型導電
性半導体層２４の所定領域にｐ型不純物拡散領域２５が
形成され、ｐ型不純物拡散領域２５に接続する電極２７
とｎ型導電性半導体層２４に接続する電極２８とが形成
される。ｐ型不純物拡散領域２５とノンドープ光吸収半
導体層２３とｎ型導電性半導体層２２とから、ｐｉｎフ
ォトダイオードが形成され、ｎ型導電性半導体層２４と
電極２８とから、ショットキ接合ダイオードが形成され
る。ｐｉｎフォトダイオードに逆バイアス電圧が印加さ
れ、ショットキ接合ダイオードに順バイアス電圧が印加
されると、入射した光はｐｉｎフォトダイオードによっ
て受光され光電流が発生する。この光電流はショットキ
接合ダイオードを順方向に流れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光信号を高速に受
光する半導体受光素子に関するものであり、特に高速光
通信に用いるのに好適なものである。

【０００２】

【従来の技術】今日の光通信における情報伝送量はます
ます増大しているが、これに伴い光通信速度の高速化が
望まれている。従来より光通信における光受信用デバイ
スとして、波長１０００ｎｍから１６００ｎｍの光に感
度を有するｐｉｎフォトダイオードが用いられており、
このｐｉｎフォトダイオードの応答性も更なる高速化が
望まれている。

【０００３】このｐｉｎフォトダイオードの応答特性
は、ＣＲ時定数とｐｉｎフォトダイオード中のキャリア
の走行時間とに大きく依存し、高速化を実現するための
一つの対策として、容量Ｃを低減することが必要であ
る。ｐｉｎフォトダイオードにおける容量は、ｐｉｎ接
合部における容量とワイヤボンディングパッド部に生じ
る容量とからなるので、これらの容量を低減するには、
それぞれの面積を小さくすればよい。

【０００４】しかしながら、表面入射型ｐｉｎフォトダ
イオードにあっては、ｐｉｎ接合部とは別にワイヤボン
ディングパッド部を形成することが必要であり、ワイヤ
ボンディングのボールサイズの小型化には限界があるた
め、ワイヤボンディングパッド部の面積の小型化にも限
界がある。このような事情から、表面入射型ｐｉｎフォ
トダイオードでは、容量を充分に低減することができ
ず、応答特性の高速化にも限界があった。

【０００５】この問題を解決すべく、寄生容量が小さい
フリップチップボンディング方式を採用した裏面入射型
ｐｉｎフォトダイオードからなる半導体受光素子が、特
開平３−２９６２７９号公報で提案されている。図７
は、従来の半導体受光素子の断面図である。この半導体
受光素子は、ｎ⁺ 型ＩｎＰ基板１１上に、ｎ⁺ 型ＩｎＰ
層１２、ノンドープＩｎＧａＡｓ光吸収層１３およびｎ
^- 型ＩｎＰ層１４を順次積層し、ｎ^- 型ＩｎＰ層１４の
３箇所の所定領域にｐ型不純物拡散領域１５Ａおよび１
５Ｂを形成し、これによって３つのｐｉｎフォトダイオ
ードを形成したものである。中央のｐ型不純物拡散領域
１５Ａは、ｐｉｎ接合を生成させるのに支障がない程度
に小面積化されて小さな容量とされ、一方、ｐ型不純物
拡散領域１５Ｂは大面積化されている。そして、中央の
ｐｉｎフォトダイオードは逆バイアス電圧が印加されて
受光素子として作用し、両側のｐｉｎフォトダイオード
は順バイアス電圧が印加されてｐｎ接合ダイオードとし
て作用するものである。この半導体受光素子の等価回路
図は、図８のように表される。

【０００６】このように、この半導体受光素子は、受光
素子であるｐｉｎフォトダイオードＰＤ１のｐｉｎ接合
部を小面積とするとともに、実装時にフリップチップボ
ンディング方式を採用することより、容量を小さくして
高速化を達成しようというものである。

【０００７】ここで、ｐｉｎフォトダイオードＰＤ１
は、ｎ⁺ 型ＩｎＰ層１２、ノンドープＩｎＧａＡｓ光吸
収層１３、ｐ型不純物拡散領域１５Ａなどで形成される
ものであり、ｐｉｎフォトダイオードＰＤ２およびＰＤ
３それぞれは、ｎ⁺ 型ＩｎＰ層１２、ノンドープＩｎＧ
ａＡｓ光吸収層１３、ｐ型不純物拡散領域１５Ｂなどで
形成されるものである。これら３つのｐｉｎフォトダイ
オードＰＤ１，ＰＤ２およびＰＤ３に、図８に示すよう
な極性でバイアス電圧を印加すると、ｐｉｎフォトダイ
オードＰＤ１には逆バイアス電圧が印加され、ｐｉｎフ
ォトダイオードＰＤ２およびＰＤ３には順バイアス電圧
が印加される。このようにバイアス電圧を印加すると、
ｐｉｎフォトダイオードＰＤ１は、入射した光を受光し
て光電流を生じ、その光電流が半導体受光素子の出力と
なる。

【０００８】なお、この半導体受光素子におけるｐｉｎ
フォトダイオードＰＤ１のエネルギバンド図は図９に示
すとおりである。光通信で一般に使用される波長１．３
μｍの光が、半導体受光素子の裏面（図７では上方、図
９では右方）より入射すると、その光のエネルギ０．９
５ｅＶはｎ⁺ 型ＩｎＰ基板１１およびｎ⁺ 型ＩｎＰ層１
２のエネルギバンドギャップ１．３５ｅＶより小さいの
で、その光はｎ⁺ 型ＩｎＰ基板１１およびｎ⁺ 型ＩｎＰ
層１２で吸収されることなく透過する。しかし、その光
のエネルギは、ノンドープＩｎＧａＡｓ光吸収層１３の
エネルギバンドギャップ０．７５ｅＶより大きいので、
その光はノンドープＩｎＧａＡｓ光吸収層１３の空乏層
に到達すると吸収され、電子・正孔対が生成されて光電
流が出力される。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来例では以下のような問題点がある。図１０は、従来の
半導体受光素子にバイアス電圧を印加したときの等価回
路図である。この図で、破線枠内は、半導体受光素子の
等価回路であり、破線枠外は、バイアス電圧を印加する
バイアス電源の等価回路であり、半導体受光素子には、
このバイアス電源よりバイアス電圧Ｖが印加される。

【００１０】この図に示すように、ｐｉｎフォトダイオ
ードＰＤ１に光が入射すると、光電流Ｉｐが流れる。こ
の光電流Ｉｐは、ｐｉｎフォトダイオードＰＤ２および
ＰＤ３の両端子間に、ダイオードの順方向特性から求ま
る電圧Ｖ１Ｖ１＝Ａ（ｌｎ（（Ｉｐ／Ｉｏ）＋１）） … (1) を発生させる。ここで、ＡおよびＩｏそれぞれは、ｐｉ
ｎフォトダイオードＰＤ２およびＰＤ３の特性を表す値
であり、そのうち、Ａは、絶対温度に依存する値であ
り、Ｉｏは、電子・正孔それぞれの拡散係数や拡散距離
および不純物濃度などで決まる飽和電流値である。この
ようにｐｉｎフォトダイオードＰＤ２およびＰＤ３の両
端子間に電圧Ｖ１が発生すると、ｐｉｎフォトダイオー
ドＰＤ１の両端子間に印加される逆バイアス電圧はＶ−
Ｖ１となる。すなわち、ｐｉｎフォトダイオードＰＤ１
は、受光していないときには逆バイアス電圧として電圧
Ｖが印加されるが、受光して光電流Ｉｐが流れると、電
圧降下が発生し逆バイアス電圧はＶ−Ｖ１となる。

【００１１】一方、光通信においては通常、フォトダイ
オードに逆バイアス電圧を印加するとともに光電流Ｉｐ
を増幅するためのプリアンプと組み合わされた構成とさ
れ、また、容易に得られる５Ｖ電源が用いられている。
このプリアンプの回路構成は、一般に、２段のベース−
エミッタ間電圧が必要とされ、したがって、フォトダイ
オードに印加される逆バイアス電圧は３Ｖ程度までに降
下する。これに加えて、前述の光電流Ｉｐの発生に伴う
Ｖ１分の電圧降下が生じることになる。

【００１２】このように、受光素子として作用すべきｐ
ｉｎフォトダイオードＰＤ１に印加される逆バイアス電
圧が低下すると、ノンドープＩｎＧａＡｓ光吸収層１３
内の電界強度が弱まり、応答特性が低下する。

【００１３】本発明は、上記問題点を解消する為になさ
れたものであり、受光して光電流が流れた場合であって
も電圧降下が発生することなく高速応答性を有する半導
体受光素子を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明に係る半導体受光
素子は、(1) ３−５族化合物半導体からなるｎ型導電性
半導体基板と、(2) ｎ型導電性半導体基板上に積層され
た第１のｎ型導電性半導体層と、(3) 第１のｎ型導電性
半導体層上に積層された光吸収半導体層と、(4) 光吸収
半導体層上に積層された第２のｎ型導電性半導体層と、
(5) 第２のｎ型導電性半導体層と光吸収半導体層の所定
領域に形成されたｐ型不純物拡散領域と、(6) 第２のｎ
型導電性半導体層上であって、所定領域のうちの第１の
領域と所定領域以外の領域のうちの第２の領域とを除く
領域上に形成された絶縁層と、(7) 第１の領域において
ｐ型不純物拡散領域に接続する第１の電極と、(8) 第２
の領域において第２のｎ型導電性半導体層に接続する金
属からなる第２の電極と、を備えることを特徴とする。

【００１５】このような構成とすることにより、ｐ型不
純物拡散領域と光吸収半導体層と第１のｎ型導電性半導
体層とから、ｐｉｎフォトダイオードが形成され、ま
た、第２のｎ型導電性半導体層と第２の電極とから、シ
ョットキ接合ダイオードが形成される。そして、第１の
電極に対して第２の電極に高電位が印加されると、ｐｉ
ｎフォトダイオードには逆バイアス電圧が印加され、シ
ョットキ接合ダイオードには順バイアス電圧が印加され
る。このとき、第１のｎ型導電性半導体層の側から光が
入射すると、その光はｐｉｎフォトダイオードによって
受光され、光電流が発生する。この光電流はショットキ
接合ダイオードを順方向に流れる。しかし、このショッ
トキ接合ダイオードに光電流が流れることに因り生じる
電圧降下は小さいので、ｐｉｎフォトダイオードに印加
される逆バイアス電圧の降下も小さく、それ故、応答特
性の低下が小さい。

【００１６】さらに、第１の電極を、ｐｉｎフォトダイ
オードに逆バイアス電圧が印加されたときに生じる空乏
層の面積以下の面積とすれば、ｐｉｎフォトダイオード
のｐｉｎ接合部の容量が小さくなるので、応答特性が高
速になる。

【００１７】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。尚、図面の説明におい
て同一の要素には同一の符号を付し、重複する説明を省
略する。

【００１８】先ず、本発明にかかる半導体受光素子の構
造について、その製造工程とともに説明する。図１は、
本発明に係る半導体受光素子の断面構成図であり、図２
は、本発明に係る半導体受光素子の製造工程図である。

【００１９】基板として用いられるｎ⁺ 型ＩｎＰ基板２
１は、３−５族化合物半導体の１つであり、光通信に用
いられる波長帯域１０００ｎｍから１６００ｎｍの光を
透過させるものである。このｎ⁺ 型ＩｎＰ基板２１は、
例えば、厚さが約２００μｍであり、不純物濃度が約５
×１０¹⁸ｃｍ^-3である。

【００２０】このｎ⁺ 型ＩｎＰ基板２１の上に、ｎ^- 型
ＩｎＰ層（第１のｎ型導電性半導体層）２２、ノンドー
プＩｎＧａＡｓ光吸収層２３、およびｎ^- 型ＩｎＰ層
（第２のｎ型導電性半導体層）２４が順次積層される
（図２（ａ））。ｎ^- 型ＩｎＰ層２２および２４それぞ
れは、例えば、厚さが約１．５μｍであり、不純物濃度
が約３×１０¹⁵ｃｍ^-3であり、ノンドープＩｎＧａＡｓ
光吸収層２３は、例えば、厚さが約２．５μｍであり、
不純物濃度が約１×１０¹⁵ｃｍ^-3である。

【００２１】続いて、ｎ^- 型ＩｎＰ層２４の所定領域に
ｐ型不純物拡散領域２５が形成される（図２（ｂ））。
このｐ型不純物拡散領域２５は、ノンドープＩｎＧａＡ
ｓ光吸収層２３に僅かに入ったところまで形成される。
例えば、不純物元素はＺｎであり、不純物濃度は１×１
０¹⁸〜３×１０¹⁸ｃｍ^-3である。

【００２２】この後、ｎ^- 型ＩｎＰ層２４の上に絶縁層
２６が積層される（図２（ｃ））。この絶縁層２６は、
例えばＳｉＮからなる膜である。絶縁層２６は、少なく
ともｐ型不純物拡散領域２５が形成されている領域と形
成されていない領域との境界をまたいで形成され、ま
た、ｐ型不純物拡散領域２５が形成された領域の中央付
近にも形成される。しかし、ｐ型不純物拡散領域２５が
形成された領域の上の一部（第１の領域）、および、ｐ
型不純物拡散領域２５が形成されていないｎ^- 型ＩｎＰ
層２４の上の一部（第２の領域）には形成されない。

【００２３】さらに、この上に電極２７，２８が形成さ
れる（図２（ｄ））。この電極２７，２８のそれぞれの
材質は、例えばＴｉ／Ｐｔ／Ａｕであり、また、Ａｕ、
Ａｌ、Ｗ、Ｐｔ、Ｎｉ等も用いられ得る。

【００２４】電極（第１の電極）２７は、ｐ型不純物拡
散領域２５の上部を覆うように形成され、その一部がｐ
型不純物拡散領域２５に接する。このようにして、ｎ⁺
型ＩｎＰ層２２、ノンドープＩｎＧａＡｓ光吸収層２
３、ｐ型不純物拡散領域２５などで形成されるｐｉｎフ
ォトダイオードＰＤ５が構成される。この電極２７は、
ｐ型不純物拡散領域２５へのコンタクトメタルであり、
この電極２７の面積を、ｐｉｎフォトダイオードＰＤ５
に逆バイアス電圧が印加されたときに生ずる空乏層の面
積以下とする。これにより、電極２７とｎ^- 型ＩｎＰ層
２４との間の浮遊容量を無視できるほど小さくすること
ができる。さらに、電極２７のうち絶縁層２６の上に形
成された部分にフリップチップボンディングを行なうこ
とにより、ボンディング時のｐ型不純物拡散領域２５へ
の衝撃を緩和することができる。

【００２５】一方、電極（第２の電極）２８は、ｐ型不
純物拡散領域２５が形成されていない領域の上に形成さ
れ、その一部がｎ^- 型ＩｎＰ層２４に接する。この電極
２８とｎ^- 型ＩｎＰ層２４との接合面がショットキ接合
となるので、これらによりショットキ接合ダイオードＰ
Ｄ６およびＰＤ７が構成される。

【００２６】なお、電極２７は、薄い絶縁層２６の上に
形成されるので、ほぼ平坦であり、電極２８も、平坦な
ｎ^- 型ＩｎＰ層２４の上に形成されるので、これも平坦
である。したがって、これら電極２７，２８それぞれは
機械的ストレスに強く、フリップチップボンディングを
容易に行なうことができる。

【００２７】そして、ｎ⁺ 型ＩｎＰ基板２１の裏面に、
反射防止膜２９を形成し、さらに遮光膜３０を形成する
（図１）。反射防止膜２９は、図１の下方から入射した
光を反射させない為に形成されるものであり、例えば、
ＳｉＮからなる膜である。遮光膜３０は、ｐ型不純物拡
散領域２５が形成されている領域に対応する裏面の領域
を除いた領域に形成され、図１の下方から入射した光を
ｐ型不純物拡散領域２５へのみ透過させるものであり、
例えば、ＡｕＧｅ／Ｎｉ／Ａｕからなり、また、Ｃｒ／
ＡｕやＡｌ等でもよい。

【００２８】以上のようにして製造された半導体受光素
子を電極側から見た平面図は図３のようになる。なお、
この図において二点鎖線Ｘ−Ｘ’に沿って切断した断面
図が図１である。この図に示すように、電極側から見る
と、ｐ型不純物拡散領域２５は円形形状であり、そのｐ
型不純物拡散領域２５内に同心円状に絶縁層２６の孔部
すなわちコンタクトホール３１が複数個形成されてい
る。この上に更に、円形形状の電極２７が、ｐ型不純物
拡散領域２５の円中心と同一の中心点の周りに形成さ
れ、電極２７とｐ型不純物拡散領域２５とは、コンタク
トホール３１を介して接続している。また、電極２８
は、この図で４隅に形成されており、ｎ^- 型ＩｎＰ層２
４とショットキ接合されている。

【００２９】また、本発明に係る半導体受光素子の光入
射側から見た平面図は図４のようになる。この図に示す
ように、反射防止膜２９は、ｎ⁺ 型ＩｎＰ基板２１の裏
面ほぼ全体を覆って形成されている。また、遮光膜３０
も、中央の孔部を除いて、ｎ⁺ 型ＩｎＰ基板２１の裏面
ほぼ全体を覆って形成されている。遮光膜３０の中央の
孔部は、ｐ型不純物拡散領域２５に対応する位置にあ
る。したがって、裏面から入射した光は、この遮光膜３
０の孔部を通過し、反射防止膜２９、ｎ⁺ 型ＩｎＰ基板
２１およびｎ^- 型ＩｎＰ層２２を透過して、ノンドープ
ＩｎＧａＡｓ光吸収層２３に到達し、ノンドープＩｎＧ
ａＡｓ光吸収層２３で吸収されて光電流に変換される。

【００３０】以上のようにして形成されたｐｉｎフォト
ダイオードＰＤ５とショットキ接合ダイオードＰＤ６お
よびＰＤ７との等価回路を図５に示す。なお、図１の断
面図で表示されているショットキ接合ダイオードは２個
であり、図３の平面図では４個であるが、図５では２個
として図示している。この図に示すように、受光素子で
あるｐｉｎフォトダイオードＰＤ５に逆バイアス電圧が
印加され、ショットキ接合ダイオードＰＤ６およびＰＤ
７には順バイアス電圧が印加される。

【００３１】このうち、ｐｉｎフォトダイオードＰＤ５
のエネルギバンド図は、図９と同様となる。一方、ショ
ットキ接合ダイオードＰＤ６またはＰＤ７のエネルギバ
ンド図は、図６に示すものとなる。一般に、ショットキ
接合の拡散電位Ｖｄは、ｐｎ接合の拡散電位と比べて小
さい。それ故、ショットキ接合ダイオードＰＤ６および
ＰＤ７に光電流Ｉｐが流れることに因る電圧降下Ｖ１
は、従来のｐｎ接合ダイオードにおける電圧降下に比べ
て小さい。つまり、受光素子として作用するｐｉｎフォ
トダイオードＰＤ５に印加される逆バイアス電圧の低
下、すなわち、ノンドープＩｎＧａＡｓ光吸収層２３に
印加される電界強度の低下は小さい。したがって、本発
明に係る半導体受光素子の応答特性は、受光して光電流
Ｉｐが流れた場合であっても低下することはない。

【００３２】また、ショットキ接合ダイオードＰＤ６お
よびＰＤ７の微分抵抗は、ｐｎ接合ダイオードの微分抵
抗に比べて小さくすることができる。このようにする
と、受光素子として作用するｐｉｎフォトダイオードＰ
Ｄ５が受光する光量が少なく光電流Ｉｐが小さい場合で
あっても、半導体受光素子全体としての動作速度の低下
は僅かである。したがって、本発明に係る半導体受光素
子の最小受光感度を、従来のものと比較して小さくする
ことができる。

【００３３】さらに、ショットキ接合ダイオードとした
ことにより以下のような効果もある。従来のものにおい
ては、ｐｉｎフォトダイオードＰＤ１と同様に、ｐｉｎ
フォトダイオードＰＤ２およびＰＤ３も光を受けると光
電流Ｉｑを発生する。この光電流Ｉｑは、本来の受光素
子であるｐｉｎフォトダイオードＰＤ１から発生する光
電流Ｉｐが流れる方向と反対の方向に流れる電流である
ので、光電流Ｉｐを打ち消すことになる。しかし、本発
明に係る半導体受光素子におけるショットキ接合ダイオ
ードＰＤ６およびＰＤ７は、ノンドープＩｎＧａＡｓ光
吸収層２３に空乏層が生じることはないので、波長１．
３μｍの光が入射しても光電流の発生は僅かである。し
たがって、ｐｉｎフォトダイオードＰＤ５だけでなくシ
ョットキ接合ダイオードＰＤ６およびＰＤ７に光が入射
した場合であっても、ｐｉｎフォトダイオードＰＤ５か
ら発生する光電流Ｉｐは、殆ど出力低下を受けることな
く出力される。

【００３４】本発明は、上記実施形態に限定されるもの
ではなく種々の変形が可能である。図３に示した電極側
平面図に限られるものではなく、ｐｉｎフォトダイオー
ドおよびショットキ接合ダイオードそれぞれの形状、配
置、個数等は種々に改変することが可能である。例え
ば、図１および図２（ｄ）においては、電極２８は本半
導体受光素子の周辺端まで形成されているが、ダイシン
グ等の素子製造工程およびショットキ接合特性を考慮す
ると、電極２８が周辺端まで形成されている必要はな
い。

【００３５】

【発明の効果】以上、詳細に説明したとおり本発明に係
る半導体受光素子は、３−５族化合物半導体からなる第
１のｎ型導電性半導体層上に光吸収半導体層と第２のｎ
型導電性半導体層とが順次積層され、その第２のｎ型導
電性半導体層と光吸収半導体層の所定領域にｐ型不純物
拡散領域が形成され、ｐ型不純物拡散領域に接続する第
１の電極と第２のｎ型導電性半導体層に接続する第２の
電極とが形成される。

【００３６】このような構成としたので、ｐ型不純物拡
散領域と光吸収半導体層と第１のｎ型導電性半導体層と
から、ｐｉｎフォトダイオードが形成され、また、第２
のｎ型導電性半導体層と第２の電極とから、ショットキ
接合ダイオードが形成される。そして、第１の電極に対
して第２の電極に高電位が印加されると、ｐｉｎフォト
ダイオードには逆バイアス電圧が印加され、ショットキ
接合ダイオードには順バイアス電圧が印加される。この
とき、第１のｎ型導電性半導体層の側から光が入射する
と、その光はｐｉｎフォトダイオードによって受光さ
れ、光電流が発生する。この光電流はショットキ接合ダ
イオードを順方向に流れる。しかし、このショットキ接
合ダイオードに光電流が流れることに因り生じる電圧降
下は小さいので、ｐｉｎフォトダイオードに印加される
逆バイアス電圧の降下も小さく、それ故、応答特性の低
下が小さい。

【００３７】また、ショットキ接合ダイオードの微分抵
抗は小さいので、ｐｉｎフォトダイオードが受光する光
量が少なく光電流が小さくても、本発明に係る半導体受
光素子の動作速度の低下は僅かであるので、最小受光感
度は小さい。また、ショットキ接合ダイオードに光が入
射しても、そこで発生する光電流は僅かであり、ｐｉｎ
フォトダイオードが受光して出力された光電流が打ち消
されることはない。

【００３８】また、第１の電極を、ｐｉｎフォトダイオ
ードに逆バイアス電圧が印加されたときに生じる空乏層
の面積以下の面積とすれば、ｐｉｎフォトダイオードの
ｐｉｎ接合部の容量が小さくなるので、応答特性が高速
になる。

【００３９】さらに、第１の電極とｐ型不純物拡散層と
を小面積のコンタクトホールで接続することにより、第
１の電極は薄い絶縁層の上に形成されてほぼ平坦とな
り、また、第２の電極も平坦な第２のｎ型導電性半導体
層の上に形成されて平坦となる。したがって、両電極と
も機械的ストレスに強く、フリップチップボンディング
が容易となり、ｐ型不純物拡散層への衝撃が緩和され
る。また、フリップチップボンディング方式を採用する
ことから寄生容量が小さく、この点でも応答速度の高速
化が図れる。

【図面の簡単な説明】

【図１】本発明に係る半導体受光素子の断面構成図であ
る。

【図２】本発明に係る半導体受光素子の製造工程図であ
る。

【図３】本発明に係る半導体受光素子の電極側から見た
平面図である。

【図４】本発明に係る半導体受光素子の光入射側から見
た平面図である。

【図５】本発明に係る半導体受光素子の等価回路図であ
る。

【図６】ショットキ接合ダイオードのエネルギバンド図
である。

【図７】従来の半導体受光素子の断面図である。

【図８】従来の半導体受光素子の等価回路図である。

【図９】ｐｉｎフォトダイオードのエネルギバンド図で
ある。

【図１０】従来の半導体受光素子にバイアス電圧を印加
したときの等価回路図である。

【符号の説明】

２１…ｎ⁺ 型ＩｎＰ基板、２２…ｎ^- 型ＩｎＰ層、２３
…ノンドープＩｎＧａＡｓ光吸収層、２４…ｎ^- 型Ｉｎ
Ｐ層、２５…ｐ型不純物拡散領域、２６…絶縁層、２
７，２８…電極、２９…反射防止膜、３０…遮光膜、３
１…コンタクトホール。

───────────────────────────────────────────────────── フロントページの続き (72)発明者藁科禎久静岡県浜松市市野町1126番地の１浜松ホトニクス株式会社内 (72)発明者大場公嗣静岡県浜松市市野町1126番地の１浜松ホトニクス株式会社内

Claims

【特許請求の範囲】

【請求項１】３−５族化合物半導体からなるｎ型導電
性半導体基板と、前記ｎ型導電性半導体基板上に積層された第１のｎ型導
電性半導体層と、前記第１のｎ型導電性半導体層上に積層された光吸収半
導体層と、前記光吸収半導体層上に積層された第２のｎ型導電性半
導体層と、前記第２のｎ型導電性半導体層と前記光吸収半導体層の
所定領域に形成されたｐ型不純物拡散領域と、前記第２のｎ型導電性半導体層上であって、前記所定領
域のうちの第１の領域と前記所定領域以外の領域のうち
の第２の領域とを除く領域上に形成された絶縁層と、前記第１の領域において前記ｐ型不純物拡散領域に接続
する第１の電極と、前記第２の領域において前記第２のｎ型導電性半導体層
に接続する金属からなる第２の電極と、を備えることを特徴とする半導体受光素子。
【請求項２】前記第１の電極は、前記ｐ型不純物拡散
領域と前記光吸収半導体層と前記第１のｎ型導電性半導
体層とから前記ｎ型導電性半導体基板上に形成されるｐ
ｉｎフォトダイオードに逆バイアス電圧が印加されたと
きに生じる空乏層の面積以下の面積である、ことを特徴
とする請求項１記載の半導体受光素子。