JPH09219474A - 半導体パッケージの装着構造 - Google Patents
半導体パッケージの装着構造Info
- Publication number
- JPH09219474A JPH09219474A JP8025583A JP2558396A JPH09219474A JP H09219474 A JPH09219474 A JP H09219474A JP 8025583 A JP8025583 A JP 8025583A JP 2558396 A JP2558396 A JP 2558396A JP H09219474 A JPH09219474 A JP H09219474A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- heat
- mounting structure
- case body
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 全体的なコンパクト化を確保する一方、冷却
機能の付与によって信頼性の高い性能などを確保できる
半導体パッケージの装着構造の提供。 【解決手段】 少なくとも１個の半導体装置11が実装さ
れた半導体パッケージ14の基板９裏面側を筐体16面に支
持装着させた半導体パッケージの装着構造であって、前
記筐体16面に熱伝導性の接着材層15を介して半導体パッ
ケージ14を支持装着したことを特徴とする半導体パッケ
ージの装着構造である。
機能の付与によって信頼性の高い性能などを確保できる
半導体パッケージの装着構造の提供。 【解決手段】 少なくとも１個の半導体装置11が実装さ
れた半導体パッケージ14の基板９裏面側を筐体16面に支
持装着させた半導体パッケージの装着構造であって、前
記筐体16面に熱伝導性の接着材層15を介して半導体パッ
ケージ14を支持装着したことを特徴とする半導体パッケ
ージの装着構造である。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージの
装着構造に係り、さらに詳しくは制限された空間での支
持装着に適する冷却機能を付与した半導体パッケージの
装着構造に関する。
装着構造に係り、さらに詳しくは制限された空間での支
持装着に適する冷却機能を付与した半導体パッケージの
装着構造に関する。
【０００２】
【従来の技術】電子機器類の小形化、もしくは回路機構
のコンパクト化などを目的として、セラミック多層配線
板面上に、半導体チップを搭載・実装し、さらに、その
搭載・実装領域をキップ封止、もしくはモールド樹脂で
の被覆・封止した半導体パッケージが広く実用化されて
いる。また、 CPUなどの高パワーの消費を伴う半導体装
置（半導体パッケージ）においては、所定の機能を常時
発揮するように、半導体パッケージにヒートシンクを付
設して、動作時に発生する熱を放散させている。図３
は、前記ヒートシンクを付設した半導体パッケージの構
造例を示す断面図である。図３において、１は I/Oリー
ド２を一主面（表面）に導出したセラミック配線板、３
は前記セラミック配線板１の一主面に搭載・実装された
半導体装置、４は前記半導体装置３の入出力端子とセラ
ミック配線板１の端子とを電気的に接続するAuワイヤ、
５は前記搭載・実装された半導体装置３を封止し保護す
る金属製キャップで、これらによって、通常、半導体パ
ッケージ６は構成されている。 そして、ヒートシンク
付けの半導体パッケージは、前記半導体パッケージ６の
セラミック配線板１の他主面（裏面）に、サーマルコン
パウンドと呼称される熱伝導性樹脂、もしくはハンダ
層，らう層などの熱伝導性接合材料層７を介してヒート
シンク８を熱的に接合一体化した構成を採っている。
のコンパクト化などを目的として、セラミック多層配線
板面上に、半導体チップを搭載・実装し、さらに、その
搭載・実装領域をキップ封止、もしくはモールド樹脂で
の被覆・封止した半導体パッケージが広く実用化されて
いる。また、 CPUなどの高パワーの消費を伴う半導体装
置（半導体パッケージ）においては、所定の機能を常時
発揮するように、半導体パッケージにヒートシンクを付
設して、動作時に発生する熱を放散させている。図３
は、前記ヒートシンクを付設した半導体パッケージの構
造例を示す断面図である。図３において、１は I/Oリー
ド２を一主面（表面）に導出したセラミック配線板、３
は前記セラミック配線板１の一主面に搭載・実装された
半導体装置、４は前記半導体装置３の入出力端子とセラ
ミック配線板１の端子とを電気的に接続するAuワイヤ、
５は前記搭載・実装された半導体装置３を封止し保護す
る金属製キャップで、これらによって、通常、半導体パ
ッケージ６は構成されている。 そして、ヒートシンク
付けの半導体パッケージは、前記半導体パッケージ６の
セラミック配線板１の他主面（裏面）に、サーマルコン
パウンドと呼称される熱伝導性樹脂、もしくはハンダ
層，らう層などの熱伝導性接合材料層７を介してヒート
シンク８を熱的に接合一体化した構成を採っている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記構
成の冷却（放熱）機能付き半導体パッケージの場合は、
次のような不都合な問題が認められる。すなわち、冷却
（放熱）機能を持たせるため、ヒートシンク８を付設し
たことによって、その分、半導体パッケージが大形化す
るので、支持装着に要する空間領域も広くなる。
成の冷却（放熱）機能付き半導体パッケージの場合は、
次のような不都合な問題が認められる。すなわち、冷却
（放熱）機能を持たせるため、ヒートシンク８を付設し
たことによって、その分、半導体パッケージが大形化す
るので、支持装着に要する空間領域も広くなる。
【０００４】この半導体パッケージの大形化は、半導体
装置の高集積化や高パワー化、あるいは半導体装置の小
形化の進行に伴って、さらなる熱交換率の向上が求めら
れ、またこの対応策としてヒートシンク８の大形化が必
然化する現状では深刻な問題である。つまり、一方では
高容量でコンパクト化が望まれながら、他方で放熱性の
点からコンパクト化（小形化）が制約されるという問題
がある。
装置の高集積化や高パワー化、あるいは半導体装置の小
形化の進行に伴って、さらなる熱交換率の向上が求めら
れ、またこの対応策としてヒートシンク８の大形化が必
然化する現状では深刻な問題である。つまり、一方では
高容量でコンパクト化が望まれながら、他方で放熱性の
点からコンパクト化（小形化）が制約されるという問題
がある。
【０００５】さらに、言及すると、前記冷却（放熱）機
能付き半導体パッケージを組み込んだ電子回路もしくは
電子システムに付いてみた場合、たとえ幅や長さの短縮
化が図られても、一方では厚みが増大するので薄型化の
要求に対応できないことになる。また、比較的低パワー
の半導体装置を搭載・実装した構成の半導体パッケージ
および冷却（放熱）機能付き半導体パッケージをマザー
ボードに搭載・実装した電子回路の構成についてみる
と、一部の半導体パッケージのために多くの空間を使用
することになる。
能付き半導体パッケージを組み込んだ電子回路もしくは
電子システムに付いてみた場合、たとえ幅や長さの短縮
化が図られても、一方では厚みが増大するので薄型化の
要求に対応できないことになる。また、比較的低パワー
の半導体装置を搭載・実装した構成の半導体パッケージ
および冷却（放熱）機能付き半導体パッケージをマザー
ボードに搭載・実装した電子回路の構成についてみる
と、一部の半導体パッケージのために多くの空間を使用
することになる。
【０００６】すなわち、電子回路面の凹凸が大きくな
り、この電子回路面上の空間は、結果的に搭載・実装さ
れた半導体パッケージ中、最も高い（厚い）半導体パッ
ケージの高さ（厚さ）に支配されので、電子回路を配置
する領域の効率的な利用が損なわれる。この電子回路の
配置領域の効率的な利用問題は、たとえば宇宙用もしく
は航空機用の機器類などでの使用において、機器類のコ
ンパクト化に支障があるだけでなく、重力などの影響と
相俟って冷却媒体のスムーズな流動性も損なわれ易いと
いう問題がある。
り、この電子回路面上の空間は、結果的に搭載・実装さ
れた半導体パッケージ中、最も高い（厚い）半導体パッ
ケージの高さ（厚さ）に支配されので、電子回路を配置
する領域の効率的な利用が損なわれる。この電子回路の
配置領域の効率的な利用問題は、たとえば宇宙用もしく
は航空機用の機器類などでの使用において、機器類のコ
ンパクト化に支障があるだけでなく、重力などの影響と
相俟って冷却媒体のスムーズな流動性も損なわれ易いと
いう問題がある。
【０００７】さらに、前記ヒートシンク付き半導体パッ
ケージの場合は、ヒートシンクノ大きさや重量によっ
て、半導体パッケージの電気的な接続機能をする I/Oリ
ード２に負担がかかるので、ソケットに装着した搭載方
式を採った場合は接触不良を起こす恐れがある。
ケージの場合は、ヒートシンクノ大きさや重量によっ
て、半導体パッケージの電気的な接続機能をする I/Oリ
ード２に負担がかかるので、ソケットに装着した搭載方
式を採った場合は接触不良を起こす恐れがある。
【０００８】本発明は上記事情に対処してなされたもの
で、全体的なコンパクト化を確保する一方、冷却機能の
付与によって信頼性の高い性能などを確保できる半導体
パッケージの装着構造の提供を目的とする。
で、全体的なコンパクト化を確保する一方、冷却機能の
付与によって信頼性の高い性能などを確保できる半導体
パッケージの装着構造の提供を目的とする。
【０００９】
【課題を解決するための手段】請求項１の発明は、少な
くとも１個の半導体装置が実装された半導体パッケージ
の基板裏面側を筐体面に支持装着させた半導体パッケー
ジの装着構造であって、 前記筐体面に熱伝導性の接着
材層を介して半導体パッケージを支持装着したことを特
徴とする半導体パッケージの装着構造である。
くとも１個の半導体装置が実装された半導体パッケージ
の基板裏面側を筐体面に支持装着させた半導体パッケー
ジの装着構造であって、 前記筐体面に熱伝導性の接着
材層を介して半導体パッケージを支持装着したことを特
徴とする半導体パッケージの装着構造である。
【００１０】請求項２の発明は、少なくとも１個の半導
体装置が実装された半導体パッケージの基板裏面側を筐
体面に支持装着させた半導体パッケージの装着構造であ
って、 前記筐体面に熱伝導性の接着材層および熱伝導
性材料層を介して半導体パッケージを支持装着したこと
を特徴とする半導体パッケージの装着構造である。
体装置が実装された半導体パッケージの基板裏面側を筐
体面に支持装着させた半導体パッケージの装着構造であ
って、 前記筐体面に熱伝導性の接着材層および熱伝導
性材料層を介して半導体パッケージを支持装着したこと
を特徴とする半導体パッケージの装着構造である。
【００１１】上記本発明において、半導体パッケージの
構造は、金属製キャップ封止型，樹脂モールド封止型な
どいずれの形式でもよいが、たとえば一主面を凹設化し
たセラミック配線板を用い、前記凹設部に半導体装置を
搭載・実装するとともに、セラミック配線板の他主面を
マザーボードなどの筐体面に支持装着させる構成がコン
パクト化や薄型化の上で望ましい。また、搭載・実装し
た半導体装置は、１個に限定されるものでなく、同種も
しくは異種の２個以上でもよい。
構造は、金属製キャップ封止型，樹脂モールド封止型な
どいずれの形式でもよいが、たとえば一主面を凹設化し
たセラミック配線板を用い、前記凹設部に半導体装置を
搭載・実装するとともに、セラミック配線板の他主面を
マザーボードなどの筐体面に支持装着させる構成がコン
パクト化や薄型化の上で望ましい。また、搭載・実装し
た半導体装置は、１個に限定されるものでなく、同種も
しくは異種の２個以上でもよい。
【００１２】上記本発明において、半導体パッケージを
支持装着する筐体は、たとえばマザーボート，支持装着
用基材，保護用封装体などであり、その材質は特に限定
されないが、熱伝導性のよいセラミック類や金属類など
が好ましい。
支持装着する筐体は、たとえばマザーボート，支持装着
用基材，保護用封装体などであり、その材質は特に限定
されないが、熱伝導性のよいセラミック類や金属類など
が好ましい。
【００１３】上記本発明において、筐体面と半導体パッ
ケージ面との間に介在させ、両者を接合一体化する機能
を呈する熱伝導性の接着材層は、たとえばサーマルコン
パウンドと呼称される熱伝導性樹脂類，ハンダ類やろう
類などが挙げられる。また、前記熱伝導性の接着材層と
筐体面との間に介挿させる熱伝導性材料層としては、た
とえば薄い金属板，薄い窒化アルミ板などが挙げられ
る。
ケージ面との間に介在させ、両者を接合一体化する機能
を呈する熱伝導性の接着材層は、たとえばサーマルコン
パウンドと呼称される熱伝導性樹脂類，ハンダ類やろう
類などが挙げられる。また、前記熱伝導性の接着材層と
筐体面との間に介挿させる熱伝導性材料層としては、た
とえば薄い金属板，薄い窒化アルミ板などが挙げられ
る。
【００１４】請求項１および請求項２の発明では、半導
体パッケージが筐体面に熱的な接合によって支持装着さ
れた構成を採っている。このため、半導体パッケージに
搭載・実装された半導体装置の動作に伴って発生する熱
は、容易に筐体側に放熱されることになり、前記半導体
装置は常時所要の機能を保持発揮する。すなわち、ヒー
トシンクなどの付設による大形化を招来することなく、
コンパクトな形態を採りながら、所要の熱放散を十分に
確保することが可能となる。
体パッケージが筐体面に熱的な接合によって支持装着さ
れた構成を採っている。このため、半導体パッケージに
搭載・実装された半導体装置の動作に伴って発生する熱
は、容易に筐体側に放熱されることになり、前記半導体
装置は常時所要の機能を保持発揮する。すなわち、ヒー
トシンクなどの付設による大形化を招来することなく、
コンパクトな形態を採りながら、所要の熱放散を十分に
確保することが可能となる。
【００１５】
【発明の実施の形態】以下図１および図２を参照して実
施例を説明する。
施例を説明する。
【００１６】図１は、第１の実施例に係る半導体パッケ
ージの装着構造を断面的に示したものである。図１にお
いて、９は一主面（表面）にキャビティが形成され、か
つ I/Oリード10が導出されたアルミナ系のセラミック配
線板、11は前記セラミック配線板９のキャビティ一に搭
載・実装された高パワー消費の半導体装置、12は前記半
導体装置11の入出力端子とセラミック配線板９の端子と
を電気的に接続するAuワイヤ、13は前記搭載・実装され
た半導体装置11を封止し保護する金属製キャップで、こ
れらによって半導体パッケージ14が構成されている。
ージの装着構造を断面的に示したものである。図１にお
いて、９は一主面（表面）にキャビティが形成され、か
つ I/Oリード10が導出されたアルミナ系のセラミック配
線板、11は前記セラミック配線板９のキャビティ一に搭
載・実装された高パワー消費の半導体装置、12は前記半
導体装置11の入出力端子とセラミック配線板９の端子と
を電気的に接続するAuワイヤ、13は前記搭載・実装され
た半導体装置11を封止し保護する金属製キャップで、こ
れらによって半導体パッケージ14が構成されている。
【００１７】また、15は前記半導体パッケージ14のセラ
ミック配線板９の他主面（裏面）と回路システムを構成
する筐体16面との間に、ほぼ一様に介在して両者を熱的
および機械的に接合（支持装着）するサーマルコンパウ
ンドと呼称される熱伝導性樹脂などの熱伝導性接合材料
層である。
ミック配線板９の他主面（裏面）と回路システムを構成
する筐体16面との間に、ほぼ一様に介在して両者を熱的
および機械的に接合（支持装着）するサーマルコンパウ
ンドと呼称される熱伝導性樹脂などの熱伝導性接合材料
層である。
【００１８】上記装着構造を採った半導体パッケージ
は、状従来のヒートシンクを付設した半導体パッケージ
に比べて高さ（厚さ）を 1/2〜 1/3に低減でき、また、
所定の動作を行わせた場合、半導体装置11の動作に伴っ
て発生した発熱は、セラミック配線板９の裏面側から筐
体16側に容易に放散され、発熱による性能低下など認め
られなかった。
は、状従来のヒートシンクを付設した半導体パッケージ
に比べて高さ（厚さ）を 1/2〜 1/3に低減でき、また、
所定の動作を行わせた場合、半導体装置11の動作に伴っ
て発生した発熱は、セラミック配線板９の裏面側から筐
体16側に容易に放散され、発熱による性能低下など認め
られなかった。
【００１９】図２は、第２の実施例に係る半導体パッケ
ージの装着構造を断面的に示したものである。図２にお
いて、９は一主面（表面）にキャビティが形成され、か
つ I/Oリード10が導出されたアルミナ系のセラミック配
線板、11は前記セラミック配線板９のキャビティ一に搭
載・実装された高パワー消費の半導体装置、12は前記半
導体装置11の入出力端子とセラミック配線板９の端子と
を電気的に接続するAuワイヤ、13は前記搭載・実装され
た半導体装置11を封止し保護する金属製キャップで、こ
れらによって半導体パッケージ14が構成されている。
ージの装着構造を断面的に示したものである。図２にお
いて、９は一主面（表面）にキャビティが形成され、か
つ I/Oリード10が導出されたアルミナ系のセラミック配
線板、11は前記セラミック配線板９のキャビティ一に搭
載・実装された高パワー消費の半導体装置、12は前記半
導体装置11の入出力端子とセラミック配線板９の端子と
を電気的に接続するAuワイヤ、13は前記搭載・実装され
た半導体装置11を封止し保護する金属製キャップで、こ
れらによって半導体パッケージ14が構成されている。
【００２０】また、15は前記半導体パッケージ14のセラ
ミック配線板９の他主面（裏面）と金属性のヒートスプ
レーダ17面との間に、ほぼ一様に介在して両者を熱的お
よび機械的に接合（支持装着）するサーマルコンパウン
ドと呼称される熱伝導性樹脂などの熱伝導性接合材料
層、16は前記ヒートスプレーダ17を支持装着する筐体で
ある。
ミック配線板９の他主面（裏面）と金属性のヒートスプ
レーダ17面との間に、ほぼ一様に介在して両者を熱的お
よび機械的に接合（支持装着）するサーマルコンパウン
ドと呼称される熱伝導性樹脂などの熱伝導性接合材料
層、16は前記ヒートスプレーダ17を支持装着する筐体で
ある。
【００２１】上記装着構造を採った半導体パッケージ
は、状従来のヒートシンクを付設した半導体パッケージ
に比べて高さ（厚さ）を 1/2〜 2/3に低減でき、また、
所定の動作を行わせた場合、半導体装置11の動作に伴っ
て発生した発熱は、セラミック配線板９の裏面側から筐
体16側に容易に放散され、発熱による性能低下など認め
られなかった。なお、この構成例の場合は、ヒートスプ
レーダ17の介挿によって、筐体16における支持装着部の
選択自由度も増すので、筐体面の形態に影響されずに支
持装着の構造を採ることができる。
は、状従来のヒートシンクを付設した半導体パッケージ
に比べて高さ（厚さ）を 1/2〜 2/3に低減でき、また、
所定の動作を行わせた場合、半導体装置11の動作に伴っ
て発生した発熱は、セラミック配線板９の裏面側から筐
体16側に容易に放散され、発熱による性能低下など認め
られなかった。なお、この構成例の場合は、ヒートスプ
レーダ17の介挿によって、筐体16における支持装着部の
選択自由度も増すので、筐体面の形態に影響されずに支
持装着の構造を採ることができる。
【００２２】なお、本発明は、上記実施例に限定される
ものでなく、発明の趣旨を逸脱しない範囲でいろいろの
変形を採ることができる。たとえば熱伝導性接着剤層
は、樹脂系の代りにハンダ類やろう材などであってもよ
いし、パッケージもセラミック系以外の樹脂系や金属系
でもよい。
ものでなく、発明の趣旨を逸脱しない範囲でいろいろの
変形を採ることができる。たとえば熱伝導性接着剤層
は、樹脂系の代りにハンダ類やろう材などであってもよ
いし、パッケージもセラミック系以外の樹脂系や金属系
でもよい。
【００２３】
【発明の効果】上記説明から分かるように、本発明に係
る半導体パッケージの装着構造によれば、実装空間も必
要最小限で足りるので小形・薄型化も達成できる。ま
た、半導体装置の動作に伴う発熱も、筐体側に容易に伝
導・放散されるので、たとえば空気媒体などを介して自
然もしくは強制放熱する場合に比べて良好な冷却効果が
得られる。
る半導体パッケージの装着構造によれば、実装空間も必
要最小限で足りるので小形・薄型化も達成できる。ま
た、半導体装置の動作に伴う発熱も、筐体側に容易に伝
導・放散されるので、たとえば空気媒体などを介して自
然もしくは強制放熱する場合に比べて良好な冷却効果が
得られる。
【００２４】さらに、ヒートシンクの付設が不要となっ
たことに伴って、軽量化もはかられる一方、筐体側に支
持装着（支持固定）されるので、半導体パッケージの I
/Oリードへの負担も低減し、信頼性の高い電気的な接続
を容易に保持できる。
たことに伴って、軽量化もはかられる一方、筐体側に支
持装着（支持固定）されるので、半導体パッケージの I
/Oリードへの負担も低減し、信頼性の高い電気的な接続
を容易に保持できる。
【００２５】特に、請求項２の発明の場合は、ヒートプ
レーダなどに弾性をもたせると、接合させた半導体パッ
ケージとの応力を緩和できるので、機械的外力に対して
有効であり、また、ヒートプレーダなどを電力供給体と
して利用するとこも可能で、前記 I/Oリード数の低減，
I/Oリード部の構造簡略化などを図ることができる。
レーダなどに弾性をもたせると、接合させた半導体パッ
ケージとの応力を緩和できるので、機械的外力に対して
有効であり、また、ヒートプレーダなどを電力供給体と
して利用するとこも可能で、前記 I/Oリード数の低減，
I/Oリード部の構造簡略化などを図ることができる。
【図１】第１実施例の要部構成を示す断面図。
【図２】第２実施例の要部構成を示す断面図。
【図３】従来の冷却機能付き半導体パッケージの要部構
成例示す断面図。
成例示す断面図。
１，９……セラミック基板 ２，10…… I/Oリード ３，11……半導体装置 ４，12……Auワイヤ ５，13……金属製キャップ ６，14……半導体パッケージ ７……熱伝導性接着剤層 ８……ヒートシンク 16……筐体 17……金属性のヒートスブレーダ
Claims (2)
- 【請求項１】 少なくとも１個の半導体装置が実装され
た半導体パッケージの基板裏面側を筐体面に支持装着さ
せた半導体パッケージの装着構造であって、 前記筐体面に熱伝導性の接着材層を介して半導体パッケ
ージを支持装着したことを特徴とする半導体パッケージ
の装着構造。 - 【請求項２】 少なくとも１個の半導体装置が実装され
た半導体パッケージの基板裏面側を筐体面に支持装着さ
せた半導体パッケージの装着構造であって、 前記筐体面に熱伝導性の接着材層および熱伝導性材料層
を介して半導体パッケージを支持装着したことを特徴と
する半導体パッケージの装着構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025583A JPH09219474A (ja) | 1996-02-13 | 1996-02-13 | 半導体パッケージの装着構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025583A JPH09219474A (ja) | 1996-02-13 | 1996-02-13 | 半導体パッケージの装着構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219474A true JPH09219474A (ja) | 1997-08-19 |
Family
ID=12169947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8025583A Withdrawn JPH09219474A (ja) | 1996-02-13 | 1996-02-13 | 半導体パッケージの装着構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09219474A (ja) |
-
1996
- 1996-02-13 JP JP8025583A patent/JPH09219474A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
| US6713856B2 (en) | Stacked chip package with enhanced thermal conductivity | |
| US6265771B1 (en) | Dual chip with heat sink | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH07106477A (ja) | 熱伝導板付きヒートシンクアセンブリ | |
| JP2005217405A (ja) | 熱放出形半導体パッケージ及びその製造方法 | |
| JPH08222690A (ja) | マイクロプロセッサ用半導体モジュール | |
| JP2008305838A (ja) | 半導体装置及びその実装構造 | |
| US8040682B2 (en) | Semiconductor device | |
| JPH09293808A (ja) | 半導体装置 | |
| US8426253B2 (en) | Potted integrated circuit device with aluminum case | |
| JP2611671B2 (ja) | 半導体装置 | |
| JP2007281201A (ja) | 半導体装置 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPH10173095A (ja) | プラスチックピングリッドアレイパッケージ | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JPH09219474A (ja) | 半導体パッケージの装着構造 | |
| JP4544724B2 (ja) | 半導体装置 | |
| JPH09226280A (ja) | カードモジュール | |
| JPH09115956A (ja) | 半導体装置 | |
| JPH06252299A (ja) | 半導体装置及びこの半導体装置を実装した基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |