JPH09212370A - ゲスト命令をエミュレートするプロセッサの性能改善方法及びシステム - Google Patents
ゲスト命令をエミュレートするプロセッサの性能改善方法及びシステムInfo
- Publication number
- JPH09212370A JPH09212370A JP8338287A JP33828796A JPH09212370A JP H09212370 A JPH09212370 A JP H09212370A JP 8338287 A JP8338287 A JP 8338287A JP 33828796 A JP33828796 A JP 33828796A JP H09212370 A JPH09212370 A JP H09212370A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processor
- register
- guest
- general
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】第１および第２のオペランドを含んでいるゲス
ト命令をエミュレートするプロセッサの性能を改善す
る。 【解決手段】第１のオペランドは汎用レジスタにストア
され、第２のオペランドは専用レジスタにストアされて
いる。本願発明は、第２のオペランドを専用レジスタか
ら汎用レジスタへ移動することなく、第１のオペランド
および第２のオペランドを用いて操作を実行するホスト
命令を提供する。これは、即値データを操作するのに必
要な意味ルーチンの命令の数をゲスト命令から減らし、
エミュレーション性能を増大させる。
ト命令をエミュレートするプロセッサの性能を改善す
る。 【解決手段】第１のオペランドは汎用レジスタにストア
され、第２のオペランドは専用レジスタにストアされて
いる。本願発明は、第２のオペランドを専用レジスタか
ら汎用レジスタへ移動することなく、第１のオペランド
および第２のオペランドを用いて操作を実行するホスト
命令を提供する。これは、即値データを操作するのに必
要な意味ルーチンの命令の数をゲスト命令から減らし、
エミュレーション性能を増大させる。
Description
【０００１】
【発明の属する技術分野】本発明は、ホストプロセッサ
におけるゲスト命令をエミュレートする方法およびシス
テムに関し、特に、専用レジスタの内容を操作する命令
を与えることによって、エミュレーション性能を改善す
る方法およびシステムに関する。
におけるゲスト命令をエミュレートする方法およびシス
テムに関し、特に、専用レジスタの内容を操作する命令
を与えることによって、エミュレーション性能を改善す
る方法およびシステムに関する。
【０００２】
【従来の技術】モトローラのＰｏｗｅｒＰＣTMなどのホ
ストプロセッサ上で、インテルのｘ８６命令セットなど
のゲスト命令セットをソフトウェアでエミュレートする
方法には２つある。第１の方法は、インタープリタを用
いる交換処理として知られ、第２の方法は、ダイナミッ
クトランスレータを用いる動的変換として知られてい
る。インタープリタは、従来のホストプロセッサにおけ
るハードウェアにより行われるフェッチ、デコードおよ
び実行サイクルに似ている。ダイナミックトランスレー
タは、ゲスト命令のブロックをフェッチおよびデコード
し、それらをホスト命令へ翻訳する。それらは、その後
再利用される。いずれの方法にも長所と短所がある。
ストプロセッサ上で、インテルのｘ８６命令セットなど
のゲスト命令セットをソフトウェアでエミュレートする
方法には２つある。第１の方法は、インタープリタを用
いる交換処理として知られ、第２の方法は、ダイナミッ
クトランスレータを用いる動的変換として知られてい
る。インタープリタは、従来のホストプロセッサにおけ
るハードウェアにより行われるフェッチ、デコードおよ
び実行サイクルに似ている。ダイナミックトランスレー
タは、ゲスト命令のブロックをフェッチおよびデコード
し、それらをホスト命令へ翻訳する。それらは、その後
再利用される。いずれの方法にも長所と短所がある。
【０００３】インタープリタは、一般に、メモリ消費は
少ないが、ダイナミックトランスレータより実行が遅
い。ダイナミックトランスレータは、ゲストプログラム
が、頻繁に再利用されるパーツを含んでいると、うまく
実行される。しかし、ゲストプログラムが、以前に翻訳
したパーツを修正するときは、うまく実行されない。
少ないが、ダイナミックトランスレータより実行が遅
い。ダイナミックトランスレータは、ゲストプログラム
が、頻繁に再利用されるパーツを含んでいると、うまく
実行される。しかし、ゲストプログラムが、以前に翻訳
したパーツを修正するときは、うまく実行されない。
【０００４】我々は、インタープリタの小さなサイズお
よびダイナミックトランスレータの実行速度の両者の長
所を有するような解決策を得るために、ソフトウェアエ
ミュレーション方法を支援するハードウェアを開発し
た。その支援するハードウェアを使用する前に、各ゲス
ト命令の機能を実行するのに必要なホスト命令のシーケ
ンスは、意味ルーチンと呼ばれる個別の関数にコンパイ
ルされ、メモリにストアされる。ハードウェアは、ソフ
トウェアと共に作動して、ゲスト命令をフェッチし、そ
れらをデコードし、ホストプロセッサにある対応する意
味ルーチンをディスパッチする。
よびダイナミックトランスレータの実行速度の両者の長
所を有するような解決策を得るために、ソフトウェアエ
ミュレーション方法を支援するハードウェアを開発し
た。その支援するハードウェアを使用する前に、各ゲス
ト命令の機能を実行するのに必要なホスト命令のシーケ
ンスは、意味ルーチンと呼ばれる個別の関数にコンパイ
ルされ、メモリにストアされる。ハードウェアは、ソフ
トウェアと共に作動して、ゲスト命令をフェッチし、そ
れらをデコードし、ホストプロセッサにある対応する意
味ルーチンをディスパッチする。
【０００５】ゲスト命令の中には、１つかそれ以上のソ
ースオペランドの操作を実行し、その結果を宛先オペラ
ンドにストアするものがある。一般に、２-オペランド
命令の第１のオペランドは、レジスタまたはメモリロケ
ーションの内容のいずれかであり、第２のオペランド
は、通常、レジスタまたは数値定数である即値データの
内容のいずれかである。
ースオペランドの操作を実行し、その結果を宛先オペラ
ンドにストアするものがある。一般に、２-オペランド
命令の第１のオペランドは、レジスタまたはメモリロケ
ーションの内容のいずれかであり、第２のオペランド
は、通常、レジスタまたは数値定数である即値データの
内容のいずれかである。
【０００６】ゲスト命令をエミュレートするときには、
一般に、ハードウェア支援ユニットは、ゲスト命令から
のソースオペランドを、ホストプロセッサ内の、１つか
それ以上の汎用レジスタ（ＧＰＲ）にストアする。しか
し、即値データであるソースオペランドは、一般に、ハ
ードウェア支援ユニット内の専用レジスタ（ＳＰＲ）に
ストアされる。
一般に、ハードウェア支援ユニットは、ゲスト命令から
のソースオペランドを、ホストプロセッサ内の、１つか
それ以上の汎用レジスタ（ＧＰＲ）にストアする。しか
し、即値データであるソースオペランドは、一般に、ハ
ードウェア支援ユニット内の専用レジスタ（ＳＰＲ）に
ストアされる。
【０００７】ゲスト命令が、加算などの操作をソースオ
ペランドおよび即値データに実行するときは、ＧＰＲ内
のソースオペランドは、ＳＰＲ内の即値データに加算さ
れなければならない。しかし、この加算は、一般に、Ｇ
ＰＲの内容しか加算できないホストプロセッサ内の整数
ユニットにより実行される。そのため、ＳＰＲの内容を
操作する意味ルーチンは、ＳＰＲの内容をＧＰＲへ移動
する追加のホスト命令を含んでいなければならない。整
数ユニットは、次に、第１のＧＰＲのオペランドを、第
２のＧＰＲの即値データに加算することができる。この
方法の短所は、意味ルーチン内の追加の移動命令の実行
が、プロセッサのエミュレーション性能を大幅に遅くす
る可能性があることである。
ペランドおよび即値データに実行するときは、ＧＰＲ内
のソースオペランドは、ＳＰＲ内の即値データに加算さ
れなければならない。しかし、この加算は、一般に、Ｇ
ＰＲの内容しか加算できないホストプロセッサ内の整数
ユニットにより実行される。そのため、ＳＰＲの内容を
操作する意味ルーチンは、ＳＰＲの内容をＧＰＲへ移動
する追加のホスト命令を含んでいなければならない。整
数ユニットは、次に、第１のＧＰＲのオペランドを、第
２のＧＰＲの即値データに加算することができる。この
方法の短所は、意味ルーチン内の追加の移動命令の実行
が、プロセッサのエミュレーション性能を大幅に遅くす
る可能性があることである。
【０００８】
【発明が解決しようとする課題】従って、必要とされて
いるものは、専用レジスタの内容を操作する命令を用い
たエミュレーション性能を改善する方法およびシステム
である。本発明は、かかる必要性に取り組んだものであ
る。
いるものは、専用レジスタの内容を操作する命令を用い
たエミュレーション性能を改善する方法およびシステム
である。本発明は、かかる必要性に取り組んだものであ
る。
【０００９】
【課題を解決するための手段】本発明は、第１および第
２のオペランドが含まれているゲスト命令をエミュレー
トするプロセッサの性能を改善する方法およびシステム
を提供する。第１のオペランドは、汎用レジスタにスト
アされており、第２のオペランドは、専用レジスタにス
トアされている。この方法およびシステムは、第２のオ
ペランドを専用レジスタから汎用レジスタへ移動するこ
となく、第１のオペランドおよび第２のオペランドを用
いて操作を実行するホスト命令を提供する。
２のオペランドが含まれているゲスト命令をエミュレー
トするプロセッサの性能を改善する方法およびシステム
を提供する。第１のオペランドは、汎用レジスタにスト
アされており、第２のオペランドは、専用レジスタにス
トアされている。この方法およびシステムは、第２のオ
ペランドを専用レジスタから汎用レジスタへ移動するこ
となく、第１のオペランドおよび第２のオペランドを用
いて操作を実行するホスト命令を提供する。
【００１０】ここに開示したシステムおよび方法によれ
ば、本発明は、即値データを操作する意味ルーチン内の
命令の数を減らし、それによって、意味ルーチンの実行
時間が減少し、エミュレーション性能が増大される。
ば、本発明は、即値データを操作する意味ルーチン内の
命令の数を減らし、それによって、意味ルーチンの実行
時間が減少し、エミュレーション性能が増大される。
【００１１】
【発明の実施の形態】本発明は、ホストプロセッサのゲ
スト命令のエミュレートにおける改善に関するものであ
る。好ましい実施形態のさまざまな変形例は、当業者に
直ちに明らかとなるものであり、ここに示した一般的な
原理はその他の実施例にも適用される。このように、本
発明は、本実施例に限られるものではなく、ここに説明
した原理および特徴に従う最も広い範囲に適用される。
スト命令のエミュレートにおける改善に関するものであ
る。好ましい実施形態のさまざまな変形例は、当業者に
直ちに明らかとなるものであり、ここに示した一般的な
原理はその他の実施例にも適用される。このように、本
発明は、本実施例に限られるものではなく、ここに説明
した原理および特徴に従う最も広い範囲に適用される。
【００１２】図１は、ホストプロセッサ１０の高水準ア
ーキテクチャを示すブロック図である。一般に、プロセ
ッサ１０は、メモリ１２、レベル２（Ｌ２）キャッシュ
１４、データキャッシュ１６、命令キャッシュ（ＩＣ）
１８、命令キュー（ＩＱ）２０、分岐予測ユニット２
２、機能ユニット２４−３２および完了バッファ３４と
いったさまざまなハードウェアコンポーネントを用いて
ネイティブソフトウェア命令を実行する。
ーキテクチャを示すブロック図である。一般に、プロセ
ッサ１０は、メモリ１２、レベル２（Ｌ２）キャッシュ
１４、データキャッシュ１６、命令キャッシュ（ＩＣ）
１８、命令キュー（ＩＱ）２０、分岐予測ユニット２
２、機能ユニット２４−３２および完了バッファ３４と
いったさまざまなハードウェアコンポーネントを用いて
ネイティブソフトウェア命令を実行する。
【００１３】本発明の好ましい実施形態においては、プ
ロセッサ１０は、ＰｏｗｅｒＰＣ（ＰＰＣ）命令セット
を実行するモトローラ社製ＰｏｗｅｒＰＣである。ＰＰ
Ｃ命令セットを実行するほか、プロセッサ１０は、イン
テルｘ８６命令およびモトロ−ラ６８Ｋコンプレックス
・インストラクション・セット・コンピュータ（ＣＩＳ
Ｃ）命令といった複数のゲスト命令３８をエミュレート
することもできる。
ロセッサ１０は、ＰｏｗｅｒＰＣ（ＰＰＣ）命令セット
を実行するモトローラ社製ＰｏｗｅｒＰＣである。ＰＰ
Ｃ命令セットを実行するほか、プロセッサ１０は、イン
テルｘ８６命令およびモトロ−ラ６８Ｋコンプレックス
・インストラクション・セット・コンピュータ（ＣＩＳ
Ｃ）命令といった複数のゲスト命令３８をエミュレート
することもできる。
【００１４】ゲスト命令３８をエミュレートする際に、
プロセッサ１０を支援する役割のコンポーネントは、エ
ミュレーション支援ユニット（ＥＡＵ）３６である。プ
ロセッサ１０に、ゲスト命令３８をエミュレートさせる
ためには、まず、各ゲスト命令３８を、ホストプロセッ
サ１０でゲスト命令３８の機能を実行する意味ルーチン
４０と呼ばれる対応するホスト命令セットへ翻訳する。
各意味ルーチン４０は、メモリ１２の特定のアドレス位
置にストアされる。ゲスト命令３８（およびデータ）も
このメモリ１２にストアされる。
プロセッサ１０を支援する役割のコンポーネントは、エ
ミュレーション支援ユニット（ＥＡＵ）３６である。プ
ロセッサ１０に、ゲスト命令３８をエミュレートさせる
ためには、まず、各ゲスト命令３８を、ホストプロセッ
サ１０でゲスト命令３８の機能を実行する意味ルーチン
４０と呼ばれる対応するホスト命令セットへ翻訳する。
各意味ルーチン４０は、メモリ１２の特定のアドレス位
置にストアされる。ゲスト命令３８（およびデータ）も
このメモリ１２にストアされる。
【００１５】操作の際、プロセッサ１０は、ゲスト命令
３８およびデータをＬ２キャッシュ１４およびデータキ
ャッシュ１６へそれぞれキャッシュする。ＥＡＵ３６
は、ゲスト命令３８をフェッチおよびデコードし、次
に、ゲスト命令３８をそれぞれ対応する意味ルーチン４
０のホストメモリアドレスへマップする。プロセッサ１
０は、特定のメモリアドレスに位置する意味ルーチン４
０を命令キャッシュ１８へフェッチする。次に、意味ル
ーチン４０に含まれるホスト命令は、ＩＱ２０へ移され
る。さらに、各ホスト命令は、分岐予測ユニット２２お
よび機能ユニット２４−３２を用いてデコードされ、実
行される。意味ルーチン４０が、実行されて、その結果
が、完了バッファ３４にストアされた後、ＥＡＵ３６
は、次のゲスト命令３８のホストアドレスをマップし、
このプロセスを繰り返す。
３８およびデータをＬ２キャッシュ１４およびデータキ
ャッシュ１６へそれぞれキャッシュする。ＥＡＵ３６
は、ゲスト命令３８をフェッチおよびデコードし、次
に、ゲスト命令３８をそれぞれ対応する意味ルーチン４
０のホストメモリアドレスへマップする。プロセッサ１
０は、特定のメモリアドレスに位置する意味ルーチン４
０を命令キャッシュ１８へフェッチする。次に、意味ル
ーチン４０に含まれるホスト命令は、ＩＱ２０へ移され
る。さらに、各ホスト命令は、分岐予測ユニット２２お
よび機能ユニット２４−３２を用いてデコードされ、実
行される。意味ルーチン４０が、実行されて、その結果
が、完了バッファ３４にストアされた後、ＥＡＵ３６
は、次のゲスト命令３８のホストアドレスをマップし、
このプロセスを繰り返す。
【００１６】図２は、ＥＡＵ３６のブロック図を示して
いる。ＥＡＵ３６には、命令バッファ５０、プリフェッ
チユニット５２、専用レジスタ（ＳＰＲ）５４、デコー
ドユニット５６、分岐ヒストリテーブル５８、タグ生成
ユニット６０、ゲストキャッシュ（ｇｃａｃｈｅ）６２
およびｇｃａｃｈｅ命令キュー６４が含まれている。Ｅ
ＡＵ３６のこれらの機能が、ダイレクトマッピングスキ
ーマを用いて、ゲスト命令３８のエミュレートの際にプ
ロセッサ１０を支援する。
いる。ＥＡＵ３６には、命令バッファ５０、プリフェッ
チユニット５２、専用レジスタ（ＳＰＲ）５４、デコー
ドユニット５６、分岐ヒストリテーブル５８、タグ生成
ユニット６０、ゲストキャッシュ（ｇｃａｃｈｅ）６２
およびｇｃａｃｈｅ命令キュー６４が含まれている。Ｅ
ＡＵ３６のこれらの機能が、ダイレクトマッピングスキ
ーマを用いて、ゲスト命令３８のエミュレートの際にプ
ロセッサ１０を支援する。
【００１７】まず、ゲスト命令３８は、プリフェッチユ
ニット５２によりデータキャッシュ１６からプリフェッ
チされる。次に、ゲスト命令３８が、命令バッファ５０
へロードされ、デコードユニット５６へ移される。ゲス
ト命令３８のホストアドレスへのダイレクトマッピング
が、その構文により複雑なため、デコードユニット５６
がゲスト命令３８を構文解析またはデコードするのに使
われ、長さ、分岐タイプおよび即値データを決定する。
命令３８が分岐の場合には、分岐ヒストリテーブル５８
を使って、次のプリフェッチアドレスを予測する。
ニット５２によりデータキャッシュ１６からプリフェッ
チされる。次に、ゲスト命令３８が、命令バッファ５０
へロードされ、デコードユニット５６へ移される。ゲス
ト命令３８のホストアドレスへのダイレクトマッピング
が、その構文により複雑なため、デコードユニット５６
がゲスト命令３８を構文解析またはデコードするのに使
われ、長さ、分岐タイプおよび即値データを決定する。
命令３８が分岐の場合には、分岐ヒストリテーブル５８
を使って、次のプリフェッチアドレスを予測する。
【００１８】ｇｃａｃｈｅ６２は、各意味ルーチン４０
のエントリおよびそれに対応するホストメモリアドレス
を含む配列である。ゲスト命令３８がデコードされた
後、タグ生成ユニット６０が命令３８を固有のｏｐｃｏ
ｄｅタグにコンバートし、このｏｐｃｏｄｅタグが対応
する意味ルーチン４０のアドレスへアクセスするための
ｇｃａｃｈｅ６２へのインデックスとして使われる。
のエントリおよびそれに対応するホストメモリアドレス
を含む配列である。ゲスト命令３８がデコードされた
後、タグ生成ユニット６０が命令３８を固有のｏｐｃｏ
ｄｅタグにコンバートし、このｏｐｃｏｄｅタグが対応
する意味ルーチン４０のアドレスへアクセスするための
ｇｃａｃｈｅ６２へのインデックスとして使われる。
【００１９】ゲスト命令３８は、デコードされ、対応す
る意味ルーチン４０がわかるようになると、意味ルーチ
ン４０とそのアドレスがｇｃａｃｈｅ命令キュー６４に
ストアされる。ｇｃａｃｈｅ命令キュー６４における各
エントリには、オフセットフィールドおよびデータフィ
ールドが含まれている。オフセットフィールドは、意味
ルーチン４０のホスト（ＰｏｗｅｒＰＣ（ＰＰＣ））ア
ドレスへのポインタである。データフィールドには、意
味ルーチン４０が処理するゲスト命令からの即値データ
が含まれている。本発明の好ましい実施形態において
は、オフセットフィールドおよび即値データを含むデー
タフィールドは、ＳＰＲ５４にストアされる。
る意味ルーチン４０がわかるようになると、意味ルーチ
ン４０とそのアドレスがｇｃａｃｈｅ命令キュー６４に
ストアされる。ｇｃａｃｈｅ命令キュー６４における各
エントリには、オフセットフィールドおよびデータフィ
ールドが含まれている。オフセットフィールドは、意味
ルーチン４０のホスト（ＰｏｗｅｒＰＣ（ＰＰＣ））ア
ドレスへのポインタである。データフィールドには、意
味ルーチン４０が処理するゲスト命令からの即値データ
が含まれている。本発明の好ましい実施形態において
は、オフセットフィールドおよび即値データを含むデー
タフィールドは、ＳＰＲ５４にストアされる。
【００２０】図１および図２の両方を参照すると、プロ
セッサ１０は、命令キュー６４の最初のエントリをライ
ン６６を介してフェッチし、適切な意味ルーチン４０を
実行するためにメモリ１２から検索する。各意味ルーチ
ン４０における最後の命令は分岐命令であり、好ましい
実施形態においては、ゲストディスパッチ完了（ｇｄｉ
ｓｃ）命令６８である。プロセッサ１０が、ｇｄｉｓｃ
命令６８をフェッチおよびデコードすると、プロセッサ
１０がライン６８を介して命令キュー６４から次の意味
ルーチン４０のアドレスをフェッチするようになる。
セッサ１０は、命令キュー６４の最初のエントリをライ
ン６６を介してフェッチし、適切な意味ルーチン４０を
実行するためにメモリ１２から検索する。各意味ルーチ
ン４０における最後の命令は分岐命令であり、好ましい
実施形態においては、ゲストディスパッチ完了（ｇｄｉ
ｓｃ）命令６８である。プロセッサ１０が、ｇｄｉｓｃ
命令６８をフェッチおよびデコードすると、プロセッサ
１０がライン６８を介して命令キュー６４から次の意味
ルーチン４０のアドレスをフェッチするようになる。
【００２１】好ましい実施形態においては、実施される
次の意味ルーチン４０のアドレスは、カレント命令ポイ
ンタ（ＩＰ）７０にストアされる。ｇｄｉｓｃ命令６８
のデコードはまた、次のＩＰ７２をカレントＩＰ７２へ
移動もさせる。また、同様に、好ましい実施形態におい
ては、ｇｄｉｓｃ命令は、無条件分岐命令であるが、プ
ロセッサに次の意味ルーチンをフェッチさせる命令を使
っても良い。
次の意味ルーチン４０のアドレスは、カレント命令ポイ
ンタ（ＩＰ）７０にストアされる。ｇｄｉｓｃ命令６８
のデコードはまた、次のＩＰ７２をカレントＩＰ７２へ
移動もさせる。また、同様に、好ましい実施形態におい
ては、ｇｄｉｓｃ命令は、無条件分岐命令であるが、プ
ロセッサに次の意味ルーチンをフェッチさせる命令を使
っても良い。
【００２２】一般に、データ転送、算術演算および論理
命令などのいくつかの異なる機能タイプのゲスト命令が
ある。これらのタイプの命令が、命令により即値デー
タ、レジスタ、またはメモリ位置に操作を行うかどうか
を指定する。例えば、サンプルのゲスト命令は次のフォ
ーマットとなる。 ADD G1,'4 これは、「ＡＤＤ」命令が、ＧＰＲの内容に即値４を加
算をするということを示している。再び図２を参照する
と、サンプルゲスト命令３８は、ゲスト「ＡＤＤ」命令
に対応する意味ルーチン４０を使ってプロセッサ１０で
エミュレートされる。この意味ルーチン４０がいったん
ディスパッチされると、整数ユニット２８および３０の
うち一つにより実行される。これの意味するところは、
整数ユニット２８および３０が同一であるということで
ある。
命令などのいくつかの異なる機能タイプのゲスト命令が
ある。これらのタイプの命令が、命令により即値デー
タ、レジスタ、またはメモリ位置に操作を行うかどうか
を指定する。例えば、サンプルのゲスト命令は次のフォ
ーマットとなる。 ADD G1,'4 これは、「ＡＤＤ」命令が、ＧＰＲの内容に即値４を加
算をするということを示している。再び図２を参照する
と、サンプルゲスト命令３８は、ゲスト「ＡＤＤ」命令
に対応する意味ルーチン４０を使ってプロセッサ１０で
エミュレートされる。この意味ルーチン４０がいったん
ディスパッチされると、整数ユニット２８および３０の
うち一つにより実行される。これの意味するところは、
整数ユニット２８および３０が同一であるということで
ある。
【００２３】図３には、従来の整数ユニット（ＩＵ）の
ブロック図が示されている。ＩＵ３１には、複数の汎用
レジスタ１００、整数命令ユニット１０２、算術演算論
理ユニット（ＡＬＵ）１０４、マルチプレクサ１０６お
よびリネームバッファ１０８が含まれている。
ブロック図が示されている。ＩＵ３１には、複数の汎用
レジスタ１００、整数命令ユニット１０２、算術演算論
理ユニット（ＡＬＵ）１０４、マルチプレクサ１０６お
よびリネームバッファ１０８が含まれている。
【００２４】ＩＵ３１へ送られる「ＡＤＤ」などのホス
ト整数命令は、それらをデコードし実行する整数命令ユ
ニット１０２により受け取られる。
ト整数命令は、それらをデコードし実行する整数命令ユ
ニット１０２により受け取られる。
【００２５】ＧＰＲ１００は、ホスト整数命令のオペラ
ンドをストアする。オペランドは、ＡＬＵ１０４の入力
として使われ、特定の算術演算操作をオペランドに行
う。ＡＬＵ１０４からの結果は、マルチプレクサ１０６
へ入力され、マルチプレクサの出力はリネームバッファ
１０８にストアされる。リネームバッファの内容は、後
にＧＰＲ１００へ移動しても良い。
ンドをストアする。オペランドは、ＡＬＵ１０４の入力
として使われ、特定の算術演算操作をオペランドに行
う。ＡＬＵ１０４からの結果は、マルチプレクサ１０６
へ入力され、マルチプレクサの出力はリネームバッファ
１０８にストアされる。リネームバッファの内容は、後
にＧＰＲ１００へ移動しても良い。
【００２６】ＩＱ６４のエントリをストアするＳＰＲ５
４は、ｇｂｕｓ１１０を介してＩＵ２８のマルチプレク
サ１０６に連結される。ゲスト命令がＧＰＲ１００のオ
ペランドを即値データへ加算することを指定するとき、
この加算を行う対応する意味ルーチンは、即値データを
ＳＰＲ５４からＧＰＲ１００へ移動するホスト命令を含
んでいなければならない。
４は、ｇｂｕｓ１１０を介してＩＵ２８のマルチプレク
サ１０６に連結される。ゲスト命令がＧＰＲ１００のオ
ペランドを即値データへ加算することを指定するとき、
この加算を行う対応する意味ルーチンは、即値データを
ＳＰＲ５４からＧＰＲ１００へ移動するホスト命令を含
んでいなければならない。
【００２７】上記のゲスト加算命令をエミュレートする
意味ルーチン４０には、例えば、次の命令が含まれてい
る場合がある。 MFSPR imm.,temp ADD G1,temp GDISC ホスト命令ＭＦＳＰＲ（Ｍｏｖｅ Ｆｒｏｍ ＳＰＲ）
は、即値データをＳＰＲ５４から、ＧＰＲ１００の一つ
にストアされるｔｅｍｐと呼ばれる一時変数へコピーす
る移動命令である。ホスト「ＡＤＤ」命令により、ＡＬ
Ｕ１０４は、Ｇ１の内容をＧＰＲ１００にストアされて
いるｔｅｍｐの内容に加える。すると、加算の結果がリ
ネームバッファ１０８にストアされる。上述のとおり、
ＧＤＩＳＣ命令により、プロセッサは、実行すべき次の
意味ルーチンをフェッチする。
意味ルーチン４０には、例えば、次の命令が含まれてい
る場合がある。 MFSPR imm.,temp ADD G1,temp GDISC ホスト命令ＭＦＳＰＲ（Ｍｏｖｅ Ｆｒｏｍ ＳＰＲ）
は、即値データをＳＰＲ５４から、ＧＰＲ１００の一つ
にストアされるｔｅｍｐと呼ばれる一時変数へコピーす
る移動命令である。ホスト「ＡＤＤ」命令により、ＡＬ
Ｕ１０４は、Ｇ１の内容をＧＰＲ１００にストアされて
いるｔｅｍｐの内容に加える。すると、加算の結果がリ
ネームバッファ１０８にストアされる。上述のとおり、
ＧＤＩＳＣ命令により、プロセッサは、実行すべき次の
意味ルーチンをフェッチする。
【００２８】例として挙げた意味ルーチン４０でのよけ
いな「ＭＦＳＰＲ」命令は、プロセッサ１０のエミュレ
ーション性能を大幅に遅くする可能性がある。これは、
意味ルーチンがＳＰＲ５４にストアされた即値データを
操作するときは必ず、ＭＦＳＰＲ命令を実行するための
よけいなプロセッササイクルが必要であることによる。
いな「ＭＦＳＰＲ」命令は、プロセッサ１０のエミュレ
ーション性能を大幅に遅くする可能性がある。これは、
意味ルーチンがＳＰＲ５４にストアされた即値データを
操作するときは必ず、ＭＦＳＰＲ命令を実行するための
よけいなプロセッササイクルが必要であることによる。
【００２９】本発明は、ＳＰＲ５４の内容を直接操作す
る命令を与えることによってエミュレーションの性能を
改善する方法およびシステムである。本発明による方法
およびシステムをより詳細に説明するために、かかるシ
ステムの一実施例のブロック図を示す図４を参照する。
る命令を与えることによってエミュレーションの性能を
改善する方法およびシステムである。本発明による方法
およびシステムをより詳細に説明するために、かかるシ
ステムの一実施例のブロック図を示す図４を参照する。
【００３０】図４は、本発明による整数ユニット（Ｉ
Ｕ）２８を示すブロック図である。本発明によれば、Ｓ
ＰＲ５４をＡＬＵ１０４と直接連結するためにｑｂｕｓ
１１２が提供されている。これにより、最初にＳＰＲ５
４の内容をＧＰＲ１００へ移動することなく、ＡＬＵ１
０４は、ＳＰＲ５４で実行すべき操作を行う。
Ｕ）２８を示すブロック図である。本発明によれば、Ｓ
ＰＲ５４をＡＬＵ１０４と直接連結するためにｑｂｕｓ
１１２が提供されている。これにより、最初にＳＰＲ５
４の内容をＧＰＲ１００へ移動することなく、ＡＬＵ１
０４は、ＳＰＲ５４で実行すべき操作を行う。
【００３１】本発明は、この新しい特徴を利用するため
に、新しいホスト命令のセットを定義している。これら
の新しい命令は、即値データを有するゲスト命令３８を
エミュレートする意味ルーチン４０に使われる。
に、新しいホスト命令のセットを定義している。これら
の新しい命令は、即値データを有するゲスト命令３８を
エミュレートする意味ルーチン４０に使われる。
【００３２】図５は、ＳＰＲ５４にストアされる即値デ
ータを操作する新しいＰＰＣ命令のセットをリストする
表である。命令にあるニーモニック「ＲＴ」は、宛先と
して使われるＧＰＲ１００を指定し、一方ニーモニック
「ＲＡ」は、ソースとして使われるＧＰＲ１００を指定
する。
ータを操作する新しいＰＰＣ命令のセットをリストする
表である。命令にあるニーモニック「ＲＴ」は、宛先と
して使われるＧＰＲ１００を指定し、一方ニーモニック
「ＲＡ」は、ソースとして使われるＧＰＲ１００を指定
する。
【００３３】命令ＭＦＧＩは、即値データをＳＰＲ５４
から移動し、そのデータをＲＴに位置づける。命令ＡＤ
ＤＦＧＩは、ＳＰＲ５４からの即値データをＲＡのオペ
ランドへ加算し、その結果をＲＴに位置づける。命令Ｓ
ＵＧＦＧＩは、ＲＡのオペランドをＳＰＲ５４の即値デ
ータから減算し、その結果をＲＴに位置づける。命令Ｓ
ＨＩＦＴＦＧＩは、ＳＰＲ５４の即値データをＲＡのオ
ペランドにより指定されたシフト量をシフトし、その結
果をＲＴに位置づける。
から移動し、そのデータをＲＴに位置づける。命令ＡＤ
ＤＦＧＩは、ＳＰＲ５４からの即値データをＲＡのオペ
ランドへ加算し、その結果をＲＴに位置づける。命令Ｓ
ＵＧＦＧＩは、ＲＡのオペランドをＳＰＲ５４の即値デ
ータから減算し、その結果をＲＴに位置づける。命令Ｓ
ＨＩＦＴＦＧＩは、ＳＰＲ５４の即値データをＲＡのオ
ペランドにより指定されたシフト量をシフトし、その結
果をＲＴに位置づける。
【００３４】これらの命令の前に、少なくとも２つのホ
スト命令がＳＰＲ５４の即値データの操作を行うのに必
要であった。本発明のホスト命令では、かかる操作に１
つのホスト命令しか必要としない。これは、意味ルーチ
ン４０でプロセッサ１０が実行しなければならない命令
の数を減らし、これによってエミュレーション性能が増
大する。
スト命令がＳＰＲ５４の即値データの操作を行うのに必
要であった。本発明のホスト命令では、かかる操作に１
つのホスト命令しか必要としない。これは、意味ルーチ
ン４０でプロセッサ１０が実行しなければならない命令
の数を減らし、これによってエミュレーション性能が増
大する。
【００３５】ＳＰＲ５４とＩＵ２８のＡＬＵ１０４を連
結させることによって可能となる新しい命令のセット
は、図５にリストされたホスト命令に限定されるもので
はない。図５にリストされたデータ転送、算術演算およ
び論理命令は、一例にすぎない。
結させることによって可能となる新しい命令のセット
は、図５にリストされたホスト命令に限定されるもので
はない。図５にリストされたデータ転送、算術演算およ
び論理命令は、一例にすぎない。
【００３６】ＳＰＲを整数ユニットＡＬＵと連結させる
ことによりエミュレーション性能を改善する方法および
システムは、ホスト命令がＳＰＲ内容を直接操作するこ
とを可能にするために開示された。本発明は、ここに示
した実施例に従って説明されたが、本実施例の変形が可
能であり、これらの変形が本発明の技術的思想および範
囲内であることは当業者であれば容易に理解されよう。
従って、添付した請求項の技術的思想および範囲から逸
脱することのない範囲で、当業者は多くの変形例を実施
することができる。
ことによりエミュレーション性能を改善する方法および
システムは、ホスト命令がＳＰＲ内容を直接操作するこ
とを可能にするために開示された。本発明は、ここに示
した実施例に従って説明されたが、本実施例の変形が可
能であり、これらの変形が本発明の技術的思想および範
囲内であることは当業者であれば容易に理解されよう。
従って、添付した請求項の技術的思想および範囲から逸
脱することのない範囲で、当業者は多くの変形例を実施
することができる。
【００３７】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）第１および第２のオペランドを含むゲスト命令を
エミュレートするプロセッサの性能を改善する方法であ
って、（ａ）前記第１のオペランドを汎用レジスタに、
前記第２のオペランドを専用レジスタにストアする工
程、および（ｂ）前記第２のオペランドを前記専用レジ
スタから前記汎用レジスタへ移動させることなく前記第
１および第２のオペランドを用いて操作を行う命令を提
供する工程を含むことを特徴とする前記方法。 （２）前記プロセッサがエミュレーション支援ユニット
を含み、前記工程（ａ）が、（ａ１）前記エミュレーシ
ョン支援ユニットの中に前記専用レジスタを提供する工
程を含むことを特徴とする上記（１）記載の方法。 （３）前記プロセッサが算術演算論理ユニットおよびマ
ルチプレクサを含み、前記算術演算論理ユニットが前記
汎用レジスタおよび前記マルチプレクサの間で連結さ
れ、前記工程（ａ）が（ａ２）前記専用レジスタを前記
算術演算論理ユニットに連結させる工程を含むことを特
徴とする上記（２）記載の方法。 （４）前記工程（ｂ）が、（ｂ１）前記操作の結果を第
３の汎用レジスタにストアする工程を含むことを特徴と
する上記（３）記載の方法。 （５）前記操作が算術演算操作であることを特徴とする
上記（４）記載の方法。 （６）前記操作がデータ転送操作であることを特徴とす
る上記（５）記載の方法。 （７）前記操作が論理操作であることを特徴とする上記
（６）記載の方法。 （８）前記プロセッサが意味ルーチンを用いて前記ゲス
ト命令をエミュレートし、前記命令が前記意味ルーチン
中の命令であることを特徴とする上記（７）記載の方
法。 （９）第１および第２のオペランドを含むゲスト命令を
エミュレートするプロセッサであって、前記第１のオペ
ランドを汎用レジスタに、前記第２のオペランドを専用
レジスタにストアする手段、および前記第２のオペラン
ドを前記専用レジスタから前記汎用レジスタへ移動させ
ることなく前記第１および第２のオペランドを用いて操
作を行う命令手段を含むことを特徴とする前記プロセッ
サ。 （１０）前記プロセッサがエミュレーション支援ユニッ
トを含み、前記専用レジスタが前記エミュレーション支
援ユニットの一部であることを特徴とする上記（９）記
載のプロセッサ。 （１１）前記プロセッサが、算術演算論理ユニットおよ
びマルチプレクサを含み、前記算術演算論理ユニットが
前記汎用レジスタおよびマルチプレクサの間で連結され
ており、前記専用レジスタが前記算術演算論理ユニット
と連結されていることを特徴とする上記（１０）記載の
プロセッサ。 （１２）前記命令手段が第３の汎用レジスタに前記操作
の結果をストアする手段を含むことを特徴とする上記
（１１）記載のプロセッサ。 （１３）前記命令手段が算術演算操作であることを特徴
とする上記（１２）記載のプロセッサ。 （１４）前記命令手段がデータ転送操作であることを特
徴とする上記（１３）記載のプロセッサ。 （１５）前記命令手段が論理操作であることを特徴とす
る上記（１４）記載のプロセッサ。 （１６）前記プロセッサが意味ルーチンを用いて前記ゲ
スト命令をエミュレートし、前記命令手段が前記意味ル
ーチン中の命令であることを特徴とする上記（８）記載
の方法。 （１７）即値データを含む複数のゲスト命令をエミュレ
ートするプロセッサであって、前記ゲスト命令の機能を
エミュレートするホスト命令のブロックを含む各意味ル
ーチンを、特定のアドレスにストアするためのメモリ
と、意味ルーチンのメモリアドレスへのポインタである
オフセットフィールドと、対応するゲスト命令からの即
値データであるデータフィールドとを含む複数のエント
リをストアするための複数の専用レジスタを含む、ゲス
ト命令をデコードし、対応する意味ルーチンをディスパ
ッチするエミュレーション支援ユニットと、オペランド
をストアするための複数の汎用レジスタと、前記専用レ
ジスタから前記汎用レジスタへ前記即値データを移動さ
せることなく、前記即値データおよび前記汎用レジスタ
にある前記オペランドを用いて操作を行う前記意味ルー
チンにおける複数のホスト命令とを含むことを特徴とす
る前記プロセッサ。 （１８）前記ホスト命令を実行する整数ユニットを含
み、前記整数ユニットが算術演算論理ユニットおよびマ
ルチプレクサを含み、前記算術演算論理ユニットが前記
複数の汎用レジスタおよび前記マルチプレクサの間で連
結され、前記専用レジスタが前記算術演算論理ユニット
と連結されていることを特徴とする上記（１７）記載の
プロセッサ。
の事項を開示する。 （１）第１および第２のオペランドを含むゲスト命令を
エミュレートするプロセッサの性能を改善する方法であ
って、（ａ）前記第１のオペランドを汎用レジスタに、
前記第２のオペランドを専用レジスタにストアする工
程、および（ｂ）前記第２のオペランドを前記専用レジ
スタから前記汎用レジスタへ移動させることなく前記第
１および第２のオペランドを用いて操作を行う命令を提
供する工程を含むことを特徴とする前記方法。 （２）前記プロセッサがエミュレーション支援ユニット
を含み、前記工程（ａ）が、（ａ１）前記エミュレーシ
ョン支援ユニットの中に前記専用レジスタを提供する工
程を含むことを特徴とする上記（１）記載の方法。 （３）前記プロセッサが算術演算論理ユニットおよびマ
ルチプレクサを含み、前記算術演算論理ユニットが前記
汎用レジスタおよび前記マルチプレクサの間で連結さ
れ、前記工程（ａ）が（ａ２）前記専用レジスタを前記
算術演算論理ユニットに連結させる工程を含むことを特
徴とする上記（２）記載の方法。 （４）前記工程（ｂ）が、（ｂ１）前記操作の結果を第
３の汎用レジスタにストアする工程を含むことを特徴と
する上記（３）記載の方法。 （５）前記操作が算術演算操作であることを特徴とする
上記（４）記載の方法。 （６）前記操作がデータ転送操作であることを特徴とす
る上記（５）記載の方法。 （７）前記操作が論理操作であることを特徴とする上記
（６）記載の方法。 （８）前記プロセッサが意味ルーチンを用いて前記ゲス
ト命令をエミュレートし、前記命令が前記意味ルーチン
中の命令であることを特徴とする上記（７）記載の方
法。 （９）第１および第２のオペランドを含むゲスト命令を
エミュレートするプロセッサであって、前記第１のオペ
ランドを汎用レジスタに、前記第２のオペランドを専用
レジスタにストアする手段、および前記第２のオペラン
ドを前記専用レジスタから前記汎用レジスタへ移動させ
ることなく前記第１および第２のオペランドを用いて操
作を行う命令手段を含むことを特徴とする前記プロセッ
サ。 （１０）前記プロセッサがエミュレーション支援ユニッ
トを含み、前記専用レジスタが前記エミュレーション支
援ユニットの一部であることを特徴とする上記（９）記
載のプロセッサ。 （１１）前記プロセッサが、算術演算論理ユニットおよ
びマルチプレクサを含み、前記算術演算論理ユニットが
前記汎用レジスタおよびマルチプレクサの間で連結され
ており、前記専用レジスタが前記算術演算論理ユニット
と連結されていることを特徴とする上記（１０）記載の
プロセッサ。 （１２）前記命令手段が第３の汎用レジスタに前記操作
の結果をストアする手段を含むことを特徴とする上記
（１１）記載のプロセッサ。 （１３）前記命令手段が算術演算操作であることを特徴
とする上記（１２）記載のプロセッサ。 （１４）前記命令手段がデータ転送操作であることを特
徴とする上記（１３）記載のプロセッサ。 （１５）前記命令手段が論理操作であることを特徴とす
る上記（１４）記載のプロセッサ。 （１６）前記プロセッサが意味ルーチンを用いて前記ゲ
スト命令をエミュレートし、前記命令手段が前記意味ル
ーチン中の命令であることを特徴とする上記（８）記載
の方法。 （１７）即値データを含む複数のゲスト命令をエミュレ
ートするプロセッサであって、前記ゲスト命令の機能を
エミュレートするホスト命令のブロックを含む各意味ル
ーチンを、特定のアドレスにストアするためのメモリ
と、意味ルーチンのメモリアドレスへのポインタである
オフセットフィールドと、対応するゲスト命令からの即
値データであるデータフィールドとを含む複数のエント
リをストアするための複数の専用レジスタを含む、ゲス
ト命令をデコードし、対応する意味ルーチンをディスパ
ッチするエミュレーション支援ユニットと、オペランド
をストアするための複数の汎用レジスタと、前記専用レ
ジスタから前記汎用レジスタへ前記即値データを移動さ
せることなく、前記即値データおよび前記汎用レジスタ
にある前記オペランドを用いて操作を行う前記意味ルー
チンにおける複数のホスト命令とを含むことを特徴とす
る前記プロセッサ。 （１８）前記ホスト命令を実行する整数ユニットを含
み、前記整数ユニットが算術演算論理ユニットおよびマ
ルチプレクサを含み、前記算術演算論理ユニットが前記
複数の汎用レジスタおよび前記マルチプレクサの間で連
結され、前記専用レジスタが前記算術演算論理ユニット
と連結されていることを特徴とする上記（１７）記載の
プロセッサ。
【図１】ホストプロセッサの高水準アーキテクチャを示
すブロック図。
すブロック図。
【図２】エミュレーション支援ユニットのブロック図。
【図３】従来の整数ユニットのブロック図。
【図４】本発明の整数ユニットを示すブロック図。
【図５】専用レジスタにストアされている即値データを
操作するホスト命令のセットをリストする表。
操作するホスト命令のセットをリストする表。
１０ ホストプロセッサ １２ メモリ １４ レベル２（Ｌ２）キャッシュ １６ データキャッシュ １８ 命令キャッシュ（ＩＣ） ２０ 命令キュー（ＩＱ） ２２ 分岐予測ユニット ２４、２６、３２ 機能ユニット ２８、３０ 整数ユニット ３１ ＩＵ ３２ 浮動小数点 ３４ 完了バッファ ３６ エミュレーション支援ユニット（ＥＡＵ） ３８ ゲスト命令 ４０ 意味ルーチン ５０ 命令バッファ ５２ 命令プリフェッチ ５４ 専用レジスタ（ＳＰＲ） ５６ デコードユニット ５８ 分岐ヒストリテーブル ６０ タグ生成ユニット ６２ ゲストキャッシュ（ｇｃａｃｈｅ） ６４ ｇｃａｃｈｅ命令キュー ６６ ライン ６８ ゲストディスパッチ完了（ｇｄｉｓｃ）命令 ７０ カレント命令ポインタ（ＩＰ） ７２ 次のＩＰ １００ 汎用レジスタ（ＧＰＲ） １０２ 整数命令ユニット １０４ 算術演算論理ユニット（ＡＬＵ） １０６ マルチプレクサ １０８ リネームバッファ １１０ ｇｂｕｓ １１２ ｑｂｕｓ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ソウミャ・マリック アメリカ合衆国78729、 テキサス州オー スティンパートリッジ ベント ドライブ 13032
Claims (18)
- 【請求項１】第１および第２のオペランドを含むゲスト
命令をエミュレートするプロセッサの性能を改善する方
法であって、 （ａ）前記第１のオペランドを汎用レジスタに、前記第
２のオペランドを専用レジスタにストアする工程、およ
び （ｂ）前記第２のオペランドを前記専用レジスタから前
記汎用レジスタへ移動させることなく前記第１および第
２のオペランドを用いて操作を行う命令を提供する工程
を含むことを特徴とする前記方法。 - 【請求項２】前記プロセッサがエミュレーション支援ユ
ニットを含み、前記工程（ａ）が、 （ａ１）前記エミュレーション支援ユニットの中に前記
専用レジスタを提供する工程を含むことを特徴とする請
求項１記載の方法。 - 【請求項３】前記プロセッサが算術演算論理ユニットお
よびマルチプレクサを含み、前記算術演算論理ユニット
が前記汎用レジスタおよび前記マルチプレクサの間で連
結され、前記工程（ａ）が （ａ２）前記専用レジスタを前記算術演算論理ユニット
に連結させる工程を含むことを特徴とする請求項２記載
の方法。 - 【請求項４】前記工程（ｂ）が、 （ｂ１）前記操作の結果を第３の汎用レジスタにストア
する工程を含むことを特徴とする請求項３記載の方法。 - 【請求項５】前記操作が算術演算操作であることを特徴
とする請求項４記載の方法。 - 【請求項６】前記操作がデータ転送操作であることを特
徴とする請求項５記載の方法。 - 【請求項７】前記操作が論理操作であることを特徴とす
る請求項６記載の方法。 - 【請求項８】前記プロセッサが意味ルーチンを用いて前
記ゲスト命令をエミュレートし、前記命令が前記意味ル
ーチン中の命令であることを特徴とする請求項７記載の
方法。 - 【請求項９】第１および第２のオペランドを含むゲスト
命令をエミュレートするプロセッサであって、 前記第１のオペランドを汎用レジスタに、前記第２のオ
ペランドを専用レジスタにストアする手段、および前記
第２のオペランドを前記専用レジスタから前記汎用レジ
スタへ移動させることなく前記第１および第２のオペラ
ンドを用いて操作を行う命令手段を含むことを特徴とす
る前記プロセッサ。 - 【請求項１０】前記プロセッサがエミュレーション支援
ユニットを含み、前記専用レジスタが前記エミュレーシ
ョン支援ユニットの一部であることを特徴とする請求項
９記載のプロセッサ。 - 【請求項１１】前記プロセッサが、算術演算論理ユニッ
トおよびマルチプレクサを含み、前記算術演算論理ユニ
ットが前記汎用レジスタおよびマルチプレクサの間で連
結されており、前記専用レジスタが前記算術演算論理ユ
ニットと連結されていることを特徴とする請求項１０記
載のプロセッサ。 - 【請求項１２】前記命令手段が第３の汎用レジスタに前
記操作の結果をストアする手段を含むことを特徴とする
請求項１１記載のプロセッサ。 - 【請求項１３】前記命令手段が算術演算操作であること
を特徴とする請求項１２記載のプロセッサ。 - 【請求項１４】前記命令手段がデータ転送操作であるこ
とを特徴とする請求項１３記載のプロセッサ。 - 【請求項１５】前記命令手段が論理操作であることを特
徴とする請求項１４記載のプロセッサ。 - 【請求項１６】前記プロセッサが意味ルーチンを用いて
前記ゲスト命令をエミュレートし、前記命令手段が前記
意味ルーチン中の命令であることを特徴とする請求項８
記載の方法。 - 【請求項１７】即値データを含む複数のゲスト命令をエ
ミュレートするプロセッサであって、 前記ゲスト命令の機能をエミュレートするホスト命令の
ブロックを含む各意味ルーチンを、特定のアドレスにス
トアするためのメモリと、 意味ルーチンのメモリアドレスへのポインタであるオフ
セットフィールドと、対応するゲスト命令からの即値デ
ータであるデータフィールドとを含む複数のエントリを
ストアするための複数の専用レジスタを含む、ゲスト命
令をデコードし、対応する意味ルーチンをディスパッチ
するエミュレーション支援ユニットと、 オペランドをストアするための複数の汎用レジスタと、 前記専用レジスタから前記汎用レジスタへ前記即値デー
タを移動させることなく、前記即値データおよび前記汎
用レジスタにある前記オペランドを用いて操作を行う前
記意味ルーチンにおける複数のホスト命令とを含むこと
を特徴とする前記プロセッサ。 - 【請求項１８】前記ホスト命令を実行する整数ユニット
を含み、前記整数ユニットが算術演算論理ユニットおよ
びマルチプレクサを含み、前記算術演算論理ユニットが
前記複数の汎用レジスタおよび前記マルチプレクサの間
で連結され、前記専用レジスタが前記算術演算論理ユニ
ットと連結されていることを特徴とする請求項１７記載
のプロセッサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/581793 | 1996-01-25 | ||
| US08/581,793 US5758140A (en) | 1996-01-25 | 1996-01-25 | Method and system for emulating instructions by performing an operation directly using special-purpose register contents |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09212370A true JPH09212370A (ja) | 1997-08-15 |
| JP3193651B2 JP3193651B2 (ja) | 2001-07-30 |
Family
ID=24326583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33828796A Expired - Fee Related JP3193651B2 (ja) | 1996-01-25 | 1996-12-18 | ゲスト命令をエミュレートするプロセッサ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5758140A (ja) |
| EP (1) | EP0786722A1 (ja) |
| JP (1) | JP3193651B2 (ja) |
| KR (1) | KR100237987B1 (ja) |
| TW (1) | TW417064B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004272922A (ja) * | 2003-03-06 | 2004-09-30 | Northrop Grumman Corp | エミュレーションコンピュータ技術を実行する直接命令 |
| JP2006331415A (ja) * | 2005-05-09 | 2006-12-07 | Sony Computer Entertainment Europe Ltd | データプロセッサ、データ処理方法 |
| JP2008545179A (ja) * | 2005-05-12 | 2008-12-11 | マイクロソフト コーポレーション | 複数の経路最適化を備える関数レベルジャストインタイム変換エンジン |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6044220A (en) * | 1997-02-25 | 2000-03-28 | Motorola, Inc. | Method and apparatus for operating a data processor to execute software written using a foreign instruction set |
| US6223339B1 (en) * | 1998-09-08 | 2001-04-24 | Hewlett-Packard Company | System, method, and product for memory management in a dynamic translator |
| US6308318B2 (en) * | 1998-10-07 | 2001-10-23 | Hewlett-Packard Company | Method and apparatus for handling asynchronous exceptions in a dynamic translation system |
| US6351806B1 (en) * | 1999-10-06 | 2002-02-26 | Cradle Technologies | Risc processor using register codes for expanded instruction set |
| US6711672B1 (en) * | 2000-09-22 | 2004-03-23 | Vmware, Inc. | Method and system for implementing subroutine calls and returns in binary translation sub-systems of computers |
| KR100388943B1 (ko) * | 2000-10-23 | 2003-06-25 | 아스텔 주식회사 | 디지털 신호 처리 프로세서의 즉시 데이터 처리 장치 |
| US7290253B1 (en) | 2003-09-30 | 2007-10-30 | Vmware, Inc. | Prediction mechanism for subroutine returns in binary translation sub-systems of computers |
| CN100447702C (zh) * | 2005-05-23 | 2008-12-31 | 联想(北京)有限公司 | 一种防止未被授权程序在计算机系统运行的方法及其系统 |
| US10521231B2 (en) | 2010-06-24 | 2019-12-31 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
| US9851969B2 (en) * | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
| JP5367020B2 (ja) * | 2011-06-24 | 2013-12-11 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置、情報処理方法、プログラム及び情報記憶媒体 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2253430A5 (ja) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
| FR2253435A5 (ja) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
| US3891974A (en) * | 1973-12-17 | 1975-06-24 | Honeywell Inf Systems | Data processing system having emulation capability for providing wait state simulation function |
| US4084235A (en) * | 1975-04-14 | 1978-04-11 | Honeywell Information Systems Inc. | Emulation apparatus |
| EP0124517A1 (en) * | 1982-10-22 | 1984-11-14 | International Business Machines Corporation | Accelerated instruction mapping external to source and target instruction streams for near realtime injection into the latter |
| JPH07109589B2 (ja) * | 1985-07-25 | 1995-11-22 | 日本電気株式会社 | 命令処理方式 |
| US4841476A (en) * | 1986-10-06 | 1989-06-20 | International Business Machines Corporation | Extended floating point operations supporting emulation of source instruction execution |
| EP0264215A3 (en) * | 1986-10-14 | 1991-10-23 | Amdahl Corporation | Fast entry to emulation |
| JPS63106836A (ja) * | 1986-10-24 | 1988-05-11 | Hitachi Ltd | 異ア−キテクチヤ・エミユレ−シヨン方式 |
| JPH02236734A (ja) * | 1989-03-10 | 1990-09-19 | Nec Corp | マイクロプロセッサのエミュレーション方式 |
| US5077657A (en) * | 1989-06-15 | 1991-12-31 | Unisys | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor |
| JPH05181671A (ja) * | 1992-01-07 | 1993-07-23 | Kobe Nippon Denki Software Kk | ソフトウェア命令のエミュレーション方式 |
| DE4232053C1 (de) * | 1992-09-24 | 1993-11-25 | Siemens Ag | Schaltung zur Emulationsbeschleunigung |
| WO1994027215A1 (en) * | 1993-05-07 | 1994-11-24 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
| AU6701594A (en) * | 1993-05-07 | 1994-12-12 | Apple Computer, Inc. | Method for decoding sequences of guest instructions for a host computer |
-
1996
- 1996-01-25 US US08/581,793 patent/US5758140A/en not_active Expired - Lifetime
- 1996-06-22 TW TW085107506A patent/TW417064B/zh not_active IP Right Cessation
- 1996-10-18 KR KR1019960046662A patent/KR100237987B1/ko not_active IP Right Cessation
- 1996-12-18 JP JP33828796A patent/JP3193651B2/ja not_active Expired - Fee Related
- 1996-12-27 EP EP96309517A patent/EP0786722A1/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004272922A (ja) * | 2003-03-06 | 2004-09-30 | Northrop Grumman Corp | エミュレーションコンピュータ技術を実行する直接命令 |
| JP4684571B2 (ja) * | 2003-03-06 | 2011-05-18 | ノースロップ グラマン コーポレイション | エミュレーションコンピュータ技術を実行する直接命令 |
| JP2006331415A (ja) * | 2005-05-09 | 2006-12-07 | Sony Computer Entertainment Europe Ltd | データプロセッサ、データ処理方法 |
| JP2008545179A (ja) * | 2005-05-12 | 2008-12-11 | マイクロソフト コーポレーション | 複数の経路最適化を備える関数レベルジャストインタイム変換エンジン |
Also Published As
| Publication number | Publication date |
|---|---|
| US5758140A (en) | 1998-05-26 |
| KR100237987B1 (ko) | 2000-01-15 |
| JP3193651B2 (ja) | 2001-07-30 |
| EP0786722A1 (en) | 1997-07-30 |
| TW417064B (en) | 2001-01-01 |
| KR970059922A (ko) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6332215B1 (en) | Java virtual machine hardware for RISC and CISC processors | |
| US8473718B2 (en) | Java hardware accelerator using microcode engine | |
| US5953520A (en) | Address translation buffer for data processing system emulation mode | |
| US6349377B1 (en) | Processing device for executing virtual machine instructions that includes instruction refeeding means | |
| JP4171496B2 (ja) | スタックを用いる演算マシンのための命令フォールディング処理 | |
| US20010010072A1 (en) | Instruction translator translating non-native instructions for a processor into native instructions therefor, instruction memory with such translator, and data processing apparatus using them | |
| US6122638A (en) | Object-oriented processor and method for caching intermediate data in an object-oriented processor | |
| US5812823A (en) | Method and system for performing an emulation context save and restore that is transparent to the operating system | |
| US6654875B1 (en) | Dual microcode RAM address mode instruction execution using operation code RAM storing control words with alternate address indicator | |
| KR100284788B1 (ko) | 데이터 처리 시스템에서 에뮬레이션 동안의 브랜치 처리 방법및 시스템 | |
| US5995743A (en) | Method and system for interrupt handling during emulation in a data processing system | |
| EP1447742A1 (en) | Method and apparatus for translating instructions of an ARM-type processor into instructions for a LX-type processor | |
| WO2000034844A9 (en) | Java virtual machine hardware for risc and cisc processors | |
| JP2002512399A (ja) | 外部コプロセッサによりアクセス可能なコンテキストスイッチレジスタセットを備えたｒｉｓｃプロセッサ | |
| US5758140A (en) | Method and system for emulating instructions by performing an operation directly using special-purpose register contents | |
| US8769508B2 (en) | Virtual machine hardware for RISC and CISC processors | |
| US5764962A (en) | Emulation of asynchronous signals using a branch mechanism | |
| US5732235A (en) | Method and system for minimizing the number of cycles required to execute semantic routines | |
| US7251594B2 (en) | Execution time modification of instruction emulation parameters | |
| KR100267434B1 (ko) | 제 1 처리 환경내에서 제 1 명령어를 에뮬레이션 환경내에서의제 2 명령어 처리 개시에 응하여 처리하는 방법 및 시스템 | |
| Xin et al. | The architecture of the Java extension of 32-bit RISC for smart cards and other embedded systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| LAPS | Cancellation because of no payment of annual fees |